PatentDe  


Dokumentenidentifikation DE3525200C2 07.06.1990
Titel Multiplizierschaltung
Anmelder SAT Systeme für Automatisierungstechnik Ges.m.b.H., Wien, AT
Erfinder Listopad, Manfred;
Webley, Philip, Dipl.-Ing., Wien, AT
Vertreter Dreiss, U., Dipl.-Ing. Dr.jur.; Hosenthien, H., Dipl.-Ing. Dr.-Ing.; Fuhlendorf, J., Dipl.-Ing., Pat.-Anwälte, 7000 Stuttgart
DE-Anmeldedatum 15.07.1985
DE-Aktenzeichen 3525200
Offenlegungstag 30.01.1986
Veröffentlichungstag der Patenterteilung 07.06.1990
Veröffentlichungstag im Patentblatt 07.06.1990
IPC-Hauptklasse G06G 7/16

Beschreibung[de]

Die Erfindung bezieht sich auf eine Multiplizierschaltung zur Multiplikation einer analogen Eingangsgröße mit einer periodischen zeitdiskreten Größe.

Die heute verwendeten Analogmultiplizierer sind relativ kompliziert und teuer, überdies erfordern sie einen erheblichen Aufwand für ihren Abgleich. Außerdem ist ihre Genauigkeit nicht immer zufriedenstellend.

Die der Erfindung zugrundeliegende Problemstellung besteht daher darin, eine Multiplizierschaltung vorzuschlagen, die sich durch einen einfachen Aufbau auszeichnet und bei der mit relativ billigen Bauteilen das Auslangen gefunden wird und die sich durch eine hohe Genauigkeit auszeichnet.

Erfindungsgemäß wird dies dadurch erreicht, daß ein Analog-Multiplexer vorgesehen ist, der an seinen Eingängen mit einem Widerstandsnetzwerk beschaltet ist, an dessen Endpunkten das Eingangssignal direkt und über einen Inverter, vorzugsweise über einen Verstärker mit positiver Verstärkung und einen Verstärker mit negativer Verstärkung angelegt ist, wobei der Multiplexer von einem Zähler gesteuert ist, der seinerseits von einem ein periodischen Taktsignalzug liefernden Taktgenerator gesteuert ist.

Die Genauigkeit des Ausgangssignals wird dabei im wesentlichen durch die Genauigkeit der Widerstände bestimmt. Durch die Verwendung von Präzisionswiderständen, die relativ einfach und billig sind, läßt sich eine hohe spektrale Reinheit des Ausgangssignals erreichen. Unter hoher spektraler Reinheit ist insbesondere zu verstehen, daß ab der Grundwelle alle Harmonischen bis in die Nähe der Differenz zwischen Grundwelle und Taktfrequenz stark abgeschwächt sind. Das Maß der Abschwächung ist lediglich von der Realisierungsgenauigkeit der Präzisionswiderstände abhängig. Üblicherweise kann man diese Realisierungsgenauigkeit so wählen, daß diese Harmonischen im Ausmaß von 60-80 dB bezogen auf die Grundwelle abgeschwächt sind.

Beispielsweise ist es möglich, den Betrag der Verstärkung der beiden Verstärker verschieden groß zu wählen. Um jedoch auch die Spektralanteile des Gleichanteils bzw. das Wechselspannungsanteils des Eingangssignales praktisch zum Verschwinden zu bringen, kann in Weiterbildung der Erfindung so vorgegangen werden, daß der Betrag der Verstärkung der beiden Verstärker (VP1, VP2) gleich groß gewählt ist.

Bei der erfindungsgemäßen Schaltung kann das als Multiplikator dienende periodische Signal mit dem das beliebige, gegebenenfalls auch nicht-periodische Eingangssignal multipliziert werden soll durch die Schaltung selbst bzw. durch den Takt vorgegeben sein.

Braucht dieses als Multiplikator dienende Signal nicht veränderbar zu sein, so ist es vorteilhaft, wenn die das Widerstandsnetzwerk bildenden, in Reihe geschalteten Widerstände (R&sub1; . . . Rn) derart bemessen sind, daß bei einem am Eingang angelegten Gleichspannungssignal an den vom Multiplexer (MP) abgegriffenen Widerständen zu den durch den Zähler (ZP) des Taktgenerators (TP) bestimmten Schaltzeitpunkten des Multiplexers Spannungsabfälle auftreten, welche den diesen Zeitpunkten zugehörigen Werten des periodischen Signals, mit dem das Eingangssignal (UpE) multipliziert werden soll, entsprechen.

Auf diese Weise ergibt sich ein sehr einfacher Schaltungsaufbau, wobei der Taktgenerator als einfacher Impulsgenerator mit allenfalls veränderbarer Impulsfrequenz ausgbildet sein kann.

Soll z. B. das beliebige Eingangssignal mit einem Sinussignal multipliziert werden, so braucht lediglich das Widerstandsnetzwerk so aufgebaut sein, daß bei einem von Null verschiedenem Gleichspannungssignal am Eingang vom Mulitplexer zu den durch den Taktgenerator bzw. den Zähler vorgegebenen Zeitpunkten einem Sinussignal entsprechende Spannungswerte über den abgegriffenen Widerständen erfaßt und zu dessen Ausgang durchgeschaltet werden.

Die Größe der am Eingang angelegten Gleichspannung bestimmt dabei die Größe der Amplitude des am Ausgang des Mulitplexers auftretenden Sinussignals.

Wird das Netzwerk entsprechend einem anderen periodischen Signal als einem Sinussignal dimensioniert, so entsteht bei einer Gleichspannung am Eingang selbstverständlich dieses Signal am Ausgang des Multiplexers.

Die Erfindung ist nachstehend an Hand der Zeichnung beispielsweise erläutert:

Der Eingang 1, an dem ein Eingangssignal, das beliebig, also auch nicht-periodisch sein kann, anlegbar ist, ist mit dem Eingang je eines Verstärkers VP1 und VP2 verbunden, von denen der Verstärker VP1 eine positive Verstärkung und der Verstärker VP2 eine gleich große negative Verstärkung aufweist. An den Ausgang dieser beiden Verstärker ist ein Widerstandsnetzwerk 2, das aus in Reihe geschalteten Präzisionswiderständen R&sub1; . . . Rn besteht, angeschaltet. Diese Widerstände R&sub1; . . . Rn sind mit den Eingängen eines Multiplexers MP verbunden, der von einem Zähler ZP gesteuert ist. Dieser Zähler ZP ist von einem Taktgenerator TP beaufschlagt der periodisch Impulse oder einen periodisch sich wiederholenden Impulszug an den Zähler ZP abgibt um diesen weiter zu schalten, der seinerseits den Multiplexer MP weiter schaltet, so daß dieser die über einen oder mehreren Widerständen R&sub1; . . . Rn abfallende Spannung zu seinem Ausgang 3 durchschaltet.

Soll z. B. das Eingangssignal mit einem Sinussignal bzw. der Sinusfunktion multipliziert werden, so kann vorgesehen sein, daß der Taktgenerator in regelmäßigen Abständen Impulse abgibt. Das Widerstandsnetzwerk 2 ist dabei so aufgebaut, daß der Multiplexer MP zu den durch den Taktgenerator TP vorgegebenen Zeitpunkten der Sinusfunktion entsprechende Spannungswerte von dem Widerstandsnetzwerk 2 abgreift, wobei am Eingang 1 selbstverständlich Gleichspannung anliegt. Der Abgriff durch den Multiplexer kann dabei in der Weise erfolgen, daß beginnend von einem mit einem Verstärker verbundenen Widerstand R&sub1; immer um einen Widerstand mehr abgegriffen wird bis die Hälfte der Widerstände R&sub1; . . . Rn abgegriffen ist. Danach wird der Abgriff in umgekehrter Reihenfolge um je einen Widerstand vermindert bis kein Widerstand abgegriffen wird und anschließend der mit dem anderen Verstärker verbundene Widerstand Rn abgegriffen wird und sich der Vorgang wiederholt. Die Werte der Widerstände R&sub1; bis Rn/2 unterscheiden sich dabei voneinander.

Je größer die Anzahl der Widerstände ist, desto kleiner ist die Stufigkeit des Ausgangssignals und desto kleiner ist der Aufwand an den gegebenenfalls dem Ausgang 3 nachgeschalteten Filtern um ein sauberes, d. h. möglichst oberwellenfreies Ausgangssignal zu erhalten. Die Anzahl der Widerstände muß aber ausreichen um das Signal bzw. die Funktion mit der multipliziert werden soll eindeutig zu identifizieren d. h. das Nyquist-Theoren muß erfüllt sein.

Die Erfindung ist auf die vorstehend beschriebene Ausführungsform zweier Verstärker, bei welchem der Betrag der Verstärkung gleich groß ist, nicht beschränkt. Diese Ausführungsform hat zwar den Vorteil, daß auch die Spektralanteile des Gleichanteils bzw. des Wechselspannungsanteils des Eingangssignals praktisch zum Verschwinden gebracht wird, jedoch ist dies nicht zwingend erforderlich. Vielmehr kann im Rahmen der Erfindung die Verstärkung, d. h. der Betrag der Verstärkung, dieser beiden Verstärker auch verschieden groß gewählt werden.


Anspruch[de]
  1. 1. Multiplizierschaltung zur Multiplikation einer analogen Eingangsgröße (UPE) mit einer periodischen zeitdiskreten Größe, dadurch gekennzeichnet, daß ein Analog-Multiplexer (MP) vorgesehen ist, der an seinen Eingängen mit einem Widerstandsnetzwerk (2) beschaltet ist, an dessen Endpunkten das Eingangssignal direkt und über einen Inverter, vorzugsweise über einen Verstärker (VP1) mit positiver Verstärkung und einen Verstärker (VP2) mit negativer Verstärkung angelegt ist, wobei der Multiplexer (MP) von einem Zähler (ZP) gesteuert ist, der seinerseits von einem ein periodisches Taktsignal bzw. einen periodischen Taktsignalzug liefernden Taktgenerator (TP) gesteuert ist.
  2. 2. Multiplizierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Betrag der Verstärkung der beiden Verstärker (VP1, VP2) gleich groß gewählt ist.
  3. 3. Multiplizierschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die das Widerstandsnetzwerk (2) bildenden, in Reihe geschalteten Widerstände (R&sub1; . . . Rn) derart bemessen sind, daß bei einem am Eingang angelegten Gleichspannungssignal an den vom Multiplexer (MP) abgegriffenen Widerständen zu den durch den Zähler (ZP) des Taktgenerators (TP) bestimmten Schaltzeitpunkten des Multiplexers Spannungsabfälle auftreten, welchen den diesen Zeitpunkten zugehörigen Werten des periodischen Signals, mit dem das Eingangssignal (ZpE) multipliziert werden soll, entsprechen.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com