Warning: fopen(111data/log202004011420.log): failed to open stream: No space left on device in /home/pde321/public_html/header.php on line 107

Warning: flock() expects parameter 1 to be resource, boolean given in /home/pde321/public_html/header.php on line 108

Warning: fclose() expects parameter 1 to be resource, boolean given in /home/pde321/public_html/header.php on line 113
Verfahren zum Herstellen eines Kondensators - Dokument DE4137081A1
 
PatentDe  


Dokumentenidentifikation DE4137081A1 17.06.1992
Titel Verfahren zum Herstellen eines Kondensators
Anmelder Silicon Systems, Inc., Tustin, Calif., US
Erfinder Gardner, Neal F., Redondo Beach, Calif., US
Vertreter Zenz, J., Dipl.-Ing., 4300 Essen; Helber, F., Dipl.-Ing., 6144 Zwingenberg; Hosbach, H., Dipl.-Ing., Pat.-Anwälte, 4300 Essen
DE-Anmeldedatum 12.11.1991
DE-Aktenzeichen 4137081
Offenlegungstag 17.06.1992
Veröffentlichungstag im Patentblatt 17.06.1992
IPC-Hauptklasse H01L 21/334
IPC-Nebenklasse H01L 29/94   H01L 27/108   
Zusammenfassung Das Verfahren zum Herstellen von Siliziumnitrid-Metall-Isolator-Halbleiter-Kondensatoren wird durchgeführt im Zuge der Fabrikation von integrierten Schaltungen. Im Stande der Technik erfordert das Herstellungsverfahren die Ausbildung einer Siliziumnitridschicht auf einer Zwischenoxidschicht als Teil der Metall-Isolator-Halbleiter-Kondensatoren. Sowohl die Dicke der Siliziumnitridschicht als auch die der Zwischenoxidschicht ist schwer zu steuern. Nach der Erfindung läßt sich die Dicke der Siliziumnitridschicht sehr viel einfacher steuern. Hieraus resultiert eine wesentlich verbesserte Reproduzierbarkeit des Herstellungsprozesses. Die Erfindung kann in bereits arbeitende Verfahren zum Herstellen von integrierten Schaltungen eingebaut werden.

Beschreibung[de]

Die Erfindung betrifft die Behandlung von Halbleitern für integrierte Schaltungen und richtet sich insbesondere auf ein Verfahren zum Herstellen von Metall-Isolator-Halbleiter-Kondensatoren.

Nach einem bekannten Verfahren zum Herstellen eines Metall- Isolator-Halbleiter-Kondensators (MIS-Kondensators) werden zwei dielektrische Schichten verwendet. Dabei wird im ersten Teil des Verfahrens eine Kissen- oder Zwischen-Oxidschicht in Verbindung mit einer Siliziumnitridschicht zur Durchführung des bekannten LOCOS-Verfahren (lokalisierte Oxidation von Silizium) eingesetzt. Die Siliziumnitridschicht wird nachfolgend entfernt, und es wird eine zweite Siliziumnitridschicht abgeschieden. Die zweite Siliziumnitridschicht wird in Verbindung mit der ursprünglichen Zwischen-Oxidschicht als Isolatorabschnitt des MIS-Kondensators genutzt. Der Nachteil dieses Systems besteht darin, daß sowohl die Oxidschicht als auch die Nitridschicht während der Herstellung des Wafers erodieren können. Insbesondere besteht die Möglichkeit, daß das Zwischenoxid während des Naßätzens der ursprünglichen Siliziumnitridschicht erodiert. Wenn die Zusammensetzung des Ätzers nicht sorgfältig gesteuert wird, so kann dies zu einem unerwünschten Ätzen der Zwischen-Oxidschicht führen. Darüberhinaus wird die zweite Nitridschicht während des Sputter-Ätzens vor einer Platinabscheidung erodiert.

Im Stande der Technik können sich weitere Komplikationen ergeben, während das Zwischenoxid von Bereichen der integrierten Schaltung entfernt wird, die nicht Teil des Siliziumnitridkondensators sind. Eine Trockenätzung ist unerwünscht, es sei dann, man entwickelte ein spezielles Trockenätzverfahren mit sehr hoher Selektivität, bezogen auf Siliziumdioxid gegenüber Siliziumnitrid und Silizium. Ein Trockenätzverfahren mit schwacher Selektivität kann das Kondensatornitrid erodieren. Wenn versucht wird, das Zwischenoxid mit einer Naßätzung zu entfernen, so kann letztere das Kondensatornitrid unterätzen oder -schneiden, woraus Probleme beim Bedecken der Stufen durch die Metallisierung resultieren.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Herstellen von MIS-Kondensatoren zu schaffen, bei dem die Isolatorschicht nicht erodiert wird. Auch sollen beim Metallisieren potentiell auftretende Stufen-Abdeckprobleme aufgrund von Unterätzungen der Isolatorschichten während des Naßätzens des Zwischenoxids vermieden werden.

Die Erfindung schafft ein Verfahren zum Herstellen von Siliziumnitrid-Kondensatoren, das teilweise die Entfernung einer Zwischen-Oxidschicht unter Anwendung einer Ätztechnik erfordert. Im Stande der Technik ist die Entfernung dieser Zwischen- Oxidschicht prozeß-sensitiv. Die Erfindung gestattet die Entfernung des Zwischenoxids in einer Art und Weise, auf die das Verfahren nicht empfindlich reagiert. Dies führt zu einer verbesserten Steuerung der Kondensatorwerte. Nach der Erfindung wird die Zwischen-Oxidschicht entfernt, bevor die Kondensator- Siliziumnitridschicht abgeschieden wird. Sodann wird die Siliziumnitridschicht mit einer Halb-Opfer-Schicht aus Polysilizium geschützt, um eine Erosion des Siliziumnitrids während der nachfolgenden Behandlungsschritte zu verhindern. Die Polysiliziumschicht vermeidet auch die Notwendigkeit, Zwischen-Oxidbereiche auf solchen Teilen der integrierten Schaltung naß zu ätzen, die nicht mit Siliziumnitrid bedeckt sind. Dies verhindert das Auftreten von Stufen-Abdeckproblemen beim Metallisierschritt aufgrund von Unterätzungen des Siliziumnitrids während des Naßätzens des Oxids.

Das Verfahren verbessert die Reproduzierbarkeit bezüglich der Isolatorschichtdicke. Außerdem werden Prozeßmodifikationen eingeführt, die kein erneutes Engineering solcher anderen Abschnitte des Verfahrens zum Herstellen integrierter Schaltungen erforderlich machen, welche nicht mit der Herstellung der MIS- Kondensatoren in Beziehung stehen.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels anhand der beiliegenden Zeichnungen. Die Zeichnungen zeigen in:

Fig. 1-7 Querschnitte eines Halbleitersubstrats, und zwar im Zusammenhang mit Schritten eines bekannten Verfahrens zum Herstellen eines Siliziumnitrid-Kondensators;

Fig. 8-12 Querschnitte eines Substrats, und zwar in Erläuterung der Schritte des erfindungsgemäßen Verfahrens zum Herstellen eines Siliziumnitrid-Kondensators.

Fig. 1 zeigt im Querschnitt ein Siliziumsubstrat 10, und zwar unter Darstellung der anfänglichen Verfahrensschritte, die nach der Erfindung angewendet werden. Die Erfindung wird anhand eines p-Siliziumsubstrats realisiert. Die folgende Beschreibung betrifft die Herstellung eines Kondensators und eines Kollektors eines npn-Transistors. Anfänglich wird eine vergrabene n&spplus;- Schicht 11 auf einer p-Substratschicht 10 ausgebildet. Die vergrabene n&spplus;-Schicht 11 wird vorzugsweise unter Anwendung von Ionenimplantationstechniken erzeugt, wobei ein beliebiges Dotierungsmittel zum Einsatz kommen kann, beispiels Arsen oder Antimon. Die n&spplus;-Schicht 11 bildet eine "Wanne", die den Basis-Kollektor-Widerstand vermindert.

Zwar wird die Erfindung anhand eines Siliziumnitridkondensators erläutert, der in Verbindung mit einem npn-Transistor fabriziert wird, jedoch stellt dies lediglich ein Ausführungsbeispiel dar. Die Erfindung richtet sich gleichermaßen auf die Herstellung eines Siliziumnitridkondensators ohne zugehörigen Transistor.

Nach Ausbildung der vergrabenen Schicht 11 wird eine n-Epitaxieschicht auf der Oberseite des gesamten Substrates abgeschieden. Auf der Epitaxieschicht wird eine dünne Siliziumdioxidschicht (annähernd 40 nm) augebildet. Diese Oxidschicht wird im folgenden als Kissen- oder Zwischen-Oxidschicht bezeichnet. Anschließend wird eine Siliziumnitridschicht (ungefähr 100 nm) auf der Siliziumdioxidschicht abgeschieden. Das Siliziumnitrid, das Siliziumdioxid und ein Teil der Epitaxieschicht werden sodann strukturiert und geätzt, und zwar unter Benutzung fotolithografischer Techniken. Anschließend wird das lokalisierte Feldoxid 13 (LOCOS) ausgebildet, und zwar durch einen thermischen Oxidationsprozeß. Dieses Feldoxid wird lediglich in denjenigen Bereichen erzeugt, die nicht mit Siliziumnitrid bedeckt sind. Die Zwischenoxidbereiche 13A und 13B verhindern die Ausbildung von spannungsbedingten Defekten während dieser thermischen Oxidation. Der im wesentlichen oberhalb 12A liegende Bereich dient dazu, den Kondensator zu bilden, während der im wesentlichen oberhalb 12B befindliche Bereich dazu vorgesehen ist, den Kontakt zu der Halbleiterelektrode des Kondensators zu definieren.

Eine zweite LOCOS-Oxidation wird durchgeführt, um Nitridbereiche lediglich dort zurückzulassen, wo Kontakte zu den jeweiligen Vorrichtungen herzustellen sind. Die Siliziumnitridbereiche 14A und 14B werden während des zweiten LOCOS-Schritts unberührt belassen. Auf der Fläche des Feldoxids wird eine Fotolackschicht 15 ausgebildet und strukturiert, und es werden phosphordotierte n&spplus;-Schichten 16A und 16B in den freiliegenden Flächenabschnitten der Epitaxiebereiche 12A und 12B implantiert. Die n&spplus;-Schichten werden durch die Nitrid- und Zwischenoxid-Schichten hindurch implantiert und dienen dazu, den n&spplus;- Kondensator und den Kollektor des npn-Transistors zu bilden.

Fig. 2 zeigt die Auswirkungen der nachfolgenden, zum Stande der Technik gehörenden Behandlungsschritte, die dazu dienen, den Siliziumnitridkondensator auszubilden. Die Fotolackschichten 15 werden entfernt. Als nächstes wird ein Diffusionsprozeß durchgeführt, so daß die implantierten Phosphorbereiche 16A und 16B in die Epitaxieschicht 12A und 12B diffundieren, um hochdotierte n++-Bereiche 17A und 17B zu bilden. Der Bereich 17A stellt die untere Elektrode des Kondensators dar, und der Flächenbereich 17B wird letztlich zu einem Kontakt, der diese Elektrode elektrisch mit einer Oberflächenmetallisierung verbindet. Bereiche ähnlich dem Bereich 17B arbeiten auch als Kollektoren von npn-Transistoren.

Als nächstes werden die Siliziumnitridschichten 14A und 14B entfernt, wobei die Zwischenoxidschichten 13A und 13B über den n++-Bereichen 17A und 17B zurückbleiben, wie es in Fig. 3 gezeigt ist. Anschließend wird eine neue Siliziumnitridschicht 18 auf der Fläche des Substrates 10 abgeschieden. Sodann wird diese dünne Siliziumnitridschicht strukturiert und geätzt, so daß sie lediglich über dem Zwischenoxidbereich 13A des Kondensators stehenbleibt.

Der nächste Schritt besteht darin, daß die Zwischenoxidschicht 13B von dem Transistor-n++-Bereich 17B entfernt wird, wie es in Fig. 5 gezeigt ist. Gemäß Fig. 6 wird eine "selbstausrichtende" Platinsilizidschicht 19 über dem tiefen n++-Bereich 17B ausgebildet. Sodann werden Metallisierungsschichten 20A und 20B hergestellt und strukturiert, wie es sich aus Fig. 7 ergibt. Die Metallschicht 20A stellt eine Metallelektrode des Siliziumnitridkondensators dar, während die Metallschicht 20B den Kontakt der n&spplus;-Siliziumelektrode des Kondensators bildet.

Ein Nachteil des bekannten Verfahrens zum Herstellen von MIS-Kondensatoren besteht darin, daß eine sehr sorgfältige Verfahrenssteuerung für zwei verschiedene dielektrische Schichten erforderlich wird, nämlich für die Zwischenoxidschicht 13A und die Siliziumnitridschicht 18. Wenn die Siliziumnitridschichten 14A und 14B entfernt werden, kann das Zwischenoxid erodieren. Ein Sputter-Ätzprozeß, der vor dem Abscheiden der Platinschicht 19 durchgeführt wird, erodiert die Siliziumnitridschicht 18.

Ein zweiter Nachteil des bekannten Verfahrens zum Herstellen von MIS-Kondensatoren ergibt sich aus der Notwendigkeit, das Zwischenoxid von den Emitter- und Basisbereichen der (nicht gezeigten) npn-Transistoren zu entfernen. Dies geschieht normalerweise nach dem Abscheiden und Strukturieren des dünnen Siliziumnitrids 18 und vor dem Abscheiden der Metallisierung 20A und 20B. Wenn ein Trockenätzverfahren angewendet wird, um das Zwischenoxid zu entfernen, so muß dieses Trockenätzverfahren äußerst selektiv sein, und zwar derart, daß das Siliziumdioxid sehr viel schneller geätzt wird als einerseits das Siliziumnitrid und andererseits das Silizium. Die hohe Selektivität gegenüber dem Siliziumnitrid ist erforderlich, um eine Erosion des dünnen Siliziumnitrids 18 für die Kondensatoren zu verhindern. Die hohe Selektivität gegenüber dem Silizium ist erforderlich, um eine übermäßige Erosion der Emitter- und Basiskontakte nach dem Entfernen des Zwischenoxids zu verhindern. In der Praxis ist das erforderliche Selektivitätsmaß schwer zu erzielen.

Ein sehr viel höheres Selektivitätsmaß kann ohne weiteres beim Naßätzen des Zwischenoxids erzielt werden. Das Naßätzen führt jedoch zu einer Unterätzung 21 des Siliziumnitrids, wie etwa in den Bereichen 21A und 21B in Fig. 7. Diese Unterätzung kann Stufen-Bedeckungsprobleme beim Metallisierungsschritt hervorrufen, beispielsweise in dem Bereich 21A.

Die anfänglichen Behandlungsschritte nach der Erfindung sind im wesentlichen ähnlich denen, die anhand von Fig. 1 gezeigt und beschrieben wurden. Es sei nun auf Fig. 8 Bezug genommen. Demnach werden die Siliziumnitridschichten 14A und 14B jeweils von den Kondensator- und Kollektorkontakten entfernt. Die Zwischenoxidschichten 13A und 13B werden naßchemisch geätzt, um die darunter befindlichen, implantierten Silizium-Kontaktbereiche freizulegen, wie es in Fig. 9 gezeigt ist.

Der Fotolack 15 wird entfernt, und die implantierten n&spplus;-Bereiche 16A und 16B werden diffundiert, um tiefe n++-Bereiche gemäß Fig. 10 zu bilden. Die entstehenden n++-Bereiche 17A und 17B dienen zukünftig als Kondensatorelektrode und/oder als Kollektor. An diesem Punkte des Herstellungsverfahrens beginnt die Behandlung der Emitter- und Basisregionen der bipolaren Transistoren.

Im folgenden wird auf Fig. 11 Bezug genommen. Nach Entfernen des Siliziumnitrids von denjenigen Bereichen, die in Fig. 8 mit Fotolack bedeckt waren, also von sämtlichen Bereichen der Wafer-Fläche, wird eine neue Siliziumnitridschicht 21 über dem Wafer abgeschieden. Zur Erzielung einer spezifischen Kapazität pro Flächeneinheit ist die Siliziumnitridschicht 21 nach der Erfindung dicker als die dem Stande der Technik entsprechende Schicht 18, da nach dem erfindungsgemäß bevorzugten Verfahren die Zwischenoxidschicht entfernt worden ist. Das Entfernen und Wiederabscheiden von Siliziumnitrid stellt ein wesentliches Merkmal der Erfindung dar, da die beiden Schichten zwei unterschiedliche Funktionen erfüllen. Die ursprünglichen Siliziumnitridschichten 14A und 14B dienen als Maskierschicht für die LO- COS-Oxidation und müssen daher auf einem Kissen- oder Zwischenoxid abgeschieden werden. Die zweite Siliziumnitridschicht 21 dient als Dielektrikum eines Kondensators und wird folglich direkt auf der n&spplus;-Siliziumelektrode abgeschieden. Fig. 11 zeigt ferner die Abscheidung einer Polysiliziumschicht 22 (etwa 50 nm), die eine Erosion der Siliziumnitridschicht 21 während der nachfolgenden Behandlung verhindert.

Gemäß Fig. 12 werden die Polysiliziumschicht 22 und die Siliziumnitridschicht 21 strukturiert und trockengeätzt, so daß sie lediglich über den Kondensatorbereichen stehenbleiben. Anschließend wird eine Trockenätzung durchgeführt, um das Zwischenoxid auf anderen Bereichen der npn-Transistoren und weiterer (nicht gezeigter) Bauelemente zu entfernen. Es wird hier eine Trockenätzung durchgeführt, um ein Unterätzen des Siliziumnitrids des Kondensators zu verhindern. Dies vermeidet Stufen-Bedeckungsprobleme bei der Metallisierung während nachfolgender Behandlungsschritte. Das Polysilizium 22 verhindert eine Erosion des Kondensator-Nitrids 21 während des Trockenätzens des Zwischenoxids. Da zum Entfernen des Zwischenoxids eine Trockenätzung angewendet wird, wird das Problem des Unterätzens vermieden, welches mit einer Naßätzung verbunden ist.

Als nächstes wird die Polysiliziumschicht 22 mit einem p- oder n-Dotierungsmittel implantiert, beispielsweise mit Bor, Phosphor oder Arsen, und das Dotierungsmittel wird mit einer Wärmebehandlung aktiviert, um das Polysilizium leitend zu machen. Die erforderliche Implantationsdosis des Dotiermittels muß hoch genug sein, um sicherzustellen, daß das Polysilizium hoch leitfähig ist und einen guten ohmschen Kontakt zu dem nachfolgend ausgebildeten Platinsilizid herstellt. Anschließend werden Metallisierungsschichten 20A und 20B über dem Kondensator ausgebildet und strukturiert.

Im Rahmen der Erfindung sind durchaus Abwandlungsmöglichkeiten gegeben, beispielsweise hinsichtlich des Leitfähigkeitstyps und der Arten der Dotierungsmittel.


Anspruch[de]
  1. 1. Verfahren zum Ausbilden eines Siliziumnitridkondensators im Zuge der Herstellung eines Silizium-Halbleiter-Wafers, gekennzeichnet durch folgende Schritte:
    1. a) Bereitstellen eines p-Siliziumsubstrats;
    2. b) Ausbilden lokalisierter, vergrabener n-Schichten auf einer Oberfläche des Substrats;
    3. c) Ausbilden einer n-Epitaxieschicht auf besagter Oberfläche;
    4. d) Ausbilden einer unterbrochenen Oxid-LOCOS-Isolierung mit mindestens zwei Öffnungen in dem Oxid über einem spezifizierten, lokalisierten Bereich der vergrabenen Schicht;
    5. e) Ausbilden eines zweiten LOCOS-Oxids mit Nitrid- und Zwischenoxidbereichen dort, wo Kontakte zu Halbleiter-Bauelementen herzustellen sind, einschließlich von zumindest Abschnitten jeder der beiden Öffnungen in der unterbrochenen Oxid-Isolierung über dem spezifizierten, lokalisierten Bereich der vergrabenen Schicht;
    6. f) Implantieren von n-Dotierungsmittel durch das Siliziumnitrid und das Zwischenoxid der beiden Öffnungen und durch das Siliziumnitrid und das Zwischenoxid der Kontakte zu den Halbleiter-Bauelementen unter Anwendung von Fotomaskiertechniken zum Verhindern einer Implantation in andere Bauelement-Kontakte;
    7. g) Entfernen restlichen Siliziumnitrids von denjenigen Kontakten, durch die das n-Dotierungsmittel implantiert ist, und Zurückhalten des Fotolacks, um ein Entfernen von Siliziumnitrid von nicht-implantierten Bereichen zu verhindern;
    8. h) Entfernen restlichen Zwischenoxids von denjenigen Kontakten, durch die das n-Dotierungsmittel implantiert ist;
    9. i) Entfernen des Fotolacks;
    10. j) Diffundieren des implantierten n-Dotierungsmittels durch die Epitaxie-Schicht in die vergrabene n-Schicht;
    11. k) Ausbilden von Emitter- und Basisregionen und weiteren Halbleiter-Bauelementen;
    12. 1) Entfernen des verbliebenen Siliziumnitrids, Zurücklassen von Zwischenoxid unter dem verbliebenen Siliziumnitrid;
    13. m) Abscheiden einer Siliziumnitridschicht für den Siliziumnitrid-Kondensator;
    14. n) Abscheiden einer Polysiliziumschicht oder einer amorphen Siliziumschicht auf dem Siliziumnitrid;
    15. o) Strukturieren und Ätzen des Polysiliziums oder des amorphen Siliziums und des Kondensator-Siliziumnitrids unter Anwendung fotolithografischer Techniken, Zurücklassen von Siliziumnitrid in einer der beiden Öffnungen in dem Oxid und Entfernen des Siliziumnitrids von der anderen Öffnung in dem Oxid;
    16. p) Vervollständigung des Wafer-Herstellungsverfahren mit gebräuchlichen Silizium-Halbleiter-Wafer-Fabrikationsschritten, einschließlich Trockenätzen und Sputter-Ätzen, wobei ein Abschnitt des Polysiliziums oder des amorphen Siliziums entfernt wird, ohne die Steuerbarkeit der Kondensatoren zu beeinträchtigen oder das Kondensator-Siliziumnitrid zu unterätzen oder -schneiden.
  2. 2. Verfahren zum Ausbilden von Siliziumnitrid-Kondensatoren, gekennzeichnet durch folende Schritte:

    Bereitstellen eines zum Teil behandelten Wafers mit einem Oxid auf der Fläche, wobei mindestens zwei Öffnungen in dem Oxid zu einem gemeinsamen p- oder n-Bereich führen;

    Abscheiden einer Siliziumnitridschicht für den Siliziumnitrid-Kondensator;

    Abscheiden einer Polysiliziumschicht oder einer amorphen Siliziumschicht auf dem Siliziumnitrid;

    Strukturieren und Ätzen des Polysiliziums oder des amorphen Siliziums und des Kondensator-Siliziumnitrids unter Anwendung fotolitografischer Techniken, Zurücklassen von Siliziumnitrid in einer der beiden Öffnungen in dem Oxid und Entfernen des Polysiliziums von der anderen Öffnung in dem Oxid;

    Vervollständigen des Wafer-Fabrikationsprozesses mit gebräuchlichen Silizium-Halbleiter-Wafer-Herstellungsschritten einschließlich Trockenätzen und Sputter-Ätzen, wobei ein Abschnitt des Polysiliziums oder des amorphen Siliziums entfernt wird, ohne die Steuerbarkeit der Kondensatoren zu beeinträchtigen oder das Kondensator-Siliziumnitrid zu unterätzen.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Polysiliziumschicht oder die amorphe Siliziumschicht mit n- oder p-Dotierungsmitteln implantiert wird und daß das implantierte Dotierungsmittel durch Hochtemperaturbehandlung aktiviert wird.
  4. 4. Verfahren zum Ausbilden eines Siliziumnitrid-Kondensators, gekennzeichnet durch folgende Schritte:

    Ausbilden einer ersten vergrabenen Schicht eines zweiten Leitfähigkeitstyps in einem Siliziumsubstrat eines ersten Leitfähigkeitstyps;

    Ausbilden einer Epitaxieschicht des zweiten Leitfähigkeitstyps über der gesamten Oberfläche;

    Ausbilden einer ersten Oxidschicht über der Epitaxieschicht;

    Ausbilden einer ersten Siliziumnitridschicht über der ersten Oxidschicht;

    Strukturieren und Ätzen von Öffnungen in der ersten Siliziumnitridschicht, der ersten Oxidschicht und Teilen der Epitaxieschicht;

    Ausbilden einer unterbrochenen LOCOS-Oxid-Schicht in den Öffnungen;

    Ausbilden einer zweiten LOCOS-Oxid-Schicht;

    Implantieren eines Dotierungsmittels durch die Nitridschicht und die erste Oxidschicht in die Epitaxieschicht;

    Entfernen der ersten Siliziumnitridschicht;

    Entfernen der ersten Oxidschicht;

    Diffundieren des implantierten Dotiermittels in die Epitaxieschicht;

    Ausbilden einer zweiten Siliziumnitridschicht über der Epitaxieschicht, wobei die zweite Siliziumnitridschicht dünner als die erste Nitridschicht ist;

    Ausbilden einer Polysiliziumschicht über der zweiten Nitridschicht;

    Ätzen der Polysiliziumschicht und der zweiten Nitridschicht;

    Ausbilden einer Platinsilizidschicht auf der Polysiliziumschicht; und

    Ausbilden einer leitfähigen Schicht über der Platinsilizidschicht.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp der p-Typ ist.
  6. 6. Verfahren zum Ausbilden eines Siliziumnitrid-Kondensators, gekennzeichnet durch folgende Schritte:

    Ausbilden einer ersten vergrabenen n-Schicht in einem p-Siliziumsubstrat;

    Ausbilden einer Epitaxieschicht, die durch Ionenimplantation n-dotiert wird, über der Oberfläche;

    Ausbilden einer ersten Oxidschicht über der Epitaxieschicht;

    Ausbilden einer ersten Siliziumnitridschicht über der ersten Oxidschicht;

    Implantieren eines n-Dotiermittels durch die Nitridschicht und die zweite Oxidschicht in die Epitaxieschicht;

    Entfernen der Siliziumnitridschicht;

    Entfernen der zweiten Oxidschicht;

    Diffundieren des implantierten Dotiermittels in die Epitaxieschicht;

    Ausbilden einer zweiten Siliziumnitridschicht über der Epitaxieschicht, wobei die zweite Siliziumnitridschicht dünner als die erste Nitridschicht ist;

    Ausbilden einer Polysiliziumschicht über der zweiten Nitridschicht;

    Ätzen der Polysiliziumschicht und der zweiten Nitridschicht;

    Ausbilden einer Platinsilizidschicht auf der Polysiliziumschicht;

    Ausbilden einer leitfähigen Schicht über der Platinsilizidschicht.
  7. 7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die erste Siliziumnitridschicht als Maskierschicht für eine Feldoxid-Oxidation verwendet wird und daß die zweite Siliziumnitridschicht als Dielektrium im Kondensator genutzt wird.
  8. 8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß der Ätzschritt als Trockenätzen ausgeführt wird.
  9. 9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß die verbleibende Polysiliziumschicht entweder mit dem ersten oder mit dem zweiten Leitfähigkeitstyp implantiert wird, um einen ohmschen Kontakt mit der leitfähigen Schicht sicherzustellen.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com