PatentDe  


Dokumentenidentifikation DE3519249C2 18.03.1993
Titel Integrierte Halbleiterschaltung
Anmelder Hitachi, Ltd., Tokio/Tokyo, JP
Erfinder Hori, Ryoichi, Tokio/Tokyo, JP;
Itoh, Kiyoo, Higashikurume, JP
Vertreter Strehl, P., Dipl.-Ing. Dipl.-Wirtsch.-Ing.; Schübel-Hopf, U., Dipl.-Chem. Dr.rer.nat., Pat.-Anwälte, 8000 München
DE-Anmeldedatum 29.05.1985
DE-Aktenzeichen 3519249
Offenlegungstag 05.12.1985
Veröffentlichungstag der Patenterteilung 18.03.1993
Veröffentlichungstag im Patentblatt 18.03.1993
IPC-Hauptklasse H02M 3/07
IPC-Nebenklasse G05F 3/08   G11C 7/02   

Beschreibung[de]

Die Erfindung betrifft eine integrierte Halbleiterschaltung gemäß Oberbegriff des Anspruchs 1.

Eine derartige Halbleiterschaltung ist aus IEEE Journal of Solid-State-Circuits, Band SC-15, Nr. 5, Oktober 1980, Seiten 839-846 bekannt. Dort werden aus einer der Halbleiterschaltung extern zugeführten Versorgungsspannung sowohl eine interne Versorgungsspannung zur Speisung von Speicherzellen, die den Hauptschaltungsabschnitt bilden, als auch eine Substratvorspannung erzeugt.

Beim Einschalten der externen Versorgungsspannung bauen sich die beiden daraus abgeleiteten Spannungen, naturgemäß mit einer gewissen Verzögerung auf. Aufgrund dieser Tatsache kann es zu Stromspitzen und sogar Durchschlägen der Halbleiterschaltung kommen. Dies soll im folgenden anhand von Fig. 1A und 1B näher erläutert werden.

Fig. 1A veranschaulicht die Hauptteile eines dynamischen Random-access-Speichers (DRAM) mit einem integrierten (in der Zeichnung jedoch getrennt dargestellten) Substratvorspannungsgenerator 300, der die Substratvorspannung VBB liefert. Dargestellt ist ferner eine Speicherzelle zur Speicherung einer 1-Bit-Information, die aus einem MOS-Transistor als Schalter und einem Kondensator zur Speicherung der Informationsladung besteht. Mit OSC ist eine Schaltung zum Erzeugen eines zyklischen Signals zum Pumpen der Ladung bezeichnet, die gewöhnlich aus einer Ringoszillatorschaltung besteht. CPB stellt einen Kondensator zum Pumpen der Ladung dar, der in vielen Fällen durch Verwendung eines MOS-Kondensators gebildet ist. D bezeichnet eine gleichrichtende Diode, für die in vielen Fällen als Diode ein MOS-Transistor verwendet wird, bei dem die Drain- und die Gate-Elektrode zusammen angeschlossen werden. Diese Schaltungsanordnung und ihre Betriebsweise sind im einzelnen in ISSCC Digest of Technical Papers, Seiten 138 bis 139, 1976, beschrieben.

Das Siliziumsubstrat 1 ist vom p- Leitfähigkeitstyp, wenn das die Schaltung bildende Hauptelement ein n-Kanal-MOS-Transistor ist, und vom n-Leitfähigkeitstyp, wenn das die Schaltung bildende Hauptelement ein p-Kanal-MOS-Transistor ist. Hier wird jedoch ein Beispiel des erstgenannten Falls erläutert. Eine Isolierschicht (Isolierfilm) 2 dient zum Isolieren der verschiedenen Elemente. Mit den Bezugszeichen 3a bis 3e sind Störstellen-Diffusionsschichten mit relativ hoher Konzentration vom n-Leitfähigkeitstyp (im folgenden als n&spplus;-Typ bezeichnet), und mit 4a bis 4c sind Gate-Elektroden bezeichnet. Gate-Isolierschichten zwischen den Gate-Elektroden 4a bis 4c und dem Substrat 1 sind aus Gründen der Übersichtlichkeit nicht gezeigt.

Die Gate-Elektrode 4a, die Störstellen-Diffusionsschichten 3a und 3b bilden einen Schalt-MOS für eine Speicherzelle. Mit dem Bezugszeichen 4b ist eine Elektrode eines Speicherkondensators (im folgenden als Platten-Elektrode bezeichnet) bezeichnet, und ein Kondensator ist zwischen dieser Elektrode und der direkt unterhalb der Elektrode erzeugten Inversionsschicht 5 ausgebildet. Die zwischen der Elektrode 4b und der Inversionsschicht vorhandene Isolierschicht (Isolierfilm), die als dielektrischer Körper wirkt, ist, wie oben festgestellt wurde, in der Figur nicht eingezeichnet. Die Gate-Elektrode 4c, die Störstellen-Diffusionsschichten 3d und 3e bilden ebenfalls einen MOS-Transistor, der als Stellvertreter für MOS-Transistoren bezeichnet ist, die eine von der Speicherzelle verschiedene Stellung bilden.

Die Bezugszeichen 7 und 8 zeigen die ungefähre Bereichseinteilung innerhalb des Speicher-Chips, wobei mit 7 der Abschnitt mit der Speicherzellenanordnung und mit 8 der periphere Schaltungsabschnitt bezeichnet ist, der das Arbeiten der Speicherzellenanordnung steuert. Beide Abschnitte 7 und 8 sind selbstverständlich aus einer Anzahl von Schaltungen zusammengesetzt, die jeweils aus einer Anzahl von Speicherzellen und einer Anzahl von MOS-Transistoren bestehen.

In einem oben beschriebenen Speicher-Chip wird im Augenblick des Einschaltens der externen Spannungsversorgung eine große Stromspitze erzeugt, die im folgenden als Spike-Strom bezeichnet wird und hauptsächlich durch die folgenden zwei Mechanismen erzeugt wird.

Zuerst ist während eines Zeitraums gerade nach dem Einschalten der externen Spannungsversorgung, wenn der Substratvorspannungs- Generator noch nicht zufriedenstellend arbeitet, die Schwellenspannung des MOS-Transistors, der aus den Störstellen-Diffusionsschichten 3d und 3e und der Gate-Elektrode 4c, etc. zusammengesetzt ist, negativ, da die Substrat-Vorspannung VBB niedriger als der normale Wert ist (der Absolutwert ist klein). Aufgrund dieser Tatsache entsteht Spike-Strom von der Spannungsversorgung VCC zur Erde. Wie in Fig. 1B gezeigt ist, arbeitet somit der Substratvorspannungs-Generator nicht, bis die Versorgungssspannung VCC eine bestimmte Spannung Vcrt erreicht. Da die Spannung VBB fast 0 V ist und die Schwellenspannung des MOS-Transistors aufgrund der Umstände negativ ist, tritt Spike-Strom auf. Diese Vorgänge sind in IEEE International Solid-State Circuits conference 1980, Seiten 228/229 und ebenso in US 41 42 114 A beschrieben.

Ein anderer Mechanismus für die Entstehung von Spike-Strom beruht auf einer kapazitiven Kopplung zwischen der Spannungsversorgung und dem Siliziumsubstrat. Dieses Phänomen ist besonders in den letzten Jahren zu einem Problem geworden, da die parasitäre Kapazität zwischen der Spannungsversorgung und dem Substrat mit zunehmender Packungsdichte im Speicher zunimmt. Die bedeutsamstem Beeinflussungen rühren von dem Spike-Strom her, der durch die parasitäre Kapazität CPS zwischen der Platten-Elektrode 4b und dem Substrat hervorgerufen worden ist. Der Spitzenwert Ip des Stroms ICC von der Spannungsversorgung wird dargestellt durch



Wenn der Wert der Kapazität CPS aufgrund des Zunehmens der Packungsdichte im Speicher sehr groß wird, wird auch der Verschiebungsstrom zwischen der Spannungsversorgung VCC und dem Substrat durch die Kapazität CPS extrem groß. Je rascher die Spannung der Spannungsversorgung ansteigt, um so größer ist IP. Die beiden oben beschriebenen Stromarten werden in dem Augenblick als Spike- Strom beobachtet, in dem die Spannungsversorgung eingeschaltet wird, und gleichzeitig wird das folgende Phänomen erzeugt und erhöht den Spike-Strom weiter. Da das Steuerungsvermögen des Substratvorspannungs-Generators von Natur aus gering ist und er außerdem gerade nach dem Einschalten der Spannungsversorgung nicht normal arbeitet, ist nämlich das Substrat 1 in einem DRAM mit integriertem Substratvorspannungs-Generator, fast in einem schwebenden oder erdfreien Zustand. Wenn Strom durch den Kondensator CPS fließt, steigt demzufolge die Spannung VBB in der positiven Richtung an, wie durch die gestrichelte Linie in Fig. 1B gezeigt ist. Demzufolge wird die oben erwähnte Schwellenspannung des MOS-Transistors in der negativen Richtung verschoben, was gleichzeitig ein noch wichtigeres Problem verursacht: Diffusionsschichten vom n&spplus;-Typ, wie z. B. die Schichten 3c und 3e, und das Substrat 1 vom p-Leitfähigkeitstyp sind vorwärts vorgespannt, und parasitäre bipolare Transistoren, die mit Q1 und Q2 bezeichnet sind, wirken als aktive Vorrichtungen, und es fließen Ströme IQ1 und IQ2, wodurch der Spike-Strom zusätzlich zum oben beschriebenen Verschiebungsstrom weiter erhöht wird. Somit ist der durch die Kapazität CPS erzeugte Strom der Basisstrom dazu. Demzufolge ist der zwischen dem Kollektor und dem Emitter fließende Strom hfe (Stromverstärkung) mal so groß wie der Basisstrom und hängt beträchtlich von hfe der parasitären Transistoren Q&sub1;, Q&sub2; wtc. ab. Da in diesem Fall Q1 und Q2 Transistoren vom lateralen Typ sind, ist dieser Wert (hfe) in bezug auf gewöhnliche Transistoren relativ klein. hfe wird aber größer und das Problem des Spike-Stroms wird noch gravierender, da der Abstand zwischen den als Emitter und Kollektor wirkenden Diffusionsschichten mit zunehmender Packungsdichte kleiner wird.

Das oben beschriebene Problem des Spike-Stroms ist besonders groß bei DRAMS, bei denen ein p-Kanal-MOS-Transistor und auch ein n-Kanal-MOS-Transistor als Hauptbestandteile verwendet werden (sogenannter CMOS-Typ).

Im Augenblick des Ausschaltens der Spannungsvorrichtung ändert sich die rückwärtige Vorspannung durch die kapazitive Kopplung weiter zur negativen Richtung hin, wie in Fig. 1B gezeigt ist. Dies beeinflußt jedoch den Spike-Strom, um den es hier geht, nicht so sehr. Demzufolge sind in den folgenden Figuren Wellenformen im Augenblick des Ausschaltens der Spannungsversorgung und ebenfalls ihre Erläuterung fortgelassen.

Fig. 2A zeigt eine Querschnittsansicht des Hauptteils einer LSI- Anordnung vom CMOS-Typ. Ein Siliziumsubstrat z. B. vom p-Leitfähigkeitstyp ist mit dem Bezugszeichen 1 bezeichnet, und mit 9 ist eine Störstellen- Diffusionsschicht vom n-Leitfähigkeitstyp (Wanne) bezeichnet, in der ein p-Kanal- MOS-Transistor ausgebildet ist. Ein n-Kanal-MOS-Transistor ist andererseits direkt im Siliziumsubstrat 1 vom p-Leitfähigkeitstyp ausgebildet.

Mit den Bezugszeichen 3f und 3g sind stellvertretend als Sources oder Drains von MOS-Transistoren verwendete Diffusionsschichten bezeichnet. 3f bezeichnet eine Diffusionsschicht vom n&spplus;-Typ, und 3g bezeichnet eine Diffusionsschicht vom p&spplus;-Typ. Eine solche Anordnung verursacht parasitäre bipolare Transistoren von n-p-n-Typ und vom p-n-p-Typ, die mit Q&sub3; und Q&sub4; bezeichnet sind. Diese sind so angeschlossen, daß sie einem sogenanntem Thyristor äquivalent sind, wie in Fig. 2B gezeigt ist. Sowie der Thyristor in den Durchlaßzustand eintritt, fließt aus diesem Grunde Schichtstrom zwischen der Spannungsquelle VCC und der Erde, und schließlich bricht das Element zusammen. Dies ist das sogenannte Sperr- oder Latch-up-Phänomen in der Halbleitervorrichtung vom CMOS-Typ, das im einzelnen zum Beispiel im IEDM, Technical Digest, Seiten 454 bis 457, 1982, beschrieben ist. Eine solche Thyristorvorrichtung wird mit einem Triggerstrom leitend gemacht, der größer als ein bestimmter Wert ist und durch die Basis von Q&sub3; oder Q4 fließt. Der im Augenblick des Einschaltens der oben erwähnten Spannungsversorgung erzeugte Spike-Strom wirkt gerade als der Triggerstrom und stellt ein bedeutsames Problem.

In der oben erwähnten IEEE International Solid-State Circuits Conference 1980, Seiten 228 bis 229, ist beschrieben, daß von den verschiedenen, oben erörterten Arten von Spike- Strömen diejenigen, die durch die Tatsache erzeugt werden, daß die Schwellenspannung des MOS-Transistors negativ wird, in einem gewissen Ausmaß herabgesetzt werden können, indem geeignete Elementkonstanten gesetzt werden. Der durch die kapazitive Kopplung erzeugte Spike-Strom nimmt jedoch immer mehr mit steigender Packungsdichte zu und wird in der Zukunft ein bedeutsames Problem sein. Zur Lösung dieses Problems ist ein Verfahren bekannt, bei dem das Potential der in Fig. 1 gezeigten Platten-Elektrode 4b von VCC zum Erdpotential geändert wird. Zu diesem Zweck ist es erforderlich, eine Schicht mit niedriger Konzentration vom n-Leitfähigkeitstyp gerade unterhalb der Platten-Elektrode 4b so anzuordnen, daß der Kanal 5 gebildet wird, selbst wenn sich die Elektrode 4 auf Erdpotential befindet. Da nicht nur ein neuer Herstellungsschritt erforderlich ist, sondern auch eine zusätzliche Maskenausrichtungstoleranz für den fotolithographischen Prozeß erforderlich ist, hat dies zur Folge, daß die wirksame Speicherzellengröße herabgesetzt ist und die Chip-Größe vergrößert werden sollte. Daraus ergeben sich wesentliche Probleme, wie z. B. das Abnehmen der Produktionsausbeute, Preisanstieg, etc.

Obwohl oben der im Augenblick des Einschaltens der Spannungsversorgung erzeugte Spike-Strom erläutert worden ist, entstehen die gleichen Probleme auch dann, wenn während des Normalbetriebs Schwankungen der externen Versorgungsspannung auftreten oder Spannungsschwankungen z. B. durch die Platten-Elektrode 4b in Fig. 1a zum Kanal 5 übertragen werden.

Der Erfindung liegt die Aufgabe zugrunde, bei einer integrierten Schaltung gemäß dem Oberbegriff des Anspruchs 1 Stromspitzen, wie sie beim Einschalten der externen Spannungsversorgung oder bei Spannungsschwankungen während des Normalbetriebs auftreten können, wirksam auszuschließen.

Die erfindungsgemäße Lösung dieser Aufgabe ist im Kennzeichenteil des Anspruchs 1 angegeben. Durch die danach vorgesehene Steuerung hinsichtlich des Anstiegs der internen Versorgungsspannung wird sichergestellt, daß diese sich nicht vor der Substratvorspannung auf ihren vollen Wert aufbaut. Dadurch werden die oben erläuterten Gründe für das Auftreten von Stromspitzen beseitigt.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnungen näher erläutert. Darin zeigt

Fig. 1A bis 2B, auf die oben schon Bezug genommen wurde, Darstellungen zur Erläuterung der beim Stand der Technik auftretenden Probleme, und

Fig. 3A bis 20B Ausführungsbeispiele der Erfindung.

Zunächst soll anhand von Fig. 3A das Grundkonzept der Erfindung erläutert werden. Darin ist mit dem Bezugszeichen 1 ein Halbleitersubstrat bezeichnet, mit 200 ein Hauptschaltungsabschnitt der Halbleiterschaltung, mit 300 ein Substratvorspannungs- Generator, der die Substrat-Vorspannung VBB erzeugt und dem Substrat 1 zugeführt, und mit 400 ein Spannungswandler, der die interne Energieversorgungsspannung VINT erzeugt und dem Hauptschaltungsaabschnitt 200 zuführt. Diese Abschnitte sind in einem Halbleitersubstrat oder Chip 1 eingebaut. Eine Klemme zur Zuführung der externen Versorgungsspannung VCC ist mit 100 bezeichnet. Der Hauptschaltungsabschnitt kann eine Speicherschaltung sein, wie sie in Fig. 1A gezeigt ist, oder es kann sich um verschiedene andere Schaltungen, wie z. B. Mikrocomputer, etc., handeln, was von der Art der Halbleitervorrichtungen abhängt.

Bei diesem Ausführungsbeispiel wird der Hauptschaltungsabschnitt 200 hauptsächlich angesteuert, indem die externe Spannung VCC für die Spannungsversorgung ebenso wie bei der bekannten Vorrichtung verwendet wird, und die Schaltungsabschnitte, die die oben erörterte Erzeugung von Spike-Strom im Augenblick des Einschaltens der Spannungsversorgung verursachen, werden dagegen durch die interne Versorgungsspannung VINT angesteuert bzw. angetrieben, so daß der Spike-Strom unterdrückt wird.

In Fig. 3B wird die wechselseitige Beziehung zwischen VCC, VBB und VINT im Augenblick des Einschaltens der Spannungsversorgung schematisch erläutert. Der Spike-Strom wird unterdrückt, indem VINT bezüglich VCC und VBB gesetzt wird, wie durch bis in der Figur gezeigt ist. Bei wird der Spike-Strom unterdrückt, indem der Anstieg der Spannung VINT im Augenblick des Einschaltens der Spannungsversorgung verlangsamt bzw. verzögert wird, so daß der oben erwähnte, auf der kapazitiven Kopplung beruhende Strom herabgesetzt wird. Es wird somit ausgenutzt, daß der Spike-Strom um so kleiner ist, je länger die Anstiegszeit der Versorgungsquellenspannung ist, wie durch Gleichung (1) gezeigt ist. Bei wird der Spike-Strom unterdrückt, indem Schwankungen der Substrat-Vorspannung so unterdrückt werden, daß diese niemals positiv ist, genauer in dem Ausmaß, daß die parasitären bipolaren Transistoren oder der unter Bezugnahme auf Fig. 1A, Fig. 2A, etc. erläuterte Thyristor nicht eingeschaltet werden, indem der Beginn der Spannung VINT ungefähr mit dem Beginn des Abfalls der Spannung VBB synchronisiert wird, so daß selbst wenn der Spike-Strom durch den Verschiebungsstrom aufgrund der kapazitiven Kopplung fließt, dies zur selben Zeit wie der Abfall der Spannung VBB stattfindet. Bei wird der für beschriebene Effekt zur Perfektion gebracht, indem der Beginn des Anstiegs der Spannung VINT weiter verzögert wird.

Wie oben erwähnt wurde, ist es bei diesem Ausführungsbeispiel beabsichtigt, den Spike-Strom herabzusetzen, indem die Anstiegszeit der Steuerspannung für den Schaltungsabschnitt erhöht wird, der die Erzeugung des Spike-Stroms im Augenblick des Einschaltens der externen Spannungsversorgung verursacht, oder indem der Beginn des Anstiegs verzögert wird. Es ist möglich, gleichzeitig sowohl den Anstieg der Spannung VINT als auch den Beginn des Anstiegs zu steuern.

Fig. 4A zeigt ein schematisches Schaltbild eines Beispiels der internen Spannungsversorgungsgeneratoren, bei denen die oben beschriebenen Merkmale realisiert sind. RINT stellt einen Widerstand dar, und C&sub4;&sub0;&sub1; stellt eine Kapazität dar, die am Ausgang 401 dieser Schaltung parasitär auftritt. Bei diesem Ausführungsbeispiel steigt die Spannung VINT mit einer Zeitkonstanten an, die durch RINT und C&sub4;&sub0;&sub1; bestimmt wird, und die Spannung VINT hat eine Anstiegszeit, die länger ist, als die Spannung VCC realisiert werden kann. Die durch in Fig. 3A gezeigte Charakteristik kann durch das Verfahren dieses Ausführungsbeispiels realisiert werden. Auf diese Weise kann der oben beschriebene Spike-Strom wirksam unterdrückt werden. Obwohl eine parasitäre Kapazität C&sub4;&sub0;&sub1; verwendet wird, ist es desweiteren selbstverständlich möglich, einen separaten Kondensator in dem Fall hinzuzufügen, in dem die parasitäre Kapazität C&sub4;&sub0;&sub1; klein ist.

In Fig. 5A ist ein anderes Ausführungsbeispiel von internen Spannungsversorgungsgeneratoren gezeigt, bei dem eine Ladungspumpschaltung für den Generator der Spannung VINT verwendet wird.

In der Figur stellen CP und CP&min; Schaltungen dar, die die Ladungspumpschaltung bildenden Einheiten sind. OSC&min; ist eine Signalquelle für das Ladungspumpen, und sie ist z. B. durch eine Ringoszillatorschaltung vom selbststartenden Typ, wie oben erwähnt, gebildet. INV ist eine Wechselrichterschaltung zum Bilden invertierter Signale. CPI und CPI&min; stellen Kondensatoren für das Ladungspumpen dar; D&sub1;, D&sub1;&min;, D&sub2; und D&sub2;&min; stellen gleichrichtende Dioden dar. Fig. 5B zeigt die Arbeitsweise im stationären Betriebszustand. Wenn ein Impuls Φ&min;OSC mit einer Amplitude VCC, der vom Oszillator OSC&min; im Chip kommt, von 0 V auf VCC (T&sub2;) ansteigt, wird der Knoten(punkt) 421, der vorher auf VCC-VD (VD ist eine Vorwärtsspannung einer Diode) durch die Diode D&sub1; aufgeladen wurde, auf 2VCC-VD angehoben. Mit diesem Spannungsanstieg nimmt die Spannung der Knoten(punkte) 422 und 421&min; aufgrund der Diode D&sub2; um VD ab und wird somit 2(VCC-VD). Dann fällt der Impuls Φ&min;OSC auc 0 V ab, und wenn die Spannung am Knoten(punkt) 420&min; auf VCC (T&sub3;) ansteigt, wird die Spannung am Knoten(punkt) 421&min; weiter auf 3VCC-2VD angehoben. Demzufolge nimmt die Spannung am Knoten(punkt) 422&min;, z. B. VINT, aufgrund der Diode D&sub2;&min; um VD ab und wird 3(VCC-VD). Indem dieser Zyklus viele Male wiederholt wird, kann eine kontinuierliche Spannung 3(VCC-VD) am Ausgang 401 erhalten werden. Obwohl oben die Betriebsweise im stationären Zustand beschrieben wurde, arbeitet sie im Augenblick des Einschaltens der Spannungsversorgung, wie in Fig. 5 veranschaulicht ist.

Die Spannung VCC steigt infolge des Einschaltens der Spannungsversorgung an, aber der Oszillator OSC&min; arbeitet nicht unmittelbar, wie unter Bezugnahme auf Fig. 1A erläutert wurde, und beginnt in dem Augenblick zu arbeiten, in dem die Spannung VCC eine bestimmte Spannung V&min;crt erreicht. Auf diese Weise wird das Oszillations- bzw. Schwingungssignal Φ&min;OSC ausgegeben. Demzufolge steigt die Spannung VINT nach dem Verstreichen eines bestimmten Zeitraums nach dem Einschalten der Spannungsversorgung an, wie in Fig. 5C gezeigt ist. In diesem Augenblick ist die Arbeitsbeginnspannung des Oszillators OSC&min; etwa gleich der Spannung des Oszillators OSC in Fig. 1A (oder es kann so ausgelegt werden, daß sie etwa gleich sind). Daher steigen die Spannungen VINT und VBB etwa gleichzeitig an (genau gesagt, die Spannung VBB fällt ab), wie in Fig. 5C gezeigt ist. Somit kann bei diesem Ausführungsbeispiel die mit in Fig. 3B gezeigte Charakteristik realisiert werden. Auf diese Weise wird der im Augenblick des Einschaltens der Spannungsversorgung erzeugte Spike-Strom wirksam unterdrückt. Des weiteren kann bei diesem Ausführungsbeispiel die Anstiegsgeschwindigkeit thINT der Spannung VINT etwa durch

thINT ∞ {(CPI + CPI&min;) f&min;OSC}-1 (2)

dargestellt werden, wobei f&min;OSC die Oszillationsfrequenz des Oszillators OSC&min; darstellt. Auf diese Weise kann das Steuerungsvermögen der Spannungsversorgung durch CPI,CPI&min; und f&min;OSC gesteuert werden. Es ist demzufolge möglich, die Zeit thINT zu steuern, indem die Werte CPI, CPI&min; und f&min;OSC geeignet ausgewählt werden. Es kann somit beabsichtigt sein, den Spike-Strom weiter zu unterdrücken, z. B. durch Vergrößern der Zeit thINT.

Bei diesem Ausführungsbeispiel ist der Wert der Spannung VINT im Prinzip 3(VCC-VD), aber er kann zusätzlich gesteuert werden, indem die Anzahl der verbundenen Ladungspumpen mit Schaltungen CP verändert wird. Das heißt, die Spannung VINT wird durch die Gleichung

VINT = (n + 1) (VCC - VD) (3)

dargestellt, wobei n die Anzahl der angeschlossenen CPI ist. Somit kann die Spannung VINT auch durch Veränderung von n angesteuert werden.

Bei den obigen Ausführungsbeispielen beginnt die Spannung VINT in dem Augenblick zu steigen, in dem die Spannung VCC die Spannung V&min;crt übersteigt. In dem Fall, in dem V&min;crt größer als 2VD ist, werden jedoch die Dioden D&sub1;&min; und D&sub2;&min; in Fig. 5a eingeschaltet, bevor der Ladepumpbetrieb beginnt, und die Spannung VINT kann ansteigen, wie in Fig. 5C durch eine gestrichelte Linie gezeigt ist. Selbst wenn dies stattfindet, ist der Beginn des Anstiegs der Spannung VINT später als der der Spannung VCC, und ihre Anstiegszeit kann weiter entsprechend der oben angegebenen Gleichung (2) gesteuert werden. Demzufolge kann der Spike-Strom gesteuert werden, aber um die Unterdrückung des Spike-Stroms weiter zu vervollständigen, ist das folgende Ausführungsbeispiel nützlich.

Fig. 6A zeigt ein Beispiel, das es gestattet, die oben erwähnten Eigenschaften zu realisieren. Dieses Ausführungsbeispiel unterscheidet sich von dem in Fig. 5A gezeigten Ausführungsbeispiel darin, daß die Knoten(punkte) 423 und 423&min; der Ladepump-Einheitsschaltung CP und CP&min; geerdet sind (in Fig. 5A sind sie mit VCC verbunden). Demzufolge können die Betriebswellenformen während des normalen Arbeitens dieses Ausführungsbeispiels dargestellt werden, wie in Fig. 6B gezeigt ist. Das Arbeitsprinzip dieses Ausführungsbeispiels ist identisch mit jenem des in Fig. 5b gezeigten Ausführungsbeispiels, aber da es mit dem Bezugspotential von 0 V arbeitet, ist die Ausgangsspannung VINT 2(VCC-VD)-VD. Dieser Wert ist niedriger als der des in Fig. 5A gezeigten Ausführungsbeispiels. In dem Fall, in dem eine höhere Spannung benötigt wird, kann die Ausgangsspannung jedoch erhöht werden, indem die Anzahl der angeschlossenen Ladungspumpschaltungen erhöht wird, wie oben erwähnt wurde. Bei diesem Ausführungsbeispiel kann der Wert der Spannung VINT dargestellt werden wie folgt.

VINT = n (VCC - VD) - VD (4)

wobei n die Anzahl der Schaltungen ist.

Bei diesem Ausführungsbeispiel wird die Spannung VINT nicht ausgegeben, außer der Oszillator OSC&min; beginnt zu arbeiten. Es ist somit möglich, die Charakteristik zu realisieren, daß die Spannung VINT ungefähr gleichzeitig mit der Spannung VBB auf dieselbe Weise wie bei in Fig. 3B zu steigen beginnt, um daher den Spike-Strom wirksam zu unterdrücken.

Fig. 7A zeigt ein anderes Ausführungsbeispiel von Schaltungen zur Erzeugung der Spannung VINT, das es gestattet, dieselbe Ausgangsspannung wie bei Fig. 5A zu erhalten, während dieselbe Erdschaltung verwendet wird, wie sie in Fig. 6A gezeigt ist, das heißt, während sie mit der Bezugssspannung 0 V betrieben wird. Wie aus der Figur ersichtlich ist, unterscheidet sich ihre Schaltungsanordnung von der des in Fig. 6A gezeigten Ausführungsbeispiels darin, daß das INV- Ausgangssignal dem Anschluß 423 zugeführt wird. Die Arbeitswellenformen während des Normalbetriebs dieses Ausführungsbeispiels können, wie in Fig. 7B gezeigt, dargestellt werden, und am Ausgangsanschluß wird eine Spannung 3(VCC-VD) erhalten, gerade wie beim in Fig. 5a gezeigten Ausführungsbeispiel. Die Beziehung zwischen der Anzahl der Schaltungen n der Ladepump-Einheitsschaltungen CP und der Ausgangsspannung VINT ist völlig dieselbe, wie sie durch Gleichung (3) dargestellt ist.

Bei diesem Ausführungsbeispiel wird die Spannung VINT auf dieselbe Weise wie bei dem im Fig. 6A gezeigten Ausführungsbeispiel nicht ausgegeben, außer wenn der Oszillator OSC&min; zu arbeiten beginnt, und es ist des weiteren möglich, eine Ausgangsspannung zu erhalten, die so groß wie die bei dem in Fig. 5A gezeigten Ausführungsbeispiel ist. In dem Fall, in dem die Ausgangsspannung größer als benötigt ist, kann sie herabgesetzt werden, indem die Ladungspumpeinheitsschaltung CP&min; entfernt wird, so daß die Anzahl der Stufen der Ladungspumpschaltung herabgesetzt wird, wie klar aus Gleichung (3) ersichtlich ist. Gemäß diesem Ausführungsbeispiel ist es möglich, den Spike-Strom im Augenblick des Einschaltens der Spannungsversorgung wirksamer zu unterdrücken.

Es ist somit möglich, den im Augenblick des Einschaltens der Spannungsversorgung erzeugten Spike-Strom beträchtlich zu unterdrücken, indem jedes der in den Fig. 4A bis 7A gezeigten Ausführungsbeispiele, wie oben beschrieben, als interner Versorgungsspannungsgenerator 400 in Fig. 3A verwendet wird.

Es ist bereits bei den in den Fig. 5A und 6A gezeigten Ausführungsbeispielen festgestellt worden, daß der Wert der Spannung VINT gesteuert werden kann, in die Anzahl der angeschlossenen Ladungspumpschaltungen gewählt wird. Wenn eine noch feinere Steuerung benötigt wird, können die in den Fig. 8 und 9 gezeigten Ausführungsbeispiele verwendet werden. Bei diesen Ausführungsbeispielen ist eine aus Dioden D bestehende Klemm- oder Clamping-Schaltung CL am Ausgangsanschluß 401 des internen Spannungsversorgungsgenerators 400 eingefügt. Sie ist somit in Fig. 8 zwischen dem Anschluß und VCC und in Fig. 9 zwischen dem Anschluß und Erde eingefügt. Der Wert der Spannung VINT kann dann wie folgt dargestellt werden: Wenn VD die Vorwärtsspannung der Dioden angibt und m die Anzahl der geschlossenen Dioden anzeigt, ist im Fall der Fig. 8

VINT = VCC + mVD (5)

und im Fall der Fig. 9

VINT = mVD. (6)

Demzufolge ist es möglich, den Wert von VINT beliebig durch Verändern von m zu setzen.

Obwohl beim oben beschriebenen Ausführungsbeispiel Dioden als Bestandteilelementen der Ladungspumpschaltungen etc. verwendet wurden, kann die Diode D durch einen MOS-Transistor QM oder durch einen bipolaren Transistor QB ersetzt werden. In diesem Fall sollte selbstverständlich die Vorwärtsspannung der Diode VD, die in den Figuren zur Erläuterung der bereits erwähnten Gleichungen verwendet worden ist, im Fall des MOS-Transistors durch dessen Schwellenspannung VT und im Fall des bipolaren Transistors durch dessen Basis-Emitter-Spannung VBE ersetzt werden.

Bei den oben beschriebenen Ausführungsbeispielen wurde festgestellt, daß es zur Herabsetzung des Spike-Stroms erwünscht ist, den Zeitpunkt des Anstiegs oder die Anstiegszeit der internen Spannung VINT beim Einschalten der Spannungsversorgung mit jenem bzw. jener der Substrat-Vorspannung VBB zu synchronisieren. Dies kann entsprechend den oben beschriebenen Ausführungsbeispielen erfolgen. Bei den folgenden Ausführungsbeispielen wird zu diesem Zweck ein Ladungspumpsignal gemeinsam mit der Erzeugung der Spannungen VINT und VBB verwendet.

Fig. 11 zeigt ein Ausführungsbeispiel dafür, bei dem das Schwingungsausgangssignal des Oszillators OSC, der aus einem Ringoszillator etc. besteht, gemeinsam für die Erzeugung der Spannungen VBB und VINT verwendet wird. In der Figur bezeichnet INV&min; eine Invertierschaltung, Q&sub5; und Q&sub6; stellen MOS-Transistoren dar, die eine Pufferschaltung vom Push-Pull- oder Gegentakt-Typ bilden. CPB und Q&sub7;, Q&sub8; sind der Pumpkondensator für die Erzeugung der Rückwärts-Vorspannung bzw. als Gleichrichter verwendete MOS-Transistoren. Bei diesem Ausführungsbeispiel sind die in der Schaltung von Fig. 1 gezeigten Dioden durch MOS-Transistoren ersetzt. Dieser Austausch wurde unter Bezugnahme auf Fig. 10 erläutert. Bei diesem Ausführungsbeispiel wird das Ausgangssignal der Pufferschaltung als Ladungspumpsignal Φ&min;OSC für die Erzeugung der Spannung VINT in den in den Fig. 5A bis 7A gezeigten Ausführungsbeispielen verwendet. Selbst wenn die Oszillations-Startspannung etc. sich in Abhängigkeit von Benutzungsbedingungen, Herstellungsbedingungen etc. unterschiedlich ändern, steigen die Spannungen VBB und VINTfast gleichzeitig oder synchron an. Es ist demzufolge möglich, die wechselseitige Beziehung zwischen VINT und VBB stets konstant zu halten und somit die Unterdrückung des Spike-Stroms im Augenblick des Einschaltens der Spannungsquelle wirksamer zu bewirken.

In Fig. 12 ist ein weiteres Ausführungsbeispiel gezeigt, bei dem CPB&min;, Q&sub7;&min; und Q&sub8;&min; weiter zu dem in Fig. 11 gezeigten Ausführungsbeispiel hinzugefügt worden sind, um das Steuervermögen der die Spannung VBB erzeugenden Schaltung zu erhöhen. Die die Spannung VINT erzeugende Schaltung wird durch das Ausgangssignal einer Pufferschaltung angesteuert, die aus MOS-Transistoren Q&sub5; und Q&sub6; wie beim vorhergehenden Ausführungsbeispiel besteht. Bei diesem Ausführungsbeispiel wird die Abfallzeit VBB im Augenblick des Einschaltens der Spannungsversorgung kürzer, und es ist somit möglich, die Spannung VBB auf einen vorbestimmten Wert zu setzen, bevor die Spannung VINT ausreichend ansteigt, was den in bezug auf Fig. 12A erwähnten Effekt perfekter macht. Obwohl hier getrennte Ladungspumpschaltungen hinzugefügt werden, um das Steuervermögen von VINT und von VBB zu unterscheiden bzw. zu differenzieren, kann das Steuerungsvermögen unterschieden werden, indem z. B. die Größe des Pumpvermögens bzw. der Pumpkapazität unterschieden wird, wobei die in Gleichung (2) dargestellte Beziehung verwendet wird. Es ist des weiteren auch möglich, das Steuerungsvermögen der Spannung VINT und das der Spannung VBB zu unterscheiden, indem die Frequenz mittels eines Zählers herabgezählt wird und als Φ&min;OSC verwendet wird.

Obwohl bei diesem Ausführungsbeispiel CPB&min;, Q&sub7;&min; und Q&sub8;&min; hinzugefügt werden, um das Steuerungsvermögen der Spannung VBB zu erhöhen, da diese im wesentlichen im Augenblick des Einschaltens der Spannungsversorgung arbeiten, ist es des weiteren auch möglich, den Schalter SW während des Normalbetriebs auszuschalten und den Betrieb anzuhalten, um den elektrischen Energieverbrauch herabzusetzen. Der Schalter SW kann beispielsweise zwischen CPB&min; und Q&sub7;&min;, zwischen Q&sub8;&min; und Erde oder zwischen Q&sub7;&min; und VBB angebracht werden. Des weiteren kann der Schalter durch jede beliebige Teileinrichtung gebildet sein, z. B. durch MOS-Transistoren. Seine Ein-Aus-Steuerung kann des weiteren durch eine beliebige Einrichtung bewirkt werden, z. B. durch Ausschalten in dem Augenblick, in dem festgestellt wird, daß die Energieversorgungsspannung VCC oder VINT einen vorbestimmten Wert erreicht hat. Es ist auch denkbar, seine Ein-Aus-Spannung auszuführen, indem ausgenutzt wird, daß sich die Schwellenspannung des MOS-Transistors in Abhängigkeit vom Wert von VBB ändert. Diese konkreten Ausführungen hierfür sind z. B. in ISSCC, Digest of Technical Papers, Seiten 142 bis 143, 1979, beschrieben.

Obwohl das Ausgangssignal des Oszillators OSC, der für jede Ladepumpschaltung gemeinsam verwendet wird, durch die aus den Transistoren Q&sub5; und Q&sub6; bestehende Pufferschaltung herausgeführt wird, ist die Grundidee eines jeden der Ausführungsbeispiele die, daß der Oszillator OSC für VINT und VBB gemeinsam verwendet wird und daß das Signal an jeder beliebigen Stelle herausgenommen werden kann. Beispielsweise kann das Ausgangssignal des Oszillators OSC jeder der Ladungspumpschaltungen zugeführt werden, indem das Ausgangssignal direkt geteilt wird. In diesem Fall können Pufferschaltungen hinzugefügt werden, falls dies erforderlich ist.

Nachstehend werden Anwendungen für die obigen Ausführungsbeispiele erläutert.

Fig. 13A zeigt ein Beispiel, bei dem in dem in Fig. 1A gezeigten dynamischen MOS-Speicher die Platten-Elektrode 4b durch die interen Spannung VINT angesteuert wird, um die Wirkung der parasitären Kapazität CPS zwischen der Platten-Elektrode 4b des Speicherkondensators und dem Substrat zu unterdrücken, was spezifisch bedeutsame Einwirkungen auf die Erzeugung des Spike-Stroms im Augenblick des Einschaltens der Spannungsversorgung hat. Eine bekannte Ausführungsart, bei der eine intern erzeugte Spannung an die Platten-Elektrode auf dieselbe Weise angelegt wird, ist aus den IEEE Journal of Solid-State Circuits, Band SC-15, Nr. 5, Seiten 839 bis 846, Oktober 1980, bekannt. Bei diesem Ausführungsbeispiel wird für die Schaltung zur Erzeugung der Spannung VINT das Verfahren verwendet, bei dem das Oszillationssignal für die Schaltung zur Erzeugung der Spannung VBB gemeinsam verwendet wird, wie in Fig. 7A gezeigt ist. Selbstverständlich können die anderen, in den Fig. 4A bis 6A gezeigten Schaltungstypen oder Kombinationen davon verwendet werden.

Wie in Fig. 13B gezeigt ist, steigen bei diesem Ausführungsbeispiel die Spannungen VBB und VINT ungefähr gleichzeitig an. Demzufolge ist es möglich, den Spike-Strom beträchtlich zu unterdrücken, da die Spannung VBB nicht so stark ansteigt, daß die bipolaren Transistoren Q&sub1; und Q&sub2; eingeschaltet werden, selbst wenn ein Verschiebungsstrom durch CPS fließt, wie oben erwähnt wurde. Da die Anstiegszeit der Spannung VINT in bezug auf die Anstiegszeit der Spannung VCC ausreichend lang sein kann, wie durch die Gleichung (2) gezeigt ist, kann zusätzlich der Verschiebungsstrom selbst beträchtlich herabgesetzt werden.

Fig. 14 zeigt ein Beispiel eines DRAM vom CMOS-Typ, wobei die Spannung VINT der Platten-Elektrode 4b auf dieselbe Weise wie bei dem in Fig. 13A gezeigten Ausführungsbeispiel zugeführt wird.

In der Figur ist ein CMOS-Halbleiter mit n-Wanne 9&min; wie in Fig. 2A gezeigt. Die Bezugszeichen 3d&min; und 3e&min; stellen Diffusionsschichten vom p&spplus;-Typ dar, die einen MOS-Transistor vom p-Kanaltyp zusammen mit der Gate-Elektrode 4c&min; bilden.

Da die Veränderungen der Spannung VBB in der positiven Richtung im Augenblick des Einschaltens der Spannungsversorgung gerade wie bei dem in Fig. 13A gezeigten Ausführungsbeispiel herabgesetzt werden können, ist es bei diesem Ausführungsbeispiel möglich, das Problem zu lösen, daß parasitäre bipolare Transistoren etc., die durch Q&sub3;&min;, Q&sub4;&min; etc. dargestellt sind, Sperr- oder Latch-up-Phänomene verursachen, um den Spike-Strom zu unterdrücken und das Problem des Zusammenbruchs oder Durchschlags der Vorrichtung aufgrund davon zu lösen.

Fig. 15 zeigt ein anderes Ausführungsbeispiel, bei dem ein Kondensator vom Rinnen- oder Kanaltyp als Speicherkondensator der Speicherzelle im Ausführungsbeispiel von Fig. 14 verwendet wird. Der Kondensator ist an der Seitenwand einer im Siliziumsubstrat ausgebildeten Rinne ausgebildet.

Fig. 16A zeigt ein anderes Ausführungsbeispiel, das zur Herabsetzung von auf dem Arbeiten des Speichers beruhenden Schwankungen der an die Platten-Elektrode angelegten Spannung VINT geeignet ist.

In der Figur stellen D, ≙, D&min; und ≙&min; Datenleitungen und W eine Wortleitung dar. An ihren Kreuzungspunkten sind Speicherzellen MC angeordnet. Als Speicherzellen MC können z. B. die in den Fig. 13A bis 15A gezeigten Speicherzellen verwendet werden. In diesem Fall ist die Diffusionsschicht 3a mit der Datenleitung und die Gate-Elektrode 4a mit der Wortleitung verbunden. Die Platten-Elektroden 4b oder 4b&min; sind als gemeinsame Platten-Elektroden auf der gesamten Speicherzellenanordnung zwischen den in einer zweidimensionalen Matrixform angeordneten Speicherzellen verteilt und hier durch PL, , PL&min; und bezeichnet. Hier bilden die Datenleitungen D, ≙ und D&min;, ≙&min; jeweils ein Paar, und auf die Leitungen D, ≙, D&min;, ≙&min; auftretende kleine Auslesesignale aus den Speicherzellen MC werden mittels Leseverstärkern differentiell verstärkt, die jeweils an dem Mittelpunkt zwischen zwei Kolonnen bzw. Spalten der Speicherzellen angeordnet sind. Mit diesem Ausführungsbeispiel ist somit ein Fall gezeigt, bei dem eine sogenannte offene Daten-(Bit)-Leitungsanordnung verwendet wird, bei der zwei ein Paar bildende Datenleitungen getrennt, links und rechts, liegen. Diese Speicherzellenanordnung ist im einzelnen in IEE PROC., Band 130, Teil I, Nr. 3, Seiten 127 bis 135, Juni 1983, beschrieben.

Da eine parasitäre Kapazität CDP zwischen der Datenleitung und der Platte in einem solchen Speicher vorhanden ist und eine Anzahl von Datenleitungen auf einmal arbeiten, ändert sich die Plattenspannung, wenn sie arbeiten. Insbesondere in dem Fall, in dem die Platten-Elektrode durch die intern erzeugte Spannung VINT angesteuert wird, wie dies erfindungsgemäß der Fall ist, sind Veränderungen der Plattenspannung groß, da das Steuerungsvermögen der die Spannung VINT erzeugenden Schaltung klein ist. Diese Veränderungen verursachen Probleme, z. B. fehlerhaftes Arbeiten des Speichers etc.

Bei diesem Ausführungsbeispiel ist aus diesem Grunde ein Schalter SW&min; zwischen der Schaltung 400 zur Erzeugung der Spannung VINT und der Platten-Elektrode eingefügt, der ausgeschaltet wird, wenn sich die an die Platten-Elektrode angelegte Spannung ändert, so daß kein Rauschen oder allgemeine Störsignale am Ausgang der Schaltung 400 zur Erzeugung der Spannung VINT erzeugt werden. Es wird nun angenommen, daß von den Speicherzellenanordnungen nur die ausgewählten Arbeiten, d. h., wenn die Speicherzellen in den Speicherzellenanordnungen, zu denen die Datenleitungen D, ≙ gehören, ausgewählt sind, sind die Speicherzellenanordnungen, zu denen die Datenleitungen D&min;, ≙&min; gehören, außer Betrieb, und die Betriebsweise dieser Speicherzelle wird unter Bezugnahme auf Fig. 16B erläutert. Die Datenleitungen D, ≙&min; sind vorweg auf die Spannung VDP vorgeladen, und die Speicherzelle gibt ein kleines Signal auf einer Datenleitung D oder ≙ ab, wenn zu einem Zeitpunkt tw ein Signal an die Arbeitsleitung gelegt wird. Da die Datenleitungen D&min;, ≙&min; in diesem Augenblick außer Betrieb sind, halten sie ihre konstanten Werte. Wenn der Leseverstärker arbeitet, werden dann die kleinen Signale auf der Datenleitung D oder ≙ verstärkt und nach außen ausgegeben. Nach Beendigung des Speicherbetriebs wird die Datenleitung wieder auf die Spannmung VDP vorgeladen. Wenn diese Datenleitungen arbeiten, ändert sich die an die Platten- Elektrode angelegte Spannung. Wenn sich das Potential der Datenleitungen bei diesem Ausführungsbeispiel ändert, wird jedoch der Schalter SW&min; ausgeschaltet. Somit werden der Spannungsversorgungsleitung 401 keine Veränderungen übertragen, und es werden keine Probleme erzeugt. Andererseits kann ein fehlerhaftres Arbeiten dadurch verändert werden, daß die Veränderungen im Potential der Platten-Elektrode groß sind. Bei diesem Ausführungsbeispiel ist dieses Problem auf die folgende Weise gelöst.

Die Speicherzellenanordnungen PL, oder PL&min;, werden miteinander über eine Leitung 403 oder 403&min; mit niedrigem Widerstand verbunden, so daß PL und oder PL&min;, stets auf demselben Potential liegen und somit keine differentiellen Störsignale in PL, oder PL&min;, erzeugt werden, wenn kleine, aus den Speicherzellen MC kommende Signale im Leseverstärker SA oder SA&min; verstärkt werden. Dies ist für die offene Daten-(Bit)-Leitungsanordnung wichtig, in der zwei ein Paar bildende Datenleitungen durch eine Kapazität mit verschiedenen Platten-Elektroden gekoppelt sind. Es wird auf die Veröffentlichung IEE Proc., Band 130, Teil I, Nr. 3, Seiten 127 bis 135, Juni 1983, verwiesen. Des weiteren sind bei diesem Ausführungsbeispiel die Leitungen 403 und 403&min; mit niedrigem Widerstand miteinander über eine Leitung 402 verbunden, die einen ähnlich niedrigen Widerstand besitzt, so daß die parasitäre Kapazität der Speicherzellenanordnungen, die außer Betrieb sind, als ein Filter wirkt. Auf diese Weise wird eine Reduktion der Schwankungen im Potential der Platten-Elektrode erreicht.

Obwohl oben die Wirkung des Schalters SW&min; für den Fall erläutert wurde, in dem er während des Speicherbetriebs (d. h. während eines Zeitraums zwischen dem Zeitpunkt tw und dem Augenblick, in dem die Datenleitung auf die Spannung VDP vorgeladen wird) ausgeschaltet ist, sind verschiedene Steuerverfahren denkbar. Beispielsweise kann ein Verfahren nützlich sein, bei dem der Schalter nur ausgeschaltet wird, wenn sich das Potential einiger Datenleitungen beträchtlich ändert, d. h. während des Zeitraums, wenn einige Leseverstärker arbeiten oder während eines Zeitraums, wenn die Datenleitungen nach Beendigung des Speicherbetriebs auf die Spannung VDP vorgeladen werden. Falls erforderlich, kann es des weiteren möglich sein, die Zeitkonstante gegen Störsignale durch Hinzufügen von Widerständen, wie z. B. R&sub3;, R&sub4; etc., einzustellen.

Fig. 17A zeigt ein anderes, geeigneteres Ausführungsbeispiel der Erfindung. Dieses Ausführungsbeispiel unterscheidet sich von dem in Fig. 16A gezeigten Ausführungsbeispiel darin, daß die sogenannte gefaltete oder Faltendaten (Bit)-Leitungsanordnung verwendet wird, bei der zwei ein Paar bildende Datenleitungen so angeordnet sind, daß sie annähernd parallel sind und daß die Vorladungsspannung annähernd gleich 1/2 der Versorgungsquellenspannung VCC ist.

Da die ein Paar bildenden Datenleitungen D, ≙ oder D&min;, ≙&min; bei diesem Ausführungsbeispiel kapazitiv mit derselben Platte PL oder PL&min; gekoppelt oder verbunden sind, ist es nicht erforderlich, besonders um differentielle Störsignale besorgt zu sein, die bei dem in Fig. 16A gezeigten Ausführungsbeispiel Störungen bzw. Schwierigkeiten verursachen. Da die Datenleitungen bei diesem Ausführungsbeispiel auf ungefähr 1/2 der Spannung VCC vor-aufgeladen werden und es so aufgebaut ist, daß die beiden ein Paar bildenden Datenleitungen einander entgegengesetzt arbeiten, selbst wenn eine Koppelkapazität zwischen den Datenleitungen und der Platten-Elektrode vorliegt, heben sich ihre Beeinflussungen auf, was weiter einen Vorteil bewirkt, daß fast keine Schwankungen im Potential der Platten-Elektrode erzeugt werden. Demzufolge ändert sich entsprechend den Umständen bei einer solchen Anordnung die Spannung VINT kaum, selbst wenn das Ausgangssignal des internen Spannungsversorgungsgenerators 400 direkt, ohne den Schalter SW&min; mit der Platten-Elektrode verbunden ist. Obwohl bei diesem Ausführungsbeispiel die Vorladungsspannung für die Datenleitung VCC/2 war, kann sie selbstverständlich des weiteren VCC gerade wie bei dem in Fig. 16A gezeigten Ausführungsbeispiel sein oder einen anderen beliebigen Wert besitzen.

Fig. 18A zeigt ein anderes Ausführungsbeispiel, das geeignet ist, um Veränderungen der internen Spannung VINT zu vermeiden. Bie diesem Ausführungsbeispiel werden die Platten-Elektrode etc. durch das Ausgangssignal des internen Spannungsversorgungsgenerators nur in dem Augenblick des Einschaltens der Spannungsversorgung angesteuert, wenn der Spike-Strom Störungen verursacht, und sie werden während der nachfolgenden Periode stabilen Arbeitens direkt durch die externen Versorgungsquellenspannung VCC angesteuert bzw. getrieben. Bei diesem Ausführungsbeispiel bewirken demzufolge Schwankungen der Spannung VINT während des Normalbetriebs überhaupt keine Störungen.

In der Figur ist eine Schalteinrichtung mit dem Bezugszeichen 500 bezeichnet, und sie wird in dem Augenblick des Einschaltens der Spannungsversorgung ausgeschaltet und danach eingeschaltet. In der Figur ist ein Beispiel gezeigt, das mittels eines MOS-Transistors Q&sub5;&sub0;&sub0; vom p-Kanaltyp aufgebaut ist, wobei angenommen wird, daß die gesamte Halbleitervorrichtung aus CMOS-Halbleiterteilen besteht. Mit dem Bezugszeichen 600 ist eine Einrichtung bezeichnet, die eine Funktion zum Erkennen des Zustands besitzt, ob gerade der Zeitraum nach dem Einschalten der Versorgungsspannung oder die nachfolgende Periode stabilisierten Betriebs vorliegt. Es ist hier ein Beispiel gezeigt, bei dem die obenerwähnte Funktion realisiert ist, indem detektiert wird, daß die Potentialdifferenz zwischen der Spannung VINT und der Spannung VCC kleiner als ein vorbestimmter Wert geworden ist, und bei dem sie durch eine CMOS-Invertierschaltung gebildet ist, die aus einem p-Kanal-MOS- Transistor Q&sub6;&sub0;&sub1; und einem n-Kanal-MOS-Transistor Q&sub6;&sub0;&sub2; besteht. Hier ist die CMOS-Invertierschaltung so aufgebaut, daß der Verstärkungsfaktor (gm) des Transistors 601 ausreichend größer als der des Transistors Q&sub6;&sub0;&sub2; ist, so daß "0" (niedriger Pegel) ausgegeben wird, wenn die Differenz zwischen der Spannung VCC und der Spannung VINT kleiner angenähert als die Schwellenspannung VTP des Transistors Q&sub6;&sub0;&sub1; wird.

Fig. 18B zeigt die Grundzüge der Betriebsweise dieser Schaltung. Wenn die Versorgungsquellenspannung 100 angelegt wird, steigt das Potential der Leitung 401 später, wie bereits festgestellt wurde. Da der Verstärkungsfaktor (gm) des Transistors Q&sub6;&sub0;&sub1; ausreichend größer als der des Transistors Q&sub6;&sub0;&sub2; ist, steigt das Potential der Leitung 601 in diesem Augenblick fast gleichzeitig mit der Versorgungsquellenspannung 100 an. Demzufolge wird der Transistor Q&sub5;&sub0;&sub0; ausgeschaltet, und das Potential der Leitung 401 steigt folgend dem Ausgangssignal des internen Spannungsversorgungsgenerators 400 an. Danach steigt das Potential der Leitung 401 mit einer bestimmten Zeitkonstanten an, und das Potential der Leitung 601 fällt auf den niedrigen Pegel (um 0 V), wenn die Differenz zwischen dem Potential der Leitung 401 und der Versorgungsquellenspannung 100 kleiner als die Schwellenspannung VTP des Transistors Q&sub6;&sub0;&sub1; wird. Der Transistor Q&sub5;&sub0;&sub0; wird somit eingeschaltet. Dies hat zur Folge, daß das Potential der Leitung 401 VCC gleich der Versorgungsquellenspannung 100 wird. Demzufolge ist es möglich, das Problem perfekt zu lösen, daß das Potential der Leitung 401 während des Normalbetriebs schwankt.

Obwohl bei diesem Ausführungsbeispiel der Zustand durch die Spannung VINT mittels der Detektionseinrichtung 600 detektiert wird, kann dies auch dadurch bewirkt werden, daß VCC, VBB oder eine Spannung an anderen Stellen detektiert wird. Zusätzlich ist die Schaltungsanordnung der Detektionseinrichtung 600 nicht auf die in der Figur gezeigte Ausführung beschränkt, sondern sie kann auf viele Arten abgewandelt werden. Beispielsweise können ein Operationsverstärker, eine Schmitt-Trigger-Schaltung und andere verschiedene Schaltungen zu diesem Zweck verwendet werden. Obwohl hier detektiert wird, daß die Potentialdifferenz zwischen der Spannung VCC und VINT kleiner als ein vorbestimmter Wert wird, kann der Zustand des weiteren erkannt werden, indem Veränderungen des Absolutwertes VINT, VCC und VBB detektiert werden, und der zu detektierende Spannungspegel kann entsprechend diesem Zweck geeignet ausgewählt werden. Obwohl ein Beispiel gezeigt wurde, bei dem die Schalteinrichtung 500 durch einen p-Kanal-MOS-Transistor ausgeführt ist, kann sie des weiteren durch eine beliebige andere Art von Elementen mit einer Schaltfunktion ausgeführt sein. Obwohl ein Beispiel gezeigt wurde, bei dem die Spannung VINT die Spannung VCC im stationären Zustand ist, kann die Leitung 401 des weiteren mit einer anderen Spannung verbunden sein, die durch eine interne Schaltung erzeugt wird, die eine relativ geringe Ausgangsimpedanz in bezug auf den internen Spannungsversorgungsgenerator 400 besitzt. Falls es erforderlich ist, kann zusätzlich ein Widerstand R&sub5;&sub0;&sub0; etc. in Reihe zur Schalteinrichtung 500 eingefügt sein.

Fig. 19 zeigt ein Ausführungsbeispiel zum Verhindern von Schwankungen der Spannung der Platten-Elektrode. In der Figur stellt MC ein äquivalentes Schaltbild für die Speicherzelle 7 in Fig. 1A dar, wobei D eine Datenleitung, W eine Wortleitung, QM einen als Schalter verwendetes MOS- Transistor und CS einen Speicherkondensator darstellt. Des weiteren kann der Speicherkondensator CS z. B. zwischen der Platten-Elektrode 4b und der Inversionsschicht 5 in Fig. 1A ausgebildet sein. Obwohl hier nur eine Speicherzelle MC gezeigt worden ist, kann in Wirklichkeit natürlich eine Anzahl von Speicherzellen angeordnet sein. In dem in Fig. 18A gezeigten Ausführungsbeispiel wurden Schwankugen der Spannung der Platten-Elektrode verhindert, indem die äquivalente Impedanz zwischen der Platten-Elektrode und der das Arbeiten der Schalteinrichtung 500 steuernden Spannung VCC herabgesetzt wurde. Bei diesem Ausführungsbeispiel hingegen werden diese Schwankungen verhindert, indem die äquivalente Impedanz in bezug auf die Platten-Elektrode mittels einer Ladungspumpschaltung herabgesetzt wird, die aus Dioden D&sub3;, D&sub4; und einem Kondensator CPC besteht. Schwankungen der Spannung der Platten-Elektrode werden somit verhindert, indem der Leitung 401 eine elektrische Ladung zugeführt wird, während er ein Impuls ΦC ungefähr synchron mit den Schwankungen der Spannung der Platten-Elektrode zugeführt wird und bewirkt wird, daß sie einen Ladungspumpbetrieb ausführt, der unter Bezugnahme auf die Fig. 5A bis 5C erläutert wurde. Der Zeitpunkt der Anwendung des Impulses ΦC kann geeignet entsprechend dem Grund gewählt werden, der Schwankungen der Spannung der Platten-Elektrode bewirkt. In dem Fall beispielsweise, in dem die Spannung der Platten-Elektrode während des Betriebs des Leseverstärkers oder während des Vorladungsbetriebs aufgrund der obenerwähnten Koppelkapazität zwischen der Datenleitung und der Platte schwankt, wird der obenerwähnte Impuls ΦC annähernd synchron mit dem Betrieb des Leseverstärkers oder dem Vor- Aufladungsbetrieb oder mit einer Frequenz zugeführt, die höher als (oder vorzugsweise eine ganze Zahl mal so hoch wie) dieser ist. Anders als die oben beschriebenen Schwankungen schwankt die Spannung der Platten-Elektrode aufgrund der Kopplung durch den Kondensator CS zwischen dem Knoten (punkt) 3a und der Platten-Elektrode in der Speicherzelle. Wenn die Spannung des Knoten(punkt)s 3a durch den Auslese- oder Einschreibbetrieb des Speichers schwankt, werden somit die Schwankungen durch den Kondensator CS zur Platten- Elektrode übertragen, und demzufolge schwankt die Spannung der Platten-Elektrode. Um diese Schwankungen zu unterdrücken, ist es demzufolge ausreichend, den Impuls ΦC synchron mit dem obenerwähnten Auslese- oder Einschreibbetrieb oder mit einer Frequenz zuzuführen, die höher als (oder vorzugsweise eine ganze Zahl von Malen so hoch wie) dieser ist. In einem DRAM des Adreß-Multiplex- Systems, d. h. einem DRAM des Systems, durch den die Adreß-Signale von Reihe und Spalte durch gemeinsame Adreß- Eingabestifte synchron mit den Taktgebern von und in dem Fall eingegeben werden, in dem Schwankungen der Spannung der Platten- Elektrode während des normalen Auslese- oder Einschreibbetriebs Störsignale bewirken, reicht es aus, das Signal ΦC synchron mit dem Taktgeber zuzuführen. In dem Fall, in dem die Schwankungen der Spannung der Platten-Elektrode während des Auslese- oder Einschreibbetriebs durch den Seiten-Modus oder -Betrieb Schwierigkeiten bewirken, bei dem der Betrieb ausgeführt wird, indem die Zeilenadresse festgelegt und lediglich die Spaltenadresse verändert wird, ist es andererseits ausreichend, dort das Signal ΦC synchron mit dem Taktgeber anzulegen. In dem Fall, in dem Schwankungen der Spannung der Platten-Elektrode Schwierigkeiten durch den statischen Spalten-Modus (vgl. ISSCC, Digest of Technical Papers, Seiten 64 bis 65, 1983) bewirken, bei dem der Betrieb ausgeführt wird, indem die Spaltenadresse eingegeben wird, als ob sie für den statischen Speicher wäre, reicht es des weiteren aus, die Veränderungen in der Adresse zu detektieren und dort das Signal ΦC synchron mit den so erhaltenen Signalen anzulegen, wie in ISSCC, Digest of Technical Papers, Seiten 66 bis 67, 1983, festgestellt wurde.

Entsprechend den oben beschriebenen Ausführungsbeispielen kann die Erfindung angewendet werden, was für einen Wert die Spannung VINT auch hat, und Schwankungen der Spannung der Platten-Elektrode können wirksam unterdrückt werden. Bei dem in Fig. 19 gezeigten Ausführungsbeispiel können die Dioden D&sub3; und D&sub4; durch verschiedene, in Fig. 10 gezeigte Diodenarten weiterhin ersetzt werden. Entsprechend den Umständen kann zusätzlich ein Anschluß der Diode D&sub4; nicht mit der Leitung 401, sondern mit einer externen Spannungsversorgung VCC verbunden sein oder eliminiert sein. Es ist auch entsprechend den Umständen möglich, die Diode D&sub4; und den Kondensator CPC zu entfernen und die Leitung 451 direkt zu treiben.

In Fig. 20A ist ein interner Versorgungsspannungsgenerator mit dem Bezugszeichen 700 bezeichnet, der eine Vorladungsspannung VDP für die Datenleitung erzeugt. SW&min; ist der Schalter zum Vor-Aufladen der Datenleitung und zum Einschalten während des Vorladebetriebs. Dieser Schalter ist gewöhnlich durch einen MOS-Transistor gebildet.

In Fig. 20B sind Wellenformen der Ausgangssignale 401 und 701 der internen Versorgungsspannungsgeneratoren 400 und 700 gezeigt, wobei sich die Potentiale der Datenleitung D, des Knoten(punkt)s 3a in der Speicherzelle und der Wortleitung W aufgrund von Schwankungen der externen Versorgungsquellenspannung VCC oder aus anderen Gründen ändern, wenn der Schalter SW&min; eingeschaltet wird, d. h. im Vor-Aufladungsbetriebszustand. In der Figur ist ein Fall gezeigt, in dem die Information "0" in der Speicherzelle gespeichert ist und sich das Potential am Knoten(punkt) 3a auf niedrigem Pegel (≈0 V) befindet. Da der Vor-Aufladungszustand angenommen wird, ist des weiteren das Potential der Wortleitung W 0 V. Hier hat die relative Differenz im Potential zwischen unterschiedlichen Wellen keine besondere Bedeutung. Der Absolutwert im Potential sollte natürlich geeignet entsprechend dem Zweck gesetzt werden.

Wenn sich die Spannung der externen Versorgungsquelle 100 von VCC auf VCC&min; (≤VCC) während eines Zeitraums t&sub1;- t&sub2; ändert, folgen die Spannungen VINT und VDP den Änderungen der Spannung VCC und haben die Tendenz, sich zu VINT&min; und VDP&min; hin zu ändern, die VINT bzw. VDP annehmen, wenn die externe Spannungsversorgung 100 VCC&min; ist. In diesem Stadium treten Probleme, wie sie unten gezeigt sind, auf. Das Potential des Knoten(punkt)s 3a ändert sich nämlich aufgrund der Kopplung durch den Kondensator CS mit Veränderungen in der Spannung VINT in der negativen Richtung. Wenn das Potential des Knoten(punkt)s 3a bis zu einem Wert abnimmt, der niedriger als 0 V und mehr als die Schwellenspannung VC des MOS-Transistors QM ist, wird auf diese Weise der Transistor QM eingeschaltet, da die Wortleitung W bei 0 V liegt. Dies hat zur Folge, daß Strom von der Datenleitung D zum Kondensator CS fließt, und daß somit das Potential der Datenleitung D und das der Leitung 701 abnehmen. Da diese Veränderungen durch die kapazitive Kopplung hervorgerufen werden, kehren alle diese Potentiale am Knoten(punkt) 3a der Leitung 701 und der Datenleitung D zu ihren Anfangswerten zurück, aber ihre Wiedereinrichtung ist verzögert. Wenn im Verlauf dieser Wiedereinrichtung der Vor-Aufladungszustand eingerichtet wird und der Speicherbetrieb beginnt, kann bedeutsames falsches Arbeiten erzeugt werden. Des weiteren beginnt sich die Spannung VINT in dem Fall zu ändern, in dem die Substrat-Vorspannung an eine negative Spannung VBB angelegt wird (vgl. Fig. 3A, 3B etc.), und gleichzeitig wird der Transistor QM eingeschaltet, da im schlechtesten Fall das Potential des Knoten(punkt)s 3a den kritischen Wert erreichen kann, bei dem der Transistor QM eingeschaltet wird, d. h. den Wert -VT, was auf Leckstrom zwischen dem Knoten(punkt) 3a und dem Substrat beruht. Daher wird das oben erläuterte Problem bemerkbarer. Um dieses Problem zu lösen, ist, indem bewirkt wird, daß die Spannung VDP den Änderungen der Spannung VINT folgt, bei diesem Ausführungsbeispiel die Geschwindigkeit des Einschwingverhaltens des internen Versorgungsspannungsgenerators 700, der die Spannung VDP erzeugt, höher als die des Generators 400, d. h. das Stromversorgungsvermögen des Generators 700 für den Strom IDP ist vergleichsweise groß. Dieses Stromversorgungsvermögen kann ungefähr wie folgt gewählt werden:



wobei n die Anzahl der Speicherzellen darstellt, die im Augenblick dieser Veränderungen in Betracht zu ziehen sind und gewöhnlich so ausgewählt wird, daß sie die Gesamtanzahl der Speicher ist; CS ist der Wert der Speicherkapazität pro Speicherzelle; ΔVINT ist der Betrag der Veränderung der Spannung VINT; und Δt ist die Dauer der Veränderung, wobei ΔVINT/Δt den mittleren Betrag der Änderung von VINT pro Zeiteinheit zeigt. Wenn diese Bedingung erfüllt ist, ändern sich die Spannung VDP, wobei sie annähernd der Spannung VINT folgt, und kein Problem, wie es oben festgestellt wurde, wird aufgeworfen. In dem Fall, in dem Δt extrem kurz ist, kann des weiteren der Wert tP anstelle von Δt in Gleichung (7) verwendet werden, da die Spannung VDP so gesetzt werden kann, daß sie im minimalen Nominalwert (20-100 ns) des Vor-Aufladungszeitraums tP des Speichers zu ihrem Anfangswert VDP&min; zurückkehrt.

In den oben beschriebenen Ausführungsbeispielen sind verschiedene Abwandlungen möglich. Beispielsweise können die Spannungen VDP und VINT auf verschiedene Werte, abhängend von dem zu lösenden Ziel, gesetzt werden. Es kann beispielsweise das Verfahren angewendet werden, bei dem die Spannung der Vorladung der Datenleitung VCC/2 ist. Es sind verschiedene Verfahren zur Herstellung der Spannung VCC/2 denkbar; nämlich ein Verfahren, bei dem sie durch den internen Spannungsversorgungsgenerator 700 erzeugt wird, ein Verfahren, bei dem trotz Hinzufügen des internen Spannungsversorgungsgenerators 700 zur Kompensation von Leckstrom die Spannung VCC/2 hauptsächlich durch gemeinsame Nutzung von Ladung zwischen parasitären Kapazitäten der beiden ein Paar bildenden Datenleitungen erzeugt wird, indem sie bei Beendigung eines Arbeitsvorgangs oder einer Betriebsart etc. kurzgeschlossen werden. Das Verfahren, bei dem die Spannungen VINT und VDP denselben Wert VCC/2 besitzen und durch einen gemeinsamen internen Spannungsversorgungsgenerator geliefert werden, wie in ISSCC, Digest of Technical Papers, Seiten 250 bis 251, 1985, gezeigt ist, kann ebenfalls angewendet werden, so wie es ist, wenn der gemeinsame interne Spannungsversorgungsgenerator so ausgelegt ist, daß seine Speisekapazität die Gleichung (7) erfüllt. Obwohl das Verfahren zum Setzen des Strom-Ansteuerungs- bzw. Treibvermögens unterschiedlich sein kann, was von der Art der verwendeten Schaltung abhängt, wenn es mit der in Fig. 4A gezeigten Schaltung ausgeführt wird, kann es des weiteren beliebig gesetzt werden, indem der Widerstandswert von RINT geändert wird. Wenn dies durch die in Fig. 5A gezeigte Schaltung ausgeführt wird, kann das Ansteuerungsvermögen beliebig gesetzt werden, indem die Kapazität CPI oder die Frequenz des Oszillators OSC&min; gesteuert wird.


Anspruch[de]
  1. 1. Integrierte Halbleiterschaltung, die einen Hauptschaltungsabschnitt (200), einen Spannungswandler (400), der eine der Halbleiterschaltung extern zugeführte Versorgungsspannung (VCC) in eine interne Versorgungsspannung (VINT) zur Speisung des Hauptschaltungsabschnitts (200) umformt, und einen Substratvorspannungs-Generator (300) in Form einer oszillatorgesteuerten Ladungspumpschaltung enthält, wobei sich beim Anlegen der externen Versorgungsspannung (VCC) die interne Versorgungsspannung (VINT) und die Substratvorspannung (VBB) verzögert aufbauen, gekennzeichnet durch eine integrierte Schalteinrichtung, die bewirkt, daß der Anstieg der internen Versorgungsspannung (VINT) um ein definiertes Maß verlangsamt wird oder frühestens mit dem Anstieg der Substratvorspannung (VBB) beginnt.
  2. 2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungswandler (400) eine oszillatorgesteuerte Ladungspumpschaltung (CP, CP&min;) umfaßt.
  3. 3. Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß zur Erzeugung der internen Versorgungsspannung (VINT) und der Substratvorspannung (VBB) ein gemeinsamer Oszillator dient.
  4. 4. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Hauptschaltungsabschnitt (200) eine Speicherschaltung (PL, , PL&min;, umfaßt, dessen einzelne Speicherzellen jeweils einen Speicherkondensator (CPI, CPI&min;) und einen MOS-Schalttransistor (QM) aufweisen, wobei die eine Elektrode jedes Speicherkondensators an den Spannungswandler (400) angeschlossen ist.
  5. 5. Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Zufuhr der internen Versorgungsspannung (VINT) über eine integrierte Schalteinrichtung (SW, SW&min;) erfolgt, die synchron mit dem Arbeiten der Halbleiterschaltung ein/ausschaltet.
  6. 6. Halbleiterschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Speicherkondensatoren in mehrere Gruppen unterteilt sind, von denen mindestens zwei die integrierte Schalteinrichtung (SW, SW&min;) gemeinsam verwenden, wobei sich mindestens eine Gruppe im inaktiven Zustand befindet, wenn sich die Speicherschaltung im aktiven Zustand befindet.
  7. 7. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Hauptschaltungsabschnitt (200) eine Speicherschaltung umfaßt, deren einzelne Speicherzellen jeweils einen Speicherkondensator und einen MOS-Schalttransistor aufweisen, wobei die eine der Source- und Drain-Elektroden des Transistors mit dem Speicherkondensator und die andere mit dem Spannungswandler (400) verbunden ist.
  8. 8. Halbleiterschaltung nach Anspruch 7, dadurch gekennzeichnet, daß der Spannungswandler (700) einen Steuerstrom



    erzeugt, wobei

    n = Anzahl der Speicherzellen, die bei Änderungen der internen Versorgungsspannung zu berücksichtigen sind,

    CS = Kapazität pro Speicherzelle,

    ΔVINT = Betrag der Änderung der internen Versorgungsspannung VINT und

    Δt = Dauer der Änderung.
  9. 9. Halbleiterschaltung nach Anspruch 8, dadurch gekennzeichnet, daß Δt die Zeitspanne für das Vor-Aufladen der Speicherschaltung ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com