PatentDe  


Dokumentenidentifikation DE3687395T2 29.04.1993
EP-Veröffentlichungsnummer 0219355
Titel Kontrollsystem mit Robustheit gegenüber Störungen.
Anmelder Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka, JP
Erfinder Gotou, Makoto, Nishinomiya-shi Hyogo-ken, 663, JP
Vertreter Grünecker, A., Dipl.-Ing.; Kinkeldey, H., Dipl.-Ing. Dr.-Ing.; Stockmair, W., Dipl.-Ing. Dr.-Ing. Ae.E. Cal Tech; Schumann, K., Dipl.-Phys. Dr.rer.nat.; Jakob, P., Dipl.-Ing.; Bezold, G., Dipl.-Chem. Dr.rer.nat.; Meister, W., Dipl.-Ing.; Hilgers, H., Dipl.-Ing.; Meyer-Plath, H., Dipl.-Ing. Dr.-Ing.; Ehnold, A., Dipl.-Ing.; Schuster, T., Dipl.-Phys.; Goldbach, K., Dipl.-Ing.Dr.-Ing.; Aufenanger, M., Dipl.-Ing.; Klitzsch, G., Dipl.-Ing., Pat.-Anwälte, 8000 München
DE-Aktenzeichen 3687395
Vertragsstaaten DE, FR, GB
Sprache des Dokument En
EP-Anmeldetag 15.10.1986
EP-Aktenzeichen 863080107
EP-Offenlegungsdatum 22.04.1987
EP date of grant 30.12.1992
Veröffentlichungstag im Patentblatt 29.04.1993
IPC-Hauptklasse G05D 13/62

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf ein Regelsystem, und insbesondere auf ein Regelungssystem, das eine gute Unempfindlichkeit gegen Störungen besitzt wie zum Beispiel ein Regelungssystem für einen Motor.

In einem herkömmlichen Regelungssystem ist weitläufig ein PI Regler (Proportional/Integralregler) eingesetzt worden, um die Unempfindlichkeit gegenüber Störungen zu verbessern, oder die Einflüsse von Störungen zu unterdrücken. Seit kurzem kann der PI Regler eine digitale Regelung unter Verwendung des Mikroprozessors ausführen. Zum Beispiel ist ein digitaler PI Regler unter Verwendung eines Mikroprozessors zur Regelung der Geschwindigkeit eines DC Motors in "Digital Control Systems", Kapitel 14, Abschnitt 14.4, Seiten 689-694, von Benjamin C. Kou beschrieben und veröffentlicht in "Holt-Saunders International Editions".

Der PI Regler, egal ob analog oder digital, kann die Unempfindlichkeit gegenüber Störungen bei einer niedrigeren Frequenz besser verbessern. Das kürzlich aufgekommene Erfordernis jedoch, die Unempfindlichkeit gegenüber Störungen zu verbessern, hat in einigen Anmeldungen mehr und mehr Gewicht bekommen. Zum Beispiel erfordert ein Regelungssystem zur Regelung der Geschwindigkeit eines Capstanmotors in einem Videokassettenrecorder eine hohe verbesserte Unempfindlichkeit gegen Drehmomentstörungen, da die Abmessungen und die Trägheit des Capstanmotors in den letzten Jahren stark verkleinert worden sind.

Die deutsche Patentanmeldung DE-A 3219253 beschreibt ein Geschwindigkeitsregelungssystem für den Motor einer Sämaschine. Die Umdrehungsgeschwindigkeit wird festgestellt, in eine Zeitdauer umgewandelt und mit einem nominalen Wert verglichen, um ein Differenzsignal zu erzeugen. Das Differenzsignal wird skaliert und zu einem gespeicherten Signal hinzuaddiert, das die Werte der vorangegangenen Differenzsignale kennzeichnet; der Ergebniswert wird weiterhin mit dem Differenzsignal kombiniert zur Erzeugung eines Steuersignals, das dazu verwendet wird, die Phase des Signals, das den Motor antreibt, zu beeinflussen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Regelungssystem mit einer verbesserten Unempfindlichkeit gegenüber Störungen anzugeben, das heißt, eine verbesserte Fähigkeit, die Einflüsse von Störungen zu unterdrücken.

Es ist die weitere Aufgabe der vorliegenden Erfindung, ein Regelungssystem für einen Motor mit einer verbesserten Unempfindlichkeit gegenüber Drehmomentstörungen bereitzustellen.

Diese Aufgaben werden gemäß der vorliegenden Erfindung durch die Bereitstellung eines Regelungssystems gelöst, das in den Ansprüchen 1 und 14 beschrieben ist.

Diese und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden noch deutlicher bei der folgenden detaillierten Beschreibung in Zusammenhang mit den begleitenden Zeichnungen, welche zeigen:

Fig. 1 ist ein grundlegendes Blockdiagramm eines Regelungssystems zur Regelung der Geschwindigkeit eines Motors;

Fig. 2 ist ein Schaltkreisdiagramm einer Geschwindigkeitsmeßeinrichtung, die in dem Regelungssystem, das in Fig. 1 gezeigt ist, verwendet wird;

Fig. 3 ist ein Flußdiagramm der Betriebsweise des Mikroprozessors, der ein Ausführungsbeispiel eines Regelungssystems gemäß der vorliegenden Erfindung in Zusammenhang mit den Fig. 1, 2 und 3 repräsentiert;

Fig. 4 ist ein Regelungsblockdiagramm des Ausführungsbeispiels der vorliegenden Erfindung, das anhand der Kombination der Fig. 1, Fig. 2 und Fig. 3 gezeigt ist;

Fig. 5 ist ein Blockdiagramm, das ein Beispiel einer Übertragungsfunktion der Zusammensetzungseinrichtung zeigt, die in Fig. 3 mit der Beziehung N = 3 verwendet wird;

Fig. 6 zeigt zwei Amplitude-Frequenzkennlinien zur Erläuterung der Vorteile der vorliegenden Erfindung;

Fig. 7 ist ein weiteres Flußdiagramm der Betriebsweise des Mikroprozessors, der ein weiteres Ausführungsbeispiel eines Regelungssystems gemäß der vorliegenden Erfindung mit der Kombination der Fig. 1, 2 und 7 repräsentiert;

Fig. 8 ist noch ein weiteres Flußdiagramm der Betriebsweise des Mikroprozessors, das noch ein anderes Ausführungsbeispiel eines Regelungssystems gemäß der vorliegenden Erfindung in Verbindung mit den Fig. 1, 2 und 8 repräsentiert; und

Fig. 9 zeigt eine Amplitude-Frequenzkennlinie eines experimentellen Ergebnisses, das die Unempfindlichkeit gegenüber Drehmomentstörungen eines Ausführungsbeispiels gemäß der vorliegenden Erfindung repräsentiert.

Bezugnehmend auf Fig. 1, die einen schematischen Aufbau eines Ausführungsbeispiels der vorliegenden Erfindung zeigt, besitzt ein Regelungssystem 11 einen zu steuernden DC Motor 11A und einen Antrieb 11B (eine Antriebseinrichtung), die den DC Motor 11A mit einem Strom Im (eine Stromversorgung) versorgt. Der DC Motor 11A wird so geregelt, daß er eine Last 11C (eine Drehmomentstörungsquelle) mit einer gewünschten Geschwindigkeit dreht. Ein Meßblock 12 (eine Meßeinrichtung) besitzt einen Sensor 12A (eine Sensoreinrichtung) und einen Geschwindigkeitsmesser 12B (eine Geschwindigkeitsmeßeinrichtung). Der Sensor 12A erzeugt ein abgetastetes Signal Aa mit einer Frequenz, welche Zq mal die Rotationsfrequenz fm (Hz) des DC Motor 11A beträgt, wobei Zq eine ganze Zahl wenigstens gleich 2 ist. Zum Beispiel ist Zq gleich 357 für den Fall eines Capstanmotors eines Videokassettenrecorders. Der Geschwindigkeitsmesser 12B erhält ein Meßsignal Bb und ein Flagsignal Fq bei jeder ganzen oder halben Periode des Abtastsignals Aa. Das Meßsignal Bb ist ein digitales oder codiertes Signal mit einer digitalen Zahl, welche einer ganzen oder halben Periode des abgetasteten Signals Aa entspricht, das heißt, der Geschwindigkeit des DC Motors 11A. Das Flagsignal Fq wird in einen "H"-Zustand (eine Spannung hohen Pegels) versetzt, jedesmal wenn der Geschwindigkeitsmesser 12B einen neuen gemessenen Code oder Wert erhält. Der detaillierte Aufbau und die Betriebsweise des Geschwindigkeitsmessers 12B wird weiter unten beschrieben. Ein Regelungsblock 13 (eine Regelungseinrichtung) besitzt einen Mikroprozessor 13A, einen Speicher 13B mit einem RAM (randam access memory) und einem ROM (read only memory), und einen D/A Umwandler 13C. Der Mikroprozessor 13A führt die Betriebsweise gemäß den Instruktionen, die in dem ROM des Speichers 13B gespeichert sind, aus, so daß der Regelungsblock 13 das gemessene Signal Bb eingibt und den Antrieb 11B des geregelten Systems 11 mit einem Regelsignal Cs, das dem gemessenen Signal Bb entspricht, versorgt. Die detaillierte Betriebsweise des Mikroprozessors 13a wird weiter unten beschrieben. Der Antrieb 11b versorgt den DC Motor 11A mit dem Strom Im, der dem Regelsignal Cs entspricht, um so ein erzeugtes Drehmoment, das proportional zum Regelsignal Cs ist, zu erzeugen.

Dadurch wird ein Regelkreis (ein Geschwindigkeitsregelkreis für den DC Motor 11A) gebildet, bestehend aus dem geregelten System 11 (der DC Motor 11A und der Antrieb 11B), dem Meßblock 12 (der Sensor 12A und der Geschwindigkeitsmesser 12B) und dem Regelblock 13 (der Mikroprozessor 13A, der Speicher 13B und der D/A Umwandler 13C), so daß die geregelte Variable des geregelten Systems 11 (die Geschwindigkeit des DC Motor 11A) mit dem gewünschten Wert (die gewünschte Geschwindigkeit) geregelt ist. Der Aufbau des Geschwindigkeitsmessers 12B wird im Detail im folgenden erläutert. Fig. 2 zeigt den Aufbau des Geschwindigkeitsmessers 12B. Eine Signalversteilerungseinrichtung 31 vergleicht das abgetastete Signal Aa mit einer vorbestimmten Spannung und erzeugt ein versteilertes Signal Gg mit einem rechteckigen Signalverlauf. Das versteilerte Signal Gg wird einem Eingangsanschluß eines AND-Schaltkreises 33 und einem Trigger-Eingangsanschluß CK eines Flip-Flops 35 eines D-Typs zugeführt. Ein Taktimpulssignal Cp eines Oszillators 32 und ein Überlaufsignal Ww eines Zählers 34 werden entsprechend an die anderen Eingangsanschlüsse des AND-Schaltkreises 33 angelegt. Der Oszillator 32 hat einen Kristalloszillator und einen Frequenzteiler, zum Beispiel erzeugt er ein Taktimpulssignal Cp mit einer Frequenz von circa 500 kHz, die wesentlich höher ist als die Frequenz des versteilerten Signals Gg. Der Zähler 34 besitzt eine Länge von 12 Bit und zählt die Ausgangsimpulse Hh des AND-Schaltkreises 33 aufwärts. Das Überlaufsignal Ww des Zählers 34 nimmt den "H"-Pegel an, wenn der Inhalt des Zählers 34 unterhalb eines vorbestimmten Wertes bleibt, und das Überlaufsignal Ww wird "L", wenn der Inhalt des Zählers 34 einen Wert gleich oder größer dem vorbestimmten Wert annimmt, wobei "H" und "L" entsprechend eine hohe Spannung (5 V) und eine niedrige Spannung (0 V) bedeuten. Da der Dateneingangsanschluß des Flip-Flops 35 vom D-Typ mit dem "H"-Pegel verbunden ist, nimmt das Flagsignal Fq und das Ausgangssignal des D-Typ Flip-Flops 35 immer den Pegelwert "H" bei den fallenden Flanken des versteilerten Signals Gg an. Ein Rücksetzsignal Rr des Regelblocks 13 kann die Inhalte des Zählers 34 und das Flip-Flop 35 vom D-Typ zurücksetzen, so daß Bb = "LLLL LLLL LLLL" und Fq = "L".

Die Betriebsweise des Geschwindigkeitsmessers 12B der Fig. 2 wird im folgenden erläutert. Es wird angenommen, daß die Inhalte des Zählers 34 und das D-Typ Flip-Flop 35 zurückgesetzt sind oder ihre Anfangszustände aufweisen, und daß das versteilerte Signal Gg den "L"-Pegelwert besitzt. Nachdem das versteilerte Signal Gg vom "L"- zum "H"-Pegel wechselt, zählt der Zähler 34 den Ausgangsimpuls Hh des AND-Schaltkreises 33 aufwärts, der das Taktimpulssignal Cp des Oszillators 32 ist. Zu der Zeit, wenn das versteilerte Signal Gg vom "H" zum "L"-Pegel wechselt, wird das Ausgangssignal Hh des AND-Schaltkreises 23 "L" ,und der Zähler 34 speichert den Inhalt bis der nächste Wechsel des versteilerten Signals Gg stattfindet. Als Ergebnis davon ist der gespeicherte Inhalt des Zählers 34 die digitale oder codierte Zahl, welche proportional der halben Periode des abgetasteten Signals Aa des Sensors 12A ist, und umgekehrt proportional zur Geschwindigkeit des DC Motor 11A ist. Das Flagsignal Fq wechselt vom "L" zum "H"-Pegel bei einer fallenden Flanke des versteilerten Signals Gg. Der Regelblock 13 gibt das Meßsignal Bb und den gespeicherten Inhalt des Zählers 34 ein, nach der Überprüfung, ob das Flagsignal Fq den "H"-Pegel besitzt. Danach setzt der Regelblock 13 den Inhalt des Zählers 34 und das D-Typ Flip-Flop 35 zurück, indem er das Rücksetzsignal Rr für eine kurze Zeit in den "H"-Pegelzustand versetzt. Dies versetzt den Zähler 34 und das D-Typ Flip-Flop 35 in ihre Anfangszustände zur Vorbereitung des nächsten Meßwertes. Nebenbei bemerkt, kann der gespeicherte Inhalt des Zählers 34 einen großen Wert annehmen, wenn die Geschwindigkeit des DC Motor 11A sehr niedrig während der Beschleunigungsphase ist.

Die Betriebsweise des Regelblocks 13 wird im folgenden erläutert unter Bezugnahme auf Fig. 3, welche ein Flußdiagramm der Betriebsweise des Mikroprozessors 13A zeigt. Es soll betont werden, daß ein Registername und ein Inhalt, der in diesem gespeichert wird, durch dieselbe Bezeichnung gekennzeichnet wird, wie hierin im folgenden angegeben. Der Mikroprozessor 13A führt die folgenden Aufgaben gemäß den Instruktionen, die in dem ROM des Speichers 13B gespeichert sind, aus.

(FEHLERBLOCK 3A (FEHLEREINRICHTUNG))

(3A-1) Das Flagsignal Fq wird solange abgefragt, bis das Flagsignal Fq den "H"-Pegel annimmt. Das bedeutet, daß der Mikroprozessor 13A so getriggert ist, daß er die folgende Prozedur zu einem Zeitpunkt ausführt, wenn der Geschwindigkeitsmesser 12B einen neuen gemessenen Code entsprechend der aktuellen Geschwindigkeit des DC Motor 11A erhält.

(3A-2) Das Meßsignal Bb und der gespeicherte Inhalt des Zählers 34 werden eingegeben und in den digitalen oder codierten Wert S umgewandelt. Danach werden die Inhalte des Zählers 34 und das D-Typ Flip-Flop 35 zurückgesetzt durch das Versetzen des Rücksetzsignals Rr in den "H"-Zustand für eine sehr kurze Zeit.

(3A-3) Ein Differenzwert Eo wird aus dem gemessenen Wert S und einem vorbestimmten Wert Sref, der der gewünschten Geschwindigkeit entspricht, berechnet. Das heißt, Eo=Sref-S. Danach wird ein Fehlersignal E aus der Multiplikation des Differenzwertes Eo mit einem vorbestimmten positiven Wert R erhalten. Das heißt, E=REo.

(AUSGABEBLOCK 3B (AUSGABEEINRICHTUNG))

(3B-1) Ein Ausgangssignal Y wird durch Mischen des Fehlersignals E und eines zusammengesetzten Wertes V des Zusammensetzungsblocks 3Cb in einem Speicherblock 3C, wie weiter unten beschrieben, mit einem Verhältnis von 1:D erhalten, wobei D ein positiver reeller Wert, welcher höchstens 1.5 und wenigstens gleich 0.25 ist.

(3B-2) Das Ausgangssignal Y wird an den D/A-Umwandler 13C als ein Regelsignal Cs des Regelbocks 13 ausgegeben.

(SPEICHERBLOCK 3C (SPEICHEREINRICHTUNG))

Der Speicherblock 3C umfaßt einen Erneuerungsblock 3Ca und einen Zusammensetzungsblock 3Cb.

(ERNEUERUNGSBLOCK 3Ca (ERNEUERUNGSEINRICHTUNG))

(3Ca-1) Eine Zählervariable I wird mit einer Modulo-Zahl NL erhöht, wobei jede der Zahlen N und L eine ganze Zahl mit dem Wert wenigstens gleich 2 ist und vorzugsweise L gleich einem ganzzahligen Vielfachen von Zq ist. Das heißt, " I=I+1 (MOD NL)" bedeutet "I=I+1 und I=0 falls I=NL", da A mit einem Modulo B der Rest von A/B bedeutet. Daher variiert die Zählervariable I von O bis NL-1 und erhöht die Anzahl in einer zyklischen Form jedes Mal, wenn ein Zeitimpuls des Geschwindigkeitsmessers 12B erfaßt wird.

(3Ca-2) Ein gespeicherter Wert M(I), der an der Adresse in dem RAM des Speichers 13 B gespeichert ist, die der Zählervariablen I entspricht, wird durch einen gemischten Wert erneuert, der aus dem Fehlersignal E und dem zusammengesetzten Wert V des Zusammensetzungsblocks 3Cb mit einem Verhältnis von 1:1 entsteht. Das heißt, M(I)=E+V. Der erneuerte gespeicherte Wert M(I) wird bis zum nächsten Erneuerungszeitpunkt von M(I) gespeichert, das heißt, das Erneuern von NL findet zu einem späteren Zyklus statt. Als Ergebnis davon, werden die NL gespeicherten Werte M(0) bis M(NL-1) erhalten und die NL gespeicherten Werte werden nacheinander und periodisch erneuert.

(ZUSAMMENSETZUNGSBLOCK 3Cb (ZUSAMMENSETZUNGSEINRICHTUNG))

(3Cb-1) Eine Operation "J=I+1 (MOD NL)" wird ausgeführt, um eine ganze Zahl J zu erhalten, durch Erhöhen der Zählervariablen I um 1.

(3Cb-2) Der zusammengesetzte Wert V des Zusammensetzungsblocks 3Cb wird durch lineares Kombinieren eines Satzes von N gespeicherten Werten M(J-nL (MOD NL)) (n=1, 2, . . ., N) mit positiven Koeffizienten Wn (n=1, 2, . . ., N) von n=1 bis n=N berechnet, wobei die N gespeicherten Werte M(J-nL (MoD NL)) (n=1, 2, . . ., N) in Intervallen von L Erneuerungszyklen erneuert worden sind. Das heißt,

V = Wn M(J-nL (MOD NL)) (1)

wobei

0 < Wn < 2/N (n = 1, 2, . . ., N) (2)

Wn = 1 (3)

Vorzugsweise, Wn = 1/N (n = 1, 2, . . .,N) (4)

um so die Berechnung des zusammengesetzten Wertes V einfacher zu machen. Man beachte, daß der zusammengesetzte Wert V der Gleichung (1), wie hier berechnet, in dem Ausgabeblock 3B und dem Erneuerungsblock 3Ca bei dem nächsten erkannten Zeitimpuls verwendet werden wird. Daher berechnet der Zusammensetzungsblock 3Cb den zusammengesetzten Wert V für die zukünftige Verwendung und die Zählervariable I beim nächsten erkannten Zeitimpuls wird gleich J bei diesem (gegenwärtigen) Zeitimpuls. Nach der Berechnung des zusammengesetzten Wertes V der Gleichung (1), fährt die Betriebsweise des Mikroprozessors 13A mit der Aufgabe des Fehlerblocks 3A fort.

Das Regelungssystem des Ausführungsbeispieles der vorliegenden Erfindung, daß durch eine Kombination der Fig. 1, Fig. 2 und Fig. 3 gezeigt worden ist, besitzt eine beachtenswerte verbesserte Unempfindlichkeit gegenüber Störungen, wie im folgenden hierin erläutert wird. Fig. 4 zeigt ein Regelungsblockdiagramm dieses Ausführungsbeispieles. Das geregelte System 11 umfaßt den Antriebsblock 51, der eine Verstärkung Ba des Antriebs 11B besitzt, den Drehmoment Konstant-Block 52, der ein konstantes Drehmoment Kt des DC Motors 11A besitzt, den Mischpunktblock 53, der ein Lastdrehmoment Td der Last 11C (eine Drehmomentstörung) von einem erzeugten Drehmoment Tm des DC Motors 11A subtrahiert, und den Trägheitsblock 54, der eine Übertragungsfunktion Ki/(Jm s), wobei Jm der zusammengesetzte Trägheitswert des DC Motors 11A und der Last 11C ist, Ki eine Konstante ist und 1/s der integrale Laplace-Operator. Die Geschwindigkeit fm des DC Motors 11A in dem geregelten System 11 wird durch den Meßblock 12, der eine Verstärkung von Kv besitzt, gemessen. Der Regelungsblock 13 umfaßt den Fehlerblock 3A, den Ausgabeblock 3B und den Speicherblock 3C mit dem Erneuerungsblock 3Ca und dem Zusammensetzungsblock 3Cb. Der Fehlerblock 3A besitzt den Mischpunktblock 61, um den Differenzwert Eo zwischen dem gemessenen Wert S und dem vorbestimmten Wert Sref zu erhalten, und den proportionalen Verstärkungsblock 62 mit der Verstärkung R. Der Ausgabeblock 3B besitzt den Verstärkungsblock 71 mit der Verstärkung D und dem Mischpunktblock 72, der das Fehlersignal E und den zusammengesetzten Wert V des Speicherblocks 3C addiert. Der Ausgabeblock 3B stellt dem Antriebsblock 51 des geregelten Systems 11 das Ausgabesignal Y als ein Steuersignal Cc zur Verfügung. Der Erneuerungsblock 3Ca des Speicherblocks 3C erneuert einen der gespeicherten Werte, M(I), mit einem gemischten Wert aus dem Fehlersignal E und dem zusammengesetzten Wert V des Zusammensetzungsblocks 3Cb. Der Zusammensetzungsblock 3Cb berechnet den zusammengesetzten Wert V, welcher eine lineare Kombination eines Satzes von N gespeicherten Werten ist, die in Intervallen von L Erneuerungszyklen mit den positiven Koeffizienten Wn (n = 1, 2, . . ., N) erneuert worden sind. In Fig. 4 bedeutet z&supmin;¹ eine Zeitverzögerung von einer Erneuerungs- oder Abtastperiode Tx. Das bedeutet,

z&supmin;¹ = exp (-sTx) (5)

Das Detailblockdiagramm des Zusammensetzungsblocks 3Cb mit dem Verhältnis N=3 ist zum Beispiel in Fig. 5 gezeigt. In Fig. 5 besitzt die Übertragungsfunktion des Zusammensetzungsblocks 3Cb eine Serie von drei Verzögerungselementen 101, 102 und 103 und erzeugt ein Ausgangssignal (einen zusammengesetzten Wert) durch lineares Kombinieren der Ausgangssignale der drei Verzögerungselemente 101, 102 und 103 mit den entsprechenden Koeffizienten W1, W2 und W3, wobei jedes der drei Verzögerungselemente 101, 102 und 103 um eine Zeitdauer von L Erneuerungs- oder Abtastperioden verzögert. Dadurch besitzt der Speicherblock 3C in dem Regelungsblock 13 eine positive Rückkoppelungsschleife bei einem Zuführen des Fehlersignals E zum Steuersignal Cc und die positive Schleife umfaßt seriell eine Übertragungsfunktion mit einer Serie von N Verzögerungselementen und erzeugt ein Ausgangssignal (einen zusammengesetzten Wert) durch lineares Kombinieren der Ausgangssignale der N Verzögerungselemente mit den positiven Koeffizienten Wn (n = 1, 2, . . ., N), wobei jede der N Verzögerungselemente um eine Zeitdauer von L Erneuerungs- oder Abtastperioden verzögert. Der Regelungsblock 13 versorgt den Antriebsblock 51 des geregelten Systems 11 mit einem Steuersignal Cc und der DC Motor 11A erzeugt das erzeugte Drehmoment Tm proportional zum Steuersignal Cc.

Die Unempfindlichkeit gegenüber Störungen in dem Regelungssystem in diesem Ausführungsbeispiel wird durch die Übertragungsfunktion der Drehmomentstörung Td zu der Geschwindigkeit fm des DC Motors 11A repräsentiert, wobei

wobei

Die Frequenzübertragungsfunktion Gx(jω) der Gleichung (6) mit der Bedingung S=jω wird in einem niedrigen Bereich des geregelten Frequenzbereichs durch die folgende Gleichung angenähert.

Gx(jω) = Go(jω) H(jω) (8)

wobei

Go(jω) = 1/(Kv R Ba Kt Ki) (9)

Die Frequenzübertragungsfunktion Go(jω) repräsentiert die herkömmliche Unempfindlichkeit gegenüber Störungen in einer herkömmlichen Regelungssystem, das keinen Speicherblock 3C aufweist. Die Gleichung (8) bedeutet, daß die Unempfindlichkeit gegenüber Störungen Gx(jω) des Ausführungsbeispiels gemäß der vorliegenden Erfindung ein Vielfaches der Frequenzübertagungsfunktion H(jω) und der herkömmlichen Unempfindlichkeit gegenüber Störungen Go(jω) in einem niedrigen Frequenzbereich ist.

Zwei Beispiele der Amplitude-Frequenzkennlinien von H(jω) sind in Fig. 6 dargestellt. Die Amplituden-Frequenzkennlinien 6A und 6B in Fig. 6 entsprechen den Bedingungen (N=2, W1=0.5, W2=0.5, D=1) und (N=3, W1=0.33333, W2=0.33333, W3=0.33333, D=1) respektive. Jede der Amplituden-Frequenzkennlinien 6A und 6B ist eine Funktion der Frequenz mit einer Periode fr, wobei

fr = 1/(L Tx) (10)

Es sollte bemerkt werden, daß die Amplituden von H(jω) den Wert 0 bei den Frequenzen kfr (k=0,1,2. . .) annehmen. Als Ergebnis davon, sind die Amplituden von Gx(jω) ebenfalls gleich 0 bei diesen Frequenzen. Die Amplitude von H(jω) bei einer anderen Frequenz ist gleich oder nahezu gleich 1, was bedeutet, daß die Amplitude Gx(jω) gleich oder nahezu gleich der Amplitude von Go (jω) ist. Daher besitzt das Regelungssystem des Ausführungsbeispiels der vorliegenden Erfindung eine bemerkenswerte verbesserte Unempfindlichkeit gegenüber Drehmomentstörungen, insbesondere bei Frequenzen kfr (k=0,1,2. . .).

Im Falle, daß das Regelungssystem die Geschwindigkeit des Motors regelt, wie oben beschrieben, ist es wünschenswert, daß die Zeit von L Erneuerungszyklen gleich einem ganzzahligen Vielfachen der Umdrehungsdauer des Motors ist. Das bedeutet, daß

LTx = K/fm (11)

oder

fr = fm/K (12)

wobei K eine positive ganze Zahl ist. Der Grund dafür ist, daß das Regelungssystem zur Regelung der Geschwindigkeit eines Motors viele harmonische Komponenten der Drehmomentstörungen besitzt, die mit der Motorgeschwindigkeit fm synchronisiert sind, jedoch besitzen diese harmonischen Komponenten der Drehmomentstörung nur wenig Einfluß auf die Motorgeschwindigkeit fm des Ausführungsbeispiels des vorliegenden Regelungssystems mit den Bedingungen der Gleichungen (11) oder (12).

Fig. 7 zeigt ein weiteres Flußdiagramm in der Betriebsweise des Mikroprozessors 13A in dem Regelungsblock 13, das ein weiteres Ausführungsbeispiel der vorliegenden Erfindung darstellt durch die Kombination der Fig. 1, 2 und 7. Das Flußdiagramm der Fig. 7 wird im folgenden erläutert.

(FEHLERBLOCK 7A (FEHLEREINRICHTUNG))

(7A-1) Das Flagsignal Fg wird solange abgefragt, bis das Flagsignal Fq den "H"-Pegel annimmt, was bedeutet, daß der Mikroprozessor 13A so getriggert ist, daß er die folgende Prozedur zu einem Zeitpunkt ausführt, wenn der Geschwindigkeitsmesser 12B einen neuen gemessenen Code entsprechend der gegenwärtigen Geschwindigkeit des DC Motor 11A erhält.

(7A-2) Das Meßsignal Bb und der gespeicherte Inhalt des Zählers 34 werden eingegeben und in den digitalen oder codierten Wert S umgewandelt. Danach werden die Inhalte des Zählers 34 und das D-Typ Flip-Flop 35 zurückgesetzt durch das Versetzen des Zurücksetzsignals Rr in den "H"-Zustand für eine sehr kurze Zeit.

(7A-3) Ein Differenzwert Eo wird aus dem gemessenen Wert S und einem vorbestimmten Wert Sref, der der gewünschten Geschwindigkeit entspricht, berechnet. Das heißt, Eo=Sref-S.

(7A-4) Ein proportionaler Wert Ep wird durch Multiplizieren des Differenzwertes Eo mit einem vorbestimmten positiven Wert R erhalten. Das bedeutet, Ep=REo. Ein ganzzahliger Wert Eg wird durch Addition des alten Eg und des proportionalen Wertes Ep erhalten. Das bedeutet, Eg=Eg+Ep. Ein Fehlersignal E wird durch Mischen des Proportionalwertes Ep und des ganzzahligen Wertes Eg mit einem Verhältnis von 1:Kg berechnet, wobei Kg eine positive Konstante ist. Das bedeutet, E=Ep+KgEg. Daher enthält der Fehlerblock 7A eine Proportional-Integral Filtereinrichtung, so daß das Fehlersignal E nicht nur einen Proportionalanteil aufweist, sondern ebenso einen integrierenden Teil des Differenzwertes Eo.

(AUSGABEBLOCK 7B (AUSGABEEINRICHTUNG))

(7B-1) Ein Ausgangssignal Y wird durch Mischen des Fehlersignals E und eines zusammengesetzten Wertes V(P) des Zusammensetzungsblocks 7Cb in einem Speicherblock 7C, wie weiter unten beschrieben, mit einem Verhältnis von 1:D, wobei D ein positiver reeller Wert, welcher höchstens 1.5 und wenigstens gleich 0.25 ist.

(7B-2) Das Ausgangssignal Y wird an den D/A-Umwandler 13C als ein Regelsignal Cs des Regelbocks 13 ausgegeben.

(SPEICHERBLOCK 7C (SPEICHEREINRICHTUNG))

Der Speicherblock 7C umfaßt einen Erneuerungsblock 7Ca und einen Zusammensetzungsblock 7Cb.

(ERNEUERUNGSBLOCK 7Ca (ERNEUERUNGSEINRICHTUNG))

(7Ca-1) Eine Zählervariable I wird mit einer Modulo-Zahl NL erhöht, wobei jede der Zahlen N und L eine ganze Zahl mit dem Wert wenigstens gleich 2 ist und vorzugsweise L gleich einem ganzzahligen Vielfachen von Zq ist. Das heißt, "I=I+1 (MOD NL)" bedeutet "I=I+1 und I=0 falls I=NL". Daher variiert die Zählervariable I von 0 bis NL-1 und erhöht die Anzahl in einer zyklischen Form jedes Mal, wenn ein Zeitimpuls des Geschwindigkeitsmessers 12B erfaßt wird.

(7Ca-2) Eine ganze Zahl K wird durch Subtraktion einer ganzen Zahl Qf von der Zählvariablen I mit der Modulonummer NL berechnet, wobei Qf eine ganze Zahl wenigstens gleich 2 und vorzugsweise Qf = 3 ist.

(7Ca-3) Ein Satz von Registern X(m) (m = 0, 1, 2, . . ., 2Qf) werden dazu verwendet, einen Erneuerungswert zu berechnen. Der Inhalt des Registers X(m+1) wird in das Register X(m) sequentiell von m=0 bis m=2Qf-1 übertragen. Der Inhalt des Registers X(2Qf) wird durch einen gemischten Wert aus dem Fehlersignal E des Fehlerblocks 7A und einem zusammengesetzten Wert V(0) des Zusammensetzungsblocks 7Cb mit einem Verhältnis von 1:1 ersetzt. Das bedeutet, X(2Qf)=E+V(0). Als Ergebnis davon, 2Qf+1 der gemischten Werte (E+V(0)), werden sequentiell in Übereinstimmung mit den erhaltenen Zeitpunkten in diesen Registern X(m) (m = 0, 1, 2, . . ., 2Qf) gespeichert.

(7Ca-4) Ein gespeicherter Wert M(K), der an der Adresse, die der ganzen Zahl K in dem RAM des Speichers 13B entspricht, gespeichert ist, wird durch eine lineare Kombination der gemischten Werte erneuert, die in den Registern X(m) (m = 0, 1, 2, . . ., 2Qf) mit positiven Koeffizienten Cm (m = 0, 1, 2, . . ., 2Qf) gespeichert sind. Das bedeutet,

M(K) = 2Qf m = 0 Cm X (m) (13)

wobei die Koeffizienten Cm die folgenden Gleichungen besitzen:

Cm = C2Qf-m (m = 0, 1, . . .Qf) (14)

2Qf m = 0 Cm = 1 (15)

Der erneuerte gespeicherte Wert M(K) wird so lange gespeichert, bis M(K) das nächste Mal erneuert wird, das bedeutet, NL Erneuerungszyklen später. Als Ergebnis davon, werden die NL gespeicherten Werte M(0) bis M(NL-1) erhalten und die NL gespeicherten Werte werden sequentiell und periodisch erneuert.

(ZUSAMMENSETZUNGSBLOCK 7Cb (ZUSAMMENSETZUNGSEINRICHTUNG))

(7Cb-1) Eine Berechnung von "J=I+1+P (MOD NL)" wird ausgeführt, um eine ganze Zahl J durch Erhöhen der Zählervariablen I um P+1 zu erhalten, wobei P eine ganze Zahl ist, wenigstens gleich 1 und höchstens gleich 5, vorzugsweise P=3.

(7Cb-2) Ein weiterer Satz von Registern V(m) (m=0,1,. . .,P) wird verwendet, um zusammengesetzte Werte zu speichern. Der Inhalt des Registers V(m+1) wird in die Register V(m) von m=0 bis m=P-1 übertragen.

(7Cb-3) Der neueste zusammengesetzte Wert V(P) wird berechnet durch lineares Zusammensetzen eines Satzes von N gespeicherten Werten M(J-nL (MOD NL)) (n = 1, 2, . . ., N) mit positiven Koeffizienten Wn (n = 1, 2, . . ., N) von n=1 bis n=N, wobei die N gespeicherten Werte M (J-nL (MOD NL)) (n = 1, 2, . . ., N) zu Intervallen von L Erneuerungszyklen erneuert worden sind. Das bedeutet,

V(P) = N n = 1 Wn M(J-nL (MOD NL)) (16)

wobei die Koeffizienten Wn (n = 1, 2, . . ., N) dieselben Bedingungen der Gleichungen (2) bis (4) erfüllen. Als Ergebnis davon, werden eine Vielzahl von zusammengesetzten Werten V(m) (m = 0, 1, . . ., P) sequentiell in Übereinstimmung mit den Zeitabläufen erhalten. Es soll bemerkt werden, daß V(0) der älteste zusammengesetzte Wert ist, welcher in dem Erneuerungsblock 7Ca beim nächsten Erneuerungszeitpunkt verwendet wird, V(P) der neueste zusammengesetzte Wert ist, welcher in dem Ausgabeblock 7B beim nächsten Zeitpunkt verwendet wird und V(P) und V(0) ein Intervall von P Perioden besitzen. Daher berechnet der Zusammensetzungsblock 7Cb die zusammengesetzten Werte V(m) (m=0,1,. . .,P) für eine spätere Verwendung. Nach der Berechnung der zusammengesetzten Werte V(m) (m=0,1,. . .,P) springt der Mikroprozessor 13A zurück zu der Aufgabe des Fehlerblocks 7A.

Das Ausführungsbeispiel der vorliegenden Erfindung, was aus der Kombination der Fig. 1, 2 und 7 entsteht, hat weiterhin die folgenden Vorteile:

(1) Die Unempfindlichkeit gegenüber Störungen dieses Ausführungsbeispiels ist weiter verbessert gegenüber derjenigen des Ausführungsbeispiels, welches durch die Kombination der Fig. 1,2 und 3 gezeigt worden ist, da der Fehlerblock 7A eine Proportional-Integral Filtereinrichtung aufweist.

(2) Das Regelungssystem dieses Ausführungsbeispiels ist zufriedenstellend stabilisiert sogar dann, wenn der Fehlerblock 7A eine Proportional-Integral Filtereinrichtung aufweist, dank der Verbesserung des Erneuerungsblocks 7Ca und des Zusammensetzungsblocks 7Cb.

Diese Vorteile werden durch das experimentelle Ergebnis der Fig. 9 verdeutlicht, welche die Amplituden-Frequenzkennlinien einer Frequenzübertragungsfunktion dieses Ausführungsbeispiels zeigt, mit einer Störung des Stroms, welche in dem Strom Im des Antriebs 11B zu der Geschwindigkeit fm des DC-Motors 11A hinzuaddiert wird. Die Amplituden-Frequenzkennlinien der Fig. 9 zeigen eine gute Unempfindlichkeit gegenüber Störungen in einem niedrigen Bereich des geregelten Frequenzbereiches, insbesondere eine erheblich verbesserte Unempfindlichkeit gegenüber Störungen bei einer Frequenz, welche gleich einem ganzzahligen Vielfachen von 1.5 Hz (gleich der Geschwindigkeit des DC Motors 11A: fm=1.5 (Hz)) ist. Die Kennlinien zeigen nicht eine einzige instabile Spitze.

Fig. 8 zeigt noch ein weiteres Flußdiagramm in der Betriebsweise des Mikroprozessors 13A in dem Regelungsblock 13, das noch ein weiteres Ausführungsbeispiel der vorliegenden Erfindung darstellt durch die Kombination der Fig. 1, 2 und 8. Das Flußdiagramm der Fig. 8 wird im folgenden erläutert.

(FEHLERBLOCK 8A (FEHLEREINRICHTUNG))

(8A-1) Das Flagsignal Fq wird solange abgefragt, bis das Flagsignal Fq den "H"-Pegel annimmt. Das bedeutet, daß der Mikroprozessor 13A so getriggert ist, daß er die folgende Prozedur zu einem Zeitpunkt ausführt, wenn der Geschwindigkeitsmesser 12B einen neuen gemessenen Code entsprechend der gegenwärtigen Geschwindigkeit des DC Motor 11A erhält.

(8A-2) Das Meßsignal Bb und der gespeicherte Inhalt des Zählers 34 werden eingegeben und in den digitalen oder codierten Wert S umgewandelt. Danach werden die Inhalte des Zählers 34 und das D-Typ Flip-Flop 35 zurückgesetzt durch das Versetzen des Zurücksetzsignals Rr in den "H"-Zustand für eine sehr kurze Zeit.

(8A-3) Ein Differenzwert Eo wird aus dem gemessenen Wert S und einem vorbestimmten Wert Sref, der der gewünschten Geschwindigkeit entspricht, berechnet. Das heißt, Eo=Sref-S. Dann wird ein Fehlersignal durch Multiplikation des Differenzwertes Eo mit einem vorbestimmten positiven Wert R erhalten. Das heißt, E=R Eo.

(AUSGABEBLOCK 8B (AUSGABEEINRICHTUNG))

(8B-1) Ein Proportionalwert Yp wird durch Mischen des Fehlersignals E mit einem zusammengesetzten Wert V(P) eines Zusammensetzungsblocks 8Cb in einem Speicherblock 8C, welcher später beschrieben wird, mit einem Verhältnis von 1:D erhalten, wobei D eine positive reelle Zahl von wenigstens gleich 0.25 und höchstens von 1.5 ist. Ein Integralwert Yg wird durch Addieren des alten Yg und des Proportionalwertes Yp berechnet. Das bedeutet, Yg=Yg+Yp.

Ein Ausgangssignal Y wird durch Mischen des Proportionalwertes Yp und des Integralwertes Yg mit einem Verhältnis von 1:Kg berechnet, wobei Kg eine positive Konstante ist. Das bedeutet, Y=Yp+KgYg.

(8B-2) Das Ausgangssignal Y wird an den D/A Umwandler 13C als ein Regelungssignal Cs des Regelungsblocks 13 ausgegeben. Dadurch umfaßt der Ausgabeblock 8B eine Proportional-Integral Filtereinrichtung, so daß das Ausgangssignal Y nicht nur einen Proportionalanteil besitzt, sondern auch einen Integralanteil des gemischten Wertes (E+DV(P)).

(SPEICHERBLOCK 8C (SPEICHEREINRICHTUNG))

Der Speicherblock 8C umfaßt einen Erneuerungsblock 8Ca und einen Zusammensetzungsblock 8Cb.

(ERNEUERUNGSBLOCK 8Ca (ERNEUERUNGSEINRICHTUNG))

(8Ca-1) Eine Zählervariable I wird mit einer Modulo-Zahl NL erhöht, wobei jede der Zahlen N und L eine ganze Zahl mit dem Wert wenigstens gleich 2 ist und vorzugsweise L gleich einem ganzzahligen Vielfachen von Zq ist. Das heißt, "I=I+1 (MOD NL)" bedeutet "I=I+1 und I=0 falls I=NL". Daher variiert die Zählervariable I von 0 bis NL-1 und erhöht die Anzahl in einer zyklischen Form jedes Mal, wenn ein Zeitimpuls des Geschwindigkeitsmessers 12B erfaßt wird.

(8Ca-2) Ein gespeicherter Wert M(I), der an die Adresse entsprechend der Zählvariablen I in dem RAM des Speichers 13B gespeichert ist, wird durch einen gemischten Wert aus dem Fehlersignal E und einem zusammengesetzten Wert V(0) des Zusammensetzungsblocks 8Cb mit einem Verhältnis von 1:1 erneuert. Das bedeutet, M(I)=E+V(0). Der erneuerte gespeicherte Wert M(I) wird bis zum nächsten Erneuerungszeitpunkt von M(I) gespeichert, das ist NL Erneuerungszyklen später. Als Ergebnis davon werden die NL gespeicherten Werte M(0) bis M(NL-1) erhalten und die NL gespeicherten Werte werden sequentiell und periodisch erneuert.

(ZUSAMMENSETZUNGSBLOCK 8Cb (ZUSAMMENSETZUNGSEINRICHTUNG))

(8Cb-1) Eine Operation "J=I+1+P+Qf (MOD NL)" wird ausgeführt, um eine ganze Zahl J zu erhalten, die aus Erhöhen der Zählervariablen I um P+Qf+1 entsteht, wobei P eine ganze Zahl wenigstens gleich 1 und höchstens gleich 5 ist, vorzugsweise P=3, und Qf eine ganze Zahl wenigstens gleich 2 ist, vorzugsweise Qf=3.

(8Cb-2) Ein Satz Register X(m) (m = 0, 1, 2, . . ., 2Qf) werden verwendet, um zusammengesetzte Werte zu berechnen. Der Inhalt des Registers X(m+1) wird an das Register X(m) sequentiell von m=0 bis m=2Qf-1 übertragen.

8(Cb-3) Der Inhalt des Registers X(2Qf) wird durch eine lineare Kombination eines Satzes von N gespeicherten Werten M(J-nl (MOD N1)) (n = 1, 2, . . ., N) mit positiven Koeffizienten Wn (n = 1, 2, . . ., N) von n=1 bis n=N ersetzt, wobei die N gespeicherten Werte M (J-nL (MOD NL)) (n = 1, 2, . . ., N) zu Intervallen von L Erneuerungszyklen erneuert worden sind. Das bedeutet,

X(2Qf) = Wn M(J-nL (MOD NL)) (17)

wobei die Koeffizienten Wn (n = 1, 2, . . ., N) die gleichen Bedingungen der Gleichung (2) bis (4) erfüllen. Als Ergebnis davon, werden eine Vielzahl von linearen Kombinationen X(m) (m = 0, 1, . . ., 2Qf) sequentiell entsprechend ihren Zeitpunkten erhalten.

(8Cb-4) Ein weiterer Satz Register V(m) (m = 0, 1, . . ., P) werden verwendet, um zusammengesetzte Werte zu speichern. Der Inhalt des Registers V(m+1) wird an das Register V(m) von m=0 bis m=P-1 übertragen.

(8Cb-5) Der neueste zusammengesetzte Wert V(P) des Zusammensetzungsblocks 8Cb wird durch lineares Kombinieren der linearen Kombinationen X(m) (m = 0, 1, 2, . . ., 2Qf) mit positiven Koeffizienten Cm (m = 0, 1, 2, . . ., 2Qf) berechnet. Das bedeutet.

V(P) = Cm X(m) (18)

wobei die Koeffizienten Cm die Bedingungen der Gleichungen (14) und (15) erfüllen.

Als Ergebnis davon, werden eine Vielzahl von zusammengesetzten Werten V (m) (m = 0, 1, . . ., P) sequentiell in Übereinstimmung mit den Zeitabläufen erhalten. Es soll bemerkt werden, daß V(0) der älteste zusammengesetzte Wert ist, welcher in dem Erneuerungsblock 8Ca beim nächsten Erneuerungszeitpunkt verwendet wird, V(P) der neueste zusammengesetzte Wert ist, welcher in dem Ausgabeblock 8B beim nächsten Zeitpunkt verwendet wird und V(P) und V(0) ein Intervall von P Perioden besitzen. Daher berechnet der Zusammensetzungsblock 8Cb die zusammengesetzten Werte V(m) (m=0,1,. . .,P) für eine spätere Verwendung. Nach der Berechnung der zusammengesetzten Werte V(m) springt der Mikroprozessor 13A zurück zu der Aufgabe des Fehlerblocks 8A.

Das Ausführungsbeispiel der vorliegenden Erfindung, was aus der Kombination der Fig. 1, 2 und 8 entsteht, hat weiterhin die folgenden Vorteile:

(1) Die Unempfindlichkeit gegenüber Störungen dieses Ausführungsbeispiels ist weiter verbessert gegenüber derjenigen des Ausführungsbeispiels, welches durch die Kombination der Fig. 1, 2 und 3 gezeigt worden ist, da der Fehlerblock 8A eine Proportional-Integral Filtereinrichtung aufweist.

(2) Das Regelungssystem dieses Ausführungsbeispiels ist zufriedenstellend stabilisiert sogar dann, wenn der Fehlerblock 8A eine Proportional-Integral Filtereinrichtung aufweist, dank der Verbesserung des Zusammensetzungsblocks 8Cb.

In jedem der oben beschriebenen Ausführungsbeispiele gemäß der vorliegenden Erfindung ist es sehr vorteilhaft für die Verbesserung der Unempfindlichkeit gegenüber Störungen, daß der Mikroprozessor 13A die Aufgabe des Speicherblocks in der verbleibenden Zeit nach dem Beenden der Aufgaben des Fehlerblocks und des Ausgabeblocks ausführt, da eine Rechenzeitverzögerung für das Erhalten eines neuen Wertes des Regelungssignals mit einem neuen Wert des gemessenen Signals minimiert werden kann. Die Rechenverzögerungszeit ist ein wesentlicher Faktor, um die Gesamtregelungsverstärkung zu bestimmen, und eine kleinere Rechenverzögerungszeit erhöht die Gesamtregelungsverstärkung. Insbesondere ist es sehr wichtig für die Minimierung der Rechenverzögerungszeit, daß der Zusammensetzungsblock in dem Speicherblock einen oder mehrere zusammengesetzte Werte für die spätere Verwendung vorbereitet. Es soll auch bemerkt werden, daß es nicht so wichtig ist, die Berechnungszeit für die Aufgabe des Speicherblocks zu minimieren, da der Speicherblock die restliche Zeit einer Meßperiode verwenden kann, mit Ausnahme der Rechenzeitverzögerung für die Aufgaben des Fehlerblocks und des Ausgabeblocks.

Besondere Ausführungsbeispiele der vorliegenden Erfindung sind oben unter Bezugnahme auf die begleitenden Zeichnungen beschrieben worden, aber es ist klar, daß die Erfindung nicht auf diese genauen Ausführungsbeispiele beschränkt ist, und daß verschiedene Veränderungen und Modifikationen von einem Fachmann ausgeführt werden können, ohne von dem Inhalt der Erfindung abzuweichen, die in den folgenden Ansprüchen definiert ist. Zum Beispiel kann das Fehlersignal ein Signal sein, welches aus einem Geschwindigkeitsfehler und einem Phasenfehler eines Motors zusammengesetzt ist, um so nicht nur die Geschwindigkeit, sondern auch die Phase des Motors zu regeln im Falle, daß das Regelungssystem für einen Motor einen Phasendetektor als auch einen Geschwindigkeitsdetektor aufweist.


Anspruch[de]

1. Regelungssystem, das umfaßt:

eine Meßeinrichtung (12) zur Erzeugung eines Meßsignals, das die Regelgröße (fm) eines geregelten Systems (11) anzeigt;

eine Fehlereinrichtung (3A, 7A, 8A) zur Erzeugung eines Fehlerwertes (E) aus dem Meßsignal; und

eine Regeleinrichtung, die eine Speichereinrichtung (3C, 7C, 8C) einschließt, in der eine Vielzahl von gespeicherten Werten (M) gespeichert werden, und eine Ausgabeeinrichtung (3B, 7B, 8B) zur Erzeugung eines Regelsignals (Cc) aus dem Fehlerwert und zur Zuführung des Regelsignals zum geregelten System, so daß die Regelgröße des geregelten Systems geregelt wird, dadurch gekennzeichnet, daß die Speichereinrichtung (3C, 7C, 8C) auch dazu dient, die Vielzahl gespeicherter Werte (M) sequentiell und periodisch in im wesentlichen konstanten Erneuerungsintervallen (I) um jeweils einen Erneuerungswert zu erneuern, der einem ersten gemischten Wert entspricht, der sich durch Mischen des Fehlerwertes mit wenigstens einer Menge von N gespeicherten Werten aus der Vielzahl der gespeicherten Werte ergibt, wobei die Menge von N gespeicherten Werten in Intervallen von L Erneuerungszyklen erneuert worden ist, wobei N und L jeweils ganze Zahlen, mindestens 2, sind; und dadurch, daß das Regelsignal einem zweiten gemischten Wert (Y) entspricht, der sich durch Mischen des Fehlerwertes mit einem oder mehreren aus der Vielzahl der erneuerten Werte entspricht.

2. Regelungssystem nach Anspruch 1, wobei die Speichereinrichtung (3C, 7C, 8C) eine Einrichtung zur periodischen Berechnung wenigstens einer linearen Kombination der Menge von N gespeicherten Werten mit Koeffizienten mit gleichem Vorzeichen enthält, wodurch sich die mit dem Fehlerwert gemischten Werte ergeben.

3. Regelungssystem nach Anspruch 1, wobei alle Koeffizienten im wesentlichen gleich sind.

4. Regelungssystem nach Anspruch 1, wobei das Regelungssystem einen Mikroprozessor (13A) enthält, der die Aufgaben der Fehlereinrichtung (3A, 7A, 8A), der Ausgabeeinrichtung (3B, 7B, 8B) und der Speichereinrichtung (3C, 7C, 8C) ausführt, und wobei der Mikroprozessor die Aufgabe der Speichereinrichtung in der Pausenzeit nach Beendigung der Aufgaben der Fehlereinrichtung und der Ausgabeeinrichtung ausführt.

5. Regelungssystem nach Anspruch 1, wobei die Fehlereinrichtung (7A) ein Proportional-Integral-Filter einschließt, das so angeordnet ist, daß der Fehlerwert nicht nur einen proportionalen Teil sondern auch einen integralen Teil des Meßsignals hat.

6. Regelungssystem nach Anspruch 1, wobei die Ausgabeeinrichtung (8B) ein Proportional-Integral-Filter einschließt, das so angeordnet ist, daß das Regelsignal nicht nur einen proportionalen Teil sondern auch einen integralen Teil des zweiten gemischten Wertes hat.

7. Regelungssystem nach Anspruch 1, wobei die Speichereinrichtung (3C, 7C, 8C) umfaßt:

eine Zusammensetzungseinrichtung (3Cb, 7Cb, 8Cb) zur periodischen Erzeugung eines oder mehrerer zusammengesetzter Werte(s) in den Erneuerungsintervallen als mit den Fehlerwerten gemischte Werte, wobei jeder der zusammengesetzten Werte wenigstens eine lineare Kombination der Menge von N gespeicherten Werten ist; und

eine Erneuerungseinrichtung (3Ca, 7Ca, 8Ca) zur sequentiellen und periodischen Erneuerung der gespeicherten Werte in den Erneuerungsintervallen um jeweils einen Erneuerungswert mit Informationen über einen gemischten Wert, der sich durch das Mischen des Fehlerwertes mit einem von der Zusammensetzungseinrichtung erzeugten zusammengesetzten Wert ergibt.

8. Regelungssystem nach Anspruch 7, wobei die Zusammensetzungseinrichtung (3Cb, 7Cb, 8Cb) eine Einrichtung zur periodischen Berechnung wenigstens einer linearen Kombination der Menge von N gespeicherten Werten mit Koeffizienten mit gleichem Vorzeichen enthält, wodurch sich jeder der zusammengesetzten Werte ergibt.

9. Regelungssystem nach Anspruch 8, wobei alle Koeffizienten im wesentlichen gleich sind.

10. Regelungssystem nach Anspruch 9, wobei der Erneuerungswert eine lineare Kombination einer Menge der ersten gemischten Werte ist, die sequentiell in Bezug auf die erhaltenen Zeitfolgen sind.

11. Regelungssystem nach Anspruch 7, wobei die Ausgabeeinrichtung (3B, 7B, 8B) eine Einrichtung zur Bestimmung des zweiten gemischten Wertes durch Mischen des Fehlerwertes mit wenigstens einem der zusammengesetzten Werte einschließt.

12. Regelungssystem nach Anspruch 11, wobei der in der Ausgabeeinrichtung (7B, 8B) mit dem Fehlerwert gemischte zusammengesetzte Wert neuer ist als der in der Erneuerungseinrichtung (7Ca, 8Ca) mit dem Fehlerwert gemischte zusammengesetzte Wert.

13. Regelungssystem nach Anspruch 7, wobei die Zusammensetzungseinrichtung (8Cb) eine Einrichtung zur Berechnung jedes der zusammengesetzten Werte durch lineare Kombination einer Menge von linearen Kombinationen der Menge von N gespeicherten Werten einschließt, die in Bezug auf die erhaltenen Zeitfolgen sequentiell sind.

14. Regelungssystem für einen Motor, das umfaßt:

einen zu regelnden Motor (11A);

eine Antriebseinrichtung (11B) zur Speisung des Motors mit Energie in Übereinstimmung mit einem Regelsignal;

eine Meßeinrichtung (12A) zur Erzeugung eines Meßsignals, dessen Frequenz zur Geschwindigkeit des Motors proportional ist;

eine Geschwindigkeitsmeßeinrichtung (12B) zur Erzeugung eines Meßsignals mit einer Digitalzahl, die die Geschwindigkeit des Motors in Intervallen einer Meßperiode, die zur Periode des Meßsignales proportional ist, anzeigt;

eine Fehlereinrichtung (8A) zur Erzeugung eines Fehlerwertes aus dem Meßsignal; und

eine Regeleinrichtung, die eine Speichereinrichtung (8C) zur Speicherung einer Vielzahl von gespeicherten Werten (M) und eine Ausgabeeinrichtung (8B) zur Erzeugung des Regelsignals aus dem Fehlersignal und zur Zufuhrung des Regelsignals zur Antriebseinrichtung einschließt, dadurch gekennzeichnet, daß die Speichereinrichtung (8C) auch dazu dient, die Vielzahl der gespeicherten Werte periodisch und sequentiell in Intervallen (I) einer Erneuerungszyklus-Periode, die zur Meßperiode der Geschwindigkeitsmeßeinrichtung (12B) proportional ist, um jeweils einen Erneuerungswert zu erneuern, der einem ersten gemischten Wert entspricht, der sich aus dem Mischen des Fehlerwertes mit einem oder mehreren gespeichterten Werten ergibt, die wenigstens ein Intervall von L Erneuerzyklus- Perioden älter sind, wobei L eine ganze Zahl, wenigsten 2, ist; und, daß

das Regelsignal einem zweiten gemischten Wert entspricht, der sich aus der Mischung des Fehlerwertes mit einem oder mehreren aus der Vielzahl der erneuerten Werte ergibt, wobei die Ausgabeeinrichtung eine Proportional-Integral-Filtereinrichtung enthält, so daß das Regelsignal nicht nur einen proportionalen Teil sondern auch einen integralen Teil des zweiten gemischten Wertes hat.

15. Regelungssystem nach Anspruch 14, wobei das Intervall von L Erneuerungzyklus-Perioden der Speichereinrichtung (8C) gleich einem ganzzahligen Vielfachen einer Umdrehungsperiode des Motors (11A) ist.

16. Regelungssystem nach Anspruch 14, wobei das Regelungssystem einen Mikroprozessor (13A) hat, der die Aufgaben der Fehlereinrichtung (8A), der Ausgabeeinrichtung (8B) und der Speichereinrichtung (8C) ausführt, und wobei der Mikroprozessor die Aufgabe der Speichereinrichtung in der Pausenzeit nach Beendigung der Aufgaben der Fehlereinrichtung und der Ausgabeeinrichtung ausführt.

17. Regelungssystem nach Anspruch 14, wobei die Speichereinrichtung (8C) umfaßt:

eine Zusammensetzungseinrichtung (8Cb) zur periodischen Erzeugung eines oder mehrerer zusammengesetzter Werte(s) in den Intervallen der Erneuerungzyklus-Periode, wobei jeder der zusammengesetzten Werte wenigstens eine lineare Kombination einer Menge von N gespeicherten Werten aus der Vielzahl der gespeicherten Werten ist, die in Intervallen von L Erneuerzyklus-Perioden erneuert worden sind, wobei N eine ganze Zahl, mindestens 2, ist und

eine Erneuerungseinrichtung (8Ca) zur periodischen und sequentiellen Erneuerung der gespeicherten Werte in den Intervallen der Erneuerzyklus-Periode um jeweils einen Erneuerungswert, der sich durch das Mischen des Fehlerwertes mit einem von der Zusammensetzungseinrichtung erzeugten zusammengesetzten Wert ergibt.

18. Regelungssystem nach Anspruch 17, wobei die Zusammensetzungseinrichtung (8Cb) eine Einrichtung zur periodischen Berechnung wenigstens einer linearen Kombination der Menge von N gespeicherten Werten mit Koeffizienten mit gleichem Vorzeichen enthält, wodurch sich jeder der zusammengesetzten Werte ergibt.

19. Regelungssystem nach Anspruch 18, wobei alle Koeffizienten im wesentlichen gleich sind.

20. Regelungssystem nach Anspruch 17, wobei der Erneuerungswert eine lineare Kombination einer Menge der ersten gemischten Werte ist, die sequentiell in Bezug auf die erhaltenen Zeitfolgen sind.

21. Regelungssystem nach Anspruch 17, wobei die Ausgabeeinrichtung (8B) eine Einrichtung zur Bestimmung des zweiten gemischten Wertes durch Mischen des Fehlerwertes mit wenigstens einem der zusammengesetzten Werte einschließt.

22. Regelungssystem nach Anspruch 21, wobei der in der Ausgabeeinrichtung (8B) mit dem Fehlerwert gemischte zusammengesetzte Wert neuer ist als der in der Erneuerungseinrichtung (8Ca) mit dem Fehlerwert gemischte zusammengesetzte Wert.

23. Regelungssystem nach Anspruch 17, wobei die Zusammensetzungseinrichtung (8Cb) eine Einrichtung zur Berechnung jedes der zusammengesetzten Werte durch lineare Kombination einer Menge der linearen Kombinationen der Menge von N gespeicherten Werten einschließt, die in Bezug auf die erhaltenen Zeitfolgen sequentiell sind.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com