PatentDe  


Dokumentenidentifikation DE4234698A1 06.05.1993
Titel Integrierte Schaltung mit Leitern auf mehreren Niveaus sowie Verfahren zu deren Herstellung
Anmelder Micron Technology, Inc., Boise, Id., US
Erfinder Doan, Trung T., Boise, Id., US
Vertreter Klunker, H., Dipl.-Ing. Dr.rer.nat.; Schmitt-Nilson, G., Dipl.-Ing. Dr.-Ing.; Hirsch, P., Dipl.-Ing., Pat.-Anwälte, 8000 München
DE-Anmeldedatum 14.10.1992
DE-Aktenzeichen 4234698
Offenlegungstag 06.05.1993
Veröffentlichungstag im Patentblatt 06.05.1993
IPC-Hauptklasse H01L 21/90
IPC-Nebenklasse H01L 23/522   
Zusammenfassung Gemäß der Erfindung sind ein Verfahren zur Bildung vertikaler elektrischer Zwischenverbindungen (52, 54) bei einer Vielzahl verschiedener integrierter Schaltungen sowie dadurch gebildete, neuartige integrierte Schaltungsstrukturen geschaffen, wobei vergrabene Leiter (26, 28) innerhalb einer dielektrischen Schicht (30) vorgesehen sind, die sich über einem Siliziumsubstrat (10) befindet, in dem aktive oder passive Vorrichtungen (12, 14) ausgebildet sind. Innere Ränder nur eines oder ausgewählter Leiter (26) sind mit einer isolierenden Beschichtung (36) versehen, so daß ein daran angrenzender Durchgang (32) mit einem leitfähigen Material (52) gefüllt und dabei dennoch von dem genannten einen oder mehreren Leitern (26) elektrisch isoliert sein kann. Eine oder mehrere Durchgänge (38) sind direkt durch den oder die anderen vergrabenen Leiter (28) hindurchgeätzt und ebenfalls mit einem leitfähigen Material (54) gefüllt, das diesen bzw. diese vergrabenen Leiter (28) sowohl mit dem Substrat als auch mit einem oberen Metallisierungsniveau sowie alternativ hierzu mit zwischengeordneten Leitern oder anderen Komponenten elektrisch verbindet. Auf diese Weise ist das Erfordernis einer seitlichen Versetzungsbeabstandung für das Maskieren und Ätzen auf ein Minimum reduziert, wodurch sich die erzielbare Komponenten- bzw. Bauteil-Packungsdichte innerhalb der hergestellten integrierten Schaltungsstruktur auf ein Maximum bringen läßt.

Beschreibung[de]

Die vorliegende Erfindung bezieht sich im allgemeinen auf integrierte Schaltungen mit Leitern auf mehreren Niveaus, wobei diese Leiter typischerweise entweder aus einem ausgewählten Metall oder aus polykristallinem Silizium hergestellt werden. Im spezielleren ist die Erfindung auf ein Verfahren zur Bildung selbstausgerichteter vertikaler Zwischenverbindungen gerichtet, bei dem sich die erzielbare Packungsdichte innerhalb der hergestellten integrierten Schaltung maximieren läßt.

In vielen Gebieten der Herstellung integrierter Schaltungen, wie z. B. bei der Herstellung von DRAMs (Dynamic Random Access Memories), bei denen mehrere Niveaus von Metall oder Polysilizium verwendet werden, die über der Oberfläche eines Siliziumsubstrats photolithographisch definiert worden sind, wird es erforderlich, bestimmte unterschiedliche Arten elektrischer Verbindungen zwischen den verschiedenen leitfähigen Niveaus und den aktiven oder passiven Vorrichtungen innerhalb eines darunterliegenden Substrats zu schaffen. Bei der Herstellung von DRAMs ist es üblich, auf photolithographischem Wege definierte Wortleitungen auf einem Niveau innerhalb der integrierten Schaltungsstruktur zu bilden sowie auf photolithographischem Wege definierte Bitstellenleitungen oder Ziffernleitungen auf einem anderen Niveau innerhalb der integrierten Schaltungsstruktur zu bilden. Außerdem ist es dann erforderlich, bestimmte vertikale Zwischenverbindungen zwischen den Wortleitungen und den Bitstellenleitungen sowie bestimmten Vorrichtungen, wie z. B. Zugriffstransistoren, zu schaffen, die innerhalb des Siliziumsubstrats gebildet sind.

Zusätzlich zu den oben genannten Erfordernissen ist es notwendig, daß eine elektrische Isolierung zwischen den Wortleitungen und den Bitstellenleitungen an bestimmten Stellen hergestellt wird und daß elektrische Zwischenverbindungen zwischen den Wortleitungen und den Bitstellenleitungen an bestimmten anderen Stellen hergestellt werden, an denen es erwünscht ist, eine spezielle Wortleitung mit einer speziellen Bitstellenleitung oder einer Speichervorrichtung, wie z. B. einem Stapelkondensator, elektrisch zusammenzufügen und zu verbinden, um einen gewünschten Lese-, Schreib- oder Datenauffrischungs-Vorgang für den DRAM zu schaffen.

In der Vergangenheit hat man die vorstehend geschilderte elektrische Isolierung zwischen den auf mehreren Niveaus befindlichen Leitern in der integrierten Schaltung dadurch erreicht, daß man zuerst eine Öffnung in einer zwischengeordneten Leiterschicht definiert hat, durch die hindurch eine vertikale Zwischenverbindung zwischen einem Leiter in einer oberen Schicht und einer unteren integrierten Schaltungskomponente gebildet wurde, ohne daß die vertikale Zwischenverbindung dabei die genannte zwischengeordnete Leiterschicht berührt und kurzschließt. Wenn es erwünscht war, einen Leiter einer oberen Schicht mit einer zwischengeordneten Leiterschicht oder mit einem unteren Vorrichtungsbereich innerhalb der integrierten Schaltung elektrisch zu verbinden, so hat man die Metallisierungsmuster normalerweise seitlich voneinander beabstandet, so daß Durchgänge, welche die von einer Schicht ausgehende leitende Zwischenverbindung tragen, in einer vorbestimmten Maskendistanz von denjenigen Durchgängen seitlich entfernt sind, welche die Metallisierung tragen, die eine Zwischenverbindung zu einer benachbarten leitenden Schicht herstellt.

Bei beiden der vorstehend beschriebenen Techniken zur elektrischen Isolierung sowie zur elektrischen Zwischenverbindung bestand ein Nachteil darin, daß sie eine inhärente photolithographische Dimensionsbegrenzung hinsichtlich der maximal erreichbaren Packungsdichte, die innerhalb der integrierten Schaltungsstruktur erzielbar ist, mit sich bringen.

Die vorliegende Erfindung befaßt sich mit der Lösung dieses Problems. Dabei besteht ein Hauptziel der vorliegenden Erfindung in der Schaffung eines neuartigen und verbesserten selbstausgerichteten vertikalen Zwischenverbindungs-Verfahren, das bei der Herstellung von integrierten Schaltungen mit Leitern auf mehreren Niveaus von Nutzen ist und bei dem die beim Stand der Technik vorhandene, vorstehend erläuterte Begrenzung hinsichtlich der maximalen Packungsdichte bzw. Unterbringungsdichte eliminiert ist.

Ein weiteres Ziel der vorliegenden Erfindung besteht in der Schaffung eines neuartigen und verbesserten selbstausgerichteten vertikalen Zwischenverbindungs-Verfahrens der genannten Art, das in der Anwendung angenehm unkompliziert ist und sich mit relativ hohen Ausbeuten unter Verwendung planarer Verarbeitungstechniken des Standes der Technik sowie einer minimalen Anzahl von Zwischenverbindungs-Maskier- und Ätz-Bearbeitungsschritten durchführen läßt.

Diese Ziele sowie weitere wesentliche begleitende Vorteile erzielt die vorliegende Erfindung gemäß einem Gesichtspunkt durch ein Verfahren mit folgenden Schritten:

  • a) Bereitstellen eines gewünschten Substrats mit darin befindlichen aktiven und/oder passiven Vorrichtungen, mit denen externe elektrische Verbindungen herzustellen sind,
  • b) Bilden einer dielektrischen Schicht auf dem Substrat, die bestimmte mit diesen Vorrichtungen zu verbindende leitfähige Streifen sowie bestimmte andere leitfähige Streifen enthält, die von den Vorrichtungen elektrisch isoliert bleiben müssen,
  • c) Öffnen einer oder mehrerer erster Durchgängen in der dielektrischen Schicht über den leitfähigen Streifen, die elektrisch isoliert bleiben müssen, und Behandeln der durch die Durchgängen freigelegten Ränder dieser Streifen zur Schaffung einer isolierenden Beschichtung an diesen,
  • d) Weiterführen der ersten Durchgang oder Durchgängen durch die Oberfläche des Substrats hindurch und zwar unter zusätzlicher,
  • e) Öffnung einer oder mehrerer zweiter Durchgängen durch die mit Vorrichtungen in dem Substrat zu verbindenden leitfähigen Streifen innerhalb der dielektrischen Beschichtung hindurch, sowie sodann erfolgendes,
  • f) Bilden vertikaler elektrischer Zwischenverbindungen in den ersten und zweiten Durchgängen, wodurch die vertikalen Zwischenverbindungen in demselben Bearbeitungsschritt der auf mehreren Niveaus befindlichen Leiter gebildet werden können, wodurch die sowohl für die elektrische Isolierung des oder der ersten leitfähigen Streifen als auch für die elektrische Zwischenverbindung mit dem oder den zweiten leitfähigen Streifen sowie zwischen dem oder den zweiten leitfähigen Streifen und dem Substrat erforderliche seitliche Beabstandung auf ein Minimum reduziert wird.


Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnungen noch näher erläutert.

Die Fig. 1 bis 7 zeigen eine Reihe fragmentarischer, schematischer Querschnittsansichten, in denen eine Abfolge von Verfahrensschritten dargestellt ist, die bei der Herstellung integrierter Schaltungskonstruktionen gemäß einem bevorzugten Ausführungsbeispiel der Erfindung verwendet werden.

Fig. 1 zeigt ein Substrat-Ausgangsmaterial 10, das unter Verwendung herkömmlicher planarer Halbleiter- Verarbeitungstechniken behandelt worden ist, um aktive Vorrichtungsbereiche 12 und 14 angrenzend an die Oberfläche des Substrats 10 zu bilden, wobei diese Bereiche durch dicke Bereiche 16, 18 und 20 aus Feldoxid getrennt werden. Diese Vorrichtungsbildungs- und Feldoxidations-Techniken sind im Stand der Technik allgemein bekannt und bedürfen somit keiner ausführlichen Beschreibung. Die Bildung der aktiven Vorrichtungsbereiche 12 und 14 erfolgt unter Verwendung herkömmlicher Maskier- und Dotiertechniken, wie z. B. Diffusion und Ionenimplantation, um dadurch z. B. aktive Bereiche von MOS-Zugriffs- oder Treibertransistoren zu bilden. Diese Verfahren sind ebenfalls im Stand der Technik allgemein bekannt und bedürfen somit ebenfalls keiner ausführlichen Erläuterung. Auf der in Fig. 1 gezeigten Struktur kann außerdem typischerweise ein erstes Leiter-Niveau vorhanden sein, wie z. B. ein Streifen aus polykristallinem Silizium 22, das nachfolgend auch als Polysilizium bezeichnet wird, welches in der dargestellten Geometrie auf der Oberfläche des Feldoxidbereichs 20 entwickelt worden ist.

Die in Fig. 1 gezeigte Struktur wird dann zu einer herkömmlichen Oxidationsbildungs- und Polysiliziumentwicklungs-Station befördert, wo zu Beginn eine dicke Schicht aus Siliziumdioxid 24 auf der Oberfläche der Struktur gebildet wird, wie dies in Fig. 2 gezeigt ist. Danach wird die Oxidschicht 24 mit einer nicht gezeigten Polysiliziumschicht bedeckt, die anschließend maskiert und geätzt wird, so daß zwei Streifen 26 und 28 aus Polysilizium auf der oberen Oberfläche der dielektrischen Schicht 24 aus Siliziumdioxid intakt bleiben.

Wie in Fig. 3 zu sehen ist, wird die in Fig. 2 gezeigte Struktur dann einem weiteren Oxidationsschritt ausgesetzt, in dem eine obere Oberflächenschicht 30 aus Siliziumdioxid auf allen freiliegenden Flächen der beiden Streifen 26 und 28 aus Polysilizium und der darunter befindlichen Schicht 24 aus Siliziumdioxid derart abgeschieden wird, daß diese Streifen aus Polysilizium von dem dielektrischen Siliziumdioxidmaterial vollständig umschlossen sowie in dieses eingebettet bzw. eingegraben sind. Bei diesen Polysiliziumstreifen 26 und 28 kann es sich typischerweise um Bitstellenleitungen bzw. Ziffernleitungen für einen DPAM oder einen anderen ähnlichen oder äquivalenten Typ einer integrierten Schaltung handeln.

Unter Bezugnahme auf Fig. 4 werden zwei verschiedene Arten vertikaler Zwischenverbindungen zu sehen, die zur Fertigstellung der integrierten Schaltungsstruktur gemäß der vorliegenden Erfindung von Nutzen sein können. Die erste dieser Zwischenverbindungen ist derart ausgebildet, daß sich die vertikale Zwischenverbindung vollständig durch einen der Polysiliziumstreifen 26 hindurcherstreckt, jedoch auf ihrem Weg vertikal nach unten von dem Polysiliziumstreifen 26 elektrisch isoliert bleibt und mit dem aktiven Transistorbereich 12 Kontakt herstellt. Diese Zwischenverbindung wird erzielt durch den in Fig. 4 dargestellten Prozeß, bei dem zu Beginn die in Fig. 3 gezeigte Struktur zu einer Oxidmaskierstation verbracht wird, in der herkömmliche Maskier- und Ätztechniken verwendet werden, um die Öffnung 32 in der Oberfläche der Siliziumdioxidschicht 30 zu erzeugen. Diese Öffnung 32 wird gebildet durch Herausätzen des Siliziumdioxidmaterials bis zu einem Rinnenniveau 34, das in etwa koplanar mit der unteren Fläche des Polysiliziumstreifens 26 ist. Bei diesem Punkt in dem Verfahren werden die nun freiliegenden Ränder des Polysiliziumstreifens 26 einem Oxidationsschritt oder einem anderen ähnlichen Schritt zur Bildung eines Dielektrikums unterzogen, um dadurch einen ringförmigen oxidierten Bereich zu bilden, wie er bei dem Bezugszeichen 36 in Fig. 4 gezeigt ist.

Wie in Fig. 5 zu sehen ist, kann der zweite Typ der elektrischen vertikalen Zwischenverbindung, der in dem vorliegenden Verfahren wünschenswert sein kann, derart ausgebildet sein, daß er eine elektrische Zwischenverbindung des Polysiliziumstreifens 28 beispielsweise sowohl mit einem aktiven Vorrichtungsbereich 14 innerhalb des Substrats 10 als auch mit dem auf dem ersten Niveau befindlichen Leiter 22 herstellt, der in der dargestellten Weise auf der oberen Oberfläche des Feldoxidbereichs 20 angeordnet ist. Dies erzielt man dadurch, daß man die in Fig. 4 gezeigte Struktur zu einer herkömmlichen Maskier- und Ätzstation verbringt, in der nicht nur zusätzliche Öffnungen 38 und 40 in der in bezug auf die Zeichnungen rechten Seite der Struktur in vertikaler Weise geschaffen werden, sondern zusätzlich dazu auch der freiliegende Boden- oder Rinnenbereiche 34 der Fig. 4 gleichzeitig weiter vertikal nach unten zu dem nun freiliegenden Bereich 42 auf der Oberfläche des aktiven Vorrichtungsbereichs 12 geätzt wird. Während dieses Verfahrensschritts werden die Bereiche 44 und 46 auf der rechten Seite der in Fig. 5 gezeigten Struktur nun zum Zweck der Herstellung elektrischer Zwischenverbindungen mit diesen freigelegt.

Wie in Fig. 6 zu sehen ist, besteht der nächste Schritt des Verfahrens in dem Füllen der in Fig. 5 gezeigten vertikalen Öffnungen 32, 38 und 40 mit einer geeigneten Metallisierung, die typischerweise aus einer ersten dünnen Oberflächenbeschichtung 48, wie z. B. Titannitrid, besteht und anschließend mit einem ausgewählten Metall, wie z. B. einer Wolframschicht 50, überdeckt wird. In der in Fig. 7 gezeigten Weise kann die Wolframschicht 50 anschließend derart maskiert und geätzt werden, daß drei obere separate Kontaktbereiche 52, 54 und 56 in der dargestellten Weise auf der oberen Oberfläche der Siliziumdioxidschicht 30 gebildet werden.

Vorstehend ist also die Bildung einer ersten oder linken vertikalen Zwischenverbindung 58 beschrieben worden, die den auf der oberen Oberfläche befindlichen Kontakt 52 mit dem aktiven Transistorbereich 12 verbindet, und zwar unter Durchlaufung des Polysiliziumstreifens 26 in von diesem vollständig elektrisch isolierter Weise. Die vertikalen Zwischenverbindungen 60 und 62 auf der rechten Seite der in Fig. 7 gezeigten Struktur schaffen dagegen eine direkte elektrische Verbindung zwischen dem Polysiliziumstreifen 28 sowie dem aktiven Transistorbereich 14 und der ersten Leiterlage 22 auf der Oberfläche der Feldoxidschicht 20, wie dies vorstehend beschrieben worden ist.

Bei dem vorstehend beschriebenen, bevorzugten Ausführungsbeispiel sind verschiedene Modifikationen im Rahmen der Erfindung möglich. Z.B. versteht es sich, daß das vorstehend beschriebene Verfahren zur elektrischen Zwischenverbindung bei der Herstellung einer großen Anzahl verschiedener elektrischer Vorrichtungen von Nutzen ist, wobei in beträchtlichem Umfang Chip-Fläche einzusparen ist, da es nicht notwendig ist, eine körperliche Trennung zwischen einem ersten Polysiliziumstreifen 26 und einer angrenzenden elektrischen Zwischenverbindung 58 aufrechtzuerhalten, wie sie in Fig. 7 auf der linken Seite gezeigt ist, und da es außerdem nicht notwendig ist, die beim eingangs beschriebenen Stand der Technik vorhandene seitliche Versetzungsbeabstandung vorzusehen, wenn direkte elektrische Zwischenverbindungen 60 und 62 zwischen mehreren Schichten und mehreren Lagen von Leitern in einer integrierten Schaltung des Typs mit Leitern auf mehreren Niveaus hergestellt werden. Es versteht sich außerdem, daß die vorliegende Erfindung nicht auf die speziellen, hier genannten leitfähigen oder dielektrischen Materialien begrenzt ist, sondern mit anderen dielektrischen Materialien, wie z. B. Siliziumnitrid Si3N4 sowie mit anderen Leitern, wie z. B. Legierungen aus Titan und hitzebeständigen Metallen, wie z. B. Wolframsilizid WSi2 und Titansilizid TiS2 verwendet werden kann. Außerdem ist darauf hinzuweisen, daß die vorliegende Erfindung nicht auf die Verwendung von Metallen in den in den Oxidschichten gebildeten vertikalen Durchgängen begrenzt ist; falls es gewünscht ist, können diese Durchgängen auch mit Polysilizium gefüllt werden. Diese Variationen bei der verfahrensmäßigen und vorrichtungsmäßigen Auslegung liegen allesamt im Rahmen der vorliegenden Erfindung.


Anspruch[de]
  1. 1. Verfahren zum Herstellen integrierter Schaltungen des Typs, bei dem leitfähiges Material auf mehreren Niveaus innerhalb sowie oben auf über einem Halbleitersubstrat angeordnetem isolierendem Material ausgebildet wird und das auf mehreren Niveaus befindliche leitfähige Material nach Maßgabe bestimmter Verschaltungs-, Leistungs- und Betriebserfordernisse selektiv verbunden wird, gekennzeichnet durch folgende Schritte:
    1. a) Bereitstellen eines gewünschten Substrats (10) mit darin befindlichen aktiven und/oder passiven Vorrichtungen (12, 14), mit denen elektrische Verbindungen herzustellen sind,
    2. b) Bilden einer dielektrischen Schicht (30) auf dem Substrat (10), die bestimmte, von den Vorrichtungen elektrisch zu isolierende Leiterstreifen (26) sowie bestimmte, mit den Vorrichtungen elektrisch zu verbindende Leiterstreifen (28) enthält,
    3. c) Öffnen von ersten Durchgängen (32) in der dielektrischen Schicht (30) über den elektrisch zu isolierenden Leiterstreifen (26) unter Freilegung der Ränder der Leiterstreifen,
    4. d) Isolieren der Ränder (36) der durch die Durchgängen (32) freigelegten Streifen,
    5. e) weitergehendes Ätzen der ersten Durchgängen in einer derartigen Weise, daß diese das Halbleitersubstrat (42) erreichen, unter gleichzeitiger
    6. f) Öffnung von zweiten Durchgängen (38, 40) durch die mit dem Substrat (44) zu verbindenden Leiterstreifen (28) und sodann
    7. g) Bilden vertikaler elektrischer Zwischenverbindungen (52, 54) in den ersten und den zweiten Durchgängen (32, 38), wodurch die aktiven und/oder die passiven Vorrichtungen (12, 14) in dem Halbleitersubstrat (10) mit den Leiterstreifen innerhalb der dielektrischen Schicht sowohl elektrisch verbunden werden können als auch von diesen elektrisch isoliert werden können und außerdem mit einer Oberflächen-Leiterschicht auf der Oberfläche der dielektrischen Schicht (30) verbunden werden können.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Leiterstreifen (26, 28) aus Polysilizium bestehen und durch die Bildung einer Siliziumdioxidbeschichtung an diesen isoliert werden.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die vertikalen elektrischen Zwischenverbindungen (52, 54) innerhalb der ersten und der zweiten Durchgängen (32, 38) gebildet werden, indem zuerst die Durchgängen mit einer aus der Gruppe bestehend aus Titan oder Titanlegierungen, Titannitrid und hitzebeständigen Metallen ausgewählten Materialschicht bedeckt werden und die Schicht dann mit Wolfram bedeckt wird.
  4. 4. Integrierte Schaltung mit Leitern auf mehreren Niveaus, gekennzeichnet durch:
    1. a) ein Halbleitersubstrat (10) mit darin enthaltenen aktiven und/oder passiven Vorrichtungen (12, 14), mit denen elektrische Verbindungen herzustellen sind,
    2. b) eine dielektrische Schicht (30) auf dem Substrat (10), die bestimmte mit den Vorrichtungen zu verbindende Leiterstreifen (28) sowie bestimmte, von den Vorrichtungen elektrisch isoliert zu haltende Leiterstreifen (26) enthält,
    3. c) eine oder mehrere Durchgängen (32), die sich durch die dielektrische Schicht (30) sowie durch die elektrisch zu isolierenden Leiterstreifen (26) hindurcherstrecken und Ränder der Leiterstreifen frei legen, die mit einem ausgewählten Isoliermaterial (36) bedeckt sind,
    4. d) eine oder mehrere zweite Durchgängen (38), die sich durch die dielektrische Schicht (30) sowie die darin befindlichen, mit den Vorrichtungen elektrisch zu verbindenden Leiterstreifen (28) hindurcherstrecken, wobei sich die ersten und die zweiten Durchgängen von der Oberfläche der dielektrischen Schicht (30) bis zu dem Substrat (10) oder einer in der dielektrischen Schicht (30) vorhandene Komponente erstrecken, und durch
    5. e) vertikale elektrische Zwischenverbindungen (52, 54), die in den ersten und den zweiten Durchgängen angeordnet sind, wodurch die aktiven und/oder die passiven Vorrichtungen (12, 14) in dem Halbleitersubstrat (10) mit den Leiterstreifen innerhalb der dielektrischen Schicht (30) sowohl elektrisch verbunden werden können als auch von diesen isoliert werden können und außerdem mit einer Oberflächen- Leiterschicht auf der Oberfläche der dielektrischen Schicht (30) verbunden werden können.
  5. 5. Integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Leiterstreifen (26, 28) aus Polysilizium gebildet sind und durch die Bildung einer Siliziumdioxid-Beschichtung (30) an diesen selektiv isoliert sind.
  6. 6. Integrierte Schaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die vertikalen elektrischen Zwischenverbindungen (52, 54) aus einer Kombination aus einer Titannitrid-Beschichtung angrenzend an einen vertikalen Wolframbereich gebildet sind, die sich beide von dem Substrat (10) bis an die Oberfläche der dielektrischen Schicht (30) erstrecken.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com