PatentDe  


Dokumentenidentifikation DE3841388C2 02.09.1993
Titel Digitale FM-Demodulatorvorrichtung
Anmelder Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa, JP
Erfinder Sakazaki, Yoshihisa, Yokohama, JP
Vertreter Henkel, G., Dr.phil.; Feiler, L., Dr.rer.nat.; Hänzel, W., Dipl.-Ing.; Kottmann, D., Dipl.-Ing, Pat.-Anwälte, 8000 München
DE-Anmeldedatum 08.12.1988
DE-Aktenzeichen 3841388
Offenlegungstag 29.06.1989
Veröffentlichungstag der Patenterteilung 02.09.1993
Veröffentlichungstag im Patentblatt 02.09.1993
IPC-Hauptklasse H03D 3/00

Beschreibung[de]

Die Erfindung betrifft eine digitale FM-Demodulatorvorrichtung nach dem Oberberiff des Patentanspruchs. Eine solche FM-Demodulatorvorrichtung ist insbesondere für einen Videokassettenrecorder oder sog. Videorecorder vorgesehen.

Eine herkömmliche digitale FM-Demodulatorvorrichtung, z. B. bei einem sog. Videorecorder, besitzt den Schaltungsaufbau gemäß Fig. 1. Dabei wird ein Eingangsvideosignal einem Aufzeichnungssignalprozessor 12 aus einem FM-Modulator und dgl. eingespeist. Ein Ausgangssignal vom Prozessor 12 wird als digitales FM-Signal an eine Eingangsklemme 16 einer digitalen FM-Demodulatorstufe 14 angelegt. Das digitale FM-Signal, z. B. ein Signal A sin R, das gegenüber dem Signal A sin R, und ein Signal A cos R, das gegenüber dem Signal A sin R, um 90° phasenverschoben ist, wird geteilt. Sodann werden die Signale A sin R und A cos R Absolutwertkreisen 20 bzw. 22 eingespeist, um in Absolutwertsignale |A sin R| bzw. |A cos R| umgesetzt zu werden. Eine Teilerstufe 24 führt dann an den Absolutwertsignalen die folgende Division durch:

| A sin R | / | A cos R | = | tan R |

Das durch die Teilerstufe 24 erhaltene Divisionsergebnis | tan R| ist die Adreßdateneinheit eines Festwertspeichers (RAMs) 26, der eine tan-1-Umwandlungstabelle speichert.

Aus diesem Grund gibt der ROM 26 Phasendaten R aus, die innerhalb eines Bereichs von 0 bis π/2 liegen. Die Daten R werden einem Phasendehnkreis 28 zugeführt, um in innerhalb des Bereichs von -π bis π liegende Phasendaten R&min; umgewandelt zu werden, und zwar auf der Grundlage der beiden, vom Phasendehnkreis 18 ausgegebenen digitalen FM-Signale A sin R und A cos R.

Anschließend werden die Daten R&min; einer Differenzierschaltung 30 aus einem Verzögerungs- oder Laufzeitkreis 30a zum Verzögern einer Periode eines Schalttakts des eingehenden digitalen FM-Signals A sin R und einer Subtrahierstufe 30b zugeführt, wobei die folgende Berechnung ausgeführt wird:

R&sub2;&min; - R&sub1;&min; = tan-1x&sub2; - tan-1x&sub1;

Als Ergebnis werden an einer Ausgangsgklemme 32 Signaldaten (dR&min;/dt) ausgegeben, die durch Differenzieren der Daten R&min; nach der Zeit t erhalten wurden.

Wenn bei der herkömmlichen FM-Demodulatorvorrichtung mit der beschriebenen Schaltungsanordnung jedoch das Signal A sin R durch ein 8-Bit-Komplement von 2 repräsentiert ist, erfordert eine Adressierung des ROMs 26 21 Bits, um die Präzision an der Ausgangsseite des ROMs 26 entsprechend 11 Bits zu setzen. Aus diesem Grund muß die Kapazität des ROMs 26

2²¹ × 11 = 23 Mbit

betragen. Dies bedeutet, daß die Abmessung des ROMs 26 unter Komplizierung und Vergrößerung seines Aufbaus vergrößert ist. Die Vergrößerung des ROMs 26 bedingt auch eine Kostenerhöhung dafür, was einen wirtschaftlichen Nachteil bedeutet.

In der GB 21 13 930 A ist ein Frequenzdiskriminator beschrieben, bei dem ein Festwertspeicher zur Signalumwandlung eingesetzt wird, wobei dieser Festwertspeicher eine relativ kleine Kapazität hat. Hierzu werden bei dem bekannten Frequenzdiskriminator Eingangssignale einer logarithmischen Umwandlung und dann einer tan-1 (antilog)-Umwandlung unterworfen. Änderungen im Gradienten von tan-1-Kurven sind nun kleiner als solche von tan-1-Kurven selbst. Dies bedeutet, daß die Größe einer tan-1 (antilog)-Tabelle kleiner ist als diejenige einer tan-1-Tabelle. Daher braucht bei diesem bekannten Frequenzdiskriminator lediglich ein Festwertspeicher kleiner Kapazität verwendet zu werden.

Weiterhin ist in der DE 31 38 464 A1 ein Verfahren zur digitalen Demodulation frequenzmodulierter Signale beschrieben, bei dem eine sin-1-Umwandlung verwendet wird. Zwar wird bei diesem Verfahren mit einer Abtastfrequenz gearbeitet, die in einem angegebenen Beispiel mehr als das Vierfache der Frequenz des Eingangssignals ist. Diese erhöhte Abtastfrequenz dient aber dazu, Vieldeutigkeit zu vermeiden.

Aus "IEEE-Transactions on Biomedical Eng.", Vol. BME-32, Nr. 3, 1985, Seiten 213 bis 229, ist eine Schaltungsanordnung bekannt, die Verzögerungseinheiten zum Verzögern von digitalen FM-Signalen hat, welche sodann einer Recheneinheit zugeführt werden.

Schließlich beschreibt die GB 21 83 949 A einen Demodulator für winkelmodulierte Signale, wobei aber kein Festwertspeicher verwendet wird.

Es ist Aufgabe der vorliegenden Erfindung, eine digitale FM-Demodulatorvorrichtung zu schaffen, bei der die Kapazität des Speichers für die Durchführung der tan-1- Transformation verkleinert ist.

Diese Aufgabe wird bei einer digitalen FM-Demodulatorvorrichtung nach dem Oberbegriff des Patentanspruchs erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild einer herkömmlichen digitalen FM-Demodulatorschaltung,

Fig. 2 ein Blockschaltbild der Anordnung oder des Aufbaus einer digitalen FM-Demodulatorvorrichtung gemäß der Erfindung,

Fig. 3 ein Schaltbild einer Operationsschaltung nach Fig. 2,

Fig. 4 eine graphische Darstellung von Eingangs/Ausgangscharakteristika der tan-1-Umwandlung zur schematischen Veranschaulichung der Speicherinhalte eines Festwertspeichers (ROMs) nach Fig. 2, und

Fig. 5 ein Schaltbild einer anderen Ausgestaltung der Operationsschaltung nach Fig. 2.

Fig. 1 ist eingangs bereits erläutert worden.

Fig. 2 veranschaulicht den Schaltungsaufbau einer digitalen FM-Demodulatorvorrichtung zur Verwendung in einem Videokassettenrecorder (VTR), wobei ein Eingangsvideosignal durch einen Aufzeichnungssignal-Prozessor 12 aus einem FM-Modulator und dgl. in ein vorbestimmtes Signal umgewandelt wird. Das umgewandelte Signal, z. B. ein digitales FM-Signal A sin R, wird an eine Eingangsklemme 16 der digitalen FM-Demodulatorvorrichtung 34 angelegt und einem Phasenschieberkreis 18 zugespeist, welcher das Signal A sin R in ein digitales FM-Signal A sin R&sub2; und ein diesem gegenüber um 90° phasenverschobenes digitales FM-Signal A cos R&sub2; teilt und welcher diese Signale ausgibt. Die beiden Signale A sin R&sub2; und A cos R&sub2; werden Registern 38 bzw. 36 und sodann einer Operationsschaltung 40 zugeführt. Die Register 36 und 38 werden mit einem Takt derselben Frequenz wie eine Schaltfrequenz des Signals A sin R angesteuert, und sie können die Eingangssignale A cos R&sub2; und A sin R&sub2; um eine Periode des Takts verzögern. Auf diese Weise liefern die Register 36 und 38 digitale Ausgangs-FM-Signale A&min; cos R&sub1; und A&min; sin R&sub1; zur Operationsschaltung 40.

Auf der Grundlage von vier Eingangssignalen A sin R&sub2;, A cos R&sub2;, A&min; sin R&sub1; und A&min; cos R&sub1; berechnet die Operationsschaltung 40 Daten, aufgrund derer ein Ergebnis der tan-1- Umwandlung zu einer Größe (dR/dt) wird, die durch Differenzieren der Phasenkomponente R des an der Klemme 16 eingespeisten Signals A sin R nach der Zeit t erhalten wird.

Die durch die Operationsschaltung 40 berechneten Ausgangsdaten werden dem eine tan-1-Umwandlungstabelle speichernden ROM 42 zugeführt, um als dessen Adreßdaten verwendet zu werden. Mittels dieser Adreßdaten werden durch Differenzieren der Phasenkomponente des Signals A sin R nach der Zeit erhaltene Signaldaten (dR/dt) an der Ausgangsklemme 32 ausgegeben.

Die Operationsschaltung 40 besitzt den Aufbau gemäß Fig. 3. Dabei werden die Signale A sin R&sub2; und A cos R&sub2; vom Phasenschieberkreis 18 einer Teilerstufe 40a und die durch die Register 38 und 36 verzögerten Signale A&min; sin R&sub1; bzw. A&min; cos R&sub1; einer Teilerstufe 40b zugeführt. Die Rechenergebnisse der Teilerstufen 40a und 40b werden zu einer Subtrahierstufe 40c bzw. einer Multiplizierstufe 40d übertragen. Zu einem Ausgangssignal von der Multiplizierstufe 40d wird durch eine Addierstufe 40e "1" hinzuaddiert, und das Ergebnis wird dann zu einer Teilerstufe 40f geliefert. Diese "1" entspricht der "1" im Nenner im rechten Term der noch anzugebenden Gleichung (2). Ein Ausgangssignal von der Subtrahierstufe 40c wird der Teilerstufe 40f zugespeist, worauf eine Division zwischen den Ausgangssignalen von der Subtrahierstufe 40c und der Adressierstufe 40e stattfindet. Als Ergebnis wird von der Teilerstufe 40f ΔR = R&sub2;-R&sub1; zum ROM 42 ausgegeben.

Wie erwähnt, bestimmen sich die Signaldaten (dR/dt), die letztlich an der Klemme 32 der FM-Demodulatorvorrichtung 34 erhalten werden, nach folgender Gleichung:

R&sub2; - R&sub1; = tan-1x&sub2; - tan-1x&sub1; (1)

Zum Gewinnen von R&sub2;-R&sub1; (= ΔR) wird die rechte Seite von Gleichung (1) wie folgt umgeschrieben:

tan-1x&sub2; - tan-1x&sub1; = tan-1{(x&sub2; - x&sub1;)/(1 + x&sub1;x&sub2;)} (2)

Dabei stellen die Inhalte in den geschweiften Klammern ({}) von Gleichung (2) das Eingangssignal des ROMs 42, d. h. die Ausgangs- oder Ausgabedaten von der Operationsschaltung 40 dar. x&sub1; und x&sub2; bestimmen sich wie folgt:

x&sub1; = A&min; sin R&sub1;/A&min; cos R&sub1; (3)

x&sub2;= A sin R&sub2;/A cos R&sub2; (4)

Gemäß Fig. 3 werden daher die Gleichungen (3) und (4) in Gleichung (2) substituiert, so daß die nachstehende Gleichung erhalten wird:

tan-1{(x&sub2; - x&sub1;)/(1 + x&sub1;x&sub2;)} = tan-1{(cos R&sub1; sin R&sub2; - sin R&sub1;cos R&sub2;)/ (cos R&sub1; cos R&sub2; + sin R&sub1;sin R&sub2;)} (5)

In diesem Fall repräsentieren die Inhalte in den geschweiften Klammern von Gleichung (5) die Eingangsdaten des ROMs 42, d. h. die Ausgangsdaten von der Operationsschaltung 40.

Auf der Grundlage der vier Eingangssignale A sin R&sub2;, A cos R&sub2;, A&min; sin R&sub1; und A&min; cos R&sub1; berechnet die Operationsschaltung 40 die rechte Seite von Gleichung (5) mittels der betreffenden Rechenkomponenten gemäß Fig. 3. Als Ergebnis werden die Ausgangsdaten von der Operationsschaltung 40 zum ROM 42 geliefert, so daß dieser Daten liefert, aufgrund derer das Ergebnis der tan-1-Umwandlung zu der Größe (dR/dt) wird, die durch Differenzieren der Phasenkomponente R des Signals A sin R nach der Zeit t erhalten wird.

Unter Heranziehung der Ausgangsdaten von der Operationsschaltung 40 als Adreßdaten des die tan-1- Umwandlungstabelle speichernden ROMs 42 können die durch Differenzieren der Phasenkomponente des an der Klemme 16 eingespeisten Signals A sin R erhaltenen Signaldaten (dR/dt) an der Klemme 32 ausgegeben werden.

Fig. 4 veranschaulicht den Inhalt der im ROM 42 gespeicherten tan-1-Umwandlungstabelle in Entsprechung zu einer inversen Tangenskurve. In Fig. 4 sind auf der Ordinate der Adreßdaten an der Eingangsseite des ROMs 42 und auf der Abszisse die Adreßdaten an seiner Ausgangsseite aufgetragen. In der Praxis sind dabei numerische Größen abgespeichert.

Wenn bei der beschriebenen Ausführungsform z. B. eine Frequenzkomponente des an die Klemme 16 angelegten Signals A sin R weniger als 1/8 der Schaltfrequenz beträgt, liegen die letztlich vom ROM 42, d. h. an der Klemme 32, erhaltenen Signaldaten (dR/dt) in folgendem Bereich:

0 ≤ dR/dt < π/4

Aus diesem Grund braucht die im ROM 42 abzuspeichernde tan-1-Umwandlungstabelle nur dem Bereich von 0 bis π/4 der Phase R des Eingangssignals A sin R zu entsprechen. Die Kapazität des ROMs 42 kann demzufolge im Vergleich zu herkömmlichen ROMs wesentlich verkleinert sein. Daraus ergibt sich in wirtschaftlich vorteilhafter Weise eine entsprechende Kostensenkung für den ROM.

Um beispielsweise eine Ausgangsgenauigkeit von 10 Bits des ROMs 42 zu erzielen, braucht die Adresse (Eingangsseite) des ROMs 42 nur 11 Bits aufzuweisen. Demgemäß läßt sich die Kapazität des ROMs 42 berechnen zu

2¹¹ × 10 = 20 Kbit.

Dies bedeutet, daß die Kapazität des ROMs 42 auf etwa 1/1000 derjenigen herkömmlicher ROMs verringert sein kann.

Fig. 5 veranschaulicht eine Abwandlung (40&min;) der Operationsschaltung 40 gemäß Fig. 2. Dabei umfaßt die Schaltung 40&min; Multiplizierstufen 40g, 40h, 40i und 40j, Subtrahierstufen 40k und 40l sowie eine Teilerstufe 40m. Das vom Phasenschieberkreis 18 ausgegebene Signal A sin R&sub2; wird zu den Multiplizierstufen 40h und 40i übertragen. Das ebenfalls vom Phasenschieberkreis 18 ausgebene Signal A cos R&sub2; wird den Multiplizierstufen 40g und 40j eingespeist. Das durch das Register 38 verzögerte Signal A&min; sin R&sub1; wird den Multiplizierstufen 40g und 40h eingegeben. Das durch das Register 36 verzögerte Signal A&min; cos R&sub1; wird den Multiplizierstufen 40i und 40j eingespeist. Die von den Multiplizierstufen 40g und 40i erhaltenen Produkte werden der Subtrahierstufe 40k zugeführt, während die Produkte von den Multiplizierstufen 40h und 40j der Subtrahierstufe 40l eingespeist werden. Die durch die Subtrahierstufen 40k und 40l gebildeten Differenzen werden zur Teilerstufe 40m ausgegeben, welche die von der Subtrahierstufe 40k ausgegebene Differenz durch die von der Subtrahierstufe 40l gelieferte Differenz dividiert und damit ΔR (= R&sub2;-R&sub1;) liefert. Die so erhaltene Größe ΔR wird von der Teilerstufe 40m zum ROM 42 ausgegeben.

Im obigen Ausführungsbeispiel ist eine Obergrenze für die Frequenz eines Eingangssignals vorgesehen. Der Wert der Obergrenze wird durch das Verhältnis der Frequenz des Eingangssignals zur Abtastfrequenz bestimmt. Mit anderen Worten, die Abtastfrequenz wird auf ein Vielfaches der Frequenz des Einganssignals eingestellt. Obwohl im obigen Ausführungsbeispiel das Verhältnis auf weniger als 1/8 eingestellt ist, wird das Verhältnis tatsächlich nicht auf diesen Wert beschränkt. Je kleiner das Verhältnis ist, desto größer sind die zu erzielenden Vorteile.


Anspruch[de]
  1. Digitale FM-Demodulatorvorrichtung, umfassend:

    eine Einrichtung zum digitalen Abtasten eines FM- Signals mit einer vorbestimmten Abtastfrequenz,

    eine Recheneinrichtung (36, 38, 40, 42) zum Berechnen des Basisbandsignals aus der Phasendifferenz zweier aufeinanderfolgender abgetasteter Werte des FM-Signals, wobei bei der Berechnung eine tan-1-Transformation mittels eines Speichers (42) ausgeführt wird,

    dadurch gekennzeichnet, daß die Abtastfrequenz mindestens das Achtfache der höchsten Frequenz des FM-Signals beträgt.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com