PatentDe  


Dokumentenidentifikation DE4306322A1 09.09.1993
Titel Leiterschichtverbindungsstruktur einer Halbleitervorrichtung und Herstellungsverfahren dafür
Anmelder Mitsubishi Denki K.K., Tokio/Tokyo, JP
Erfinder Tada, Kenichi, Itami, Hyogo, JP
Vertreter Prüfer, L., Dipl.-Phys.; Materne, J., Dipl.-Phys. Dr.rer.nat.habil., Pat.-Anwälte, 81545 München
DE-Anmeldedatum 01.03.1993
DE-Aktenzeichen 4306322
Offenlegungstag 09.09.1993
Veröffentlichungstag im Patentblatt 09.09.1993
IPC-Hauptklasse H01L 21/90
IPC-Nebenklasse H01L 23/522   
IPC additional class // H01L 27/108  
Zusammenfassung Eine Höhendifferenz zwischen einem Wolframfilm 27a und einem Sperrmetallfilm 25a wird unvermeidbar durch die Bildung des Sperrmetallfilms 25a und des Wolframfilms 27a in einem durchgehenden Loch 23a erzeugt. Ein Wolframfilm 33a ist zum Ausgleichen dieser Höhendifferenz gebildet. Der Wolframfilm 33a wird in einem Öffnungsbereich eingebettet, der von der Seitenwand des durchgehenden Loches 23a, einer oberen Oberfläche 26 des Sperrmetallfilms 25a und einer oberen Oberfläche 28 des Wolframfilms 27a umgeben ist. Daher wird die Verbindung zwischen einem Aluminiumfilm 29a und dem Wolframfilm 27a nicht durch Expansion der Luft in dem Raumabschnitt unterbrochen, selbst nicht bei einem Behandlungsschritt mit Wärmebehandlung.

Beschreibung[de]

Die vorliegende Erfindung betrifft eine Leiterschichtverbindungsstruktur einer Halbleitervorrichtung sowie Herstellungsverfahren dafür. Insbesondere betrifft die Erfindung eine Leiterschichtverbindungsstruktur einer Halbleiterspeichervorrichtung, die elektrisch mit einer oberen Leiterschicht und einer unteren Leiterschicht verbunden ist, wobei die Leiterschichtverbindungsstruktur eine Sperrmetallschicht aufweist.

Die Fig. 10 ist ein Blockschaltbild einer herkömmlichen Halbleiterspeichervorrichtung. Ein Siliziumsubstrat 1 umfaßt einen Speicherzellenbereich und einen Bereich einer Peripherieschaltung.

Die Fig. 11 ist eine vergrößerte Draufsicht der in Fig. 10 gezeigten Halbleiterspeichervorrichtung. Diese Halbleiterspeichervorrichtung ist ein DRAM (dynamischer Speicher mit wahlfreiem Zugriff). Ein Feldoxidfilm 5 ist auf dem Siliziumsubstrat gebildet. Wortleitungen 9a, 9b, 9c, 9d, eine Gateelektrodenleitung 10 und Aluminiumfilme (Bitleitungen) 29a, 29b und 29c sind in Intervallen auf dem Siliziumsubstrat gebildet. 11 bezeichnet einen Speicherknoten. Eine Zellplatte ist nicht gezeigt.

Die Fig. 12 ist eine Schnittansicht mit einem Aufbau der Fig. 11 geschnitten in Pfeilrichtung. Fremdatombereiche 3a, 3b und 3c sind in Abständen auf einer Hauptoberfläche des Siliziumsubstrats 1 gebildet. 5 bezeichnet einen Feldoxidfilm. Wortleitungen 9a, 9b, 9c, 9d sowie die Gateelektrodenleitung 10 sind in Abständen auf dem Siliziumsubstrat 1 gebildet. Diese Verdrahtungsschichten sind mit einem Siliziumoxidfilm 17 bedeckt.

Der Speicherknoten 11 ist elektrisch mit dem Fremdatombereich 3a verbunden. Ein dielektrischer Film 13 ist auf der Oberfläche des Speicherknotens 11 gebildet. Eine Zellplatte 15 ist auf der Oberfläche des dielektrischen Films 13 gebildet. Ein Siliziumoxidfilm 19 ist auf dem Siliziumsubstrat 1 die Zellplatte 15 bedeckend gebildet.

Ein durchgehendes Loch 23a, das sich zum Fremdatombereich 3b erstreckt, ist auf dem Siliziumoxidfilm 19 gebildet. Ein Sperrmetallfilm 25a ist auf der Seitenwand des durchgehenden Loches 23a und auch auf dem Fremdatombereich 3b im durchgehenden Loch 23a gebildet. Ein Wolframstück (Wolframfilmstopfen) 27a ist auf dem Sperrmetallfilm 25a das durchgehende Loch 23a füllend gebildet. Ein Aluminiumfilm 29a ist mit dem Wolfram 27a verbunden. Eine Lücke (Hohlraum) 31 ist zwischen dem Sperrmetallfilm 25a und dem Aluminiumfilm 29a gebildet.

Ein ähnlicher Aufbau ist auch auf dem Fremdatombereich 3c gebildet. 23b bezeichnet ein durchgehendes Loch, 25b einen Sperrmetallfilm, 27b Wolfram, 29b einen Aluminiumfilm und 31 eine Lücke (Hohlraum). Ein Verfahren zum Verbinden des Aluminiumfilms 29a und des Fremdatombereichs 3b wird nachfolgend beschrieben.

Wie in Fig. 13 gezeigt, wird der Siliziumoxidfilm 19 selektiv entfernt, durch Ätzen unter Benutzung eines Resists 21 als Maske, zum Bilden der durchgehenden Löcher 23a und 23b auf den Fremdatombereichen 3b und 3c.

Wie in Fig. 14 gezeigt, wird ein Sperrmetallfilm 25 durch ein Sputterverfahren oder CVD gebildet. Ein Wolframfilm 27 wird auf dem Sperrmetallfilm 25 durch Benutzung der CVD-Methode gebildet. Da die Dicke des Sperrmetallfilms 25 gering ist, kann dieser durch das Sputterverfahren gebildet werden. Ein Grund für die Bildung des Sperrmetallfilms 25 liegt im folgenden: Wolfram tritt in den Fremdatombereich 3b durch gegenseitige Diffusion ein, wenn der Wolframfilm 27 und der Fremdatombereich 3b in direkter Verbindung stehen, was als Legierungs-Spitzenphänomen (Alloy Spike Phenomenon) bezeichnet wird. Wenn das Wolfram in den Fremdatombereich 3b durch das Legierungs-Spitzenphänomen eintritt, erstreckt es sich bis zum Siliziumsubstrat 1, und ein PN-Übergang zwischen dem Siliziumsubstrat 1 und dem Fremdatombereich 3b wird unterbrochen. Das Brechen (Zerstörung) des PN Übergangs führt zum Problem der Erzeugung eines Stromlecks oder dergleichen. Daher verhindert der Sperrmetallfilm 25, daß der Wolframfilm 27 in den Fremdatombereich 3b eindiffundiert.

Der andere Grund zum Bilden des Sperrmetallfilms 25 liegt darin, eine schlechte Haftung zwischen dem Siliziumodixfilm 19 und dem Wolframfilm 27 zu verbessern. Der Sperrmetallfilm 25 weist eine gute Haftung sowohl mit dem Siliziumfilm 19 als auch dem Wolfram 27 auf.

Die Beschreibung des Verfahrens fortgesetzt, wie in Fig. 15 gezeigt, wird unter Benutzung der Ätzmethode, bei welcher eine Ätzrate von Wolframfilm 27 größer als die des Sperrmetallfilms 25 ist (beispielsweise bei anisotropem Ätzen durch ein F-Gruppen-Gas) wird der Wolframfilm 27 ganz geätzt, wobei der Wolframfilm 27 in den durchgehenden Löchern 23a und 23b verbleibt. Das Wolfram in dem durchgehenden Loch 23a wird nachfolgend als 27a bezeichnet. Das Wolfram im durchgehenden Loch 23b wird nachfolgend als 27b bezeichnet.

27c bleibt zum Zeitpunkt des gesamten Ätzens des Wolframs ungeätzt. Wie in Fig. 14 gezeigt, sind im Wolframfilm 27 der durch A bezeichnete Bereich und der durch B bezeichnete Bereich von verschiedener Dicke. Das Ätzen des Wolframfilms 27 kann an den Anfängen der durchgehenden Löcher 23a und 23b, wie in Fig. 15 gezeigt, gestoppt werden, wobei der Wolframfilm 27 auf der Basis der durch A bezeichneten Dicke geätzt wird. Da allerdings der durch B bezeichnete Bereich (siehe Fig. 14) dicker als der durch A bezeichnete (siehe Fig. 14) ist, verbleibt ein Teil des Wolframfilms auf dem durch B bezeichneten Bereich.

Wie in Fig. 16 gezeigt, werden die Wolframfilme 27a, 27b und 27c geätzt, zum Entfernen des Wolframfilms 27c. Daher ist die obere Oberfläche des Wolframfilms 27a niedriger als der Anfang des durchgehenden Loches 23a, und auch der Wolframfilm 27b.

Wie in Fig. 17 gezeigt, durch Benutzen des Ätzverfahrens (zum Beispiel einem anisotropen Ätzen durch Gas einer Cl2-Gruppe), bei welcher die Ätzrate des Sperrmetallfilms 25 größer als die der Wolframfilme 27a und 27b ist, wird die gesamte Oberfläche des Sperrmetallfilms 25 geätzt, wobei ein Sperrmetallfilm 25 in den durchgehenden Löchern 23a und 23b verbleibt. Die Sperrmetallfilme in den durchgehenden Löchern 23a und 23b werden als 25a bzw. 25b bezeichnet. 25c bezeichnet den Sperrmetallfilm. Der Sperrmetallfilm 25c wird in derselben Weise erzeugt wie im Fall des oben beschriebenen Wolframfilms. Das bedeutet, wie in Fig. 16 gezeigt, daß im Sperrmetallfilm 25 der durch C bezeichnete Bereich und der durch D bezeichnete Bereich verschiedene Dicken aufweisen. Wenn daher der Sperrmetallfilm 25 auf der Basis des durch C bezeichneten Bereichs geätzt wird, wird der im durch D bezeichneten Bereich vorliegende Sperrmetallfilm 25 nicht vollständig weggeätzt, wodurch ein Teil des Sperrmetallfilms 25 verbleibt.

Der Sperrmetallfilm 25 wird weiter weggeätzt, um den Sperrmetallfilm 25c, wie in Fig. 18 gezeigt, zu entfernen. E bezeichnet einen Abstand zwischen dem Eingang des durchgehenden Loches 23a und der oberen Oberfläche des Wolframfilms 27a. F bezeichnet einen Abstand zwischen dem Eingang (Anfang) des durchgehenden Loches 23a und der oberen Oberfläche des Sperrmetallfilms 25a. Die Tatsache, daß die durch F bezeichnete Entfernung größer als die durch E bezeichnete ist, liegt in zwei Gründen, die im folgenden dargelegt werden. Einer wird durch den sogenannten Ladeeffekt wirkt ("Loadingeffect"). Der Ladeeffekt ist ein Phänomen, bei welchem die Ätzrate in dem Maße abnimmt, wie die zu ätzende Fläche größer wird. Die geätzten Flächen der Wolframfilme 27a und 27b sind viel größer als die der Sperrmetallfilme 25a und 25b. Daher ist der geätzte Betrag des Sperrmetallfilms 25a und 25b in einer vertikalen Richtung, bis der Sperrmetallfilm 25c weggeätzt ist, größer, als der geätzte Betrag der Wolframfilme 27a und 27b in einer vertikalen Richtung, bis der Wolframfilm 27c weggeätzt ist. Der andere Grund liegt darin, daß beim Ätzen des Sperrmetallfilms 25 eine Ätzmethode verwendet wird, bei der die Ätzrate des Sperrmetallfilm 25 größer als die der Wolframfilme 27a und 27b ist.

Wie in Fig. 19 gezeigt, wird ein Aluminiumfilm 29 auf dem Siliziumoxidfilm 19 durch das Sputterverfahren gebildet. Ein Öffnungsbereich, der von der oberen Oberfläche 28 des Wolframfilms 27a, der oberen Oberfläche 26 des Sperrmetallfilms 25a und der Seitenwand des durchgehenden Loches 23a umgeben wird, ist klein. Wenn daher das Sputterverfahren zum Bilden der Aluminiumschicht 29 eingesetzt wird, kann das Aluminium nicht in den Raum eintreten, mit dem Ergebnis, daß die Lücke (Hohlraum) 31 gebildet wird.

Wie in Fig. 12 gezeigt, wird eine vorbestimmte Bemusterung auf den Aluminiumfilm 29 ausgeübt. Das Verfahren zum elektrischen Verbinden des Aluminiumfilms und einer Fremdatomdiffusionsschicht durch Benutzen des Sperrmetallfilms und des Wolframfilms, der durch die CVD-Methode gebildet wurde, ist beispielsweise in "Magnetically-Enhanced Etching for Tungsten Contact Plug Fabrication", Mat. Res. Soc. Symp. Proc. VLSIV. 1990, Materials Research Society, beschrieben.

Der Grund, warum Wolfram 29a anstelle von Aluminium in dem durchgehenden Loch 23a gebildet wird, wird nachfolgend beschrieben. Aluminium wird bevorzugt im durchgehenden Loch gebildet, da der Widerstand von Aluminium kleiner als der von Wolfram ist. Durch die Miniaturisierung der Halbleiterspeichervorrichtung wird das Seitenverhältnis des durchgehenden Loches (Tiefe des durchgehenden Loches/Öffnungsabmessung des durchgehenden Loches) vergrößert. Bei der Bildung des leitenden Films durch die Sputtermethode entsteht eine Lücke im leitenden Film, wenn das Seitenverhältnis größer wird.

Fig. 20 ist ein Schaubild mit dem Zustand der Bildung einer oberen leitenden Schicht 41 durch Benutzung des Sputterns. 35 bezeichnet eine untere leitende Schicht, 37 eine Zwischenschichtisolationsschicht und 39 ein durchgehendes Loch.

Auf der Seitenwand des durchgehenden Loches 39, am Abschnitt (A), haftet gesputtertes leitendes Material leicht, während am Abschnitt (B) gesputtertes leitendes Material nur schwer anzubringen ist. Mit anderen Worten, die Bildungsrate der oberen leitenden Schicht am Abschnitt (A) ist größer als die am Abschnitt (B). Daher wird eine Lücke (43) wie in Fig. 21 gezeigt gebildet, nach dem Bildungsprozeß der oberen Leiterschicht unter dieser Bedingung. Die Lücke 43 erzeugt eine Vergrößerung des Widerstandswerts der oberen Verdrahtungsschicht 41 im durchgehenden Loch 39.

Aluminiumfilm kann nur durch das Sputtern gebildet werden. Wenn das Seitenverhältnis des durchgehenden Loches groß ist, wird die Lücke im Aluminium im durchgehenden Loch nach der Bildung des Aluminiums im durchgehenden Loch gebildet. Umgekehrt kann CVD die Erzeugung der Lücke trotz eines großen Seitenverhältnisses verhindern. Wolfram kann durch CVD aufgebracht werden. Wolfram verbleibt nur im durchgehenden Loch, anstelle auch als obere Verdrahtungsschicht benutzt zu werden, durch den hohen Widerstandswert von Wolfram.

Anschließend wird der Grund, warum der Wolframfilm 27c vollständig entfernt wird, beschrieben. Fig. 22 ist eine vergrößerte Draufsicht einer Halbleitervorrichtung mit einem übriggebliebenen Wolframfilm 27c. Ein Zustand vor der Bildung der Aluminiumfilme (Bitleitung) 29a, 29b und 29c ist gezeigt. Wenn der Wolframfilm 27c zurückbleibt, kann ein Kurzschluß der Aluminiumfilme 29a und 29c im Fall der Bildung der Aluminiumfilme 29a, 29b und 29c auftreten.

Die Luft in der Lücke 31 wird durch Wärme ausgedehnt, wenn ein Prozeß, der eine Wärmebehandlung einschließt, wie die Bildung eines Siliziumoxidfilms, bei der existierenden Lücke 31 durchgeführt wird, was zu einem Bruch zwischen den Wolframfilmen 27a und 27b sowie den Aluminiumfilmen 29a und 29b, wie in Fig. 23 gezeigt, führt.

Aufgabe der Erfindung ist es daher, die oben beschriebenen Probleme im Stand der Technik zu lösen. Aufgabe ist es insbesondere, ein Herstellungsverfahren für eine Leiterschichtverbindungsstruktur einer Halbleitervorrichtung zu schaffen, die für eine gute elektrische Verbindung zwischen einer oberen leitenden Schicht und einer im durchgehenden Loch gebildeten leitenden Schicht sorgt. Weiterhin ist es Aufgabe, eine leitende Verbindungsstruktur der Halbleitervorrichtung zu schaffen, die für eine gute elektrische Verbindung zwischen der oberen leitenden Schicht und der im durchgehenden Loch gebildeten leitenden Schicht sorgt.

Die Aufgabe wird durch das Verfahren nach dem Patentanspruch 1, 9 sowie die Leiterschichtverbindungsstruktur nach dem Patentanspruch 12 gelöst.

Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrieben.

Gemäß einem Herstellungsverfahren einer ersten Ausführungsform zum Bilden der Leiterschichtverbindungsstruktur der Halbleitervorrichtung sind die Schritte vorgesehen: Bilden einer Isolationsschicht auf einer unteren Leiterschicht mit einer oberen Hauptoberfläche, Bilden eines durchgehenden Loches in der Isolationsschicht, bis zur unteren Leiterschicht, Bilden einer Sperrmetallschicht auf einer Seitenwand des durchgehenden Loches, der unteren Leiterschicht im durchgehenden Loch und auf der Isolierschicht, Bilden einer ersten Leiterschicht auf der Sperrmetallschicht und Füllen des durchgehenden Loches mit der ersten Leiterschicht, Wegätzen der ersten Leiterschicht, so daß die erste Leiterschicht nur im durchgehenden Loch verbleibt, Wegätzen der Sperrmetallschicht, so daß die Sperrmetallschicht nur im durchgehenden Loch verbleibt, wobei eine obere Oberfläche der Sperrmetallschicht im durchgehenden Loch bezüglich einer oberen Hauptoberfläche der Isolationsschicht niedriger als eine obere Oberfläche der ersten Leiterschicht im durchgehenden Loch liegt, Bilden eines Stufenverminderungsmaterials zum Vermindern einer Höhendifferenz zwischen der Sperrmetallschicht und der ersten Leiterschicht auf der oberen Oberfläche der Sperrmetallschicht im durchgehenden Loch, und Bilden einer oberen Leiterschicht, die elektrisch mit der ersten Leiterschicht verbunden ist, auf der Isolationsschicht.

Gemäß dem Herstellungsverfahren einer weiteren Ausführungsform sind die folgenden Schritte umfaßt: Bilden einer Isolationsschicht auf einer unteren Leiterschicht, wobei die Isolationsschicht eine obere Hauptoberfläche aufweist, Bilden eines durchgehenden Loches in der Isolationsschicht zum Freilegen einer oberen Oberfläche der unteren Leiterschicht, Bilden einer Sperrmetallschicht auf der Isolationsschicht, einer Seitenwand des durchgehenden Loches und der freigelegten oberen Oberfläche der unteren Leiterschicht, wobei die Sperrmetallschicht eine obere Hauptoberfläche aufweist, Bilden einer ersten leitenden Schicht auf der Sperrmetallschicht und Füllen des durchgehenden Loches, Ätzen der ersten Leiterschicht von der oberen Hauptoberfläche der Sperrmetallschicht, wobei die erste Leiterschicht im durchgehenden Loch verbleibt, Ätzen der Sperrmetallschicht von der oberen Hauptoberfläche der Isolationsschicht, wobei die Sperrmetallschicht im durchgehenden Loch verbleibt, Bilden einer Schicht aus einem Material auf den oberen Hauptoberflächen der Sperrmetallschicht und der ersten Leiterschicht im durchgehenden Loch und Bilden einer oberen Leiterschicht auf der Isolationsschicht und im durchgehenden Loch.

Eine Leiterschichtverbindungsstruktur gemäß einer Ausführungsform umfaßt eine Isolationsschicht mit einer oberen Hauptoberfläche, die auf einer unteren leitenden Schicht gebildet ist und ein durchgehendes Loch aufweist, das sich von einer oberen Hauptoberfläche zur unteren leitenden Schicht erstreckt, eine erste leitende Schicht, die in das durchgehende Loch eingebettet ist und elektrisch die obere leitende Schicht und die untere leitende Schicht bedeckt, eine Sperrmetallschicht, die zwischen den Seitenwänden des durchgehenden Loches und der ersten Leiterschicht gebildet ist, und zwischen einer Hauptoberfläche der unteren leitenden Schicht und einer unteren Oberfläche der ersten leitenden Schicht, wobei eine untere Oberfläche der Sperrmetallschicht im durchgehenden Loch niedriger bezogen auf eine obere Hauptoberfläche der Isolierschicht liegt als eine obere Oberfläche der ersten Leiterschicht, sowie ein Stufenverminderungsmaterial, das auf der oberen Oberfläche der Sperrmetallschicht im durchgehenden Loch gebildet ist, zum Vermindern einer Höhendifferenz von der oberen Hauptoberfläche der Isolationsschicht zwischen einer oberen Oberfläche der Sperrmetallschicht und der unteren Oberfläche der ersten Leiterschicht.

Bei den obigen Ausführungsformen vermindert das Stufenverhinderungsmaterial eine Höhendifferenz zwischen der Sperrmetallschicht und der ersten Leiterschicht und ist auf der oberen Oberfläche der Sperrmetallschicht im durchgehenden Loch gebildet. Daher ist die Tiefe eines Öffnungsbereichs, der von der oberen Oberfläche der Sperrmetallschicht, der oberen Oberfläche der ersten Leiterschicht und der Seitenwand des durchgehenden Loches umgeben ist, fast null oder reduziert. Das heißt, selbst wenn die obere Leiterschicht durch Sputtern gebildet ist, wird der Rauminhalt der Lücke (31 in Fig. 12) unter der oberen Leiterschicht null oder zumindest verkleinert. In dem Fall, daß keine Lücke besteht, wird die Verbindung zwischen der oberen Leiterschicht und der ersten Leiterschicht nicht zerbrochen, selbst wenn ein Prozeß, der eine Wärmebehandlung einschließt, nach der Bildung der oberen Leiterschicht durchgeführt wird. Selbst mit der existierenden Lücke ist aber, da das Volumen der Lücke kleiner als im herkömmlichen Fall ist, die Möglichkeit des Unterbrechens der Verbindung zwischen der oberen Leiterschicht und der ersten Leiterschicht durch Expansion von Luft in der Lücke vermindert, die durch die Wärmebehandlung nach der Bildung der oberen Leiterschicht auftritt.

Gemäß einer Ausführungsform ist eine Materialschicht auf der oberen Hauptoberfläche der ersten Leiterschicht und der oberen Hauptoberfläche der Sperrmetallschicht im durchgehenden Loch gebildet. Daher kann eine Höhendifferenz zwischen der Sperrmetallschicht und der ersten Leiterschicht vermindert werden.

Die Vorrichtung erlaubt das Durchführen des ersten Verfahrens, da das Schrittverminderungsmaterial, das die Höhendifferenz zwischen der Sperrmetallschicht und der ersten Leiterschicht vermindert, auf der oberen Oberfläche der Sperrmetallschicht im durchgehenden Loch gebildet ist.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen

Fig. 1 eine Schnittansicht einer ersten Ausführungsform;

Fig. 2-6 Schnittansichten eines Siliziumsubstrats mit ersten bis fünften Schritten eines Herstellungsprozesses der ersten Ausführungsform;

Fig. 7-9 Schnittansichten des Siliziumsubstrats mit ersten bis dritten Schritten des Herstellungsprozesses der zweiten Ausführungsform;

Fig. 10 ein Blockdiagramm mit einer herkömmlichen Halbleiterspeichervorrichtung;

Fig. 11 eine vergrößerte Draufsicht auf die in Fig. 10 gezeigte Halbleiterspeichervorrichtung;

Fig. 12 eine Schnittansicht entlang der durch einen Pfeil in Fig. 11 gezeigten Linie;

Fig. 13-19 Schnittansichten eines Halbleitersubstrats mit einem ersten bis einem siebten Schritt eines Herstellungsverfahrens eines herkömmlichen DRAM;

Fig. 20 ein Diagramm mit einem ersten Zustand der Bildung einer oberen Leiterschicht durch Benutzen eines Sputterverfahrens;

Fig. 21 mit einem Diagramm mit einem zweiten Zustand der Bildung der oberen leitenden Schicht durch Benutzung des Sputterverfahrens;

Fig. 22 eine vergrößerte Draufsicht auf die Halbleiterspeichervorrichtung mit einem nachgebliebenen Wolframfilm 27c; und

Fig. 23 eine Schnittansicht des Halbleitersubstrats mit der unterbrochenen Verbindung zwischen einem Aluminiumfilm 29a und einem Wolframfilm 27a.

(Erste Ausführung)

Fig. 1 ist eine diagrammartige Schnittansicht einer ersten Ausführungsform. Sie zeigt einen DRAM. Fremdatombereiche 3a, 3b und 3c sind in Abständen auf einem Siliziumsubstrat 1 gebildet. Ein Siliziumoxidfilm 19 mit durchgehenden Löchern 23a und 23b ist auf dem Siliziumsubstrat 1 gebildet. Ein Sperrmetallfilm 25a ist auf der Seite und der Bodenoberfläche des durchgehenden Loches 23a gebildet, und das durchgehende Loch 23b ist entsprechend mit einem Sperrmetallfilm 25b versehen. Beispielsweise können TiN, TiW, NiCr, Ni, Cr, TiON, TiNW, Ta, MoSi, WSi oder TiSi als Sperrmetallfilme 25a und 25b bei der beschriebenen Ausführungsform benutzt werden. Die Dicke der Sperrmetallfilme 25a und 25b liegt in der Größenordnung von 1000 Å.

In die durchgehenden Löcher 23a und 23b sind die Wolframfilme 27a und 27b eingebettet. Ein leitendes Material außer Wolfram kann auch benutzt werden, wenn die Bildung durch das CVD-Verfahren möglich ist. Ein Öffnungsbereich, der durch eine obere Oberfläche 28 des Wolframfilms 27a, eine obere Oberfläche 26 des Sperrmetallfilms 25a und die Seitenwand des durchgehenden Loches 23a gebildet ist, wird mit einem Wolframfilm 33a gefüllt. Andere leitende Materialien, die durch die CVD-Methode gebildet werden können, beispielsweise hochwärmebeständige Metalle wie Ti, Cr, Mo oder TiN können ebenfalls anstelle des Wolframfilms 33a benutzt werden. 33b ist ein Wolframfilm. Aluminiumfilme 29a und 29b sind auf 33a bzw. 33b gebildet.

Ein Speicherknoten 11 befindet sich in elektrischer Verbindung mit dem Fremdatombereich 3a. Ein dielektrischer Film 13 ist auf dem Speicherknoten 11 gebildet. Ein Zellplatte 15 ist auf dem dielektrischen Film 13 gebildet. Wortleitungen 9a, 9b, 9c, 9d sowie eine Gateelektrodenleitung 10 sind in Abständen auf dem Siliziumsubstrat 1 gebildet. 5 bezeichnet einen Feldoxidfilm. 17 bezeichnet einen Siliziumoxidfilm. Eine Wortleitung 9 ist auf einem Feldoxidfilm 5 gebildet und mit einem Siliziumoxidfilm 17 bedeckt. Ein Herstellungsverfahren der ersten Ausführungsformen wird nachfolgend beschrieben.

Die zur in Fig. 2 gezeigten Struktur führenden Schritte, das heißt die Fig. 13 - 18, entsprechen denen im herkömmlichen Fall. Die Fig. 2 entspricht Fig. 18. Ein Wolframfilm 33 wurde durch die CVD-Methode, wie in Fig. 3 gezeigt, gebildet, zum Füllen des Öffnungsbereichs, der durch die obere Oberfläche 28 des Wolframfilms 27a, die obere Oberfläche 26 des Sperrmetallfilms 25a und die Seitenwand des durchgehenden Lochs 23a gebildet wird. Die gesamte Oberfläche des Wolframfilms 33 wird zum Freilegen der Oberfläche des Siliziumoxidfilms 19 geätzt, wie in Fig. 4 gezeigt. Die Wolframfilme 33 in den durchgehenden Löchern 23a und 23b werden nachfolgend als Wolframfilme 33a bzw. 33b bezeichnet. 33c ist ebenfalls ein Wolframfilm. Der Wolframfilm 33c wird auf dieselbe Weise wie der Wolframfilm 27c (siehe Fig. 15) und der Sperrmetallfilm 25c (siehe Fig. 17) gebildet, wie bei den herkömmlichen Beispielen beschrieben.

Die Wolframfilme 33a, 33b und 33c wurden weiter geätzt, zum Entfernen des Wolframfilms 33c, wie in Fig. 5 gezeigt. Durch eine leitende Wirkung des Wolframfilms 33a kann er geätzt werden, bis die obere Oberfläche des Wolframfilms 27a freigelegt ist. Dann wird, wie in Fig. 6 gezeigt, der Aluminiumfilm 29 auf dem Siliziumoxidfilm 19 durch das Sputterverfahren gebildet. Figur zeigt einen Zustand zum Bilden der Aluminiumfilme 29a und 29b durch Durchführen einer vorbestimmten Bemusterung des Aluminiumfilms 29.

(Zweite Ausführungsform)

Dieselben Schritte wie in den Fig. 13-18 gezeigt, werden bei dieser Ausführungsform durchgeführt.

Bei der zweiten Ausführungsform wird ein Öffnungsbereich, der durch die obere Oberfläche 28 des Wolframfilms 27a, die obere Oberfläche 26 des Sperrmetallfilms 25a und die Seitenwand des durchgehenden Loches 23a gebildet ist, mit einem Siliziumoxidfilm 47 gefüllt, der durch die CVD-Methode gebildet wird, wie in Fig. 7 gezeigt. Der Siliziumoxidfilm 47 wird überall geätzt, zum Entfernen des Siliziumoxidfilms 47 auf dem Siliziumoxidfilm 19, wie in Fig. 8 gezeigt. Der Siliziumoxidfilm 47 in den durchgehenden Löchern 23a und 23b wird als Siliziumoxidfilm 47a bzw. 47b bezeichnet. Da die Siliziumoxidfilme 47a und 47b Isolationsfilme sind, werden die Siliziumoxidfilme 47 geätzt, zum Freilegen der oberen Oberflächen der Wolframfilme 27a und 27b.

Der Aluminiumfilm wird auf dem Siliziumoxidfilm 19 durch das Sputterverfahren gebildet, und das vorbestimmte Bemustern wird darauf durchgeführt, wie in Fig. 19 gezeigt. Dieselben Bezugszeichen wie in Fig. 1 bezeichnen entsprechende Teile.

Obwohl die erste und zweite Ausführungsform die Fälle zeigen, bei denen die vorliegende Erfindung auf einen DRAM angewendet wird, ist die vorliegende Erfindung auch auf einen Mikrocomputer, einen EPROM (löschbaren, programmierbaren ROM) oder dergleichen anwendbar.

Bei der ersten Ausführungsform wird das stufenvermindernde Material, das einen Höhenabstand zwischen der Sperrmetallschicht und der ersten Leiterschicht verringert, auf der oberen Oberfläche der Sperrmetallschicht im durchgehenden Loch gebildet, vor der Bildung der oberen Leiterschicht, die in elektrischer Verbindung mit der ersten Leiterschicht steht. Daher kann die Tiefe des Öffnungsbereichs, der von der oberen Oberfläche der Sperrmetallschicht, der oberen Oberfläche der ersten Leiterschicht und der Seitenwand des durchgehenden Lochs gebildet wird, auf null verringert oder kleiner gemacht werden. Damit wird die Verbindung zwischen der ersten Leiterschicht und der oberen Leiterschicht nicht zerbrechen, selbst nicht bei einem Verarbeitungsschritt mit Wärmebehandlung nach der Bildung der oberen Leiterschicht. Da das stufenverringernde Material auf der oberen Oberfläche der Sperrmetallschicht im durchgehenden Loch gebildet ist, zum Vermindern eines Höhenabstands zwischen der Sperrmetallschicht und der ersten Leiterschicht, wird die Verbindung zwischen der oberen Leiterschicht und der ersten Leiterschicht nicht unterbrochen, selbst nicht bei einem Wärmebehandlungsschritt nach der Bildung der oberen Leiterschicht.


Anspruch[de]
  1. 1. Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur einer Halbleitervorrichtung, die elektrisch eine obere Leiterschicht (29a) und eine untere Leiterschicht (3b) verbindet, mit den Schritten,

    Bilden einer Isolierschicht (19) auf der unteren Leiterschicht (3b) mit einer oberen Hauptoberfläche,

    Bilden eines durchgehenden Loches (23a) in der Isolierschicht (19), das sich bis zur unteren Leiterschicht (3b) erstreckt, Bilden einer Sperrmetallschicht (25a) auf einer Seitenwand des durchgehenden Loches (23a), der unteren Leiterschicht (3b) im durchgehenden Loch (23a) und der Isolationsschicht (19),

    Bilden einer ersten Leiterschicht (27a) auf der Sperrmetallschicht (25a) und Füllen des durchgehenden Loches (23a) mit der ersten Leiterschicht (27a),

    Wegätzen der ersten Leiterschicht (27a), so daß die erste Leiterschicht (27a) nur im durchgehenden Loch (23a) verbleibt,

    Wegätzen der Sperrmetallschicht (25a), so daß die Sperrmetallschicht (25a) nur im durchgehenden Loch (23a) verbleibt,

    wobei eine obere Oberfläche (26) der Sperrmetallschicht (25a) im durchgehenden Loch (23a) bezüglich der oberen Hauptoberfläche der Isolationsschicht (19) niedriger positioniert ist als eine obere Oberfläche (28) der ersten Leiterschicht (27a) im durchgehenden Loch (23a),

    Bilden eines Stufenverminderungsmaterials (33a) zum Vermindern einer Höhendifferenz zwischen der Sperrmetallschicht (25a) und der ersten Leiterschicht (27a) auf der oberen Oberfläche (26) der Sperrmetallschicht (25a) im durchgehenden Loch (23a), und

    Bilden der oberen Leiterschicht (29a), die mit der ersten Leiterschicht (27a) elektrisch verbunden ist, auf der Isolationsschicht (19).
  2. 2. Verfahren zum Herstellen der Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt zum Bilden des Stufenverminderungsmaterials die Schritte umfaßt:

    Bilden des Schrittverminderungsmaterials (33a) auf der Isolierschicht (19) mit der oberen Oberfläche (26) der Sperrmetallschicht (25a) im durchgehenden Loch (23a) und

    Wegätzen des Stufenverminderungsmaterials (33a), wobei das Stufenverminderungsmaterial (33a) im durchgehenden Loch (23a) verbleibt.
  3. 3. Verfahren zum Herstellen der Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß

    das Stufenverminderungsmaterial (33a) elektrisch leitend ist und der Schritt zum Bilden des Stufenverminderungsmaterials (33a) das Bilden des Stufenverminderungsmaterials (33a) auf der Isolationsschicht (19) einschließlich der oberen Oberfläche (26) der Sperrmetallschicht (25a) im durchgehenden Loch (23a) umfaßt, und das Wegätzen des Stufenverminderungsmaterials (33a) umfaßt, zum Belassen des Stufenverminderungsmaterials (33a) im durchgehenden Loch (23a),

    Beschichten der oberen Oberfläche (26) der Sperrmetallschicht (25a) und der oberen Oberfläche (28) der ersten Leiterschicht (27a).
  4. 4. Verfahren zum Herstellen der Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Schritt zum Bilden des Stufenverminderungsmaterials (33a) das Wegätzen des Stufenverminderungsmaterials (33a) zum Freilegen der oberen Oberfläche (28) der ersten Leiterschicht (27a) umfaßt.
  5. 5. Verfahren zum Herstellen der Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Schritt zum Bilden des Stufenverminderungsmaterials das Bilden des Stufenverminderungsmaterials (47a) aus einem elektrischen Isolator umfaßt.
  6. 6. Verfahren zum Herstellen der Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß der Schritt des Bildens des Stufenverminderungsmaterials (33a) das Bilden des Stufenverminderungsmaterials (33a) durch eine CVD-Methode umfaßt.
  7. 7. Verfahren zum Herstellen der Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß der Schritt zum Bilden des Stufenverminderungsmaterials (33a) das Bilden des Stufenverminderungsmaterials (33a) aus einem hochwärmebeständigen Metallfilm umfaßt.
  8. 8. Verfahren zum Herstellen der Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach einem der Ansprüche 1-7, dadurch gekennzeichnet, daß

    ein Schritt zum Wegätzen der ersten Leiterschicht (27a) die Benutzung einer Ätzmethode umfaßt, bei welcher die Ätzrate der ersten Leiterschicht (27a) größer als die der Sperrmetallschicht (25a) ist, und

    ein Schritt zum Wegätzen der Sperrmetallschicht (25a) die Benutzung einer Ätzmethode umfaßt, bei welche die Ätzrate der Sperrmetallschicht (25a) größer als die der ersten Leiterschicht (27a) ist.
  9. 9. Verfahren zum Herstellen einer Leiterschicht, die elektrisch eine obere Leiterschicht (29a) und eine untere Leiterschicht (3b) einer Halbleitervorrichtung verbindet, mit den Schritten

    Bilden einer Isolationsschicht (19) auf der unteren Leiterschicht (3b), wobei die Isolationsschicht (19) eine obere Hauptoberfläche aufweist,

    Bilden eines durchgehenden Loches (23a) in der Isolationsschicht (19) zum Freilegen einer oberen Oberfläche der unteren Leiterschicht (3b),

    Bilden einer Sperrmetallschicht (25a) auf der Isolationsschicht (19) einer Seitenwand des durchgehenden Loches (23a) und der freigelegten oberen Oberfläche der unteren Leiterschicht (3b), wobei die Sperrmetallschicht (25a) eine obere Hauptoberfläche aufweist,

    Bilden einer ersten Leiterschicht (27a) auf der Sperrmetallschicht (25a) und Füllen des durchgehenden Loches (23a),

    Ätzen der ersten Leiterschicht (27a) von der Hauptoberfläche der Sperrmetallschicht (25a), wobei die erste Leiterschicht (27a) im durchgehenden Loch (23a) zurückbleibt,

    Ätzen der Sperrmetallschicht (25a) von der oberen Hauptoberfläche der Isolationsschicht (19), wobei die Sperrmetallschicht (25a) im durchgehenden Loch (23a) zurückbleibt,

    Bilden einer Schicht eines Materials (33a) auf den oberen Hauptoberflächen der Sperrmetallschicht (25a) und der ersten Leiterschicht (27a) im durchgehenden Loch (23a) und

    Bilden der oberen Leiterschicht (29a) auf der Isolationsschicht (19) und im durchgehenden Loch (23a).
  10. 10. Verfahren zum Herstellen der Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Materialschicht (33a) leitendes Material aufweist.
  11. 11. Verfahren zum Herstellen der Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die Materialschicht (33a) aus isolierendem Material besteht und ein Schritt zum Bilden der Materialschicht (47a) den Schritt zum Freilegen der oberen Hauptoberfläche der ersten Leiterschicht (27a) umfaßt.
  12. 12. Leiterschichtverbindungsstruktur einer Halbleitervorrichtung, die elektrisch eine obere Leiterschicht (29a) und eine untere Leiterschicht (3b) verbindet, mit

    einer Isolationsschicht (19) mit einer oberen Hauptoberfläche, wobei die Isolationsschicht (19) auf der unteren Leiterschicht (3a) gebildet ist und ein durchgehendes Loch (23a) aufweist, das sich von der oberen Hauptoberfläche zur unteren Leiterschicht (3b) erstreckt,

    einer ersten Leiterschicht (27a), die in das durchgehende Loch (23a) eingebettet ist und elektrisch die obere Leiterschicht (29a) und die untere Leiterschicht (3b) verbindet,

    einer Sperrmetallschicht (25a), die zwischen der Seitenwand des durchgehenden Loches (23a) und der ersten Leiterschicht (27a) gebildet ist, und zwischen einer Hauptoberfläche der unteren Leiterschicht (3b) und einer unteren Oberfläche der ersten Leiterschicht (27a), wobei eine obere Oberfläche der Sperrmetallschicht (25a) im durchgehenden Loch (23a) niedriger von der oberen Hauptoberfläche der Isolationsschicht (19) positioniert ist als eine obere Oberfläche der ersten Leiterschicht (27a), und

    einem Stufenverringerungsmaterial (33a), das auf der oberen Oberfläche (26) der Sperrmetallschicht (25a) im durchgehenden Loch (23a) gebildet ist, zum Vermindern einer Höhendifferenz von der oberen Hauptoberfläche der Isolationsschicht (19) zwischen der oberen Oberfläche (26) der Sperrmetallschicht (25a) und der oberen Oberfläche (28) der ersten Leiterschicht (27a).
  13. 13. Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß das Stufenverringerungsmaterial (33a) elektrisch leitend ist und die erste Leiterschicht (27a) beschichtet.
  14. 14. Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß das Stufenverringerungsmaterial (33a) auf der freigelegten oberen Oberfläche (28) der ersten Leiterschicht (27a) gebildet ist.
  15. 15. Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß das Stufenverringerungsmaterial (33a) ein hochwärmebeständiger Metallfilm ist.
  16. 16. Leiterschichtverbindungsstruktur einer Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß das Stufenverringerungsmaterial (33a, 47a) entweder ein hochwärmebeständiger Metallfilm oder Isolationsfilm ist.
  17. 17. Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, daß die erste Leiterschicht (27a), die Sperrmetallschicht (25a) und das Stufenverringerungsmaterial (33a) jeweils verschiedene Materialien sind.
  18. 18. Leiterschichtverbindungsstruktur der Halbleitervorrichtung nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, daß die erste Leiterschicht (27a) einen Teil einer Bitleitung des DRAM bildet.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com