PatentDe  


Dokumentenidentifikation DE4311509A1 18.11.1993
Titel Verfahren zum Herstellen eines Halbleiterbauelements
Anmelder Goldstar Electron Co., Ltd., Cheongju, KR
Erfinder Jun, Young Kwon, Seoul/Soul, KR;
Lee, Chang Jae, Seoul/Soul, KR
Vertreter ter Meer, N., Dipl.-Chem. Dr.rer.nat.; Müller, F., Dipl.-Ing., 81679 München; Steinmeister, H., Dipl.-Ing.; Wiebusch, M., 33617 Bielefeld; Urner, P., Dipl.-Phys. Ing.(grad.); Merkle, G., Dipl.-Ing. (FH), Pat.-Anwälte, 81679 München
DE-Anmeldedatum 07.04.1993
DE-Aktenzeichen 4311509
Offenlegungstag 18.11.1993
Veröffentlichungstag im Patentblatt 18.11.1993
IPC-Hauptklasse H01L 21/90
IPC-Nebenklasse H01L 23/522   
Zusammenfassung Ein Verfahren zum Herstellen eines Halbleiterbauelements weist folgende Schritte auf:
(a) Ausbilden eines ersten Isolators (52) auf einem Halbleitersubstrat (51);
(b) Ausbilden eines ersten Leiters (53) über dem ersten Isolator, und Mustern des ersten Leiters, um mehrere erste Leitungen (53a) auszubilden;
(c) Ausbilden eines zweiten Isolators (54) über der gesamten freiliegenden Fläche und Entfernen desjenigen Abschnitts des zweiten Isolators, der über der Oberfläche einer ausgewählten ersten Leitung liegt, um ein Kontaktloch (55) zu bilden;
(d) Ausbilden eines zweiten Leiters (56) mit hohem Schmelzpunkt über der gesamten freiliegenden Fläche, und Mustern des zweiten Leiters, um eine Verbindungsleitung (56a) über dem Kontaktloch herzustellen;
(e) Ausbilden eines dritten Isolators (57) und eines vierten Isolators (58) mit glättender Oberfläche in der genannten Reihenfolge;
(f) gleichförmiges Rückätzen des dritten und des vierten Isolators, bis die Oberfläche der Verbindungsleitung freiliegt; und
(g) Ausbilden eines dritten Leiters auf der gesamten freiliegenden Fläche, und Mustern des dritten Leiters, um eine zweite Leitung (59) zu erzeugen, die über die Verbindungsleitung mit der ausgewählten ersten Leitung zu verbinden ist.
Mit diesem Verfahren kann der Herstellprozeß zum Erzeugen zuverlässiger Verbindungen zwischen Leitungen vereinfacht werden.

Beschreibung[de]

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements, spezieller ein Verfahren, das dazu in der Lage ist, wirkungsvoll Verbindungen zwischen Leitungen erstellen zu können.

Fig. 5 ist ein Querschnitt, der die Struktur eines herkömmlichen Halbleiterbauelements zeigt.

Gemäß Fig. 5 wird ein erster Isolator 2 auf der gesamten Oberfläche eines einkristallinen Substrats 1 durch ein CVD- Verfahren abgeschieden, um die Bauelementbereiche elektrisch gegenüber Leitungen zu isolieren, und dann wird ein Leiter wie Aluminium über dem ersten Isolator 2 ausgebildet. Herkömmlicherweise werden mehrere (nicht dargestellte) Bauelementbereiche in der Oberfläche des einkristallinen Siliziumsubstrats ausgebildet.

Mehrere erste Leitungen 3 werden durch Musterbildung des Leiters durch einen Photolithographieprozeß und durch einen Ätzprozeß über dem ersten Isolator 2 ausgebildet. Anschließend wird über der gesamten freigelegten Oberfläche mit den ersten Leitungen 3 und dem ersten Isolator 2 ein zweiter Isolator 4 zum gegenseitigen Isolieren von Leitungen unter Verwendung des CVD-Verfahrens ausgebildet. Danach wird der zweite Isolator 4 einem Photolithographieprozessor und einem Prozeß mit anisotropem Trockenätzen unterzogen, wodurch im zweiten Isolator 4 ein Kontaktloch 5 gebildet wird. D.h., daß ein Abschnitt des zweiten Isolators 4, der über der Oberfläche einer ausgewählten ersten Leitung 3 angeordnet ist, entfernt wird. Anschließend wird ein Leiter, wie Aluminium durch ein Sputter-Abscheideverfahren über den Oberflächen der durch das Kontaktloch freigelegten ersten Leitung 3 und des zweiten Isolators 4 ausgebildet. Der Leiter wird durch einen Photolithographieprozeß und einen Prozeß mit anisotropem Trockenätzen gemustert, um eine zweite Leitung 6 auszubilden, die mit der ausgewählten ersten Leitung 3 durch das Kontaktloch 5 zu verbinden ist.

Fig. 6 zeigt das Layout für das Halbleiterbauteil gemäß Fig. 5.

Jedoch weist das Halbleiterbauteil mit der oben angegebenen herkömmlichen Struktur die folgenden Probleme auf.

Zunächst ist aufgrund der Ausbildung des Kontaktlochs 5 die Stufenüberdeckung der unter Verwendung des Sputter-Abscheideverfahrens hergestellten zweiten Leitung 6 in einem Bereich K1 schlecht. Wenn eine Versorgungsspannung an das Halbleiterbauelement gelegt wird, ist, da die Dicke der zweiten Leitung im Bereich K1 dünner ist als im restlichen Bereich dieser zweiten Leitung 6, die Stromdichte im Bereich K1 höher als im Rest der zweiten Leitung 6.

Daher besteht der Nachteil, daß die zweite Leitung 6 unterbrochen werden kann, was dazu führt, daß sich die Zuverlässigkeit des Halbleiterbauelements verschlechtert.

Zweitens sollte der Einfassungsbereich K2 so ausgebildet sein, daß er die erste Leitung 3 sicher mit der zweiten Leitung 6 verbindet. Demgemäß wird der Raum zwischen den zweiten Drähten 6 zu klein.

Um die obigen Schwierigkeiten zu überwinden, wurde ein anderes Verfahren zum Herstellen eines Halbleiterbauelements vorgeschlagen. Dieses Verfahren wird nachfolgend im einzelnen unter Bezugnahme auf die Fig. 7a bis 7f beschrieben.

Wie in Fig. 7a dargestellt, wird zunächst ein einkristallines Siliziumsubstrat 31 bereitgestellt und dann wird ein erster Isolator 32 zum elektrischen Isolieren der Bauelementbereiche gegenüber Leitungen auf dem einkristallinen Siliziumsubstrat 31 durch ein CVD-Verfahren hergestellt. Auf der gesamten Oberfläche des ersten Isolators 32 werden eine erste Leitung 33 und eine zweite Leitung 34 in dieser Reihenfolge durch ein Sputter-Abscheideverfahren hergestellt. Danach werden der erste Leiter 33 und der zweite Leiter 34 durch einen Photolithographieprozeß und ein Verfahren mit anisotropem Trockenätzen, wie durch reaktives Ionenätzen (RIE) gemustert, um mehrere gleichförmig beabstandete Muster 35 auszubilden. Jedes Muster 35 besteht aus einer Komponente 33a des ersten Leiters und einer Komponente 34a des zweiten Leiters.

Danach wird ein Photoresist 36 auf ein ausgewähltes Muster 35 beschichtet, wie in Fig. 7c dargestellt, und dann werden die Komponenten 34a des zweiten Leiters für nichtausgewählte Muster 35 alle durch ein RIE-Verfahren entfernt, wie in Fig. 7d dargestellt. Danach wird der Photoresist 36 entfernt.

Hierbei dient die Komponente 34a des zweiten Leiters eines ausgewähltes Musters 35 als Verbindungsleitung, während die Komponenten 33a des ersten Leiters aller Muster 35 als erste Leitungen dienen. Wie in Fig. 7e dargestellt, wird ein zweiter Isolator 37 durch ein Vorspannungs-Sputter-Abscheideverfahren unter Verwendung eines Quarztargets in Argonumgebung von der Oberfläche des ersten Isolators 32 bis zur Oberfläche der Komponente 34a des zweiten Leiters des ausgewählten Musters 35 ausgebildet, um die Leitungen voneinander zu isolieren. Da gleichzeitig Sputtern durch Argongas erfolgt, wird ein dünnes Oxid auf der Oberfläche der Verbindungsleitung (der Komponente 34a des zweiten Leiters des ausgewählten Musters 35) erzeugt. Die Oberfläche der Verbindungsleitung wird durch das Sputtern mit Argongas teilweise entfernt. Infolgedessen weist die Verbindungsleitung an den beiden Rändern der Fläche jeweils eine geneigte Ebene auf.

Wie in Fig. 7f dargestellt, wird das auf der Oberfläche der Verbindungsleitung gebildete Oxid entfernt, und dann wird ein dritter Leiter (z. B. Aluminium) auf der gesamten Oberfläche des zweiten Isolators 37 und der Verbindungsleitung erzeugt.

Durch Ausführen eines Photolithographieprozesses und eines Prozesses mit anisotropem Ätzen wird der dritte Leiter so gemustert, daß eine zweite Leitung 38 gebildet wird, die über die oben genannte Verbindungsleitung (die Komponente 34a des zweiten Leiters des ausgewählten Musters 35) mit einer ausgewählten ersten Leitung (der Komponente 33a des ersten Leiters des ausgewählten Musters 35) zu verbinden ist.

Fig. 8 ist perspektivische Ansicht, die ein Halbleiterbauelement gemäß Fig. 7d zeigt.

Jedoch weist der oben genannte herkömmliche Stand der Technik die folgenden Schwierigkeiten auf. Zunächst sollte, wie dies in Fig. 7b dargestellt ist, der erste Leiter 33 mit einem Ätzgas wie F oder SF geätzt werden, und der zweite Leiter 34 sollte mit einem Atzgas wie Cl2 geätzt werden.

Anders gesagt besteht, da sich das Material des ersten Leiters 33 von dem des zweiten Leiters 34 unterscheidet, der Nachteil, daß das Ätzgas abhängig von der Art des zu ätzenden Materials verändert werden sollte. Ferner wird die Form der ersten Leitungen unregelmäßig ausgebildet, wenn die Wechselzeit für die Ätzgase nicht genau eingehalten wird. Um die Komponente 33a des ersten Leiters des ausgewählten Musters 5 zu erhalten, wie in Fig. 8 dargestellt, die eine perspektivische Ansicht zu Fig. 7d ist, sollte der erste Leiter 33 dem Prozeß mit anisotropem Trockenätzen doppelt unterzogen werden, was dazu führt, daß die Oberfläche der Komponente 33a des ersten Leiters beschädigt wird. Ferner können Beschädigungen des zweiten Leiters 34 während des Trockenätzprozesses verbleiben, da auch der zweite Leiter dem anisotropem Ätzprozeß doppelt unterworfen werden sollte, um die Komponente 34a des zweiten Leiters der Muster 35 zu erhalten, was bewirkt, daß sich die Zuverlässigkeit des hergestellten Halbleiterbauelements verschlechtert.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleiterbauelements anzugeben, das dazu in der Lage ist, den gesamten Herstellprozeß zu vereinfachen und eine zuverlässige Verbindungen zwischen Leitungen zu erzielen.

Das erfindungsgemäße Verfahren ist durch die Merkmale von Anspruch 1 gegeben.

Gemäß einem Ausführungsbeispiel der Erfindung wird zunächst ein einkristallines Siliziumsubstrat bereitgestellt, an dessen Oberfläche Bauelementbereiche auszubilden sind. Auf der Oberfläche des einkristallinen Siliziumsubstrates wird ein erster Isolator mit gleichförmiger Dicke ausgebildet, und dann wird ein erster Leiter mit gleichförmiger Dicke auf der Oberfläche des ersten Isolators ausgebildet. Der erste Leiter wird in Form mehrerer gleichförmig beabstandeter erster Leitungen gemustert. Ein zweiter Isolator mit gleichförmiger Dicke wird auf der gesamten freiliegenden Oberfläche der ersten Leitungen und des ersten Isolators ausgebildet, und dann wird derjenige Abschnitt des zweiten Isolators, der über einer ausgewählten ersten Leitung angeordnet ist, entfernt, um ein Kontaktloch zum teilweisen Freilegen der ersten Leitung im zweiten Isolator auszubilden.

Auf der gesamten Oberfläche der ausgewählten ersten Leitung und des zweiten Isolators wird ein zweiter Leiter mit hohem Schmelzpunkt mit gleichförmiger Dicke ausgebildet, und dann wird der zweite Leiter gemustert, um über dem Kontaktloch eine Verbindungsleitung auszubilden. Die Breite der Verbindungsleitung ist geringfügig größer als diejenige des Kontaktlochs, aber etwas geringer als diejenige der ausgewählten ersten Leitung.

Über der gesamten freiliegenden Fläche der Verbindungsleitung und des zweiten Isolators werden ein dritter Isolator mit gleichförmiger Dicke sowie ein vierter Isolator mit ebener Oberfläche in der genannten Reihenfolge ausgebildet. Der dritte Isolator und der vierte Isolator werden von der ebenen Oberfläche des vierten Isolators aus bis zur Oberfläche der Verbindungsleitung gleichförmig rückgeätzt, um die Oberfläche der Verbindungsleitung freizulegen. Auf der gesamten freiliegenden Oberfläche der Verbindungsleitung sowie des verbleibenden dritten und vierten Isolators wird ein dritter Leiter mit gleichförmiger Dicke ausgebildet und dann wird der dritte Leiter so gemustert, daß eine zweite Leitung gebildet ist, die mit der ersten Leitung über die Verbindungsleitung zu verbinden ist.

Weitere Aufgaben und Gesichtspunkte der Erfindung gehen aus der folgenden Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen hervor.

Fig. 1a bis 1h sind Querschnitte, die ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einem ersten Ausführungsbeispiel der Erfindung veranschaulichen;

Fig. 2 ist eine perspektivische Darstellung, die Hauptteile des Halbleiterbauelements zeigt, wie es Fig. 1h entspricht;

Fig. 3 ist ein Querschnitt, der ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einem zweiten Ausführungsbeispiel der Erfindung veranschaulicht;

Fig. 4 ist ein Querschnitt, der ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einem dritten Ausführungsbeispiel der Erfindung veranschaulicht;

Fig. 5 ist ein Querschnitt, der die Struktur eines herkömmlichen Halbleiterbauelements veranschaulicht;

Fig. 6 ist ein Layoutdiagramm für Fig. 5;

Fig. 7a bis 7f sind Querschnitte, die ein Verfahren zum Herstellen eines anderen herkömmlichen Halbleiterbauelements veranschaulichen; und

Fig. 8 ist eine perspektivische Darstellung von Fig. 7d.

Erstes Ausführungsbeispiel

Wie in Fig. 1a dargestellt, wird auf einem einkristallinen Siliziumsubstrat 51 ein erster Isolator 52 mit gleichförmiger Dicke durch ein CVD-Verfahren ausgebildet, um das einkristalline Siliziumsubstrat 51 gegenüber Leitungen zu isolieren. Ein erster Leiter 53 mit gleichförmiger Dicke von 0,4 bis 0,8 µm wird durch ein Sputter-Abscheideverfahren auf der gesamten Oberfläche des ersten Isolators 52 abgeschieden. In herkömmlicher Weise werden mehrere (nicht dargestellte) Bauelementbereiche an der Oberfläche des einkristallinen Siliziumsubstrats 51 ausgebildet. Beim vorliegenden Ausführungsbeispiel wird ein Oxid als Material für den ersten Isolator 52 verwendet, während eine Aluminiumlegierung als Material für den ersten Leiter 53 verwendet wird.

Wie in Fig. 1b dargestellt, wird der erste Leiter 53 durch einen Photolithographieprozeß und einen anisotropen Ätzprozeß gemustert, um mehrere gleichförmig beabstandete erste Leitungen 53a herzustellen. Danach wird ein zweiter Isolator 54 (z. B. ein Oxid) mit gleichförmiger Dicke unter 0,5 µm auf der gesamten Oberfläche der ersten Leitungen 53a und des ersten Isolators 52 ausgebildet, wie in Fig. 1b dargestellt.

Wie in Fig. 1d gezeigt, wird der zweite Isolator 54 einem Musterbildungsprozeß zum Entfernen eines Abschnitts unterzogen, der über der Oberfläche einer ersten ausgewählten Leitung 53a angeordnet ist, um dadurch ein Kontaktloch 55 im zweiten Isolator 54 auszubilden. Der Musterbildungsprozeß besteht aus einem Photolithographieprozeß und einem anisotropem Trockenätzprozeß. Anschließend wird über der durch das Kontaktloch 55 freigelegten Fläche der ersten Leitung 53a und derjenigen des zweiten Isolators 54 ein zweiter Leiter 56 aus einem Material mit hohem Schmelzpunkt durch ein Sputter-Abscheideverfahren ausgebildet. Der zweite Leiter 56 besteht z. B. aus einem Material wie einem Silizid oder einer Aluminiumlegierung.

Wie in Fig. 1e dargestellt, wird der zweite Leiter 56 aus dem Material mit hohem Schmelzpunkt durch einen Photolithographieprozeß und einen anisotropen Trockenätzprozeß gemustert, um eine Verbindungsleitung 56a herzustellen. Hierbei wird die Verbindungsleitung 56a nur über dem Kontaktloch 55 ausgebildet. Die Breite der Verbindungsleitung 56a wird etwas größer gewählt als diejenige des Kontaktlochs 55, damit sie ausreichend groß für Kontaktierung zur Oberfläche der ersten Leitung 53a ist, wie sie durch das Kontaktloch 55 freigelegt ist.

Anschließend wird, wie dies in Fig. 1f dargestellt ist, ein dritter Isolator 57 (z. B. ein Oxid) auf der Oberfläche der Verbindungsleitung 56a und derjenigen des zweiten Isolators 54 durch ein CVD-Verfahren mit gleichförmiger Dicke aufgebracht, und dann wird ein vierter Isolator 58 mit ebener Oberfläche (z. B. aus einem Oxid oder aus einem Polyimid) über dem dritten Isolator 57 durch ein TEOS-Verfahren aufgebracht.

Wie in Fig. 1g dargestellt, werden der dritte Isolator 57 und der vierte Isolator 58 rückgeätzt, bis die Oberfläche der Verbindungsleitung 56a freiliegt. Hierbei wird F oder CHF als Ätzgas verwendet. Anschließend wird auf der Oberfläche des verbliebenen dritten Isolators 57 und des verbliebenen vierten Isolators 58 und der Oberfläche des freigelegten Verbindungsdrahtes 56a ein dritter Leiter (z. B. aus einer Aluminiumlegierung) durch ein Sputter-Abscheideverfahren ausgebildet, und dann wird der dritte Leiter durch einen Photolithographieprozeß und ein anisotropes Trockenätzverfahren gemustert, um eine zweite Leitung 59 herzustellen, wie dies in Fig. 1h dargestellt ist. Die zweite Leitung 59 ist über die Verbindungsleitung 56a mit der ersten Leitung 53a verbunden.

Fig. 2 ist eine perspektivische Darstellung, die Hauptteile des Halbleiterbauelements zeigt, wie es Fig. 1h entspricht.

Gemäß Fig. 2 ist die zweite Leitung 59 über die Verbindungsleitung 56a mit der ausgewählten ersten Leitung 53a verbunden und rechtwinklig zur ersten Leitung 53a ausgerichtet.

Zweites Ausführungsbeispiel

Nachfolgend wird ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einem zweiten Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Fig. 1d und 3 beschrieben.

Das zweite Ausführungsbeispiel weist fast denselben Prozeß auf, wie der gemäß den Fig. 1a bis 1h für das erste Ausführungsbeispiel, mit Ausnahme des Schritts gemäß Fig. 1d.

Wie in Fig. 1d dargestellt, wird ein zweiter Leiter 56 mit hohem Schmelzpunkt auf der Oberfläche des zweiten Isolators 54 und derjenigen des der ersten Leitung 53a, wie sie durch das Kontaktloch 55 freiliegt, ausgebildet, und dann wird der zweite Leiter 56 einer thermischen Bearbeitung unterzogen, die es erlaubt, die Oberfläche des zweiten Leiters 56 zu glätten, wie dies in Fig. 3 dargestellt ist. Die thermische Verarbeitung wird in einer Gasatmosphäre mit H2 oder einem Inertgas bei einer Temperatur unter dem Schmelzpunkt des zweiten Leiters 56 ausgeführt.

Die anderen, folgenden Abläufe sind dieselben wie die beim ersten Ausführungsbeispiel, wie sie in den Fig. 1e bis 1h veranschaulicht sind, weswegen eine detaillierte Beschreibung hierzu weggelassen wird.

Drittes Ausführungsbeispiel

Nachfolgend wird ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einem dritten Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Fig. 1f und 4 beschrieben.

Das dritte Ausführungsbeispiel stimmt fast mit den Prozeßschritten der Fig. 1a bis 1h für das erste Ausführungsbeispiel überein, mit Ausnahme des Schritts von Fig. 1f.

Wie in Fig. 1f dargestellt, können mehrere stufenförmige Abschnitte mit großer Stufenhöhe wegen der Höhe der auf der Fläche der ersten Leitung 53a ausgebildeten Verbindungsleitung 56a auf der Fläche des dritten Isolators 57 vorhanden sein. Ferner können auch mehrere Spalten zwischen den stufenförmigen Abschnitten auf der Oberfläche des dritten Isolators 57 vorhanden sein. Im großen und ganzen ist es wegen der Spalte schwierig, den vierten Isolator 58 mit glatter Oberfläche auszubilden.

Gemäß dem dritten Ausführungsbeispiel wird, um die obige Schwierigkeit zu überwinden, ein fünfter Isolator durch ein CVD-Verfahren auf dem dritten Isolator 57 ausgebildet, und dann wird der fünfte Isolator einem anisotropen Trockenätzprozeß unterzogen, wodurch Seitenwandisolatoren 60 an den Spalten zwischen den stufenförmigen Abschnitten und den Seitenwänden derselben ausgebildet werden, wie dies in Fig. 4 dargestellt ist. Die Seitenwandisolatoren 60 tragen zum Auffüllen der Spalte bei und verringern die Höhe der stufenförmigen Abschnitte.

Danach wird der vierte Isolator 58 mit der glättenden Oberfläche auf den Oberflächen des freiliegenden dritten Isolator 57 und der Seitenwandisolatoren 60 durch ein TEOS-Verfahren aufgebracht. Das TEOS-Verfahren wird in O3-Atmosphäre bei Normaldruck ausgeführt. Da die Höhe der stufenförmigen Bereiche stark verringert ist, ist es leicht möglich, den vierten Isolator 58 mit glatter Oberfläche auszubilden.

Wie es aus der obigen Beschreibung erkennbar ist, führt die Erfindung zu den folgenden Wirkungen.

Zunächst bestehen, wie dies für das erste Ausführungsbeispiel beschrieben ist, dann, wenn eine Aluminiumlegierung mit hohem Schmelzpunkt als Material für den zweiten Leiter 56 verwendet wird, die erste Leitung 53a, die Verbindungsleitung 56a und die zweite Leitung 59 alle aus dieser Aluminiumlegierung. Daher können die Prozesse zum Ausbilden dieser Leitungen mit einer einzigen Anlage ausgeführt werden, wodurch der Prozeß zum Herstellen eines Halbleiterbauelements vereinfacht wird. Beim Stand der Technik bestand demgegenüber der Nachteil, daß das Ätzgas abhängig von der Art des zu ätzenden Materials auszuwechseln war. Daher sollte auch die Ätzanlage abhängig vom Ätzgas ausgewechselt werden.

Zweitens ist, da die Verbindungsleitung über eine glättende Oberfläche verfügt, die zweite Leitung über die Verbindungsleitung sicher mit der ausgewählten ersten Leitung verbunden.

Drittens ist, da der zweite Isolator 54 mit einer Dicke unter 0,5 µm ausgebildet ist, der zweite Leiter aus einem Material mit hohem Schmelzpunkt mit verbesserter Stufenüberdeckung über dem zweiten Kontaktloch 55 ausgebildet.


Anspruch[de]
  1. 1. Verfahren zum Herstellen eines Halbleiterbauelements mit den folgenden Schritten:
    1. a) Ausbilden eines ersten Isolators (52) auf einem Halbleitersubstrat (51);
    2. b) Ausbilden eines ersten Leiters (53) über dem ersten Isolator, und Mustern des ersten Leiters, um mehrere erste Leitungen (53a) auszubilden;
    3. c) Ausbilden eines zweiten Isolators (54) über der gesamten freiliegenden Fläche, und Entfernen desjenigen Abschnitts des zweiten Isolators, der über der Oberfläche einer ausgewählten ersten Leitung liegt, um ein Kontaktloch (55) zu bilden;
    4. d) Ausbilden eines zweiten Leiters (56) mit hohem Schmelzpunkt über der gesamten freiliegenden Fläche, und Mustern des zweiten Leiters, um eine Verbindungsleitung (56a) über dem Kontaktloch herzustellen;
    5. e) Ausbilden eines dritten Isolators (57) und eines vierten Isolators (58) mit glättender Oberfläche in der genannten Reihenfolge;
    6. f) gleichförmiges Rückätzen des dritten und des vierten Isolators, bis die Oberfläche der Verbindungsleitung freiliegt; und
    7. g) Ausbilden eines dritten Leiters auf der gesamten freiliegenden Fläche, und Mustern des dritten Leiters, um eine zweite Leitung (59) zu erzeugen, die über die Verbindungsleitung mit der ausgewählten ersten Leitung zu verbinden ist.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Breite der Verbindungsleitung (56a) größer ist als diejenige des Kontaktlochs (55), aber kleiner als diejenige der ausgewählten ersten Leitung (53a).
  3. 3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der erste Leiter (53), der zweite Leiter (56) und der dritte Leiter (59) alle durch Aufsputtern einer Aluminiumlegierung hergestellt werden.
  4. 4. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der zweite Leiter (56) durch Sputtern eines Silizids mit hohem Schmelzpunkt hergestellt wird.
  5. 5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der zweite Leiter (56) geringere Dicke als 0,5 µm aufweist.
  6. 6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der erste Isolator (52) der zweite Isolator (54) und der dritte Isolator (57) alle aus CVD- Oxid hergestellt werden.
  7. 7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der vierte Isolator (58) mit glättender Oberfläche aus einem Oxid oder einem Polyimid besteht.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Oxid oder das Polyimid durch Ausführen eines TEOS-Verfahrens bei Normaldruck in O3-Atmosphäre erhalten wird.
  9. 9. Verfahren nach einem der vorstehenden Ansprüche, gekennzeichnet durch den Schritt des Glättens der Oberfläche des zweiten Leiters (56) durch Ausführen eines thermischen Behandlungsprozesses vor dem Mustern des zweiten Leiters in Schritt (d).
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der thermische Behandlungsprozeß bei einer Temperatur unter dem Schmelzpunkt des zweiten Leiters (56) in Inertgasatmosphäre ausgeführt wird.
  11. 11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der thermische Behandlungsprozeß bei einer Temperatur unter dem Schmelzpunkt des zweiten Leiters (56) in einer Gasatmosphäre mit H2 ausgeführt wird.
  12. 12. Verfahren nach Anspruch 1, gekennzeichnet durch den Schritt des Ausbildens eines fünften Isolators auf der Oberfläche des dritten Isolators (57) vor dem Ausbilden des vierten Isolators (58), und anschließendes Unterziehen des fünften Isolators einem anisotropen Trockenätzprozeß, um einen Seitenwandisolator (60) an jeder Seitenwand des dritten Isolators auszubilden, was es ermöglicht, Spalte des dritten Isolators aufzufüllen und die Höhe stufenförmiger Abschnitte des dritten Isolators zu verringern.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der fünfte Isolator ein CVD-Oxid ist.
  14. 14. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Halbleitersubstrat (51) aus einkristallinem Silizium besteht.
  15. 15. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der erste Isolator (52), der erste Leiter (53), der dritte Isolator (57) und der dritte Leiter (59) jeweils mit gleichförmiger Dicke ausgebildet werden.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com