PatentDe  


Dokumentenidentifikation DE3844032C2 10.03.1994
Titel Chip-Karte
Anmelder Mitsubishi Denki K.K., Tokio/Tokyo, JP
Erfinder Yamaguchi, Atsuo, Itami, Hyogo, JP;
Takahira, Kenichi, Itami, Hyogo, JP;
Furuta, Shigeru, Itami, Hyogo, JP;
Inoue, Takesi, Itami, Hyogo, JP;
Matsubara, Toshiyuki, Itami, Hyogo, JP;
Fujioka, Shuzo, Itami, Hyogo, JP
Vertreter Popp, E., Dipl.-Ing.Dipl.-Wirtsch.-Ing.Dr.rer.pol.; Sajda, W., Dipl.-Phys.; Reinländer, C., Dipl.-Ing. Dr.-Ing.; Bohnenberger, J., Dipl.-Ing.Dr.phil.nat., 80538 München; Bolte, E., Dipl.-Ing.; Möller, F., Dipl.-Ing., Pat.-Anwälte, 28209 Bremen
DE-Anmeldedatum 27.12.1988
DE-Aktenzeichen 3844032
Offenlegungstag 04.01.1990
Veröffentlichungstag der Patenterteilung 10.03.1994
Veröffentlichungstag im Patentblatt 10.03.1994
IPC-Hauptklasse G06F 12/06

Beschreibung[de]

Die Erfindung betrifft eine Anordnung in einer Chip-Karte gemäß Oberbegriff des Patentanspruchs 1.

Das Blockschaltbild von Fig. 6 zeigt den Aufbau einer konventionellen Chip-Karte. Dabei ist eine CPU 1 mit einem System-ROM 3 und einem Anwendungs-ROM 4 über einen Bus 2 verbunden.

Nach Fig. 7 ist im RCM 3 ein Testprogramm 31 zur Durchführung einer Prüfung der Chip-Karte selbst gespeichert, und im Anwendungs-ROM 4 ist ein Anwendungsprogramm 41 zur Durchführung verschiedener Funktionen gespeichert, die für die Anwendung der Chip-Karte notwendig sind. Im System-ROM 3 ist ferner eine Verzweigungsroutine 32 gespeichert, die zuerst bestimmt, ob das Testprogramm 31 oder das Anwendungsprogramm 41 auszuführen ist, und dann das auszuführende Programm verzweigt.

Gemäß Fig. 6 sind mit dem Bus 2 ein EEPROM 5 zur Speicherung variabler Daten, ein RAM 6 zur vorübergehenden Speicherung von Information und ein Ein/Ausgabekreis 7 zur Datenübermittlung an externe Einrichtungen verbunden.

Nach Fig. 8 sind der System-ROM 3, der Anwendungs-ROM 4, der EEPROM 5, der RAM 6 und der Ein/Ausgabekreis 7 in einem identischen Speicherraum angeordnet. Daher ist es möglich, ohne weiteres mit dem gleichen Befehlstyp Zugriff zu einem gewünschten Bereich der jeweiligen Speicher zu erhalten.

Ferner sind der System-ROM 3, der Anwendungs-ROM 4, der EEPROM 5, der RAM 6 und der Ein/Ausgabekreis 7 jeweils mit Ansteuerschaltungen 13, 14, 15, 16 und 17 verbunden, so daß die jeweiligen Speicher bzw. der Ein/Ausgabekreis 7 auf der Grundlage der Anordnung des Speicherraums gemäß Fig. 8 je nach dem Zustand des Bus 2 ansteuerbar sind.

In Fig. 6 ist ein Eingang P1 ein positiver Versorgungseingang, P2 ist ein Erdanschluß für eine Stromversorgung, P3 ist ein Rücksetzsignalanschluß, der an seinem Eingang ein Rücksetzsignal zur Initialisierung der CPU 1 empfängt, P4 ist ein Taktsignalanschluß, der an seinem Eingang ein Taktsignal empfängt, und P5 ist ein Ein/Ausgabeanschluß.

Die Funktionsweise einer solchen Chip-Karte ist wie folgt: Wenn an die Chip-Karte über den Rücksetzsignalanschluß P3 ein Rücksetzsignal geführt wird, liest die CPU 1 eine Routinestartadresse aus, bei der die Ausführung der Verzweigungsroutine 32 initiiert wird, wobei die Routinestartadresse vorher im System-ROM 3 an einer vorbestimmten Adresse gespeichert wurde. Die CPU 1 löst die Ausführung der Verzweigungsroutine 32 an dieser Routinestartadresse aus. Wenn während der Ausführung der Verzweigungsroutine 32 von einer externen Einrichtung (nicht gezeigt) an den Ein/Ausgabeanschluß P5 ein Befehl zur Ausführung des Testprogramms 31 geführt wird, veranlaßt die CPU 1, daß der Ablauf von der Verzweigungsroutine 32 zum anschließenden Testprogramm 31 weitergeht. Das Testprogramm 31 hat eine Funktion für den Zugriff zu einer beliebigen Adresse, um eine befriedigende Produktprüfung zu ermöglichen. Die CPU 1 führt einen Zugriff zu einzelnen Adressen entsprechend dem Testprogramm 31 aus, so daß ein Produkttest ausgeführt wird.

Wenn andererseits kein Befehl zur Ausführung des Testprogramms 31 eingegeben wird, liest die CPU 1 eine Programmstartadresse aus, bei der die Ausführung des Anwendungsprogramms 41 initiiert wird, wobei die Programmstartadresse vorher im Anwendungs-ROM 4 an einer vorbestimmten Adresse gespeichert wurde. Die CPU 1 löst die Ausführung des Anwendungsprogramms 41 an dieser Programmstartadresse aus.

Es ist bekannt, daß die vorstehend beschriebene Chip-Karte als CPU 1 eine CPU des Typs verwendet, die mit einem im Speicherraum bezeichneten speziellen Bereich (nachstehend kurz: Sonderseite) versehen ist und die auf die Sonderseite mit einem Befehlswort zugreifen kann, das gegenüber der Länge von Befehlswörtern für den Zugriff zu den übrigen Bereichen kurz ist. Das Vorsehen einer solchen Sonderseite soll eine Verbesserung hinsichtlich der Effizienz der Speichernutzung darstellen. Mit den vorstehend beschriebenen Sonderseitenfunktionen versehene CPUs sind besonders in Vorrichtungen wie etwa Chip-Karten nützlich, die mit Speichern begrenzter Kapazität eine Vielzahl von Funktionen ausführen sollen.

Da jedoch eine solche Sonderseite im Speicherraum üblicherweise in einem Bereich ausgebildet ist, der durch die höchste Adresse und die nächsthöchsten Adressen (Fig. 8) definiert ist, kann nur ein Speicher, der den durch die höchste und die nächsthöchsten Adressen definierten Sonderseiten teilweise überlagert ist, die Sonderseiten nützen, während die übrigen Speicher die Sonderseiten nicht nützen können. Wenn dabei der System-ROM 3 in dem der höchsten Adresse zugeordneten Bereich angeordnet ist, wie Fig. 8 zeigt, kann die Sonderseite zwar zur Durchführung des Testprogramms 31 im System-ROM 3 genützt werden, aber das Anwendungsprogramm 41 im Anwendungs-ROM 4, das der Sonderseite nicht überlagert ist, kann die Sonderseite nicht nützen.

Aus dem IBM Technical Disclosure Bulletin, Vol. 25, No. 7B, Dezember 1982, S. 3865, ist eine programmgesteuerte Auswahlschaltung bekannt, welche in Abhängigkeit von einem Adressierungssignal und einem Paging-Signal den Speicherzugriff derart steuert, daß entweder auf einen Speicherbereich C1A oder einen hierzu überlagerten Speicherbereich C1B zugegriffen werden kann. Eine Auswahllogik enthält Erkennungsmittel, die einen Teil der Adresse und ein weiteres Page-Signal auswerten und in Abhängigkeit von den jeweiligen Signalen Umschaltmittel und Ansteuermittel aktivieren, die eine Zugriffsauswahl zum originären oder zum überlagerten Speicherbereich veranlassen. In jedem Falle muß die Auswahllogik in der Lage sein, aus dem Page-Signal und den höherwertigen Adressen weitere Signale CS1A oder CS1B bereitzustellen, um den vorerwähnten Zugriff zu den Speicherbereichen C1A oder C1B zu ermöglichen. Wenn in einer Chip- Karte eine Sonderseite zur Ausführung eines Test- oder eines Anwendungsprogramms, die in einem bestimmten Speicherbereich abgelegt ist, genutzt werden soll, müssen die Erkennungsmittel über ein zusätzliches Page-Signal aktiviert werden. Dies erhöht jedoch den Aufwand bei der Herstellung einer derartigen Chip-Karte.

Aufgabe der vorliegenden Erfindung ist daher die Aufgabe einer Anordnung in einer Chip-Karte, die es in einfacher Weise ermöglicht, auf verschiedene Speicher bzw. Speicherbereiche zur Ausführung eines Test- oder eines Anwendungsprogramms zugreifen zu können.

Die Lösung der Aufgabe der Erfindung erfolgt mit den kennzeichnenden Merkmalen des Patentanspruchs 1.

Der Grundgedanke der Erfindung besteht darin, eine Erkennungsschaltung vorzusehen, welche in Abhängigkeit von dem Rücksetzsignal in einen vorgegebenen, bestimmten Zustand gesetzt wird.

Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild, das den prinzipiellen Aufbau einer Chip-Karte zeigt;

Fig. 2A eine normale Speicheranordnung;

Fig. 2B eine Speicheranordnung für die Ausführung eines Anwendungsprogramms;

Fig. 3 ein Schaltbild, das den wesentlichen Teil der Ansteuer-, der Erkennungs- und der Umschaltmittel zeigt;

Fig. 4A eine normale Speicheranordnung gemäß der Erfindung;

Fig. 4B eine Speicheranordnung zur Ausführung eines Anwendungsprogramms gemäß der Erfindung;

Fig. 5 Signalverläufe, die die Funktionsweise der Schaltung nach Fig. 3 erläutern;

Fig. 6 ein Blockschaltbild, das den Aufbau einer konventionellen Chip-Karte zeigt;

Fig. 7 ein Blockschaltbild, das den Aufbau des System-ROMs und des Anwendungs-ROMs zeigt; und

Fig. 8 eine Speicheranordnung in der konventionellen Chip-Karte.

Das Blockschaltbild von Fig. 1 zeigt den prinzipiellen Aufbau einer Chip- Karte gemäß der ersten Ausführungsform. Die Chip-Karte umfaßt eine CPU 1, und ein als erster Speicher dienender System-ROM 3 sowie ein als zweiter Speicher dienender Anwendungs-ROM 4 sind über einen Bus 2 mit der CPU 1 verbunden. Ferner sind mit dem Bus 2 ein EEPROM 5 zur Speicherung variabler Daten, ein RAM 6 zur Zwischenspeicherung von Daten und ein Ein/Ausgabekreis 7 zum Datenverkehr mit externen Einrichtungen (nicht gezeigt) verbunden.

Nach den Fig. 2A und 2B hat die CPU 1 im Speicherraum eine Sonderseite, und die Sonderseite ist in einem durch die höchste Adresse und die nächstbenachbarten hohen Adressen definiert. Nur die CPU 1 kann auf die Sonderseite zugreifen unter Verwendung eines Befehlsworts, das gegenüber der Länge von Befehlswörtern, die zum Zugriff auf die übrigen Bereiche dienen, kurz ist.

Im System-ROM 3 ist ein Testprogramm zur Durchführung einer Prüfung der Chip-Karte selbst gespeichert, und im Anwendungs-ROM 4 ist ein Anwendungsprogramm zur Durchführung verschiedener Funktionen gespeichert, die für die Nutzung der Chip-Karte erforderlich sind. Im System-ROM 3 ist ferner eine Verzweigungsroutine gespeichert, die zuerst feststellt, ob das Test- oder das Anwendungsprogramm auszuführen ist, und dann das auszuführende Programm verzweigt.

Nach Fig. 1 sind mit dem EEPROM 5, dem RAM 6 bzw. dem Ein/Ausgabekreis 7 Ansteuerschaltungen 15, 16 bzw. 17 verbunden. Die Ansteuerschaltungen 15, 16 und 17 dienen der Ansteuerung der entsprechenden Speicher 5 und 6 bzw. des Ein/Ausgabekreises 7 je nach dem Zustand des Bus 2.

Ansteuerschaltungen 13 und 19 sind selektiv über einen Umschalter 18 mit dem System-ROM 3 verbindbar, während Ansteuerschaltungen 14 und 21 selektiv über einen Umschalter 20 mit dem Anwendungs-ROM 4 verbindbar sind. Die Ansteuerschaltungen 13 und 14 bilden erste Ansteuermittel zur Ansteuerung einer ersten der beiden Speicheranordnungen gemäß dem Zustand des Bus 2. Bei der ersten Speicheranordnung nach Fig. 2A ist der System-ROM 3 der Sonderseite, die durch die höchste Adresse und die nächstbenachbarten hohen Adressen definiert ist, überlagert, und der Anwendungs-ROM 4 ist in einem Bereich vorgesehen, der durch niedrigere Adressen als diejenige des System-ROMs 3 definiert ist. Die Ansteuerschaltungen 19 und 21 bilden zweite Ansteuermittel zur Ansteuerung einer zweiten der beiden Speicheranordnungen je nach dem Zustand des Bus 2. In der zweiten Speicheranordnung nach Fig. 2B ist der Anwendungs-ROM 4 der Sonderseite, die durch die höchste Adresse und die nächstbenachbarten hohen Adressen definiert ist, teilweise überlagert, und der System-ROM 3 ist in einem Bereich vorgesehen, der durch niedrigere Adressen als diejenige des Anwendungs-ROMs 4 definiert ist. Außerdem bilden die beiden Umschalter 18 und 20 Umschaltmittel.

Nach Fig. 1 ist mit dem Bus 2 eine Erkennungsschaltung 22 verbunden, die als Erkennungsmittel dient. Die Erkennungsschaltung 22 ist so ausgelegt, daß sie über den Bus 2 erkennt, ob die CPU 1 die Programmstartadresse des Anwendungsprogramms im Anwendungs-ROM 4 ausgelesen hat. Die Erkennungsschaltung 22 aktiviert die Umschalter 18 und 20 auf der Basis der Erkennungsergebnisse. Insbesondere hält die Erkennungsschaltung 22 die Umschalter 18 und 20 normalerweise auf den Kontakten a bzw. c. Wenn die Erkennungsschaltung 22 erkennt, daß die CPU 1 die Progammstartadresse des Anwendungsprogramms ausgelesen hat, schaltet die Erkennungsschaltung 22 die Umschalter 18 und 20 auf die Kontakte b bzw. d um.

Ebenso wie das konventionelle Beispiel nach Fig. 6 weist auch die vorliegende Chip-Karte den positiven Netzeingang P1, den Versorgungs-Erdungsanschluß P2, den Rücksetzsignalanschluß P3, den Taktsignalanschluß P4 und den Ein/Ausgangsanschluß P5 auf. Die Routinestartadresse der Verzweigungsroutine in der ersten Speicheranordnung nach Fig. 2A ist in einem vorbestimmten Bereich des System-ROMs 3 gespeichert. Die Programmstartadresse des Anwendungsprogramms in der zweiten Speicheranordnung nach Fig. 2B ist in einem vorbestimmten Bereich im Anwendungs-ROM 4 gespeichert.

Die Funktionsweise des obigen Beispiels wird nachstehend erläutert.

An den Eingang des Rücksetzsignalanschlusses P3 wird ein Rücksetzsignal geführt. Da zu diesem Zeitpunkt die Umschalter 18 und 20 an den Kontakten a und c liegen, sind die Ansteuerschaltungen 13 und 14, die die ersten Ansteuermittel bilden, mit dem System-ROM 3 bzw. dem Anwendungs-ROM 4 verbunden, so daß die erste Speicheranordnung gemäß Fig. 2A gebildet ist. Dann liest die CPU 1 diese Routinestartadresse der Verzweigungsroutine, die in einer vorbestimmten Adresse im System-ROM 3 gespeichert ist, aus. Die CPU 1 löst die Ausführung der Verzweigungsroutine an der Routinestartadresse aus.

In der Verzweigungsroutine wird zuerst der Zustand des Ein/Ausgabeanschlusses P5 geprüft, um die An- oder Abwesenheit eines Befehls zur Ausführung eines Produkttests festzustellen. Wenn der Befehl zur Ausführung des Produkttests erkannt wird, wird das Testprogramm anschließend an die Verzweigungsroutine ausgeführt. Da der System-ROM 3 der Sonderseite teilweise überlagert ist, ist es in diesem Fall möglich, die Sonderseite effektiv zur effizienten Ausführung des Testprogramms zu nützen.

Wenn dagegen der Befehl zur Ausführung des Produkttests nicht eingegeben wird, liest die CPU 1 die Programmstartadresse des Anwendungsprogramms aus, die an einer bestimmten Adresse im Anwendungs-ROM 4 gespeichert ist, so daß der Ablauf von der Verzweigungsroutine zum Anwendungsprogramm im Anwendungs-ROM 4 geht. Zu diesem Zeitpunkt erkennt die Erkennungsschaltung 22, daß die CPU 1 die Programmstartadresse des Anwendungsprogramms ausgelesen hat, so daß die Erkennungsschaltung die Umschalter 18 und 20 auf die Kontakte b bzw. d umschaltet. Damit sind die Ansteuerschaltungen 19 und 21, die die zweiten Ansteuermittel bilden, mit dem System-ROM 3 bzw. dem Anwendungs-ROM 4 verbunden, und die zweite Speicheranordnung nach Fig. 2B ist gebildet. D. h., daß der Anwendungs-ROM 4 der Sonderseite teilweise überlagert ist.

In diesem Zustand führt die CPU 1 das Anwendungsprogramm aus. Da das Anwendungsprogramm unter Einsatz der Sonderseite ausgeführt werden kann, ist es also möglich, das Anwendungsprogramm in effizienter Weise durchzuführen.

Das Schaltbild von Fig. 3 zeigt die Implementierung der ersten und zweiten Ansteuer-, der Erkennungs- und der Umschaltmittel. Die Schaltung besteht aus einem Flipflop 23, UND-Gliedern 24-26, einem NAND-Glied 27, einem Exklusiv-ODER-Glied 28 und Nichtgliedern 29, 30. Die Schaltung von Fig. 3 steuert die Auswahl zwischen dem System-ROM 3 und dem Anwendungs-ROM 4 entsprechend einer bestimmten Adresse im Speicherraum, der Adressen aus vierziffrigen Sedezimalzahlen (16-Bit-Konstruktion) enthält.

Fig. 4A zeigt die erste Speicheranordnung, die normalerweise angesteuert wird. In der ersten Speicheranordnung ist der Anwendungs-ROM 4 in einem Bereich vorgesehen, der durch die Adressen 4000 bis 7FFF definiert ist, und der System- ROM 3 ist in einem Bereich vorgesehen, der durch die Adressen C000 bis FFFF definiert ist. Zur Ausführung des Anwendungsprogramms wird die zweite Speicheranordnung gemäß Fig. 48 angesteuert. In der zweiten Speicheranordnung ist der System-ROM 3 in einem durch die Adressen 4000 bis 7FFF definierten Bereich und der Anwendungs-ROM 4 in einem durch die Adressen C000 bis FFFF definierten Bereich angeordnet. Die Programmstartadresse des Anwendungsprogramms im Anwendungs-ROM 4 ist D000 in der zweiten Speicheranordnung nach Fig. 4B, und ein Anfangsbefehl A9 im Anwendungsprogramm ist in einer Adresse D000 gespeichert. Bei der Normalanordnung (der ersten Speicheranordnung nach Fig. 4A) ist diese Programmstartadresse D000 an den Adressen 7FFE und 7FFF im Anwendungs-ROM 4 gespeichert. Von diesen Adressen, an denen die Programmstartadresse D000 des Anwendungsprogramms gespeichert ist, ist die untere Adresse 7FFE an den Adressen E001 und E002 im System-ROM 3 gespeichert. Ein Sprungbefehl 6C, der an der Adresse E000 gespeichert ist, die an die Adresse E001 in Abwärtsrichtung angrenzt, erlaubt einen Sprung des Ablaufs von den Adressen 7FFE und 7FFF zur Programmstartadresse D000 des Anwendungsprogramms von Fig. 4B.

Die Funktionsweise der Schaltung nach Fig. 3 wird unter Bezugnahme auf die Signalverläufe von Fig. 5 erläutert.

Wenn die Energieversorgung eingeschaltet ist und dem Eingang RD des Flipflops 23 ein Rücksetzsignal zugeführt wird, wird das Flipflop 23 rückgesetzt, und ein Speicheranordnungs-Änderungssignal nimmt den Niedrig- bzw. L-Pegel an. Zu diesem Zeitpunkt befindet sich die Speicheranordnung in dem in Fig. 4A gezeigten Zustand. Die beiden Bits AD14 und AD15 höherer Ordnung jeder Adresse, die die 16 Bits von AD0 (dem niederwertigsten Bit) bis AD15 (dem höchstwertigen Bit) enthält, haben notwendigerweise den Hoch- bzw. H-Pegel in dem Bereich des System-ROMs 3, der durch die Adressen C000 bis FFFF bezeichnet ist. Wenn somit eine beliebig gewählte Adresse der Adressen C000 bis FFFF durch einen entsprechenden Bus (nicht gezeigt) bezeichnet wird, werden dem UND-Glied 25 sowohl vom Exklusiv-ODER-Glied 28 als auch vom UND-Glied 24 H-Pegel-Signale zugeführt (Fig. 3). Dann wird dem System-ROM 3 vom UND-Glied 25 ein System-ROM-Ansteuersignal mit H-Pegel zugeführt. Dadurch wird der System-ROM 3 angesteuert.

Wenn eine beliebig gewählte Adresse aus den Adressen 4000 bis 7FFF, die den Bereich des Anwendungs-ROMs 4 definieren, bezeichnet wird, wird dem Anwendungs-ROM 4 durch das Exklusiv-ODER-Glied 28, das Nichtglied 30 und die UND-Glieder 24, 26 ein Anwendungs-ROM-Ansteuersignal mit H-Pegel zugeführt, da die beiden höchstwertigen Bits AD14 bzw. AD15 jeder 16-Bit-Adresse in einem solchen Bereich den H-Pegel bzw. den L-Pegel haben. Damit wird der Anwendungs-ROM 4 angesteuert.

In der Verzweigungsroutine im System-ROM 3 entsprechend der ersten Speicheranordnung von Fig. 4A erfolgt die Verzweigung zum Anwendungsprogramm im Anwendungs-ROM 4 wie folgt. Zuerst wird der Sprungbefehl 6C an der Adresse E000 ausgelesen, dann wird die an den Adressen E001 und E002 gespeicherte Adresse 7FFE entsprechend dem Befehl 6C ausgelesen, und dann werden die Adresse 7FFE und die folgende Adresse 7FFF sequentiell bezeichnet. Da die so bezeichneten Adressen 7FFE und 7FFF im Bereich des Anwendungs-ROMs 4 liegen, liefert das UND-Glied 26 das Anwendungs-ROM-Ansteuersignal mit H-Pegel, wie oben beschrieben wurde, wodurch der Anwendungs-ROM 4 angesteuert wird.

Zum Zeitpunkt t1, zu dem die Programmstartadresse D000 des Anwendungs-ROMs 4, die an den Adressen 7FFE und 7FFF gespeichert ist, ausgelesen wird, wird dem Flipflop 23 ein L-Pegel-Signal vom NAND-Glied 27 (Fig. 3) zugeführt, da sowohl das niederwertigste Bit AD0, das die Adresse 7FFF bezeichnet, als auch das Anwendungs-ROM-Ansteuersignal den H-Pegel haben. Dadurch wird das Speicheranordnungs-Änderungssignal, das vom Flipflop 23 ausgegeben wird, auf den H-Pegel invertiert, und anschließend wird das Speicheranordnungs-Änderungssignal auf dem H-Pegel gehalten, bis dem Flipflop 23 wieder ein Rücksetzsignal zugeführt wird. Wenn somit die Programmstartadresse D000 im Anwendungs-ROM 4 bezeichnet wird, gibt das Exklusiv-ODER-Glied 28 ein L- Pegel-Signal aus, da das die Adresse D000 bezeichnende höchste Bit AD15 den H-Pegel hat. Dadurch nimmt das Anwendungs-ROM-Ansteuersignal den H-Pegel an, und der Anwendungs-ROM 4 wird angesteuert.

Wenn, wie vorstehend beschrieben, das Speicheranordnungs- Änderungssignal den H-Pegel annimmt, wird der Anwendungs- ROM 4 dadurch angesteuert, daß der Bereich angegeben wird, der durch die Adressen C000 bis FFFF bezeichnet ist, die jeweils das höchste Bit AD15 im H-Pegel-Zustand aufweisen. Wenn dagegen der Bereich angegeben wird, der durch die Adressen 4000 bis 7FFF bezeichnet ist, deren höchstwertiges Bit AD15 jeweils den L-Pegel hat, wird der System-ROM 3 angesteuert, d. h. es erfolgt eine Umschaltung von der ersten zur zweiten Speicheranordnung von Fig. 4B.

Auf diese Weise wird der an der Adresse D000 im Anwendungs- ROM 4 in der zweiten Speicheranordnung von Fig. 4B gespeicherte Befehl A9 ausgelesen, und die Ausführung des Anwendungsprogramms wird initiiert. Da zu diesem Zeitpunkt der Anwendungs-ROM 4 der Sonderseite teilweise überlagert ist, kann die Sonderseite wirksam genützt werden, um das Anwendungsprogramm in effizienter Weise auszuführen.

Bei der vorstehend beschriebenen Ausführungsform wird die erste Speicheranordnung von Fig. 2A, die die Normalanordnung darstellt, in die zweite Speicheranordnung von Fig. 2B nur dann umgeschaltet, wenn das Anwendungsprogramm auszuführen ist. Die Beziehung zwischen der ersten und der zweiten Anordnung kann jedoch auch umgekehrt werden. D. h., die zweite Speicheranordnung wird als Normalanordnung ausgebildet, und nur, wenn das Testprogramm auszuführen ist, kann die zweite Speicheranordnung zur ersten Speicheranordnung umgeschaltet werden.


Anspruch[de]
  1. 1. Anordnung in einer Chip-Karte mit:

    einer Zentraleinheit (1), die durch ein Rücksetzsignal in einen definierten Anfangszustand gesetzt wird,

    einem ersten Speicher (3), in dem ein Testprogramm zum Test der Anordnung gespeichert ist,

    einem zweiten Speicher (4), dessen Adreßbereich zumindest teilweise dem des ersten Speichers (3) überlagert ist und in dem ein Anwendungsprogramm gespeichert ist,

    einem Bus (2), der die Zentraleinheit (1) und die Speicher (3, 4) verbindet,

    einer Erkennungsschaltung (22), die die am Bus (2) durch Programmbefehle hervorgerufenen Adressen auswertet und aus ihnen erkennt, ob zu dem ersten Speicher (3) oder zu dem hierzu überlagerten Adreßbereich im zweiten Speicher (4) zugegriffen werden soll,

    Umschaltmitteln (18, 20), die erste Ansteuermittel (13, 14) aktivieren, wenn die Erkennungsschaltung (22) signalisiert, daß zu dem ersten Speicher (3) zugegriffen werden soll und zweite Ansteuermittel (19, 21) aktiviert, wenn zu dem zweiten Speicher (4) zugegriffen werden soll,

    dadurch gekennzeichnet,

    daß die Erkennungsschaltung (22) ein Flipflop (23) aufweist, das durch Auftreten des Rücksetzsignals so gesetzt wird, daß auf den ersten Speicher (3) zugegriffen wird.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß im zweiten Speicher (4) eine Programmstartadresse des Anwendungsprogramms gespeichert ist und daß die Erkennungsschaltung (22) die Ausführung des Anwendungsprogramms auf der Basis der Tatsache erkennt, daß die Zentraleinheit (1) die Programmstartadresse des Anwendungsprogramms über den Bus (2) bezeichnet hat.
  3. 3. Chip-Karte nach Anspruch 2, dadurch gekennzeichnet, daß die Umschaltmittel (18, 20) die ersten Ansteuermittel (13, 14) im voraus aktivieren, aber, wenn die Erkennungsmittel (22) die Ausführung des Anwendungsprogramms erfaßt, die ersten Ansteuermittel (13, 14) sperren und die zweiten Ansteuermittel (19, 21) aktivieren.
  4. 4. Chip-Karte nach Anspruch 1, dadurch gekennzeichnet, daß im ersten Speicher (3) eine Programmstartadresse des Testprogramms gespeichert ist und daß die Erkennungsschaltung (22) die Ausführung des Testprogramms auf der Basis der Tatsache erkennt, daß die CPU (1) die Programmstartadresse des Testprogramms über den Bus (2) bestimmt hat.
  5. 5. Chip-Karte nach Anspruch 4, dadurch gekennzeichnet, daß die Umschaltmittel (18, 20) die zweiten Ansteuermittel (19, 21) im voraus aktivieren, aber, wenn die Erkennungsmittel (22) die Ausführung des Testprogramms erfassen, die zweiten Ansteuermittel (19, 21) sperren und die ersten Ansteuermittel (13, 14) aktivieren.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com