PatentDe  


Dokumentenidentifikation DE68914099T2 07.07.1994
EP-Veröffentlichungsnummer 0369953
Titel Flankenabschrägen von Löchern durch dielektrische Schichten zur Erzeugung von Kontakten in integrierten Schaltkreisen.
Anmelder SGS-Thomson Microelectronics S.r.l., Agrate Brianza, Mailand/Milano, IT
Erfinder Crotti, Pier Luigi, I-27015 Landriano, IT;
Iazzi, Nadia, I-26100 Cremona, IT
Vertreter Knauf, R., Dipl.-Ing.; Werner, D., Dipl.-Ing. Dr.-Ing.; Schippan, R., Dipl.-Ing. Dr.-Ing.; Thielmann, A., Dipl.-Ing., Pat.-Anwälte, 40472 Düsseldorf
DE-Aktenzeichen 68914099
Vertragsstaaten DE, FR, GB, NL, SE
Sprache des Dokument En
EP-Anmeldetag 13.11.1989
EP-Aktenzeichen 898304928
EP-Offenlegungsdatum 23.05.1990
EP date of grant 23.03.1994
Veröffentlichungstag im Patentblatt 07.07.1994
IPC-Hauptklasse H01L 21/90
IPC-Nebenklasse H01L 21/311   

Beschreibung[de]

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von flankenabgeschrägten Löchern durch dielektrische Schichten zur Herstellung von elektrischen Kontakten in integrierten Halbleitervorrichtungen gemäß Patentanspruch 1. Das Verfahren ist besonders geeignet für die Herstellung von integrierten MISFET-Vorrichtungen.

Mit der Reduzierung der Abmessungen von integrierten Vorrichtungen wird die Herstellung der erforderlichen elektrischen Kontakte mit speziellen Oberflächenbereichen des Halbleitersubstrates durch eine isolierende dielektrische Schicht schwerer und schwerer. Ein ernstes technisches Problem betrifft das sogenannte "Abdecken von Stufen", d.h. die mehr oder weniger zufriedenstellende Fähigkeit sicherzustellen, daß das Metall, das zum Füllen der mikrometrischen oder submikrometrischen Löcher, die durch eine dielektrische Schicht geätzt sind und in angepaßter Weise über die Oberfläche der Schicht abgeschieden wird, die erforderliche Kontinuietät und Dickengleichförmigkeit besitzt und nicht dazu neigt, an besonders kritischen Punkten, wie beispielsweise an vertikalen Stufen und über scharfen Kanten der Fläche, über der das Metall abgeschieden wird, Risse auszubilden. Um diese Phänomene zu verhindern, ist es wichtig, eine Flankenabschrägung der Kontaktlöcher durchzuführen, d.h. die vertikalen Stufen des Frontprofils des Querschnittes des Wafers, auf dem das Metall während des Herstellvorganges abgeschieden werden muß, abzuschrägen. Eine solche Praxis macht oft Maskierungstechniken mit hoher Auflösung sowie spezielle aggressive anisotrope Ätztechniken des Dielektrikums durch eine Fotoresist-Maske erforderlich, wie beispielsweise RIE- Plasmaätzen, um während der Ausbildung dieser submikrometrischen strukturellen Merkmale als Kontaktlöcher die erforderliche Dimensionskontrolle sicherzustellen.

Eine üblicherweise verwendete Technik zum Glätten der Ränder der Ätzlöcher durch das Dielektrikum schlägt einen thermischen "Rückfluß" des dielektrischen Materiales selbst vor. Diese Behandlung hat jedoch den Nachteil, d&13 sie notwendigerweise während der Endschritte des Verfahrens zur Herstellung der integrierten Vorrichtungen ausgeführt werden muß und Diffusionsprofile der verschiedenen Dotierungsspecies in bezug auf die Bereiche des monokristallinen Halbleitersubstrates, die ohnehin bei Vorrichtungen mit einem hohen Grad an Miniaturisierung besonderrs kritisch sind, verändert werden können. Darüber hinaus kann bei besonders kleinen Kontakten die Rückflußwärmebehandlung des Dielektrikums in der Tat zu einem Verstopfen eines geätzten Loches führen.

Eine andere kürzlich vorgeschlagene Lösung basiert auf einer optischen Flankenabschrägungstechnik, die die Ausbildung eines "abgeschrägten Bildes" in der lichtempf indlichen Maskierungsschicht und eine genaue Steuerung der Ätzselektivität des zum Maskieren verwendeten Fotoresistmateriales sowie des dielektrischen Materiales vorschlägt, um ein geneigtes Profil des durch die Dicke der dielektrischen Schicht geätzten Loches zu erzeugen. Obwohl diese Technik den Vorteil besitzt, daß es sich im wesentlichen um einen "kalten" Vorgang handelt, der daher keine negativen Effekte auf die bereits erstellten Diffusionsprofile ausübt, benötigt sie ein fotolithografisches Verfahren, das von sich aus einen niedrigen Kontrast besitzt, was in bezug auf die Dimensionskontrolle schädlich ist.

Ein weiterer Vorschlag besteht darin, nach einem ersten anisotropen Teilätzschritt des Dielektrikums einen zweiten Ätzschritt unter isotropen Bedingungen durchzuführen, um das Ätzen der restlichen Dicke des Bodens des Ätzlochs zu beenden, und gleichzeitig eine Flankenabschrägung des oberen Abschnittes des durch die Dicke der dielektrischen Materialschicht vorgeätzten Loches (runde Ätzung) zu bewirken. Auch diese Technik besitzt jedoch Probleme in bezug auf die Aufrechterhaltung einer zufriedenstellenden Dimensionskontrolle.

Es ist eine Hauptaufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung von flankenabgeschrägten Löchern durch eine dielektrische Schicht zur Verfügung zu stellen, um elektrische Kontakte in einer integrierten Halbleitervorrichtung ohne die Nachteile der Verfahren des Standes der Technik auszubilden.

Der Gegenstand der vorliegenden Erfindung löst diese Aufgabe insofern, als daß er

- ein fotolithografisches Verfahren mit hohem Kontrast erforderlich macht, so daß in keiner Weise die Dimensionskontrolle des fotolithografischen Definitionsverfahrens belastet wird;

- keine besonders hohen Auflösungspegel benötigt, sondern vielmehr das Kritischsein der optischen Auflösung wesentlich reduziert, weil das im Maskierungsfotoresist erzeugte Definitionsbild zweckmäßigerweise größer sein kann als das, das in einer im wesentlichen selbstausgerichteten Weise auf der Oberfläche des Halbleitersubstrates (monokristallines Silicium) und/oder eines Leitersubstrates (Polysilicium), das kontaktiert werden muß, reproduziert wird;

- im wesentlichen ein Kaltverfahren ist, das in keiner Weise bereits definierte Diffusionsprofile im Halbleiter beeinflußt;

- die Ausbildung von "niedrigen" Kontakten (d.h. auf dem monokristallinen Silicium in Quellen- und/oder Drain- Bereichen) und "hohen" Kontakten (d.h. auf dem Gate- Polysilicium) im Falle von integrierten MISFET-Strukturen ermöglicht;

- durch vollkommen herkömmliche Definitions-, Abscheidungs- und Ätztechniken ausgeführt werden kann, ohne hierzu spezielle Materialien und/oder Vorrichtungen zu benötigen.

Die Figuren 1 bis 4 zeigen das erfindungsgemäße Verfahren.

Das in den Figuren dargestellte Ausführungsbeispiel betrifft eine integrierte Halbleiter-MOS-Vorrichtung, bei der auf einem Halbleitersubstrat aus monokristallinem Silicium 1 (bei dem diffundierte Bereiche, die in den Figuren nicht gezeigt sind, bereits in herkömmlicher Weise ausgebildet worden sind) elektrisch leitende Gate-Bahnen 2 aus polykristallinem Silicium (Polysilicium) hergestellt worden sind. Diese sind in Matrix-Form angeordnet und gegenüber dem Silicium 1 mit Hilfe einer dielektrischen Gate-Schicht 8 isoliert, während andere Polysilicium-Bahnen 3 ebenfalls in Umfangsbereichen ausgebildet sind. Sämtliche leitenden Bahnen 2 und 3 eines Polysilicium "ersten Grades" sind in üblicher Weise entlang ihren Seiten flankenabgeschrägt, und zwar mit Hilfe von dielektrischen Abstandshaltern 4 aus Siliciumoxid, die gemäß bekannten Techniken ausgebildet worden sind. Die Schicht aus dem isolierenden dielektrischen Material, durch die die Kontakte hergestellt werden müssen, ist in den Figuren mit 5 bezeichnet.

Erfindungsgemäß wird zu diesem Zeitpunkt des Herstellverfahrens der Vorrichtungen über die Oberfläche der Vorderseite der Vorrichtungen (Wafer), die mit der dielektrischen Schicht 5 bedeckt sind, eine Fotoresist-Maske 6 ausgebildet, durch die die zu formenden Kontakte fotolithografisch auf eine im wesentlichen nicht kritische Weise definiert werden. Wie durch die nachfolgende Beschreibung deutlich wird, können die Kontakte durch die Fotorestistmaske 6 mit vergrößerten Dimensionen definiert werden, d.h. mit verringerten Dimensionstoleranzen. Dieser Schritt ist in Figur 1 dargestellt.

Der Abschnitt der Vorrichtung nach Durchführung einer Reaktivionen-Ätzung (im wesentlichen einer anisotropen Ätzung), bis eine Restschicht von etwa 1000 - 2000 Å (10 Å = 1 nm) aus dielektrischem Material am Boden der Ätzlöcher belassen wurde, und nach Entfernung der Restschicht des Maskierungsfotoresistes ist in schematisch in Figur 2 dargestellt.

Eine zweite Schicht 7 aus dielektrischem Material wird dann in einer im wesentlichen übereinstimmenden Weise mit einer Dicke zwischen etwa 4.500 und 6.500 Å aufgebracht. Tetraäthylorthosilicat (TEOS) ist das bevorzugte Vorläufermaterial, das zum Abscheiden dieser zweiten dielektrischen Schicht 7 verwendet wird.

Das Profil der Vorrichtung nach diesem Verfahrens schritt ist schematisch in Figur 3 dargestellt.

Dann wird eine zweite RIE-Plasmaätzung (eine im wesentlichen anisotrope Ätzung wie die erste Ätzung) dieser zweiten Schicht aus dielektrischem Material 7, die in übereinstimmender Weise aufgebracht wurde, durchgeführt, und das Ätzen wird fortgesetzt, bis die Restschicht aus dem dielektrischen Material 5, die vorher am Boden der vorher geätzten Löcher zurückgelassen wurde, vollständig abgeätzt ist und bis das darunter befindliche monokristalline Siliciumsubstrat 1 im Bereich C1, der für einen "niedrigen" Kontakt definiert wurde, und/oder des Polysiliciums 3 innerhalb eines Bereiches C2, der für einen "hohen" Kontakt definiert wurde, freiliegt, wie in Figur 4 gezeigt. Man kann in einfacher Weise den Figuren 3 und 4 entnehmen, daß durch das anisotrope Ätzen der dielektrischen Siliciumoxidschicht 7, die übereinstimmend auf der vorgeätzten Oberfläche der ersten dielektrischen Schicht 5 ausgebildet wurde, eine gewünschte Flankenabschrägung der Kontaktlöcher erreicht wird, indem ein Rest 7' (Figur 4) über den ursprünglich vertikalen Wänden des vorgeätzten Loches durch den ersten Abschnitt der Dicke der dielektrischen Schicht 5 zurückgelassen wird. Darüber hinaus werden das monokristalline Siliciumsubstrat 1 sowie das Polysilicium 3 innerhalb eines zentralen Bereiches, der im wesentlichen in bezug auf einen in zweckmäßiger Weise vergrößerten Definitionsbereich selbst ausgerichtet ist, freigelegt, so daß die fotolithograf ische Definition der Kontakte durch die Fotoresistmaske 6 (Figur 1), über die das Vorätzen eines ersten Abschnittes der Dicke der isolierenden dielektrischen Schicht 5 durchgeführt wird (Figur 2), weniger kritisch wird.

Mit dem Verfahren der vorliegenden Erfindung werden somit in besonders wirksamer und vorteilhafter Weise die angestrebten Ziele und Vorteile erreicht.


Anspruch[de]

1. Verfahren zur Herstellung eines Loches mit abgeschrägten Flanken durch eine dielektrische Schicht zur Herstellung eines elektrischen Kontaktes in einer integrierten Halbleitervorrichtung mit den Schritten:

a) Vorsehen eines Halbleitersubstrates oder Leitersubstrates, auf dem eine erste dielektrische Schicht angeordnet ist;

b) anisotropes Ätzen der ersten dielektrischen Schicht in einem RIE-Plasma durch eine ein Kontaktloch def inierende Maske, um auf diese Weise mindestens ein Ätzloch auszubilden, wobei der Ätzvorgang bis zu einer Tiefe durchgeführt wird, die geringer ist als die Dicke der Schicht, so daß eine Restdicke des ersten dielektrischen Materiales am Boden des mindestens einen Ätzloches zurückgelassen wird; c) Entfernen des restlichen Materiales der Kontakt maske;

d) Abscheiden einer zweiten Schicht aus dielektrischem Material in übereinstimmender Weise über der Restdicke des dielektrischen Materiales;

e) anisotropes Ätzen ohne Naskierung in einem RIE- Plasma der zweiten Schicht aus dielektrischem Material und der ersten dielektrischen Schicht unterhalb der zweiten Schicht bis zu einer Tiefe, die im wesentlichen der der Restdicke am Boden des Ätzloches entspricht, um auf diese Weise die Oberfläche des Halbleiter- oder Leitersubstrates unter der ersten dielektrischen Schicht, mit dem der elektrische Kontakt danach hergestellt werden soll, freizulegen, während an einer im wesentlichen vertikalen Wand des Ätzloches durch die erste dielektrische Schicht ein abgeschrägter Rest des dielektrischen Materiales der zweiten Schicht des dielektrischen Materiales zurückgelassen wird.

2. Verfahren nach Anspruch 1, bei dem die Restdicke des dielektrischen Materiales etwa 1000-2000 Å (100-200 nm) beträgt.

3. Verfahren nach Anspruch 2, bei dem die zweite Schicht zwischen etwa 4.500 und 6.500 Å (450-650 nm) dick ist.

4 Verfahren nach Anspruch 1, bei dem zur Ausbildung der zweiten Schicht Tetraäthylorthosilicat abgeschieden wird.

5. Verfahren nach Anspruch 1, bei dem die erste dielektrische Schicht Siliciumoxid ist.

6. Verfahren nach Anspruch 1, bei dem das Substrat monokristallines Silicium ist.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com