PatentDe  


Dokumentenidentifikation DE4240506A1 15.12.1994
Titel Verfahren zur Herstellung von Leitbahnen über Grabengebiete von integrierten Halbleiterschaltungen, wobei zur Strukturierung Lötstoppresist eingesetzt wird
Anmelder Centrum für intelligente Sensorik Erfurt e.V. (CiS Erfurt e.V.), 99097 Erfurt, DE
Erfinder Preuß, Klaus-Dieter, 5080 Erfurt, DE;
Sprengel, Rolf, 5080 Erfurt, DE
DE-Anmeldedatum 02.12.1992
DE-Aktenzeichen 4240506
Offenlegungstag 15.12.1994
Veröffentlichungstag im Patentblatt 15.12.1994
IPC-Hauptklasse H01L 21/90
IPC-Nebenklasse H01L 23/528   H01L 21/312   
Zusammenfassung Verfahren zur Herstellung von Leitbahnen über Grabengebiete von integrierten Halbleiterschaltungen, wobei zur Strukturierung Lötstopresist eingesetzt wird.
Die erfindungsgemäße Lösung findet Anwendung bei der Herstellung von mikromechanischen Sensoren und Aktoren im technologischen Prozeß der Halbleitertechnik, wobei in den strukturierten Gebieten Höhenunterschiede von bis zu 100 µm überwunden werden.
Die Lackstrukturen zur Erzeugung dieser Leitbahnen auf den Grabenkanten werden mittels Anwendung der Photolithographie erzeugt.

Beschreibung[de]

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben, wobei zur Überwindung von Höhenunterschieden bis zu 100 µm für die Strukturierung Lötstopresist eingesetzt wird.

Die erfindungsgeinäße Lösung findet vorwiegend Anwendung bei der Herstellung von mikroelektronischen Bauelementen, insbesondere für mikromechanische Sensoren und Aktoren.

Gegenwärtig gehen die gemäß Patent- und Literaturrecherche bekannten Technologien für mikromechanische Sensoren und Aktoren in der Regel von folgendem Grundprinzip aus:

  • - Vorderseitig werden aktive sowie passive Strukturen und Details in einer Ebene mit maximalen Stufen von 2 bis 5 µm realisiert.
  • - Rückseitig werden in das Silizium Stufen bis zur Waferdicke geätzt.


Neue Produkte und sensorische Wirkprinzipien erfordern aber in einer Ebene die leitende und strukturierte Verbindung von Elementen, die einen Höhenunterschied bis zu 100 µm besitzen. Der Erfindung liegt die Aufgabe zugrunde, Lackstrukturen zur Erzeugung dieser Leitbahnen im Mikrometerbereich auf Substraten mittels Photolithografie zu erzeugen, wobei

  • - eine Strukturierung des Resists gleichzeitig auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes erfolgt,
  • - nur jeweils ein Prozeßschritt für die Belichtung und Entwicklung durchzuführen ist,
  • - die Grabenkanten für nachfolgende Ätzprozesse mit sicher ausreichender Menge an Resistmaterial abgedeckt sind,
  • - die Resiststrukturen mit kurzer Belichtungszeit, d. h. mit hohem Durchsatz an Scheiben, hergestellt werden können.


Mit den bisher bekannten Verfahren ist diese Forderung aus folgenden Gründen nicht zu realisieren:

  • - mit Standardresisten läßt sich eine derart hohe Stufe nicht überdecken, der Lack reißt an der Kante ab,
  • - mit eingedickten Standardresisten wird die Kante bei der wiederholten Beschichtung überdeckt, es ist jedoch keine vollständige Freibelichtung/Entwicklung der Lackschicht möglich, da diese Lacke für die auftretenden Schichtdicken eine zu geringe Transparenz aufweisen,
  • - bei der elektrostatischen Sprühbeschichtung mit speziellen niedrigviskosen und hochtransparenten Resisten wird bei entsprechenden Beschichtungsparametern die Grabenkante bedeckt. Bei nachfolgender Temperung zieht sich der Resist jedoch von den Grabenoberkanten zurück und bedeckt diese nicht mehr.


Erfindungsgemäß werden diese Nachteile durch ein Verfahren dadurch gelöst, daß ein negativ arbeitender, fotosensibler, wäßrig-alkalisch verarbeitbarer Lötstoplack aufgebracht wird, der über entsprechende UV-Belichtung und Entwicklung eine Lackmaske für nachfolgendes selektives Ätzen des Leitbahnmaterials darstellt. Eine Besonderheit des Verfahrens besteht darin, den Resist durch UV-Belichtung nur soweit resistent zu gestalten, daß eine dem Ätzen nachfolgende Lackentfernung ohne Probleme möglich ist.

Nachstehend soll die erfinderische Lösung gemäß Fig. 1 beispielhaft näher erläutert werden.

Die in der Halbleiterherstellung gebräuchlichen Positiv- und Negativresiste sind nicht in der Lage, o.g. hohe Stufen vollständig und ohne Abrisse des Lacks an den Grabenkanten (2) zu überdecken. Der verwendete Lötstoplack (5) erreicht zwar die geforderte gute Kantenbedeckung, ist jedoch von seinen Eigenschaften und Parametern wiederum nicht für eine Strukturierung des darunterliegenden Aluminiums (3) sowie ein nachfolgendes Lackentfernen im Prozeß der Halbleiterherstellung vorgesehen.

Die Erfindung erschließt durch entsprechende Gestaltung der Verarbeitungsparameter dem Lötstoplack ein völlig neues Anwendungsgebiet und ermöglicht erstmalig die einfache und mit den herkömmlichen lithografischen Verfahren kompatible Strukturierung von Materialien mit einem Höhenunterschied zwischen Fußpunkt (1) und Plateau (4) des Siliziums (6) von bis zu 100 µm.

Zur Beschichtung wird ein Ansatz Lötstopresist, bestehend aus Farbe, Härter und Verdünner verwendet. Durch Variation des Anteils Verdünner sind beliebige Viskositäten entsprechend den Erfordernissen (Grabentiefe, Böschung) einstellbar. Das Belacken der Wafer erfolgt mittels Schleuderbeschichtung. Bei Drehzahlen von 2000 . . . 3000 min-1 und einer Schleuderzeit von 5 s wird eine Schichtdicke von 15 . . . 30 µm, je nach Mischungsverhältnis von Farbe, Härter und Verdünner, erreicht.

Bei diesen Schichtdicken ist eine sehr gute Bedeckung der Grabenkanten zu erkennen.

Bei anschließender Rampentrocknung auf einer Hotplate-Strecke (Trockenprofil 40/70/110°C, Taktzeit 1 min) werden ausreichende Lackhaftung sowie möglichst geringe Lacksäume nach der Entwicklung erzielt. Äquivalente Ergebnisse lassen sich bei Trocknung im Konvektionsofen (90°C, 10 min) erreichen.

Zur Belichtung können nur Ausrüstungen eingesetzt werden, deren Emissionsspektrum auf das Empfindlichkeitsmaximum des Resists abgestimmt ist. Die Belichtungsmenge muß auf ausreichende Vernetzung und geringe Säume am Lackfußpunkt hin optimiert werden.

Der unbelichtete Resist wird mittels Aufsprühen von 1%iger Sodalösung abgetragen. Durch anschließende DUV-Belichtung erhält die entwickelte Lackmaske die gewünschte Resistenz gegen nachfolgende naßchemische Ätzprozesse zur Strukturierung des unter dem Lack befindlichen Aluminiums.

Nach erfolgter Schichtätzung ist ein Lackentfernen mittels 3%iger Natronlauge bei ca. 65°C möglich. Da durch das Lackentfernungsmedium ein ganzflächiger Abtrag des Aluminiums erfolgt, ist eine entsprechend höhere Ausgangsschichtdicke zu wählen.

Bezugszeichenliste

1 Fußpunkt

2 Grabenkante

3 Aluminium

4 Plateau

5 Resist

6 Silizium


Anspruch[de]
  1. 1. Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben, dadurch gekennzeichnet, daß zur Überwindung von Höhenunterschieden bis zu 100 µm für die Strukturierung Lötstopresist eingesetzt wird.
  2. 2. Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben nach Anspruch 1, dadurch gekennzeichnet, daß die Negativlackschicht auf der Substratoberfläche in einer Dicke von 20 . . . 40 µm, im Bereich der oberen Grabenkanten in einer Dicke von 2 . . . 10 µm und im Bereich der abgesenkten Gebiete in einer Dicke von 30 . . . 50 µm aufgebracht wird, wobei durch Variation des Anteils Verdünner die Lackdicke entsprechend den Erfordernissen (Grabentiefe, Böschung) einstellbar ist.
  3. 3. Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben nach Anspruch 1 und 2, dadurch gekennzeichnet, daß als Resist negativ arbeitender, fotosensibler, wäßrigalkalisch verarbeitbarer Lötstoplack aufgebracht wird.
  4. 4. Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Strukturübertragung mittels Projektions- oder Kontaktbelichtung unter Verwendung einer entsprechenden Schablone im Wellenlängenbereich 300 . . . 400 nm erfolgt.
  5. 5. Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die unbelichtete Lackschicht mit dem aus der Halbleiterherstellung bekannten Sprühentwicklungsverfahren entfernt wird.
  6. 6. Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß der Lötstoplack auf dem Substrat durch ganzflächige Belichtung mit tiefem UV ohne gleichzeitige Temperung resistent gegen nachfolgende Ätzschritte wird.
  7. 7. Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die eigentliche Leitbahnstrukturierung naßchemisch mit einem geeigneten Ätzmedium erfolgt.
  8. 8. Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß der Resist nach der Leitbahnstrukturierung mit entsprechend konzentrierter Natronlauge entfernt wird.
  9. 9. Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß der Negativresist einen hohen Füllstoffanteil zur sicheren Kantenbedeckung und Lackstabilität an den Grabenflanken aufweist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com