PatentDe  


Dokumentenidentifikation DE3750452T2 22.12.1994
EP-Veröffentlichungsnummer 0259887
Titel Phasendifferenzdetektor.
Anmelder Fuji Photo Film Co., Ltd., Minami-ashigara, Kanagawa, JP
Erfinder Miida, Takashi Fuji Photo Film Co., Ltd., Ashigarakami-gun Kanagawa, JP;
Murayama, Jin Fuji Photo Film Co., Ltd., Ashigarakami-gun Kanagawa, JP;
Ozaki, Nozomu Fuji Photo Film Co., Ltd., Ashigarakami-gun Kanagawa, JP;
Tabei, Masatoshi Fuji Photo Film Co., Ltd., Ashigarakami-gun Kanagawa, JP;
Kondo, Ryuji Fuji Photo Film Co., Ltd., Ashigarakami-gun Kanagawa, JP
Vertreter Grünecker, A., Dipl.-Ing.; Kinkeldey, H., Dipl.-Ing. Dr.-Ing.; Stockmair, W., Dipl.-Ing. Dr.-Ing. Ae.E. Cal Tech; Schumann, K., Dipl.-Phys. Dr.rer.nat.; Jakob, P., Dipl.-Ing.; Bezold, G., Dipl.-Chem. Dr.rer.nat.; Meister, W., Dipl.-Ing.; Hilgers, H., Dipl.-Ing.; Meyer-Plath, H., Dipl.-Ing. Dr.-Ing.; Ehnold, A., Dipl.-Ing.; Schuster, T., Dipl.-Phys.; Vogelsang-Wenke, H., Dipl.-Chem. Dipl.-Biol.Univ. Dr.rer.nat.; Goldbach, K., Dipl.-Ing.Dr.-Ing.; Aufenanger, M., Dipl.-Ing.; Klitzsch, G., Dipl.-Ing., Pat.-Anwälte, 80538 München
DE-Aktenzeichen 3750452
Vertragsstaaten DE, FR, GB
Sprache des Dokument En
EP-Anmeldetag 11.09.1987
EP-Aktenzeichen 871133302
EP-Offenlegungsdatum 16.03.1988
EP date of grant 31.08.1994
Veröffentlichungstag im Patentblatt 22.12.1994
IPC-Hauptklasse G03B 3/10

Beschreibung[de]
STAND DER TECHNIK

Die vorliegende Erfindung betrifft einen Phasendifferenz-Detektor zur Verwendung beispielsweise bei einem automatischen Fokussierungs-Detektor für eine Kamera. Insbesondere betrifft die vorliegende Erfindung einen Phasendifferenz-Detektor, der ausgelegt ist, arithmetische Bearbeitung für Phasendifferenz- Erfassung durch ein Analogsignal-Bearbeitungsverfahren aus zuführen.

Ein typischer herkömmlicher automatischer Fokussierungs-Detektor für eine Kamera wurde bisher so ausgelegt, wie es in Fig. 20 dargestellt ist. Insbesondere sind eine Kondensorlinse 3, eine Separatorlinse 4 und ein Phasendifferenz-Detektor hinter einer Filmäquivalenz-Ebene 2 angeordnet, die wiederum hinter einer photographischen Linse 1 sitzt.

Der Phasendifferenz -Detektor umfaßt Linear- oder Zeilensensoren 5, 6, die durch CCDs oder dergleichen bestimmt werden, welche Lichtstrahlen empfangen, die ein Paar durch die Separatorlinse 4 gebildete Abbilder tragen. Die CCDs unterwerfen das empfangene Licht einer photoelektrischen Wandlung, und eine Bearbeitungsschaltung 7 erkennt einen fokussierten Zustand aufgrund von Signalen, die in den Bildelementen der Linearsensoren 5, 6 entsprechend Luminanzintensitäts-Verteilungen erzeugt werden.

Wenn das betreffende Bild vor der Filmäquivalenz-Ebene 2 fokussiert wird, d. h. im Falle eines vorderen Fokussierungsfehlers, sind die an dem Linearsensor 5, 6 gebildeten Bilder in der Nähe der optischen Achse 8, während im Falle eines hinteren Fokussierungsfehler die Bilder von der optischen Achse 8 entfernt liegen. Wenn das betreffende Bild korrekt fokussiert ist, befindet sich die an den Linearsensoren 5, 6 gebildeten Bilder an vorbestimmten Positionen zwischen den bei vorderer bzw. hinterer Fokussierungsfehlern erzeugten. Dementsprechend erfaßt die Bearbeitungsschaltung 7 die Positionen der gebildeten Abbilder mit Bezug auf die optische Achse 8, um dadurch den Fokussierungszustand zu erkennen.

Die Phasendifferenz-Erfassungstechnik wird zum Erkennen der Positionen der an den Linearsensoren 5, 6 gebildeten Abbilder verwendet. Nach dieser Technik wird ein Korrelationswert von einem Paar an den Linearsensoren 5, 6 gebildeten Abbildern erreicht durch eine arithmetische Operation aufgrund der nachfolgenden Formel (1), und ein fokussierter Zustand wird aufgrund der Größe der Relativbewegung (Phasendifferenz) dieser Bilder erkannt, die erforderlich ist, bis der Korrelationswert ein Minimum erreicht:

wobei l eine ganze Zahl mit einem Wert von 1 bis 9 ist und das vorhin beschriebene Ausmaß der Relativbewegung darstellt.

Beispielsweise stellt B(k) Signale dar, die jeweils von den Bildelementen der Linearsensoren 5 in einer zeitseriellen Weise ausgegeben werden, während R(k+l-1) Signale darstellt, die jeweils von den Bildelementen des Linearsensors 6 in zeitserieller Weise ausgegeben werden, und wenn die arithmetische Bearbeitung der genannten Formel (1) ausgeführt wird, wobei jedesmal l von 1 bis 9 verändert wird, werden die Korrelationswerte H(1), H(2), . . . H(9) erhalten. Der fokussierte Zustand wird erkannt, wenn beispielsweise der Korrelationswert H(5) sich bei einem Minimalwert befindet, und wenn ein Korrelationswert an einer Position, die gegen die fokussierte Position versetzt ist, sich bei einem Minimalwert befindet, wird die Größe des Versatzes, d. h. die l = 5 entsprechende Phasendifferenz als die Größe erkannt, um die das betreffende Bild außer Fokus ist.

Die Auslegung der üblichen Bearbeitungsschaltung 7 ist in Fig. 21 gezeigt. Elektrische Analogsignale B(k) bzw. R(k), die jeweils von den Bildelementen der Linearsensoren 5, 6 erzeugt werden, werden beispielsweise mittels eines A/D-Wandlers 9 in 8bit-Digitaldaten gewandelt, und die Digitalwandler werden zeitweilig über einen Mikrocomputer 10 in einem RAM (Random Access Memory = Speicher mit wahlfreiem Zugriff) 11 gespeichert. Danach wird die arithmetische Bearbeitung der vorher beschriebenen Formel (1) aufgrund der gespeicherten Digitaldaten ausgeführt.

Der übliche Phasendifferenz-Detektor des vorstehend beschriebenen Typs leidet jedoch an den folgenden Problemen. Da die arithmetische Behandlung durch Digitalsignal-Behandlung unter Benutzung eines Mikrocomputers oder dergleichen ausgeführt wird, ist ein kostenträchtiger A/D-Wandler oder dergleichen nötig, um die hochschnelle und hochpräzise arithmetische Operation zu bewirken. Zusätzlich wird ein Rundungsfehler erzeugt, der von der Begrenzung der Anzahl von Quantisatoren und dergleichen herrührt, welche die arithmetischen Operationen durchführen, und dies führt zu einer Herabsetzung des Genauigkeitsgrades der arithmetischen Operation. Weiter ist der Arbeitsaufwand, der nötig ist, um ein Computerprogramm für die arithmetische Behandlung zu entwerfen, vergrößert, und es ist notwendig, einen Speicher zum Speichern einer großen Menge von Digitaldaten vorzusehen. Aus diesem Grunde erhöht sich die Anzahl der erforderlichen Teile und der Umfang der Vorrichtung wird so nachteilhaft vergrößert.

Weiter beschreibt US-A1-4 178 098 ein ähnlich wie vorstehend beschrieben ausgelegtes Erfassungsverfahren mit zugehöriger Vorrichtung. Einem Bild entsprechende Ladungen werden in jeweiligen Speichergeräten erzeugt. Die erzeugten Ladungen werden an jeweilige Abtast- und Haltekreise zur weiteren arithmetischen Bearbeitung ausgegeben.

Es ist ein Ziel der vorliegenden Erfindung, einen Phasendifferenz-Detektor zu schaffen, der zur Ausführung einer arithmetischen Operation zur Phasendifferenz-Erfassung befähigt ist, um den Fokussierungszustand des betreffenden Bildes mit hoher Geschwindigkeit und mit einem hohen Genauigkeitsgrad zu erfassen, und der eine zur Aufnahme in einem einzelnen integrierten Schaltungs-Bauelement geeignete vereinfachte Anordnung besitzt.

Dieses Ziel wird gelöst durch die Merkmale des Anspruchs 1. Bevorzugte Ausführungen sind in den Unteransprüchen aufgeführt.

Die Erfindung wird nun mit Bezug auf die Zeichnungen beschrieben:

Fig. 1 ist ein Blockschaltbild, das die grundsätzliche Anordnung des Phasendifferenz-Detektors nach der vorliegenden Erfindung zeigt;

Fig. 2 ist ein Blockschaltbild einer Ausführung des Phasendifferenz-Detektors nach der vorliegenden Erfindung;

Fig. 3 ist ein Schaltbild, das eine praktische Schaltungs-Gestaltung der in Fig. 2 gezeigten Ausführung zeigt;

Fig. 4 zeigt eine Anordnung der Lichtaufnahme-Abschnitte, Speicherabschnitte, Schieberegister-Abschnitte und schwebenden Gates in den Referenz- und Grundeinheiten;

Fig. 5 ist eine fragmentarische Vertikal-Schnittansicht, die schematisch den Lichtaufnahme-Abschnitt, Speicherabschnitt, Schieberegister-Abschnitt und die schwebenden Gates zeigt;

Fig. 6 ist ein Zeitablauf-Diagramm, das den Betrieb der in Fig. 3 gezeigten Schaltung zeigt;

Fig. 7 ist eine zum Beschreiben des Vorganges der arithmetischen Bearbeitung von Korrelationswerten benutzte Darstellung;

Fig. 8 zeigt die Prinzipien der Beurteilung eines fokussierten Zustands aus den Korrelationswerten;

Fig. 9 ist ein Blockschaltbild, das die Anordnung nach einer zweiten Ausführung zeigt;

Fig. 10 ist eine fragmentarische Vertikal-Schnittansicht, welche die Struktur des in Fig. 9 gezeigten Schieberegister- Abschnitts darstellt;

Fig. 11 ist ein Fluß- oder Ablaufdiagramm, das den Betrieb der zweiten Ausführung zeigt;

Fig. 12 ist ein Blockschaltbild, das die Anordnung einer dritten Ausführung zeigt;

Fig. 13 ist ein Schaltbild, das Einzelheiten der in Fig. 12 gezeigten Darstellung zeigt;

Fig. 14 ist ein Wellenform-Diagramm, das die Funktion und die Auswirkung der dritten Ausführung zeigt;

Fig. 15 ist ein Blockschaltbild, das die Anordnung einer vierten Ausführung zeigt;

Fig. 16 ist eine Teilschnittansicht der in Fig. 15 gezeigten Ausführung;

Fig. 17 ist ein Zeitschaubild, das den Betrieb der vierten Ausführung zeigt;

Fig. 18 ist eine fragmentarische Schnittansicht, die die Struktur einer Licht empfangenden Zelle zeigt, die bei einer fünften Ausführung benutzt wird;

Fig. 19 ist ein Blockschaltbild, das die allgemeine Anordnung der fünften Ausführung zeigt;

Fig. 20 zeigt schematisch die Anordnung eines herkömmlichen automatischen Fokussierungs-Detektors; und

Fig. 21 ist ein Blockschaltbild, welches die Anordnung des Phasendifferenz-Detektors nach Fig. 20 zeigt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGEN

Bevorzugte Ausführungen des Phasendifferenz-Detektors nach der vorliegenden Erfindung werden nachfolgend beschrieben.

Die grundsätzliche Anordnung der vorliegenden Erfindung wird zunächst mit Bezug auf Fig. 1 erklärt. Der Phasendifferenz- Detektor nach dieser Ausführung besitzt ein Sensormittel, welches einem photoelektrischen Wandlermittel entsprechend den Linear- oder Zeilensensoren 5, 6 nach Fig. 20 entspricht und von dem photoelektrischen Wandlermittel in Form von Analogsignalen erzeugte Signale mit einer vorbestimmten Zeitgabe ausgibt und in zeitserieller Weise durch ein nichtdestruktives Lesemittel, das schwebende Gates benutzt, und ein analog-arithmetisches Mittel, welches die von dem Sensormittel ausgegebenen Analogsignale einer zu der vorher beschriebenen Formel (1) äquivalenten arithmetischen Bearbeitung unterzieht, um dadurch einen Korrelationswert H(l) auszugeben.

Die Anordnung nach dieser Ausführung wird als nächstes im einzelnen mit Bezug auf Fig. 2 beschrieben, welche Fig. 1 entspricht. Die Anordnung des Sensormittels wird zuerst erklärt. Ein Referenzbildsensor 12 und ein Grundbildsensor 13 entsprechen den Zeilensensoren 5 bzw. 6 nach Fig. 20 und besitzen jeweilige CCDs (charge-storage devices = Ladungsspeicher-Bauelemente), welche eine in jedem Bildelement erzeugte Signalladung mittels einer Vielzahl von Ladungsübertragungs-Elementen übertragen.

Ein Referenzleseabschnitt 14 und ein Grundleseabschnitt 15 sind ausgelegt zur Ausgabe von Analogsignalen (im folgende als "Bildelement-Signale" bezeichnet), welche das vorliegende Bild betreffen, und photoelektrisch in den Bildsensoren 12 und 13 mit einer vorbestimmten Zeitgabe und in zeitserieller Weise gewandelt werden.

Die Anordnung des analog-arithmetischen Mittels wird als nächstes erklärt. Ein analog-arithmetischer Abschnitt 16 führt eine arithmetische Operation zur Phasendifferenz-Erfassung aufgrund von Bildelement-Signalen R(i) und B(i) für jedes Bildelement durch, die von den Referenz- bzw. Basis-Leseabschnitten 14 bzw. 15 ausgegeben werden, und gibt das Ergebnis der arithmetischen Operation an eine Ausgangsklemme 17.

Ein Komparator 18 vergleicht die Bildelement-Signale R(i) und B(i) in Bezug auf die Spannungsgröße oder den Strompegel und gibt ein Polaritätssignal Sgn(i) aus.

Ein Steuersignal-Erzeugungsabschnitt 19 erzeugt verschiedene Steuersignale zum Steuern des Operations-Zeitablaufs in der Gesamtheit der Vorrichtung, z. B. ein Ladungsübertragungs- Taktsignal, um die CCDs in den Bildsensoren 12, 13 zur Ausführung des Ladungsübertragungs-(Transfer-)betriebs zu veranlassen, und ein Steuersignal, das den Leseabschnitten 14 und 15 die Ausgabe der Bildelement-Signale R(i) und B(i) in einer vorbestimmten mit dem Ladungsübertragungs-Taktsignal synchronisierten Zeitabfolge erlaubt.

Ein polaritäts-Beurteilungsabschnitt 20 empfängt das Polaritätssignal Sgn(i), das synchron mit der Ausgangszeitgabe der Bildelement-Signale R(i) und B(i) erzeugt wird, trifft eine Entscheidung, ob die Differenz zwischen den Bildelement-Signalen R(i) und B(i), d. h. B(i)-R(i), plus oder minus ist, und gibt ein (später beschriebenes) Polaritäts-Schaltsignal EX(i) an den analog-arithmetischen Abschnitt 16 weiter. Es ist an dieser Stelle zu bemerken, daß eine solche Polaritäts-Beurteilung getroffen wird, um es zu ermöglichen, den Absolutwert der Differenz zwischen den Bildelement-Signalen R(i) und B(i), wie sie in der vorbeschriebenen Formel (1) gezeigt ist, zu integrieren, indem die Differenz einer Integrations-Operation entsprechend ihrer Polarität unterworfen wird.

Eine AGC-Schaltung 21 erfaßt Signalladungen, die jeweils in den Bildelementen der Bildsensoren 12 bzw. 13 erzeugt wurden und die AGC-Schaltung 21 instruiert aufgrund einer Erfassung, daß die Signalladungen eine vorbestimmte Ladungsgröße erreichen, den Steuersignal-Erzeugungsabschnitt 19, daß die arithmetische Operation zur Phasendifferenz-Erfassung begonnen werden sollte.

Fig. 3 zeigt eine noch weiter für den praktischen Betrieb ausgelegte Schaltung, die aufgrund des Blockschaltbildes nach Fig. 2 angeordnet ist. Die Schaltung wird entsprechend jedem der in Fig. 2 gezeigten Blöcke beschrieben. Die Referenz- und Grund-Bildsensoren 12 und 13 haben im wesentlichen die gleiche Anordnung. Insbesondere umfassen die Bildsensoren 12 und 13 jeweils Lichtempfangs-Abschnitte 22 bzw. 23 mit photoelektrischen Wandlern Dr1 bis Drn und Db1 bis Dbn, welche deren Bildelemente definieren, Speicherabschnitten 24 und 25, die durch CCDs gebildet und dafür vorgesehen sind, in den jeweiligen Lichtempfangs-Abschnitten 22 und 23 für jedes Bildelement erzeugte Signalladungen zu speichern, und durch CCDs gebildete Schieberegister-Abschnitte 26 bzw. 27, welche mit den durch die Speicherabschnitte 24 bzw. 25 übertragenen Signalladungen versorgt werden und die (im Falle des Registerabschnitts 26) die Ladungen horizontal übertragen.

Insbesondere haben die Speicherabschnitte 24, 25 und die Schieberegister-Abschnitte 26, 27 Ladungsübertragungs-Elemente Tr1 bis Trn, Tb1 bis Trn, Cr1 bis Crn und Cb1 bis Cbn, welche den photoelektrischen Wandlern Dr1 bis Drn bzw. Db1 bis Dbn entsprechen. Die Speicherabschnitte 24 und 25 übertragen die Signalladungen an die Schieberegister-Abschnitte 26 und 27 parallel und der Schieberegister-Abschnitt 26 überträgt die Signalladungen seriell. Es soll bemerkt werden, daß, im Gegensatz zum Schieberegister-Abschnitt 26 der Schieberegister-Abschnitt 27 an der Seite des Grundbild-Sensors keine Horizontalübertragung der Signalladungen (wie später beschrieben) bewirkt.

Die Bezugszeichen 28 und 29 bezeichnen leitende Schichten, die jeweils an der Oberfläche der Kanalbereiche gebildet sind, welche die Signalladungen von den Lichtempfangs-Abschnitten 22, 23 zu den Speicherabschnitten 24, 25 bewegen. Die leitenden Schichten sind aus polykristallinen Silizium-Schichten gebildet, um Potentialsperren zu bestimmen.

Die Bezugszeichen 30, 31 bezeichnen Transfer-Gates, welche die Bewegung der Signalladungen steuern.

Weiter werden schwebende Gates Fr1 bis Frn und Fb1 bis Fbn benachbart den Ladungsübertragungs-Elementen Cr1 bis Crn bzw. Cb1 bis Cbn gebildet. Die schwebenden Gates Fr1 bis Frn und Fb1 bis Fbn sind durch MOS-FETs Mr1 bis Mrn bzw. Mb1 bis Mbn, welche jeweils an ihrem Gate mit einem Steuersignal CE versorgt werden, mit einer Rückstellklemme RES verbunden, und sind ebenfalls mit gemeinsamen Kontakten Pr bzw. Pb verbunden durch MOS-FETs Qr1 bis Qrn bzw. Qb1 bis Qbn, welche in Reaktion auf an ihre Gates angelegte Kanalschalt-Signale CH1 bis CHn einen Multiplex-Betrieb durchführen. Die gemeinsamen Kontakte Pr bzw. Pb sind durch jeweilige Impedanzwandler-Schaltungen 32 bzw. 33 mit Kontakten Pr0 bzw. Pb0 verbunden.

Die Impedanzwandler-Schaltungen 32 und 33 haben die gleiche Kreisgestaltung. Insbesondere besitzen die Schaltungen 32 und 33 jeweils MOS-FETs Ir1, Ir2 und bzw. Ib1, Ib2 zur seriellen Verbindung des Drain/Source-Pfades zwischen einer Stromversorgung VDD und einer Erdklemme, und MOS-FETs Ir3 bzw. Ib3, die jeweils parallel zwischen den Gates und Sources der MOS-FETs Ir1 und Ib1 geschaltet und ausgelegt sind, die gemeinsamen Kontakte Pr bzw. Pb in Reaktion auf das Anlegen eines Auffrisch-Signals ΦR an die Stromversorgung VDD anzuklemmen, wobei die Gates der MOS-FETs Ir2 und Ib2 auf ein vorbestimmtes Potential vorgespannt werden.

Die Lagebeziehung zwischen den Schieberegister-Abschnitten 26, 27 und den schwebenden Gates Fr1 bis Frn bzw. Fb1 bis Fbn wird als nächstes mit Bezug auf Fig. 4 beschrieben.

Jeder Lichtempfangs-Abschnitt 22, Speicherabschnitt 24 und Schieberegister-Abschnitt 26, die in Kombination den Referenzbildsensor 12 bilden, besitzen 48 photoelektrische Wandler oder Ladungsübertragungs-Elemente, die mit gleicher Schrittweite W ausgebildet sind. Die schwebenden Gates Fr1 bis Fr40 sind so vorgesehen, daß sie jeweils 40 Ladungsübertragungs-Elemente Cr1 bis Cr40 zugeordnet sind, welche einen dritten Block IIIR bilden. Die restlichen 8 Ladungsübertragungs-Elemente bilden erste und zweite Blöcke IR und IIR an den beiden Enden, wobei jeder Block IR bzw. IIR aus 4 Ladungsübertragungs-Elementen besteht. Die schwebenden Gates sind weiter in zwei Blöcke unterteilt, d. h. einen vierten Block IVR, der aus 32 schwebenden Gates Fr1 bis Fr32 besteht, und einen fünften Block VR, der aus dem Rest besteht. Ein Ende jedes der schwebenden Gates Fr1 bis Fr40 ist über den entsprechenden MOS-FET Mr1, Mr2 . . . nach Fig. 3 an der Rückstellklemme RES angeschlossen, und die schwebenden Gates Fr1 bis Fr32 sind mit dem Kontakt Pr über den jeweiligen MOS-FET Qr1 bis Qrn nach Fig. 3 verbunden. Insbesondere zeigt Fig. 3 repräsentativ den dritten und den vierten Block IIIR bzw. IVR aus Fig. 4, jedoch sind der erste, der zweite und der fünfte Block IR, IIR und VR in Fig. 3 nicht gezeigt. Die letzteren drei Blöcke bestimmen unbelegte oder Reservebereiche, die dann im Betrieb sind, wenn Signalladungen horizontal übertragen werden.

Andererseits besitzt der Lichtempfangs-Abschnitt 23, der Speicherabschnitt 25 und der Schieberegister-Abschnitt 27, welche in Kombination den Grundbildsensor 13 bilden, 40 photoelektrische Wandler oder Ladungsübertragungs-Elemente, die mit gleichen Schrittweiten W (die gleich denen bei dem Referenzbildsensor 12 sind) ausgebildet sind. Die schwebenden Gates Fb1 bis Fb32 sind so vorgesehen, daß sie jeweils 32 Ladungsübertragungs-Elementen Cb1 bis Cb32 jeweils zugeordnet sind, welche einen dritten Block IIIB bilden. Die restlichen 8 Ladungsübertragungs-Elemente bilden erste bzw. zweite Blöcke IB und IIB an jedem Ende, wobei jeder Block IB bzw. IIB aus vier Ladungsübertragungs-Elementen besteht. Ein Ende jedes schwebendes Gates Fb1 bis Fb32 ist mit dem entsprechenden MOS-FET Mb1 bis Mbn und Qb1 bis Qbn nach Fig. 3 verbunden. Mit anderen Worten, Fig. 3 zeigt den dritten Block IIIB nach Fig. 4.

Der Lichtempfangs-Abschnitt 22 ist so gebildet, daß er einen Abstand l1 von der optischen Achse besitzt, während der Lichtempfangs-Abschnitt 23 so gebildet ist, daß er von der optischen Achse einen Abstand l2 besitzt, der bestimmt ist durch Hinzufügen einer 4-Schritt-Breite 4W zu dem Abstand l1 (d. h. l2 = l1+4·W)

Der Phasendifferenz-Detektor nach dieser Ausführung ist an einem Einzelchip in Form eines integrierten Halbleiter-Schaltungskreises ausgebildet. Die Struktur des Chips wird nachfolgend mit Bezug auf Fig. 5 beschrieben, die eine schematische Schnittansicht ist, welche wesentliche Teile des Phasendifferenz-Detektors zeigt, d. h. vom Bildsensor 22 (23) bis zu den schwebenden Gates Fr1 bis Frn (Fb1 bis Fbn).

In Fig. 5 ist eine P-diffundierte Schicht (P-Senke) in dem Oberflächenabschnitt eines Halbleitersubstrats vom N-Typ ausgebildet und eine Vielzahl von N&spplus;-Schichten sind in einem Teil der P-diffundierten Schicht ausgebildet, um dadurch photoelektrische Wandler zu definieren, welche die Lichtempfangs-Abschnitte 22 (23) bilden.

Weiter sind an dem Halbleitersubstrat über eine (nicht dargestellte) SiO&sub2;-Schicht ausgebildet die Signalsperre 28 (29), eine Übertragungs-Gate-Elektrodenschicht, die jeweils eines der Ladungsübertragungs-Elemente des Speicherabschnitts 24 (25) bildet, eine Gate-Elektrodenschicht, welche das Übertrags-Gate 30 (31) bildet, und eine Übertragungs-Gate-Elektrodenschicht, die jedes Ladungsübertragungs-Element des Schieberegister- Abschnitts 26 (27) bildet. Weiter ist eine polykristalline Siliziumschicht zur Bestimmung der schwebenden Gates Fr1 bis Frn und Fb1 bis Fbn und eine Elektrodenschicht Al, die mit der Stromversorgung VDD geklemmt ist, benachbart zu den Schieberegister-Abschnitten 26 und 27 übereinander angeordnet. Die Elektrodenschicht Al ist in solcher Weise ausgebildet, daß sie insgesamt die Oberfläche der Vielzahl von schwebenden Gates Fr1 bis Frn und Fb1 bis Fbn überdeckt. Jeder MOS-FET Mr1 bis Mrn und Mb1 bis Mbn ist mit einem Ende des entsprechenden schwebenden Gates verbunden.

In dieser Anordnung wird ein Rückstellsignal ΦFG, das an der Rückstellklemme RES anliegt, auf ein Potential gleich dem der Stromversorgung VDD gebracht, und die schwebenden Gates F1 bis Frn und Fb1 bis Fbn werden durch ein Steuersignal CE vom "H"-Pegel durch die MOS-FETs Mr1 bis Mrn und Mb1 bis Mbn an die Stromversorgung VDD geklemmt, wobei die MOS-FETs danach wieder abgeschnitten werden. Als Folge werden tiefe Potential- Senken innerhalb des Halbleitersubstrats gebildet, wie in Fig. 5 durch die gestrichelten Linien gezeigt, so daß die Signalladungen in dem Schieberegister-Abschnitt 26 (27) in die Bereiche unter den schwebenden Gates einfließen. Änderungen der Spannung werden in den schwebenden Gates Fr1 bis Frn (Fb1 bis Fbn) jeweils entsprechend der Größe der in die Bereiche einströmenden Signalladungen erzeugt. Damit kann das Muster oder die Verteilung des an dem Lichtempfangs-Abschnitt 22 (23) gebildeten Bildes in Form von Spannungssignalen erfaßt werden.

Wenn andererseits die schwebenden Gates Fr1 bis Frn und Fb1 bis Fbn auf den Pegel "L" verschoben werden, in dem die Rückstellklemme RES auf Massepotential gebracht und dann die MOS-FETs Mr1 bis Mrn und Mb1 bis Mbn EINgeschaltet werden, werden die Potentialsenken innerhalb der Bereiche unter den schwebenden Gates flach, so daß es möglich ist, die Signalladungen wieder zu dem Schieberegister-Abschnitt 26 (27) zurückzubringen. Da eine solche Bewegung der Signalladungen in nichtzerstörender Weise ausgeführt wird, kann das Lesen von Signalladungen beliebig oft wiederholt werden.

Die Signale, die durch die schwebenden Gates Fr1 bis Frn und Fb1 bis Fbn auf diese Weise erzeugt werden, werden in zeitserielle Signale R(i) und B(i) gewandelt durch Multiplexbetrieb der MOS-FET Qr1 bis Qrn und Qb1 bis Qbn und Ausgabe an die jeweiligen Ausgangskontakte Pr0 und Pb0.

Die Anordnung des analog-arithmetischen Abschnitts 16 in dem analog-arithmetischen Mittel wird als nächstes mit Bezug auf Fig. 3 erklärt. In der Figur bezeichnen die Bezugszeichen C1, C2 . . . Cn Kondensatoren mit gleichen Kapazitätswerten. Enden jedes Kondensators sind über die jeweiligen MOS-FETs Hr1 bis Hrn bzw. Hb1 bis Hbn mit den Kontakten Pr0 bzw. Pb0 verbunden. Die MOS-FETs Hr1 bis Hrn und Hb1 bis Hbn führen einen Demultiplex-Betrieb aus zum Zuführen von an dem Kontakt Pr0 bzw. Pb0 erzeugten Signalen zu den entsprechenden Kondensatoren C1 bis Cn unter Steuerung durch die später beschriebenen Signale CH1 bis CHn.

Die einander benachbarten Kondensatoren, d. h. C1 und C2; C2 und C3; . . . ; und Cn-1 und Cn sind zueinander parallel an beiden Enden angeschlossen über MOS-FETs Sr1 bis Srn bzw. Sb1 bis Sbn, welche durch Polaritäts-Schaltsignale Φp1 bis Φpn gesteuert sind. Die einander benachbarten Kondensatoren sind auch durch MOS-FETs Br1 bis Brn bzw. Bb1 bis Bbn verbunden, welche durch die jeweils anderen Polaritäts-Schaltsignale Φs1 bis Φsn gesteuert werden, und die über Kreuz ausgelegt sind. Beide Enden des Kondensators C1 in der ersten Stufe sind mit der Stromversorgung VDD durch MOS-FETs Sr0 und Sb0 verbunden, die durch Klemmsteuersignale Φr0 bzw. Φb0 gesteuert werden. Es sind weiter MOS-FETs Ts und Tb vorgesehen, welche die jeweiligen Gates der MOS-FETs Sr0 bis Srn, Sb1 bis Sbn, Br1 bis Brn und Bb1 bis Bbn mit der Erdklemme unter Beeinflussung durch ein Freigabesignal EN verbinden.

Die ausgangsseitigen Knoten der MOS-FETs Srn und Bbn, welche mit dem Kondensator Cn in der Endstufe verbunden sind, sind mit der Stromversorgung VDD verbunden, während die ausgangsseitigen Knoten der MOS-FETs Brn und Sbn mit einem Ausgangspuffer-Verstärker 34 über einen gemeinsamen Kontakt PCM verbunden sind.

Der Ausgangspuffer-Verstärker 34 besitzt zwei Paare von MOS- FETs E1, E2 und E3, E4, deren Drain/Source-Strecken in Reihe zwischen der Stromversorgung VDD und der Erdklemme angeschlossen sind, und ein Übertragungs-Gate-Element E5, das zwischen dem Knoten zwischen den MOS-FETs E1 und E2 und dem Gate des MOS-FET E3 angeschlossen ist, wobei die Gates der MOS-FETs E2 und E4 auf ein vorbestimmtes Potential VB vorgespannt sind. Das Signal, das dem MOS-FET E1 von dem gemeinsamen Kontakt PCM zugeführt wird, wird durch den EIN/AUS-Betrieb des Übertragungs-Gate-Elements E5 abgetastet und gehalten, welches durch Steuersignale ΦSH und ΦSN gesteuert wird, und das Signal wird dann an die Ausgangsklemme 17 abgegeben.

Der Betrieb des analog-arithmetischen Abschnitts 16 wird kurz erklärt. Die Bildelement-Signale R(i) und B(i), die mit einer vorbestimmten Zeitgabe und in zeitserieller Weise durch den Multiplexbetrieb der MOS-FETs Qr1 bis Qrn und Qb1 bis Qbn der Referenz- und Basis-Leseabschnitte 14 bzw. 15 ausgelesen werden, werden mittels der MOS-FETs Hr1 bis Hrn und Hb1 bis Hbn aufgeteilt, welche einen Demultiplex-Betrieb synchron mit der Zeitgabe ausführen, und die aufgeteilten Signale werden jeweils zu vorbestimmten Kondensatoren C1 bis Cn geführt. Dementsprechend werden die Kondensatoren C1 bis Cn mit Signalen aufgeladen, die jeweils den in den Bildelementen in den Referenzbzw. Grundbildsensoren 12 bzw. 13 erzeugten Signalladungen entsprechen. Es sollte bemerkt werden, daß die MOS-FETs Sr0 bis Srn, Sb1 bis Sbn, Br1 bis Brn und Bb1 bis Bbn während des Aufladezeitraums als in abgeschnittenem Zustand befindlich angenommen werden.

Insbesondere gilt, wenn das an dem Kontakt Pr0 auftretende zeitserielle Bildelement-Signal mit R(i), das an dem Kontakt Pb0 auftretende zeitserielle Signal mit B(i) und die in den Kondensatoren C1 bis Cn akkumulierten Ladungen mit q(1), q(2) . . . q(i) . . . q(n) dargestellt werden, die nachfolgende Formel:

q(i) = Sgn(i) · B(i) -R(i), (2)

wobei i = i bis n.

Es sollte bemerkt werden, daß Sgn(i) die Polarität darstellt, die entsprechend der Spannungsgröße der Signale R(i) und B(i) bestimmt wird, und wenn B(i) ≥ R(i), ist Sgn(i) plus (logischer Wert "H"), während, wenn B(i) < R(i), Sgn(i) minus (logischer Wert "L") ist. So ändert sich die Polarität über jeden der Kondensatoren C1 bis Cn, nachdem sich die Aufladung entsprechend den Signalen R(i) und B(i) ändert.

Die MOS-FETs Sr1 bis Srn, Sb1 bis Sbn, Br1 bis Brn und Bb1 bis Bbn voll führen einen Schaltbetrieb zum Ausführen eines Integrationsbetriebs von absoluten Werten, wie durch die nachfolgende Formel (3) dargestellt:

Wenn insbesondere die einander benachbarten Kondensatoren C1 und C2; C2 und C3; . . . ; und Cn-1 und Cn einander jeweils in der Polarität gleich sind, werden die MOS-FETs Sr1 bis Srn und Sb1 bis Sbn leitend gemacht, während, wenn die benachbarten Kondensatoren unterschiedliche Polaritäten haben, die MOS-FETs Br1 bis Brn und Bb1 bis Bbn leitend gemacht werden, um die arithmetische Bearbeitung der vorher beschriebenen Formel (3) auszuführen, und das Ergebnis des arithmetischen Betriebes wird an der Ausgangsklemme 17 erzeugt.

Der Komparator 18 und der Polaritäts-Beurteilungsabschnitt 20, die als nächstes erklärt werden, erzeugen Schaltsteuersignale Φp1 bis Φpn und Φs1 bis Φsn, um die vorher beschriebene Schaltsteuerung in Übereinstimmung mit der Polarit≤ Sgn(i) zu bewirken.

Der Komparator 18 wird bestimmt durch einen Analogkomparator, der die Spannungsgrößen-Beziehung zwischen den für jedes Bildelement erzeugten zeitseriellen Signalen R(i) und B(i) an den Kontakten Pr0 bzw. Pb0 erfaßt und ein Sgn(i) entsprechendes Polaritätssignal erzeugt. Wie vorher beschrieben, ist, wenn B(i) > R(i), das Polaritätssignal Sgn(i) ein Rechtecksignal mit Pegel "H", während, wenn B(i) < R(i) ist, das Signal den Pegel "L" besitzt.

Der Polaritäts-Beurteilungsabschnitt 20 umfaßt D-FlipFlop- Schaltungen DF1 bis DFn zum Speichern von jeweiligen Polaritäts-Signalen Sgn(i), die vom Komparator 18 zugeführt werden durch UND-Schaltungen A1 bis A32 mit je zwei Eingängen, EXOR- Schaltungen EXR, deren jeweilige Eingänge an den Ausgangsklemmen jedes Paares benachbarter D-FlipFlop-Schaltungen DF1 bis DFn angeschlossen sind, Inverterschaltungen INV, die an den Ausgangsklemmen der Exor-Schaltungen angeschlossen sind, und Drei-Zustands-Pufferschaltungen TB. In jeder D-FlipFlop-Schaltung DF1 bis DFn werden gespeicherten Daten in Reaktion auf ein Löschsignal CLR gelöscht, und an die jeweils anderen Eingangsklemmen der UND-Schaltungen A1 bis An werden sequentiell die vorher beschriebenen Kanal-Schaltsignale Ch1 bis CHn angelegt, so daß die D-FlipFlop-Schaltungen F1 bis DFn mit dem Betrieb der MOS-FETs Qr1 bis Qrn, Qb1 bis Qbn, Hr1 bis Hrn und Hb1 bis Hbn synchronisiert werden. Die Drei-Zustands-Pufferschaltungen TB werden EINgeschaltet oder in einen Zustand hoher Impedanz gebracht in Reaktion auf das Freigabesignal EN, und geben Polaritäts-Schaltsighale Φp0 bis Φpn und Φs0 bis Φsn nur dann aus, wenn sie EINgeschaltet sind.

Insbesondere werden die von dem Komparator 18 angelegten Polaritätssignale Sgn(i) sequentiell in den D-FlipFlop-Schaltungen DF1 bis DFn synchron mit den Kanalschaltsignalen CH1 bis CHn gespeichert, und auf Grund der gespeicherten Daten führen die EXOR-Schaltungen EXR einen EXKLUSIV-ODER-Betrieb aus, der durch die folgende Formel (4) dargestellt wird:

Sgn(i) + Sgn(i+1), (4)

wobei i = 1 bis n - 1.

Dementsprechend wird aufgrund der Formel (4) beurteilt, ob sich eine Polaritätsänderung bei benachbarten Kondensatoren C1 bis Cn in dem Analog-Arithmetischen Abschnitt 16 nach dem Laden ergibt oder nicht. Wenn die Drei-Zustands-Pufferschaltungen TB in Reaktion auf das Freigabesignal EN EINgeschaltet werden, geben die Schaltungen TB die Polaritäts-Schaltsignale Φp0 bis Φpn und Φb0 bis Φbn an die MOS-FETs Sr1 bis Srn, Sb1 bis Sbn, Br1 bis Brn und Bb1 bis Bbn ab, um die beiden Enden jedes Kondensators C1 bis Cn im selben Polaritätszustand miteinander zu verbinden.

Der Steuersignal-Erzeugungsabschnitt 19 erzeugt an vorbestimmten Zeitpunkten Kanalschaltsignale CH1 bis CHn einer vorbestimmten Zeitlänge, ein Übertragungs-Taktsignal Tf für die Speicherabschnitte 24, 25, ein Gatesignal TG für die Übertragungs-Gates 30, 31, übertragungs-Taktsignale Φr1 bis Φrf und Φb1 bis Φb4 für die Schieberegister-Abschnitte 26,27, ein Freigabe-Signal EN, ein Löschsignal CLR, und Steuersignale CE, ΦSH und ΦSN.

Der durch den Phasendifferenz-Detektor nach Fig. 2 und 3 ausgeführte Phasendifferenz-Erfassungsbetrieb wir als nächstes mit Bezug auf das in Fig. 6 gezeigte Zeitablaufdiagramm beschrieben.

Wenn die AGC Schaltung 21 vor dem Zeitpunkt t0 erfaßt, daß die photoelektrischen Wandler Dr1 bis Drn und Db1 bis Dbn vorbestimmte Signalladungen erzeugt haben, wird das AG-Signal auf den "H"-Pegel angehoben und arithmetische Bearbeitung synchron mit dem Startsignal STR gestartet (das in Reaktion auf das Drücken des Auslöseknopfes oder dergleichen der Kamera erzeugt wird), welches zum Zeitpunkt t0 angelegt wird. Zuerst wird das Rückstellsignal ΦR mit vorbestimmtem Zeitabstand Ta an der Rückstellklemme 28 erzeugt. Weiter werden während des Zeitraums vom Zeitpunkt t0 bis zu Zeitpunkt t3 4-Phasen-Taktsignale Φr1 bis Φr4 und Φb1 bix Φb4 erzeugt, um die Ladungsübertragungselemente (siehe Fig. 4) der Schieberegister-Abschnitte 26 und 27 dazu zu bringen, Ladungsübertragung aufgrund des 4-Phasen- Ansteuersystems mit einem einem Schritt entsprechenden Ausmaß zu bewirken.

Zum Zeitpunkt t1 während des Zeitraums der Ladungsübertragung durch die Ladungsübertragungs-Elemente wird das Steuersignal CE auf den "H"-Pegel angehoben, um die MOS-FETs Mr1 bis Mrn und Mbl bis Mbn EINzuschalten, und in der Zwischenzeit wird das Rückstellsignal ΦFG von dem "L"-Pegel zu dem "H"-Pegel invertiert. Demzufolge werden die schwebenden Gates Fr1 bis Fr40 und Fb1 bis Fb32 an die Stromversorgungsspannung VDD geklemmt und zum Zeitpunkt t2 wird das Steuersignal CE zum "L"-Pegel verschoben, um die MOS-FETs Mr1, Mr2 . . . Mb1, Mb2 . . . Mbn in einen Zustand hoher Impedanz zu bringen. Demzufolge werden die schwebenden Gates an diesem Potential gehalten. So wird eine Potentialsenke wie die in Fig. 5 gezeigte innerhalb des Halbleitersubstrats unter jedem schwebenden Gate ausgebildet. Zu einem Zeitpunkt, der etwas vor dem Zeitpunkt t2 liegt, werden die Übertragungs-Gates 30 und 31 in Reaktion auf das Gatesignal ΦTG leitend gemacht, und die Signalladungen in den Speicherabschnitten 24 und 25 werden deshalb jeweils zu den entsprechenden Ladungsübertragungs-Elementen in den Schieberegister- Abschnitten 26 und 27 geschoben. Bis der Übertragungsbetrieb zu den Ladungsübertragungs-Elementen zum Zeitpunkt t4 vollendet ist, wird die Signalladung weiter zu der jeweiligen Potentialsenke bewegt.

Während des Zeitraums vom Zeitpunkt t4 bis zum Zeitpunkt t5 werden die Kanalschaltsignale CHI bis CH32 ausgegeben, um die MOS-FETs Qr1 bis Qrn und Qb1 bis Qbn EINzuschalten, welche in Kombination eine Multiplexer-Schaltung bilden, und zeitserielle Signale für jedes Bildelement werden an die Kontakte Pr0 und Pb0 ausgegeben. Die Wellenform des Signals an jedem der Kontakte Pr0 und Pb0 tritt beispielsweise wie mit CQi in Fig. 6 bezeichnet auf. Insbesondere wird ein Spannungsabfall, der einer Signalladung für jedes der Bildelemente entspricht, in jedem der schwebenden Gates Fr1 bis Frn und Fb1 bis Fbn erzeugt, und die Wellenform einer um einen dem Spannungsabfall entsprechenden Wert gegenüber der Stromversorgungsspannung VDD abgesenkten Spannung erscheint an jedem der Kontakte Pr0 und Pb0.

Von dem Zeitpunkt t4 bis zum Zeitpunkt t5 werden die jeweils an den Kontakte Pr0 und Pb0 auftretenden zeitseriellen Signale nacheinander in dem Komparator 18 miteinander verglichen und die Polaritätssignale Sgn(i) werden in den D-Flip-Flops DF1 bis DFn gespeichert. Weiter werden die zeitseriellen Signale jeweils den bestimmten Kondensatoren C1 bis Cn durch die MOS- FETs Hr1 bis Hrn und Hb1 bis Hbn zugeführt, die in Kombination eine Demultiplexer-Schaltung bilden, und die durch die vorbeschriebene Formel (2) dargestellte arithmetische Operation wird so ausgeführt. Es sollte bemerkt werden, daß, da das Freigabesignal EN sich während des Zeitraums vom Zeitpunkt t4 bis zum Zeitpunkt t5 am "H"-Pegel befindet, die 3-Zustands- Pufferschaltungen TB im Zustand hoher Impedanz sind, und deswegen die MOS-FETs Sr0 bis Srn, Sb0 bis Sbn, Br1 bis Brn und Bb1 bis Bbn, an welche die Polaritäts-Schaltsignale Φp0 bis Φpn und Φb0 bis Φbn nicht angelegt sind, in einem AUS-Zustand sind.

Als nächstes ist das Laden der Kondensatoren C1 bis Cn zum Zeitpunkt t5 fertiggestellt, und das Freigabesignal EN wird dann zum "L"-Pegel verschoben und dort während eines vorbestimmten Zeitraums TE gehalten, während dessen die Polaritäts- Schaltsignale Φp0 bis Φpn und Φb0 bis Φbn von der Polaritäts- Beurteilungsschaltung 20 ausgegeben werden. In Reaktion darauf werden die MOS-FETs Sr0 bis Srn, Sb0 bis Sbn, Br1 bis Brn und Bb1 bis Bbn in einen vorbestimmten leitenden oder nicht leitenden Zustand geschaltet und die Ladungen in den Kondensatoren C1 bis Cn werden miteinander gekoppelt, wobei ihre Polaritäten einander gleichgemacht werden. Als Ergebnis dieser Ladungskopplung werden gemittelte gleiche Ladungen in den Kondensatoren C1 bis Cn verteilt. In Reaktion auf die an den Ausgangspufferverstärker 34 während des Zeitraums TSH angelegten Steuersignale ΦSH und ΦSN wird die Spannung über jedem Kondensator C1 bis Cn abgetastet und gehalten, und ein Signal Vout [entsprechend H(l)], das für einen Korrelationswert bezeichnend ist, wird an die Ausgangsklemme 17 ausgegeben.

Durch die vorstehend beschriebene Bearbeitung, die vom Zeitpunkt t0 bis zum Zeitpunkt t6 ausgeführt wird, werden die Verteilungen oder Muster A bzw. B eines Paares betreffender Bilder, die jeweils auf den Referenz- und den Grund-Bildsensor 12 bzw. 13 einfallen, einem arithmetischen Betrieb unterworfen, um eine Differenz für jedes der Bildelemente zu erhalten und der Absolutwert der Differenz wird integriert, wie in Fig. 7 gezeigt. Damit wird der Korrelationswert H(1) der folgenden Formel (5) erhalten:

Es sollte bemerkt werden, daß, da die Referenz- und Grund- Bildsensoren 12 und 13 bei unterschiedlichen Abständen l1 bzw. l2 bezüglich der optischen Achse der photographischen Linse positioniert sind, der Korrelationswert H1 zwischen Mustern, die entsprechend gegeneinander versetzt sind, erhalten wird.

Als nächstes wird während des Zeitraums vom Zeitpunkt t6 bis zum Zeitpunkt t9 eine Ladungsübertragung um einen Schritt bewirkt durch den Schieberegister-Abschnitt 26 an der Seite der Referenzeinheit.

Zuerst wird während des Zeitraums vom Zeitpunkt t6 bis zum Zeitpunkt t7 das Rückstellsignal ΦFG auf den "L"-Pegel verschoben, und das Steuersignal CE wird während dieses Zeitraums von dem "L"-Pegel auf den "H"-Pegel invertiert. Demzufolge werden die schwebenden Gates Fr1 bis Fr40 und Fb1 bis Fb32 (siehe Fig. 4 und 5) an den Massepegel geklemmt. Dementsprechend werden die Potentialsenken innerhalb des Halbleitersubstrats flach, wie in Fig. 5 gestrichelt gezeigt, und die Signalladungen werden so zu den ursprünglichen Ladungsübertragungs-Elemente Cr1 bis Cr40 und Cb1 bis Cb32 zurückgeführt.

Die Signalladungen in den Signal-Übertragungselementen Cr1 bis Cr40 werden zu der optischen Achse 8 hin um einen Schritt synchron mit den 4-Phasen-Taktsignalen Φr1 bis Φrn übertragen. Das Steuersignal CE wird im Verlauf dieses Übertragungsbetriebes zum Zeitpunkt t8 auf den "L"-Pegel verschoben, um die MOS-FETS Mr1, Mr2 . . . in einen Zustand hoher Impedanz zu bringen. Da das Ruhesignal ΦFG sich zum Zeitpunkt t8 am "H"-Pegel befindet, werden wieder tiefe Potentialsenken unter den schwebenden Gates Fr1 bis Fr40 gebildet, so daß die Signalladungen, die um einen Schritt verschoben wurden, sich zum Zeitpunkt t9 wieder zu den Potentialsenken bewegen, wodurch der übertragungsbetrieb vollendet ist.

Andererseits werden die Signalladungen auch zu den Ladungsübertragungs-Elementen Cb1 bis Cb32 an der Grundeinheitsseite zurückgeführt durch eine zu der vorbeschriebenen Operation gleichartigen. Jedoch wird keine Übertragungsoperation durch einen Schritt ausgeführt, infolge der Wellenformen der dritten bzw. vierten Übertragungstaktsignale φb3 und φb4. Dementsprechend sind die Signalladungen, die nicht verschoben wurden, zu den Potentialsenken unter ihren Original-Schwebegates Fb1 bis Fb32 bewegt.

Als nächstes wird während des Zeitraums vom Zeitpunkt t9 bis zum Zeitpunkt t10 die gleiche Bearbeitung, wie sie während des Zeitraums vom Zeitpunkt t3 bis zum Zeitpunkt t6 ausgeführt wurde, zur Durchführen gebracht und der Korrelationswert H(2) zwischen der Verteilung, welche um einen Schritt im Schieberegister-Abschnitt 26 verschoben wird und der Verteilung, die nicht in dem Schieberegister-Abschnitt 27 verschoben wird, von der Ausgangsklemme 17 ausgegeben. Mit anderen Worten, der Korrelationswert H(2) wird wie folgt dargestellt:

Als nächstes wird während des Zeitraums vom Zeitpunkt t10 bis zum Zeitpunkt t11 die gleiche Bearbeitung, wie sie während des Zeitraums vom Zeitpunkt t6 zum Zeitpunkt t10 durchgeführt wurde, eine vorbestimmte Anzahl von Malen wiederholt, wobei so die Korrelationswerte zwischen der Verteilung, die nacheinander in dem Schieberegister-Abschnitt 26 verschoben wurde und der Verteilung, die nicht im Schieberegister-Abschnitt 27 verschoben wurde, erreicht wird.

Die vorbeschriebene Bearbeitung kann dargestellt werden wie folgt:

wobei l die Anzahl der Schiebevorgänge ist. So entspricht der durch diese Bearbeitung erhaltene Korrelationswert dem Korrelationswert [siehe Formel (1)], der durch das in der Beschreibung des Standes der Technik erhaltene Digitalsignal- Bearbeitungsverfahren erhalten wurde.

Fig. 8(a) bis 8(c) zeigen Beispiele der Wellenform des von der Ausgangsklemme 17 über den vorher beschriebenen Schritt- Verschiebungsvorgang erhaltenen Signals Vout. Falls eine Korrelationswert-Verteilung, in der der Korrelationswert ein Minimum bei l = 4 erreicht, erzeugt wird, wie in Fig. 8(a) gezeigt ist, wird das betreffende Bild als im fokussierten Zustand vorhanden bestimmt; in dem Falle, bei dem der Korrelationswert ein Minimum bei l < 4 erreicht, wie in Fig. 8(b) gezeigt, wird das betreffende Bild als in einem vorderen fehlfokussierten Zustand vorhanden bestimmt; und in dem Fall, wenn der Korrelationswert ein Minimum erreicht, wenn l > 4, wie in Fig. 8(c) gezeigt, wird das betreffende Bild als in einem hinteren fehlfokussierten Zustand befindlich bestimmt. Zusätzlich kann die Größe, um die das betreffende Bild außer Fokus ist, gleichzeitig aus dem Wert l erfaßt werden.

Wie vorstehend beschrieben, wird die arithmetische Betätigung zum Erzielen von Korrelationswerten durch Analogsignal-Bearbeitung ausgeführt und die Betätigungs-Geschwindigkeit ist deswegen beträchtlich groß. Da zusätzlich die Schaltung vereinheitlicht werden kann, kann der Phasendifferenz-Detektor entsprechend in Form eines Halbleiter-IC-Bauelements erzeugt werden. Da die relative Genauigkeit der Halbleiter-IC-Elemente, insbesondere der Kondensatoren, außerordentlich hervorragend ist, ist es möglich, einen hochgenauen Arithmetikvorgang zu erzielen, zusammen mit der Benutzung der Schaltung.

Da weiter die Schieberegister mit schwebenden Gates versehen sind und Signalladungen deswegen wiederholt in nicht zerstörender Weise ausgelesen werden können, wird es unnötig, einen Speicher zum Speichern der Signale vorzusehen, die den das vorliegende Bild betreffenden Verteilungen entsprechen. Dementsprechend ist es möglich, einen Phasendifferenz-Detektor geringer Größe vorzusehen.

Ein weiteres Beispiel des in Fig. 1 gezeigten Sensormittels wird als nächstes mit Bezug auf Fig. 9 beschrieben. Es sollte bemerkt werden, daß in Fig. 9 Abschnitte, die den in Fig. 3 gezeigten identisch oder äquivalent sind, mit den gleichen Bezugszeichen versehen sind.

Die Anordnung der in Fig. 9 gezeigten Sensormittel wird zuerst erklärt. In der Figur sind photoelektrische Wandler Dr1 bis Drn, welche einen Lichtempfangs-Abschnitt an der Referenzseite definieren, und photoelektrische Wandler Db1 bis Dbn, welche einen Lichtempfangs-Abschnitt 23 auf der Grund- oder Basisseite definieren, mit vorbestimmten jeweiligen Abständen l1 bzw. l2 bezüglich der optischen Achse 8 vorgesehen. Die Abstände l1 und 12 sind in der gleichen Weise wie in bei der vorher beschriebenen ersten Ausführung (siehe Fig. 4) festgesetzt.

Weiter sind Ladungsübertragungs-Elemente Tr1 bis Trn und Tb1 bis Tbn entsprechend den photoelektrischen Wandlern Dr1 bis Drn bzw. Db1 bis Dbn vorgesehen, so daß die Signalladungen, welche in den photoelektrischen Wandlern Dr1 bis Drn bzw. Db1 bis Dbn erzeugt werden, parallel durch Übertragungsgates 30 bzw. 31 zu den Ladungsübertragungs-Elementen Er1 bis Ern bzw. Eb1 bis Ebn übertragen werden, welche Schieberegister-Abschnitte 35 bzw. 36 bilden.

Die Schieberegister-Abschnitte 35 und 36 sind jeweils aus seriellen Übertragungs-CCDs zusammengesetzt, welche Signalladungen in Längsrichtung übertragen (in der durch den Pfeil in der Figur bezeichneten Richtung) in Reaktion auf Taktsignale φra bis φrd und φba bis φbd aufgrund des sog. 4-Phasen-Ansteuersystems oder dergleichen. Schwebende Gates Fr0 und Fb0 sind vorgesehen zur Zuordnung zu den Übertragungselementen Er1 und Eb1, die an Positionen an den vorderen Enden der Schieberegister-Abschnitte 35 bzw. 36 sitzen, während Eingabeschaltungen, die jeweils aus Eingangsgates IGr, IGb und Eingangsdioden IDr, IDb zusammengesetzt sind, für die Übertragungselemente Ern und Ebn vorgesehen sind, welche an den abschließenden Enden der Schieberegister-Abschnitte 35 und 36 angeordnet sind.

Fig. 10 ist eine Schnittansicht, die schematisch den vertikalen Schnittaufbau des Schieberegister-Abschnitts 35 (36) zeigt, in Längsrichtung einer Längsebene genommen. Eine P-diffundierte Schicht (P-Senke) ist in dem Oberflächenabschnitt eines N-Halbleitersubstrats ausgebildet und die Eingangsdiode IDr (IDb) ist an einem Ende der P-diffundierten Schicht gebildet. Weiter sind die Übertragungsgates IGr bzw. IGb an dem Halbleitersubstrat durch eine Siliziumoxid-Dünnschicht hindurch gebildet, die auf dem Substrat gestapelt ist. Das schwebende Gate Fr0 (Fb0) besitzt einen zu dem in Fig. 5 gezeigten gleichartigen Aufbau. Insbesondere sind eine polykristalline Schicht, die das schwebende Gate Fr0 (Fb0) bestimmt, und eine Elektrodenschicht A1, die an die Stromversorgung VDD geklemmt ist, gestapelt und ein MOS-FET Mr0 (Mb0) ist an einem Ende jedes schwebenden Gates angeschlossen.

Übertragungsgate-Elektroden zur Ausbildung der Ladungsübertragungs-Elemente Er1 bis Ern (Eb1 bis Ebn) sind zwischen der Eingangsschaltung und dem schwebenden Gate Fr0 (Fb0) vorgesehen und sind so verdrahtet, daß Taktsignale Φra bis Φrd (Φba bis Φbd) an die Übertragungsgate-Elektroden angelegt werden.

Zurück zu Fig. 9: die schwebenden Gates Fr0 und Fb0 sind mit den Eingangsklemmen eines analog-arithmetischen Mittels durch Impedanz-Wandlerschaltungen 32 und 33 verbunden. Es sollte bemerkt werden, daß das in der vorher beschriebenen ersten Ausführung (siehe Fig. 2 und 3) gezeigte analog-arithmetische Mittel oder dergleichen als dieses analog-arithmetische Mittel angewendet werden kann. Weiter werden Signale R(i) und B(i), die von den Impedanzwandler-Schaltungen 32 und 33 ausgegeben werden, zu den Eingangsdioden IDr bzw. IDb der jeweiligen Eingangsschaltungen geleitet, so daß die Signale R(i) und B(i) den Übertragungselementen Ern und Ebn eingegeben werden, die an den Abschlußenden der Schieberegister-Abschnitte 35 und 36 angeordnet sind.

Bei dieser Anordnung wird das Rückstellsignal ΦFG an die Rückstellklemme RES jedes MOS-FETs Mr0 und Mb0 angelegt, die jeweils mit den schwebenden Gates Fr0 bzw. Fb0 verbunden sind, in Reaktion auf das Steuersignal CE, wodurch die Potentialsenken unter den schwebenden Gates Fr0 und Fb0, wie oben mit Bezug auf Fig. 5 beschrieben, gesteuert werden und Signale R(i) und B(i) ausgelesen werden können, welche den den Übertragungselementen Er1 bzw. Eb1 zugelieferten Signalladungen entsprechen.

Der Betrieb der vorher beschriebenen zweiten Ausführung wird nun mit Bezug auf das Flußdiagramm in Fig. 11 beschrieben.

Zuerst empfangen in der Routine 100 die photoelektrischen Wandler Dr1 bis Drn und Db1 bis Dbn in den Lichtempfangs-Abschnitten 22 und 23 jeweils Lichtstrahlen, welche ein Paar optischer Abbildung tragen, und wandeln das empfangene Licht photoelektrisch. In der Routine 110 werden die erzeugten Signalladungen jeweils zu den Ladungsübertragungs-Elementen Er1 bis Ern und Eb1 bis Ebn der Schieberegister-Abschnitte 35 bzw. 36 durch Ladungsübertragungs-Elemente Tr1 bis Trn bzw. Tb1 bis Tbn und die Übertragungsgates 30 bzw. 31 übertragen. Nach Beendigung der Übertragung werden die Übertragungsgates 30 und 31 abgeschaltet.

Als nächstes verschieben in der Routine 120 die Schieberegister-Abschnitte 35 und 36 die Signalladungen um einen Schritt aufgrund der Taktsignale Φra bis Φrd und Φba bis Φbd, und in der darauffolgenden Routine 130 werden den Signalladungen entsprechende Signale von den schwebenden Gates Fr0 und Fb0 ausgelesen und weiter den jeweiligen Ladungsübertragungs- Elementen Ern, Ebn durch die Impedanzwandler-Schaltungen 32 bzw. 33 wieder zugeführt. In der darauffolgenden Routine 140 werden die Signale R(1) und B(1) von den Impedanzwandler-Schaltungen 32 bzw. 33 zu dem analog-arithmetischen Mittel geführt. Es sollte bemerkt werden, daß, obwohl die in den Routinen 120 bis 140 ausgeführten Vorgänge zur leichteren Beschreibung separat gezeigt sind, diese Vorgänge selbstverständlich gleichzeitig ausgeführt werden.

Als nächstes wird in der Routine 150 beurteilt, ob der Übertragungsbetrieb um n (eine vorbestimmte Zahl) Schritte vollständig durchgeführt ist. Falls die Antwort NEIN ist, wird das Verfahren von Routine 120 an wiederholt.

Dementsprechend werden die Signale R81), B(1), R(2), B(2) R(n), B(n) ausgelesen durch n-faches Wiederholen der in den Routinen 120 bis 150 ausgeführten Bearbeitung, und das analogarithmetische Mittel führt eine arithmetische Operation wie folgt in der gleichen Weise aus, wie sie durch die vorher beschriebene Formel (3) dargestellt wird:

Dann wird in der Routine 160 ein sich aus dieser arithmetischen Operation ergebender Korrelationswert ausgegeben. Dieser erste Korrelationswert stellt die Beziehung zwischen den Signalen R(i) und B(i) für den Fall dar, bei dem die Größe der Relativbewegung zwischen den Signalen R(i) und B(i) Null ist; deswegen entspricht der erste Korrelationswert dem Korrelationswert H(1) für den Fall, daß in der vorbeschriebenen Formel (7) l-1 gilt.

Als nächstes wird in der Routine 170 beurteilt, ob die arithmetischen Operationen zum Erzielen aller Korrelationswerte H(l) [wobei l=1 bis n] mit Bezug auf eine vorbestimmte Größe 1 der Relativbewegung vollständig fertiggestellt wurden. Falls JA zutrifft, ist die Reihe von Vorgängen zum Berechnen von Korrelationswerten beendet. Falls die Antwort NEIN ist, geht das Verfahren weiter zur Routine 180. In der Routine 180 werden die in dem Schieberegister-Abschnitt 35 an der Referenzseite gehaltenen Signalladungen um einen Schritt insgesamt verschoben und gleichzeitig wird die der in den Übertragungselementen Er1 gehaltenen Signalladung entsprechende Ladung in dem Übertragungselement Ern gehalten. Insbesondere werden in der Routine 180 die gleichen Operationen, wie die in den vorher beschriebenen Routinen 120 und 130 ausgeführten, nur für den Schieberegister-Abschnitt 35 an der Referenzseite bewirkt, wodurch die in dem Schieberegister-Abschnitt 35 an der Referenzseite gehaltenen Signalladungen um einen Schritt relativ zu den in dem Schieberegister-Abschnitt 36 an der Grund- oder Basisseite gehaltenen Signalladungen verschoben werden. Mit anderen Worten, die Operation ist gleichwertig mit der Operation des Änderns der Größe l der Relativbewegung in der oben beschriebenen Formel (1) auf den nächstfolgenden Wert.

Dann werden die Korrelationswerte H(2), H(3) . . . H(l) aufeinanderfolgend durch die Bearbeitungsroutinen 120 bis 170 wieder erhalten und eine arithmetische Operation zum Erzielen von Korrelationswerten, die der Formel (1) entspricht, wird eventuell ausgeführt.

Damit braucht entsprechend der zweiten Ausführung keine Vielzahl von schwebenden Gates ausgebildet zu werden, was es ermöglicht, die Größe der Anordnung zu reduzieren und sie zu vereinfachen.

Es sollte bemerkt werden, daß die vorbestimmte Beurteilungs- Bearbeitung, die in den Routinen 150 und 170 nach Fig. 11 ausgeführt wurde, bewirkt werden kann durch Ausführen einer arithmetischen Operation mit einer vorbestimmten Anzahl von Wiederholungen unter Benutzung eines sog. Zählers.

Noch eine weitere Ausführung wird nachfolgend mit Bezug auf Fig. 12 und 13 beschrieben. Bei dieser Ausführung wird eine Kombination aus einem Analogmultiplizierer 37 und einem Tiefpaßfilter 38 benutzt, das als das in Fig. 1 gezeigte analogarithmetische Mittel dient. Insbesondere wird als Sensormittel beispielsweise das in der ersten oder zweiten Ausführung verwendete benutzt und das referenzseitige Bildelement-Signal R(i) und das grundseitige Bildelement-Signal B(i), die von diesem Sensormittel ausgegeben werden, werden dem Multiplizierer 37 eingegeben, wo sie einer Multiplikation unterworfen werden, und das Ausgangssignal von dem Multiplizierer 37 wird in dem Tiefpaßfilter 38 in ein Gleichstromsignal gewandelt. Das Ausgangssignal H(l) wird als ein Korrelationswert für die Phasendifferenz-Erfassung benutzt.

Fig. 13 zeigt ein praktisches Ausführungsbeispiel der in Fig. 12 gezeigten Ausführung. Die Anordnung des Analogmultiplizierers 37 wird zuerst mit Bezug auf die Figur erklärt. Ein erstes Differentialpaar wird definiert durch NPN-Transistoren 39 und 40, ein zweites Differentialpaar durch NPN-Transistoren 41 und 42 und ein drittes Differentialpaar durch NPN-Transistoren 43 und 44. Der gemeinsame Emitter der NPN-Transistoren 39 und 40 ist an dem Kollektor des NPN-Transistors 43 angeschlossen, während der gemeinsame Emitter der NPN-Transistoren 41 und 42 an dem Kollektor des NPN-Transistors 44 angeschlossen ist, und der gemeinsame Emitter der NPN-Transistoren 43 und 44 ist über eine Konstantstrom-Quellenschaltung 45 an einer Erdklemme angeschlossen. Die gemeinsame Basis der NPN-Transistoren 40 und 41 wird durch eine Konstantspannungsquelle 46 vorgespannt, während die Basis des NPN-Transistors 44 durch eine weitere Konstantspannungsquelle 47 Vorspannung erhält. Der gemeinsamen Basis der NPN-Transistoren 39 und 42 wird das Bildelement- Signal B(i) von dem Sensormittel zugeführt, während die Basis des NPN-Transistors 43 mit dem Bildelement-Signal R(i) von dem Sensormittel versorgt wird.

Weiter ist der gemeinsame Kollektor der NPN-Transistoren 39 und 41 an einer Stromversorgung VCC über einen Widerstand 48 angeschlossen, während der gemeinsame Kollektor der NPN-Transistoren 40 und 42 mit der Stromversorgung Vcc über einen Widerstand 49 verbunden ist. Der gemeinsame Kollektor der NPN- Transistoren 40 und 42 ist mit einer Ausgangsklemme 50 durch das Tiefpaßfilter 38 verbunden. Es sollte hier bemerkt werden, daß als das Tiefpaßfilter jede bekannte Schaltung wie das dargestellte Aktivfilter benutzt werden kann, und daß deshalb eine detaillierte Beschreibung desselben weggelassen wird.

Der Betrieb dieser Ausführung wird nun erklärt. Fig. 14 ist eine Zeitablauf-Darstellung, die schematisch die Beziehung zwischen den von dem Sensormittel zugeführten Signalen B(i) und R(i) auf der einen Seite und dem an der Ausgangsklemme 50 erzeugten Signal H(l) auf der anderen Seite zeigt, zum Zwecke der Darstellung der Betriebsprinzipien dieser Ausführung.

Wenn bei Fig. 14 die Operation des Ausgebens der Bildsignale B(i) und R(i) von dem Sensormittel zum Zeitpunkt t0 begonnen wird, werden der Basis der NPN-Transistoren 39, 42 bzw. des NPN-Transistors 43 versetzte Wellenformen zugeleitet, da die Signale B(i) und R(i) eine vorbestimmte Phasendifferenz gegeneinander besitzen. Die Impedanz der NPN-Transistoren 39 bis 40 ändert sich entsprechend den Spannungspegeln der Signale B(i) und R(i), und dadurch wird eine Multiplikation ausgeführt. Als Ergebnis wird ein Signal S&sub0;(l), wie das dargestellte, am Kollektor des NPN-Transistors 42 erzeugt. Das Signal S&sub0;(l) wird mittels des Tiefpaßfilters 38 in ein mittlere Gleichspannung gewandelt und diese an der Ausgangsklemme 50 ausgegeben.

Obwohl in der vorangehenden Beschreibung die Größe l der Relativbewegung zwischen den Signalen B(i) und R(i) auf einen bestimmten Wert festgestellt ist, können, wenn die vorbeschriebene Operation jedesmal wiederholt wird, falls die Größe l der Relativbewegung nachfolgend geändert wird, Ausgangssignale H(1), H(2) . . . H(m) für jede Größe l der Relativbewegung (l=1 bis m) an der Ausgangsklemme 50 erzeugt werden. Diese Ausgangssignale H(l) [l=1 bis m] entsprechen denen durch eine Arithmetikoperation nach der folgenden Formel (8) erhaltenen und stellen deshalb Korrelationswerte der Signale B(i) und R(i) dar:

#So ermöglicht die Verwendung des analog-arithmetischen Mittels, das unter Benutzung eines Analogmultiplizierers gebildet ist, eine weitere Vereinfachung der Schaltung und eine Reduktion der Größe der Vorrichtung. Es sollte bemerkt werden, daß bei der vorbeschriebenen Operation selbstverständlich eine vorbestimmte Zeitgabe-Steuerungsoperation ausgeführt wird, um wirksam nur die Ergebnisse H(l) der arithmetischen Bearbeitung der Signale B(i) und R(i) zu erhalten.

Noch ein weiteres Beispiel des Sensormittels wird mit Bezug auf Fig. 15 bis 17 beschrieben.

Bei dem in der in Fig. 2 bis 11 beschriebenen Ausführung gezeigten Sensormittel ist die Anordnung der Schieberegister und dergleichen zum Verschieben der einer arithmetischen Bearbeitung zu unterwerfenden Signale und ihrer Steuerung sehr kompliziert. Zusätzlich verschiebt, wie beispielsweise in Fig. 3 gezeigt, ein Schieberegister 26 Signale, die der arithmetischen Bearbeitung zu unterwerfen sind, während das andere Schieberegister 27 keine Signale verschiebt. Deshalb sind die Operationen der Schieberegister 26 und 27 zueinander asymmetrisch, d. h. die Register 26 und 27 haben unterschiedliche Auswirkungen auf die Signale R(i) und B(i), die einer arithmetischen Bearbeitung zu unterwerfen sind, und dies begrenzt Verbesserungen bei den Anpaß-Charakteristiken.

Im Hinblick auf dieses Problem ist diese Ausführung darauf ausgelegt, einen Phasendifferenz-Detektor zu schaffen, der einen vereinfachten Aufbau besitzt und leicht zu steuern ist, und trotzdem befähigt ist, das Anpassen der Signale, die arithmetisch zu bearbeiten sind, zu verbessern.

Zu diesem Zweck ist ein Phasendifferenz-Detektor vorgesehen, der ausgelegt ist, die Fokussierung durch Erfassung von Relativabständen eines Paares von betroffenen Bildern zu beurteilen, die durch ein durch die Linse hindurchtretendes Strahlenbündel gebildet sind, wobei die Verbesserung umfaßt: einen ersten lichtempfangenden Abschnitt, definiert durch in einer Zeile angeordnete photoelektrische Wandler, um so das erste des Paares von Bildern tragendem Licht zu empfangen; einen ersten Signalleseabschnitt, welcher in einer vorbestimmten Richtung Signale überträgt, die jeweils in den photoelektrischen Wandlern des ersten Lichtempfangs-Abschnitts erzeugt wurden und der die Signale parallel durch schwebende Gates von CCDs ausgibt; einen zweiten Lichtempfangs-Abschnitt, definiert durch in einer Zeile angeordnete photoelektrische Wandler, um so das Licht aufzunehmen, das das zweite Bild des Bilderpaares trägt; einen zweiten Signalleseabschnitt, der in einer parallelen Weise jeweils in den photoelektrischen Wandlern des zweiten Lichtempfangs-Abschnitts erzeugte Signale durch schwebende Gates von CCDs ausgibt; erstes Signalerzeugungsmittel mit Mitteln zum parallelen Wandeln der von dem ersten Signalleseabschnitt ausgegebenen Signale in ein erstes zeitserielles Signal, das arithmetisch zu bearbeiten ist, und zum Ausgeben des gewandelten Signals; zweites Signalerzeugungsmittel mit Mitteln zum Andern der von dem zweiten Signalleseabschnitt parallel ausgegebenen Signale in ein zweites zeitserielles Signal, das arithmetisch zu bearbeiten ist, welches eine vorbestimmte Phasendifferenz bezüglich dem ersten arithmetischen Signal besitzt; und analog-arithmetisches Mittel, das ausgelegt ist, einen Korrelationswert aufgrund der ersten und zweiten arithmetischen Signale zu errechnen.

Die Anordnung dieser Ausführung wird zuerst mit Bezug auf Fig. 15 beschrieben. Die Ausführung besitzt erste und zweite lichtempfangende Abschnitte 150 und 151, die jeweils durch photoelektrische Wandler Db1 bis Dbn bzw. Dr1 bis Drn definiert sind, zum photoelektrischen Wandeln eines Paares von betreffenden Bildern, das durch die in dem optischen System der Kamera angeordnete Separatorlinse (siehe Fig. 20) gebildet ist. Die lichtempfangenden Abschnitte 150 und 151 sind in einer Zeile in einer Richtung angeordnet, die senkrecht zu der optischen Achse liegt und mit vorbestimmten Abständen L&sub1; bzw. L&sub2; mit Bezug auf die optische Achse. Wenn beispielsweise die Schrittbreite der photoelektrischen Wandler Db1 bis Dbn und Dr1 bis Drn als W angenommen wird, wird der Abstand L&sub2; so ausgelegt, daß er gleich einem Abstand ist, der durch Addieren von N Schrittbreiten (N · W) zu dem Abstand L&sub1; bestimmten Abstand ist, um ein Verschieben von 2N Bildelementen (d. h. L&sub2;=L&sub1;+N · W) zu bewirken, und jede rechte bzw. linke Bildelementzeile besteht aus N Bildelementen. Weiter sind die Lichtempfangs-Abschnitte 150 und 151 jeweils mit Speicherabschnitten 152, 153, Übertragungsgates 154, 155 und Schieberegister-Abschnitten 156, 157 in der aufgezählten Reihenfolge versehen.

Insbesondere sind die Speicherabschnitte 152 und 153 jeweils definiert durch CCDs (ladungsgekoppelte Geräte) mit Ladungsübertragungs-Elementen Tb1 bis Tbn und Tr1 bis Trn entsprechend den photoelektrischen Wandlern Db1 bis Dbn und Dr1 bis Drn Der Schieberegister-Abschnitt 156 ist zusammengesetzt aus n Sätzen von CCDs, welche Signalladungen in der durch die Pfeile in der Figur gezeigten vertikalen Richtung nach vorne und nach hinten bewegen für jedes Ladungsübertragungs-Element Tb1 bis Tbn, während der Schieberegister-Abschnitt 157 zusammengesetzt ist aus n Sätzen von CCDs, welche Signalladungen nach vorne und nach hinten in der durch die Pfeile in der Figur gezeigten vertikalen Richtung für jedes Ladungsübertragungs-Element Tri bis Trn bewegen. Mit anderen Worten, die n CCDs sind voneinander getrennt und bewirken keine Ladungsübertragung in der horizontalen Richtung. Beispielsweise wird eine Signalladung, die in dem Ladungsübertragungs-Element Tb1 erzeugt wird, durch das Übertragungsgate TG zu dem aus den Elementen Cb11 bis Cb14 bestehenden CCD bewegt und die Signalladung wird reversibel vertikal nur innerhalb dieses CCD übertragen. Das gleiche ist der Fall bei den anderen Ladungsübertragungs-Elementen Tb2, Tb3 . . . Tbn, und Signalladungen werden deshalb jeweils durch bestimmte CCDs übertragen. In gleicher Weise sind n Sätze aus CCDs gebildet, die jeweils aus vier Elementen bestehen in Entsprechung zu den anderen Ladungsübertragungs-Elementen Tr1 bis Trn, um Signalladungen nur in der in der Figur durch Pfeile bezeichneten vertikalen Richtung zu übertragen. Es sollte bemerkt werden, daß die Übertragungsoperation jedes CCD im gleichen Zeitraum synchron mit Ansteuersignalen Φ1, Φ2, Φ3 und Φ4 ausgeführt wird aufgrund des 4-Phasen-Ansteuersystems.

Weiter sind schwebende Gates Fb1 bis Fbn und Fr1 bis Frn benachbart den Ladungsübertragungs-Elementen Cb14 bis Cbn4 und Cr14 bis Crn4 gebildet, die an den Abschlußenden der CCDs positioniert sind. Die schwebenden Gates Fb1 bis Tbn und Fr1 bis Frn sind mit einer Rückstellklemme RES über MOS-FETs Mb1 bis Mbn und Mr1 bis Mrn verbunden, die an ihren Gates mit einem Steuersignal CE versorgt werden, und sind ebenfalls mit gemeinsamen Kontakten Pb bzw. Pr verbunden durch MOS-FETs Qb1 bis Qbn und Qr1 bis Qrn, welche einen Multiplexbetrieb in Abhängigkeit von Kanalschaltsignalen Kb1 bis Kbn und Kr1 bis Krn ausführen, welche von Zählern 160 und 161 an ihre Gateklemmen angelegt werden. Die gemeinsamen Kontakte Pb und Pr sind durch Impedanzwandler-Schaltungen 158 bzw. 159 mit Ausgangsklemmen Pbo und Pro verbunden.

Die Impedanzwandler-Schaltungen 158 und 159 haben dieselbe Schaltungsgestaltung. Insbesondere besitzen die Impedanzwandler-Schaltungen 158 und 159 MOS-FETs Ib1, Ib2 und Ir1, Ir2, deren Drain/Source-Wege in Reihe zwischen der Stromversorgung VDD und der Erdklemme verbunden sind und MOS-FETs Ib3 und Ir3, die jeweils zwischen den Gates und Sources der MOS-FETs Ib1 und Ir1 parallel geschaltet sind, und die ausgelegt sind, die jeweiligen gemeinsamen Kontakte Pb und Pr mit der Stromversorgung VDD zu verklemmen, wenn ein Auffrischsignal (PR daran angelegt wird. Die Gates der MOS-FETs Ib2 und Ir2 sind auf ein vorbestimmtes Potential vorgespannt.

Arithmetiksignale B(i) und R(i), die an den Ausgangsklemmen Pbo und Pro erzeugt werden, werden dem analog-arithmetischen Mittel 160 eingegeben, wo sie einer arithmetischen Operation unterworfen werden, um den Unterschied zwischen ihnen zu erhalten, so daß Korrelationswerte H(l) aufgrund der vorher beschriebenen Formel (1) erhalten werden.

Der Phasendifferenz-Detektor nach dieser Ausführung wird in Form eines integrierten Halbleiter- Schaltungsbauelements hergestellt. Die Struktur der schwebenden Gates Fb1 bis Fbn und Fr1 bis Frn und ihre Umgebungen werden mit Bezug auf eine in Fig. 16 gezeigte schematische Schnittansicht erklärt. Es sollte bemerkt werden, daß Fig. 16 einen Schnitt nach Linie Y-Y in Fig. 15 zeigt, und da die anderen schwebenden Gates gleichartige Strukturen besitzen, wird Fig. 16 benutzt, um repräsentativ diese Strukturen zu zeigen.

In Fig. 16 wird eine P-diffundierte Schicht (P-Senke) in dem Oberflächenabschnitt eines N-Halbleitersubstrats ausgebildet und eine Vielzahl von N&spplus;-Schichten sind in einem Teil der P-diffundierten Schicht gebildet, wodurch photoelektrische Wandler definiert werden, welche die Lichtempfangs-Abschnitte 150 (151) bilden. Weiter sind an dem Halbleitersubstrat durch eine (nicht gezeigte) SiO&sub2;-Schicht Übertragungsgate-Elektroden-Schichten gebildet, die jeweils die Ladungsübertragungs- Elemente des Speicherabschnitts 152 (153) definieren, eine Gateelektrodenschicht, welche das Übertragungsgate 154 (155) definiert und Übertragungsgate-Elektrodenschichten, welche jeweils Ladungsübertragungs-Elemente des Schieberegister-Abschnitts 156 (157) definieren. Weiter ist eine polykristalline Siliziumschicht zum Definieren der schwebenden Gates Fb1 bis Fbn und Fr1 bis Frn und eine Elektrodenschicht A1, die mit der Stromversorgung VDD geklemmt ist, benachbart zu den jeweiligen Schieberegister-Abschnitten 156 und 157 gestapelt. Die Elektrodenschicht Al ist so gebildet, daß die Gesamtheit der oberen Flächen der Vielzahl von schwebenden Gates Fb1 bis Fbn und Fr1 bis Frn überdeckt. Zusätzlich ist jeder MOS-FET Mb1 bis Mbn und Mr1 bis Mrn an ein Ende jeweils eines der schwebenden Gates angeschlossen.

Bei dieser Anordnung wird das an die Rückstellklemme RES angelegte Rückstellsignal φFG auf ein Potential gleich dem der Stromversorgung VDD gebracht und gleichzeitig werden die schwebenden Gates Fb1 bis Fbn und Fr1 bis Frn mit der Stromversorgung VDD durch die MOS-FETs Mb1 bis Mbn und Mr1 bis Mrn durch das "H"-Pegel-Steuersignal CE geklemmt, und die MOS-FETs Mb1 bis Mbn und Mr1 bis Mrn werden dann wieder abgetrennt. Demzufolge werden tiefe Potentialsenken innerhalb des Halbleitersubstrats ausgebildet, wie gestrichelt in Fig. 16 gezeigt, und Signalladungen in dem Schieberegister-Abschnitt 156 (157) strömen in die Bereiche unter den schwebenden Gates Fb1 bis Fbn und Fr1 bis Frn. Spannungsänderungen, die entsprechend der Größe der darin strömenden Signalladungen verursacht werden, werden jeweils in den schwebenden Gates Fb1 bis Fbn (Fr1 bis Frn) erzeugt, so daß die Verteilung des an dem Lichtempfangs-Abschnitt 150 (151) ausgebildeten Bildes in Form von Spannungssignalen erfaßt werden kann.

Wenn die schwebenden Gates Fb1 bis Fbn und Fr1 bis Frn auf den "L"-Pegel verschoben werden, indem die Rückstellklemme RES auf das Erdpotential gebracht wird und gleichzeitig die MOS-FETs Mb1 bis Mbn und Mr1 bis Mrn EINgeschaltet werden, werden die Potentialsenken in den Bereichen unter den schwebenden Gates flach, so daß die Signalladungen zu dem Schieberegister-Abschnitt 156 (157) zurückgeführt werden können. Da eine derartige Bewegung der Signalladungen in einer nichtdestruktiven Weise bewirkt wird, kann das Lesen der Signalladungen beliebig häufig wiederholt werden.

Die Signale, welche durch die schwebenden Gates Fb1 bis Fbn und Fr1 bis Frn erzeugt werden, werden durch den Multiplexbetrieb der MOS-FETs Qb1 bis Qbn und Qr1 bis Qrn in zeitserielle Signale B(i) und R(k) gewandelt, und die Signale B(i) und R(k) werden ausgegeben.

Der Betrieb des Phasendifferenz-Detektors mit der eben beschriebenen Anordnung wird als nächstes mit Bezug auf das Zeitablaufdiagramm in Fig. 17 beschrieben.

Es wird zuerst angenommen, daß die lichtaufnehmenden Abschnitte 150, 151 und die Speicherabschnitte 152, 153 die Verteilungen des betreffenden Bildes vor dem Zeitpunkt to photoelektrisch wandeln. Zum Zeitpunkt tc wird das Signal Φc auf den "H"-Pegel angehoben, und die Übertragungsgates 154 und 155 werden während eines vorbestimmten Zeitraums leitend gemacht. Demzufolge werden die Signalladungen in den Elementen Tb1 bis Tbn und Tr1 bis Trn auf vorbestimmte Potentialsenken übertragen, die in den Übertragungselementen der ersten bis dritten Zeile Cb11 bis Cbn11 Cb12 bis Cbn2, Cb13 bis Cbn3, Cr11 bis Crn1, Cr12 bis Crn2 und Cr13 bis Crn3 in den Schieberegister-Abschnitten 156 und 157 erzeugt sind in Abhängigkeit von den Ansteuersignalen Φ1, Φ2 und Φ3, die während des Zeitraums vom Zeitpunkt t&sub0; bis zu Zeitpunkt t&sub1; auf den "h"-Pegel angehoben sind.

Als nächstes sind während des Zeitraums vom Zeitpunkt t&sub1; bis zum Zeitpunkt t&sub2; die Signale ΦFG und CE gleichzeitig am "H"-Pegel. Infolgedessen werden die schwebenden Gates Fb1 bis Fbn und Fr1 bis Frn mit der Stromversorgungsspannung VDD geklemmt und dadurch rückgestellt. In der Zwischenzeit sind während des Zeitraums von dem Zeitpunkt t&sub1; bis zum Zeitpunkt t&sub3; die Signale Φ1 und Φ4 an dem Pegel "L", während die Signale Φ2 und Φ3 an dem Pegel "H" sind, und die Signalladungen werden deshalb in den Übertragungselementen der zweiten und dritten Zeile Cb12 bis Cbn2, Cb13 bis Cbn3, Cr&sub1;&sub2; bis Crn2 und Cr13 bis Crn3 der Schieberegister-Abschnitte 156 und 157 gehalten.

Als nächstes sind während des Zeitraums vom Zeitpunkt t&sub3; bis zum Zeitpunkt t&sub4; die Signale Φ1 und Φ2 am Pegel "L", während die Signale Φ3 und

4 am Pegel "H" sind, und die Signalladungen werden deswegen auf die Übertragungselemente der dritten und vierten Zeile Cb13 bis Cbn3, Cb14 bis Cbn4, Cr13 bis Crn3 und Cr14 bis Crn4 über tragen. So werden den Signalladungen entsprechende Spannungssignale graduell in den schwebenden Gates Fb1 bis Fbn bzw. Fr1 bis Frn erzeugt.

Als nächstes sind während des Zeitraums vom Zeitpunkt t&sub4; zum Zeitpunkt t&sub5; die Signale Φ1, Φ2 und Φ3 am Pegel "L", während das Signal Φ4 am Pegel "H" ist, und nach dem Zeitpunkt t&sub5; wird auch das Signal Φ4 auf den Pegel "L" verschoben. Deshalb werden die jeweils in den Elementen Tb1 bis Tbn und Tr1 bis Trn erzeugten Signalladungen in den Potentialsenken unter den vorbestimmten schwebenden Gates gehalten, und den Verteilungen des betreffenden Bildes entsprechende Spannungen werden jeweils in den schwebenden Gates Fb1 bis Fbn und Fr1 bis Frn erzeugt.

Als nächstes werden während des Zeitraums vom Zeitpunkt t&sub6; bis zum Zeitpunkt t&sub7; die Spannungen, welche jeweils in den schwebenden Gates Fb1 bis Fbn und Fr1 bis Frn erzeugt werden, durch die MOS-FETs Qb1 bis Qbm und Qr1 bis Qrm an die Knoten Pb und Pr ausgegeben, die aufeinanderfolgend leitend bzw. nichtleitend gemacht werden, synchron zu den von den Zählern 160 und 161 ausgegebenen Rechteck-Schaltsignalen Kb1 bis Kbm und Kr1 bis Krm, und diese Spannungen werden weiter durch die Impedanz-Wandlerschaltungen 158 und 159 in Form von zeitseriellen Signalen B(i) und R(i) dem analog-arithmetischen Mittel 161 zugeführt. Insbesondere versorgt der Zähler 160 das analog-arithmetische Mittel 162 mit m Spannungssignalen aus den n Spannungssignalen, die jeweils in den schwebenden Gates Fb1 bis Fbn erzeugt werden (m < n), und der Zähler 161 versorgt in gleicher Weise das analog-arithmetische Mittel 162 mit m Spannungssignalen aus den n Spannungssignalen, die jeweils in den schwebenden Gates Fr1 bis Frn erzeugt werden (m < n). Das analog-arithmetische Mittel 162 führt einen Arithmetikbetrieb aus, um aufgrund der zeitseriellen Signale B(i) und R(i) eine Differenz zu erhalten, und gibt einen ersten Korrelationswert H(1) aus. Es sollte bemerkt werden, daß für das analog-arithmetische Mittel 162 irgendeine der bei den vorher beschriebenen Ausführungen gezeigten Ausführungen benutzt werden kann.

Als nächstes wird während des Zeitraums vom Zeitpunkt t&sub8; bis zum Zeitpunkt t&sub9; das Signal Φ&sub4; auf den Pegel "H" angehoben, und während des Zeitraums vom Zeitpunkt t&sub9; zum Zeitpunkt t&sub1;&sub0; befinden sich die Signale Φ&sub3; und Φ&sub4; am Pegel "H". Gleichzeitig ist das Signal ΦFG am Pegel "L", während das Signal CE auf den Pegel "H" angehoben wird. Deswegen werden die schwebenden Gates Fb1 bis Fbn und Fr1 bis Frn im Potential gesenkt und Potentialwertsenken werden unter den Übertragungselementen der dritten und der vierten Zeile Cb113 bis Cbn3, Cb14 bis Cbn4, Cr13 bis Crn3 und Cr14 bis Crn4 in den Schieberegister-Abschnitten 156 und 157 gebildet. Dementsprechend werden die Signalladungen unter den schwebenden Gates zu den vorbestimmten, unter Ubertragungselementen der dritten und der vierten Zeile gebildeten Potentialsenken zurückgeführt.

Weiter sind während des Zeitraums vom Zeitpunkt t&sub1;&sub0; bis zum Zeitpunkt t&sub1;&sub1; die Signale Φ&sub2; und Φ&sub3; am Pegel "H", während das Signal Φ&sub4; auf den Pegel "L" verschoben wird. Demzufolge werden die Signalladungen zu den Potentialsenken unter den Übertragungselementen der zweiten und der dritten Zeile Cb12 bis Cbn2, Cb13 bis Cbn3, Cr12 bis Crn2 und Cr13 bis Crn3 in den Schieberegister-Abschnitten 156 und 157 verschoben.

Als nächstes wird vom Zeitpunkt t&sub1;&sub1; bis zum Zeitpunkt t&sub1;&sub2; eine Steuerung bewirkt, die gleichartig zu der während des Zeitraums vom Zeitpunkt t&sub1; bis zum Zeitpunkt t&sub6; ausgeführten ist, und zum Zeitpunkt t&sub1;&sub2; werden Spannungssignale aufgrund der gleichen Signalladungen in den schwebenden Gates Fb1 bis Fbn bzw. Fr1 bis Frn erzeugt. Da zu diesem Zeitpunkt die Signale ΦG und Φ&sub1; am Pegel "L" bleiben, werden die Signalladungen, die einmal übertragen wurden, nicht durch die Lichtempfangs-Abschnitte 150, 151 und die Speicherabschnitte 152, 153 beeinflußt, und die Signale ΦG und Φ&sub1; werden beim Pegel "L" belassen, bis eine Reihe von arithmetischen Operationen zum Erhalt von Korrelationswerten vollendet ist.

Als nächstes gibt während des Zeitraums vom Zeitpunkt t&sub1;&sub2; bis zum Zeitpunkt t&sub1;&sub3; der Zähler 160 Impulssignale Kb1 bis Kbm der gleichen Zeitgabe aus, wie der während des Zeitraums vom Zeitpunkt t&sub6; bis zum Zeitpunkt t&sub7; ausgegebenen, während der Zähler 161 Schaltsignale Kr2 bis Krm+1 ausgibt, um m Spannungssignale von den schwebenden Gates Fr2 bis Frm+1 auszugeben, wobei die Schaltsignale Kr2 bis Krm+1 synchron mit den Schaltsignalen Kb1 bis Kbm erzeugt werden. Dementsprechend werden zeitserielle Signale B(1), B(2) . . . B(m) von der Ausgangsklemme Pbo erzeugt, während zeitserielle Signale R(2), R(3) . . . R(m) und R(m+1), die um "1" bezüglich den zeitseriellen Signalen B(i) außer Phase sind, von der Ausgangsklemme Pro erzeugt werden. Das analog-arithmetische Mittel 162 erzeugt einen darauffolgenden Korrelationswert H(2) aufgrund der zeitseriellen Signale B(i) und R(i+1), die aufeinanderfolgend auf diese Weise ausgegeben werden [k=1 bis m).

Als nächstes wird vom Zeitpunkt t&sub1;&sub4; zum Zeitpunkt t&sub1;&sub6; eine Steuerung wiederholt, die gleichartig zu der während des Zeitraums vom Zeitpunkt t&sub8; bis zum Zeitpunkt t&sub1;&sub3; ausgeführten ist. Jedoch gibt während des Zeitraums vom Zeitpunkt t&sub1;&sub5; zum Zeitpunkt t&sub1;&sub6;, wo jeweils wieder Spannungssignale in den schwebenden Gates Fb1 bis Fbn und Pr1 bis Frn erzeugt werden, der Zähler 161 aufeinanderfolgend Schaltsignale Kr3 bis Krm+2 aus, während der Zähler 160 die Schaltsignale Kb1 bis Kbm in der gleichen Weise wie bei dem vorhergehenden Zyklus ausgibt. Dementsprechend werden zeitserielle Signale B(1), B(2) . . . B(m) von der Ausgangsklemme Pbo erzeugt, während die zeitseriellen Signale R(3), R(4) . . . R(m+2), die bezüglich des zeitseriellen Signals R(i+1) um "1" außer Phase sind, erzeugt werden, und das analogarithmetische Mittel 162 erzeugt einen Korrelationswert H(3) aufgrund der zeitseriellen Signale B(i) und B(i+2).

Nach dem Zeitpunkt t&sub1;&sub7; wird eine Bearbeitung ausgeführt, die gleichartig der während des Zeitraums vom Zeitpunkt t&sub1;&sub4; bis zum Zeitpunkt t&sub1;&sub6; durchgeführten ist, und der Zähler 161 gibt Schaltsignale aus, die so verschoben sind, daß sie aufeinanderfolgend mit Bezug auf die von dem Zähler 160 ausgegebenen außer Phase sind. Auf diese Weise erzeugt das analog-arithmetische Mittel 162 die in der oben beschriebenen Formel (1) gezeigten Korrelationswerte H(l).

Damit wird gemäß dieser Ausführung ein Paar von betreffenden Bildverteilungen photoelektrisch gewandelt und die so erhaltenen Signalladungen werden als Spannungssignale durch die schwebenden Gates in nichtdestruktiver Weise ausgelesen. Weiter werden die ausgelesenen Signale in zeitserielle Signale B(i) und R(i+l) gewandelt, die so verschoben werden, daß sie mit Bezug aufeinander um vorbestimmte Zeitgebungen außer Phase sind [l stellt den Betrag dar, um den die beiden zeitseriellen Signale gegeneinander außer Phase sind], und diese werden dann ausgegeben. Deshalb ist es möglich, eine Phasendifferenz-Erfassung mit hoher Geschwindigkeit und hoher Genauigkeit zu bewirken durch Ausführen einer analogarithmetischen Operation aufgrund der zeitseriellen Signale B(i) und R(i+l). Weiter ist es möglich, ein beträchtlich exzellentes Anpassen im Hinblick auf die Strukturen und Operationen zum Erzeugen der zeitseriellen Signale B(i) bzw. R(i+l) zu erreichen. Insbesondere passen die Anordnungen und Operationen der Schieberegister-Abschnitte 156 und 157 günstig, und es ist deswegen möglich, den Genauigkeitsgrad der arithmetischen Operation zu erhöhen. Zusätzlich hat diese Ausführung Vorteile erreicht, die bei dem Stand der Technik fehlen, d. h. die Steuerung wird vereinfacht und die Struktur benutzt wirksam die relative Genauigkeit des Technik integrierter Schaltungen.

Als noch ein weiteres Beispiel des Sensormittels ist es auch möglich, Techniken zu benutzen unter Verwendung eines photoelektrischen Wandlers zum nichtdestruktiven Lesen, wie er in JP-AS Nr. 56-165473, 58-105672 und 60-12759 geoffenbart ist.

Die Angelegenheit wird als nächstes beschrieben mit Bezug auf Fig. 18, welche einen Teil entsprechend dem einen Bildelement in dem Sensormittel zeigt. Ein n&spplus;-Bereich 60 und ein n&supmin;-Bereich 61 sind übereinander angelegt, und p&spplus;-Bereiche 62 und ein n+-Bereich 63 sind in dem Oberflächenabschnitt des Bereichs 61 so versenkt, daß sie einander benachbart liegen. Eine Elektrode, die beispielsweise aus polykristallinem Silizium oder Aluminium gebildet ist, wird auf die obere Seite des n&spplus;-Bereiches 63 aufgelegt, um so eine Source-Elektrode zu definieren, welche den n&spplus;-Bereich 63 als einen Source-Bereich verwendet. An den p&spplus;-Bereichen 62 sind aufeinanderfolgend aufgelegt Isolator-Schichten 65, die durch einen Siliziumnitrid-Film oder dergleichen definiert werden, und transparente Elektrodenschichten 66, welche Gate-Elektroden definieren, die die p&spplus;-Bereiche 62 als Gatebereiche verwenden, wobei der n&spplus;-Bereich 60 als Drain-Bereich dient. Es sollte bemerkt werden, daß die restlichen Oberflächenabschnitte des Bereiches 60 mit einem Siliziumoxidfilm 67 bedeckt sind. Weiter sind Verdrahtungen an den transparenten Elektrodenschichten 66 angeschlossen, um ein Vorspannungssignal ΦRST an die letztere anzulegen und eine Konstantspannungs-Stromversorgung 68, ein Widerstand 69 und ein MOS-Schaltelement 70 sind in Reihe zwischen der Source-Elektrode 64 und dem Drain-Bereich 60 in der angestellten Weise angeschlossen, wobei der Knoten zwischen dem Schaltelement 70 und dem Widerstand 69 eine Ausgangsklemme 71 definiert.

Der Betrieb des Sensors mit einer solchen Struktur wird nun erklärt. Wenn das Vorspannungssignal ΦRST von vorbestimmter Spannung an die transparenten Elektrodenschichten 66 angelegt ist, wird Licht h von dem betreffenden Bild zur Phasenerfassung an die Oberflächen der transparenten Elektrodenschichten 66 angelegt. Demzufolge werden durch das einfallende Licht entwickelte Ladungen in den Gate-Bereichen 62 akkumuliert, und wenn die Bestrahlung aufgehoben wird, halten die Gate-Bereiche 62 Ladungen entsprechend der empfangenen Lichtmenge ohne Entladung. Wenn in diesem Zustand ein Steuersignal ΦST an das Gate des MOS-Schalters 70 angelegt wird- um diesen EINzuschalten, fließt der Strom von der Spannungsquelle 68 durch den Drain- Bereich 60 und den Source-Bereich 63. Zu diesem Zeitpunkt wird die Impedanz des Kanalbereichs 72 (der in dieser Figur gestrichelt gezeichnete Bereich) zwischen Source und Drain entsprechend der Größe der in den Gate-Bereichen 62 gehaltenen Ladung moduliert, und deswegen wird ein zu der Menge des empfangenen Lichtes proportionales Spannungssignal an der Ausgangsklemme 71 erzeugt. Da die Ladung in den Gate-Bereichen 62 ohne Entladung gehalten wird, wenn der MOS-Schalter 70 durch das Steuersignal ΦST EINgeschaltet ist, kann das gleiche Spannungssignal wiederholt erhalten werden. Es sollte bemerkt werden, daß zum Löschen der in den Gate-Bereichen 62 akkumulierten Ladungen es nur notwendig ist, eine vorbestimmte hohe Spannung an die transparenten Elektrodenschichten 66 anzulegen. Dadurch wird es möglich, wiederum Licht zu empfangen.

Fig. 19 ist ein Blockschaltbild, das die allgemein Anordnung eines unter Benutzung des in Fig. 18 gezeigten Sensors gebildeten Sensormittels zeigt. Insbesondere wird jede Lichtempfangs- Zelle HR1 bis HRn und HB1 bis HBn entsprechend den jeweiligen Bildelementen definiert durch den in Fig. 15 gezeigten Sensor, und das Vorspannungssignal ΦRST wird an die Zellen HR1 bis HRn und HB1 bis HBn angelegt. Zusätzlich sind MOS-Schalter Mr1 bis Mrn und Mb1 bis Mbn entsprechend dem MOS-Schalter 70 nach Fig. 15 jeweils mit den lichtaufnehmenden Zellen HR1 bis HRn und HB1 bis HBn verbunden und die jeweiligen ausgangsseitigen Kontakte dieser Schalter sind gegenseitig mit einer Ausgangsklemme eines analog-arithmetischen Mittels 73 verbunden. Kanalschaltsignale ΦR1 bis ΦRn und ΦB1 bis ΦBn entsprechend dem Steuersignal ΦST nach Fig. 18 werden an die Gate-Klemmen der MOS-Schalter Mr1 bis Mrn bzw. Mb1 bis Mbn angelegt. Da diese Schaltsignale ΦR1 bis ΦRn und ΦB1 bis ΦBn von einer Zeitgabesignal-Erzeugerschaltung 74 mit einer vorbestimmten Zeitgebung ausgegeben werden, bilden die MOS-Schalter Mr1 bis Mrn und Mb1 {bis Mbn} in Kombination einen Demultiplexer.

Obwohl eine detaillierte Beschreibung der vorstehend beschriebenen Zeitgabe hier weggelassen wurde, werden die Signale R(i) und B(i) jeweils von den lichtaufnehmenden Zellen HR1 bis HRn ausgelesen, die äquivalent der Referenzeinheit sind, und den lichtaufnehmenden Zellen HB1 bis HBn, die äquivalent zu der Basiseinheit sind, so daß es möglich ist, eine arithmetische Bearbeitung entsprechend der vorher beschriebenen Formel (1) auszuführen.

Wie es vorstehend beschrieben worden ist, schafft die vorliegende Erfindung einen Phasendifferenz-Detektor, der ausgelegt ist, die Fokussierung einer photoelektrischen Linse zu beurteilen durch Erfassen von relativen Abständen eines Paares von vorliegenden Bildern, die von einem durch die Linse hindurchtretenden Strahlenbündel erhalten werden, wobei die Verbesserung umfaßt einen lichtaufnehmenden Abschnitt, der photoelektrisch das Paar von Bildern wandelt; Sensormittel mit einem Signallese-Abschnitt, der eine vorbestimmte Zeitausgabe und in einer nichtdestruktiven Weise Analogsignale ausliest, welche jeweils dem Paar von Bildern entsprechen, welche Signale erzeugt werden durch photoelektrisches Wandeln in solcher Weise, daß die Signale mit dazwischenliegender vorbestimmter Phasendifferenz ausgelesen werden; und analog-arithmetisches Mittel, ausgelegt zum Erzeugen eines Korrelationswertes zwischen dem Paar von Analogsignalen, die von dem Sensormittel ausgegeben werden, durch Integrieren des Absolutwertes der Differenz zwischen den analogen elektrischen Signalen, wodurch es möglich ist, Korrelationswerte durch arithmetisches Bearbeiten von Analogsignalen zu erhalten, ohne die Notwendigkeit, diese in Digitalsignale zu wandeln. Dementsprechend wird die Bearbeitungs-Geschwindigkeit erhöht, und es ist möglich, die Struktur zu vereinfachen und ihre Größe im Vergleich mit üblichen Phasendifferenz-Detektoren zu verringern, die zum Ausführen von digitaler Signalbearbeitung ausgelegt sind.

Es sollte bemerkt werden, daß, wenn auch bei den vorbeschriebenen Ausführungen das Sensormittel und das analog-arithmetische Mittel zur Verbesserung der Beschreibungsmöglichkeit voneinander getrennt erklärt wurden, ein durch entsprechendes Kombinieren dieser Mittel gebildeter Phasendifferenz-Detektor bei der vorliegenden Erfindung enthalten ist.


Anspruch[de]

1. Phasendifferenzdetektor, der so gestaltet ist, daß er ein fokusiertes Erscheinungsbild eines Bildes detektiert, indem er relative Positionen von einem Paar optischer Bilder, die von einem Objekt erhalten werden, detektiert, und der folgendes umfaßt:

eine Sensoreinrichtung, die einen ersten Bildsensor (22,28,24,30,26) und einen zweiten Bildsensor (23,29,25,31,27) umfaßt, wobei jeder Bildsensor folgendes umfaßt:

- ein lichtempfangendes Glied (22,23), das aus Bildelementen (Dr1-Drn, Db1-Dbn) besteht, in welchen über photoelektrische Wandlung Ladungen erzeugt werden, die der Lichtverteilung des optischen Bilderpaars entsprechen,

- ein Schieberegisterglied (26,27) um die Ladungen, die von dem lichtempfangenden Glied erhalten werden, zu speichern,

- ein signalerzeugendes Glied, das Elektroden (Fr1-Frn, Fb1-Fbn) umfaßt, und das die Ladungen von dem Schieberegisterglied (26,27) empfängt, um ein analoges elektrisches Signal, das den Ladungen entspricht, zu erzeugen und auszugeben, wobei der erste Bildsensor ein erstes analoges elektrisches Signal ausgibt und der zweite Bildsensor ein zweites analoges elektrisches Signal ausgibt,

und eine analoge Recheneinrichtung (16), zum Empfangen der ersten und zweiten analogen elektrischen Signale, um die Signale einer korrelativen Rechenoperation zu unterziehen, gekennzeichnet durch

ein Glied zur Erzeugung eines Steuersignals (19), das so gestaltet ist, daß die Elektroden (Fr1-Frn, Fb1-Fbn) an ein erstes Spannungsniveau gelegt werden, um die Ladungen von den Schieberegistergliedern (26,27) in die Signalerzeugungsglieder (Fr1-Frn, Fb1-Fbn) zu bewegen, und die Elektroden (Fr1-Frn, Fb1-Fbn) an ein zweites Spannungsniveau zu legen um die Ladungen zurück zu den Schieberegistergliedern (26,27) zu bewegen, so daß die analogen elektrischen Signale wiederholt von den Signalerzeugungsgliedern erzeugt und ausgegeben werden können ohne dabei die photoelektrisch gewandelten Ladungen zu zerstören.

2. Phasendifferenzdetektor nach Anspruch 1, wobei die analoge Recheneinrichtung (16) mehrere Ladungsspeicherelemente (C1-Cn) umfaßt, die entsprechend den Bildelementfeldern der lichtempfangenden Glieder (22,23) ausgebildet sind und mit dem ersten und zweiten analogen elektrischen Signal geladen sind, eine Einrichtung (CHi, Sri, Bri, Sbi, Bbi) zum Koppeln oder Kreuzkoppeln der Ladungsspeicherelemente, die Ladungen von benachbarten Bildelementen in Abhängigkeit der Polarität der gespeicherten Ladungen in den Ladungsspeicherelementen speichern, wodurch alle Ladungen zusammengekoppelt werden, die in den Ladungsspeicherelementen akkumuliert sind und deren Polaritäten untereinander gleichgemacht wurden, und eine Einrichtung zum Ausgeben der Ladungsmenge, die zwischen den Enden der Ladungsspeicherelemente als ein Korrelationswert erscheint.

3. Phasendifferenzdetektor nach Anspruch 1, wobei die analoge Recheneinrichtung (16) eine analoge Multiplizierschaltung (37) umfaßt, die die ersten und zweiten analogen elektrischen Signale miteinander multipliziert, um so ein Signal zu erzeugen, das einem Korrelationswert entspricht.

4. Phasendifferenzdetektor nach Anspruch 1, wobei jedes der lichtempfangenden Glieder (22,23) folgendes umfaßt:

mehrere angeordnete Zellen, von denen jede einen freischwimmenden Gatebereich (62) aufweist, der eine Ladung, die durch optisches Pumpen erzeugt wird, akkumuliert und speichert, und Source und Drainbereiche (63,64,60), die einen Kanalbereich (72) definieren, welcher an den freischwebenden Gatebereich (62) angrenzt, und eine Signalausgabeeinrichtung, die dazu geeignet ist, eine Impedanz jeder der Kanalbereiche (72) zu detektieren, deren Impedanz sich entsprechend der Ladungen ändert, die in dem entsprechenden schwebenden Gate (62) angehäuft sind, und zwar infolge der Bestrahlung der lichtempfangenden Glieder mit dem optischen Bilderpaar, wodurch das Paar analoger elektrischer Signale erzeugt wird.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com