PatentDe  


Dokumentenidentifikation DE69022637T2 21.03.1996
EP-Veröffentlichungsnummer 0406025
Titel Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat.
Anmelder NEC Corp., Tokio/Tokyo, JP
Erfinder Sato, Natsuki, c/o NEC Corporation, Tokyo, JP
Vertreter Glawe, Delfs, Moll & Partner, Patentanwälte, 20148 Hamburg
DE-Aktenzeichen 69022637
Vertragsstaaten DE, FR, GB
Sprache des Dokument En
EP-Anmeldetag 02.07.1990
EP-Aktenzeichen 903071884
EP-Offenlegungsdatum 02.01.1991
EP date of grant 27.09.1995
Veröffentlichungstag im Patentblatt 21.03.1996
IPC-Hauptklasse H01L 21/31
IPC-Nebenklasse H01L 21/768   

Beschreibung[de]
GEBIET DER ERFINDUNG

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitereinrichtung, in der eine Isolierschicht derselben eine gleichförmige Tiefe hat.

HINTERGRUND DER ERFINDUNG

Die Planartechnik zur Herstellung von Halbleitereinrichtungen ist heutzutage wichtig für den Fortschritt in der Elektronik. Ein solcher Typ eines konventionellen Verfahrens zum Herstellen einer Halbleitereinrichtung weist die Schritte auf, eine Isolierschicht auf einer Hauptoberfläche des Halbleitersubstrates zu bilden, die Isolierschicht durch Erhitzen zu verflüssigen, um ihre Oberfläche zu glätten, an gewünschten Stellen der Isolierschicht Kontaktlöcher zu öffnen und Leiterkontakte an den Kontaktlöchern für gegenseitige Verbindung zu bilden.

Beim konventionellen Verfahren zum Herstellen einer Halbleitereinrichtung besteht jedoch der Nachteil, dar die Dicke der Isolierschicht nicht gleichförmig ist, so dar ein übermäßiges Ätzen der Isolierschicht beim Musterformungsschritt für die Kontaktlöcher auftreten kann, was eine Beschädigung der Oberfläche des Halbleitersubstrats bewirkt. Außerdem sind einige der Kontaktlöcher ziemlich tief und haben in der nicht gleichförmigen Isolierschicht steile Seitenwände, so daß die Stufen- oder Schrittbedeckung schlecht ist und sich Risse in den Halbleiterkontakten entwickeln können.

Verschiedene Verfahren sind zum Verringern der Variation der Dicke der Isolierschicht vorgeschlagen worden, die teilweise die Verwendung einer aufgeschleuderten Schicht (spin-on layer) beinhalten, die dann wieder zurückgeätzt wird. Siehe z. B. die Proceedings der Fourth International-IEEE VLSI Multilevel Interconnection Conference, 1987, Seiten 364 - 370, EP- A-0249173, US 4708770, US 4753866 und GB A-2191338. Eine Halbleitereinrichtung, in der die Kontaktlöcher aufgeschmolzene und gerundete Schultern haben, ist in EP-A-0060613 gezeigt.

ZUSAMMENFASSUNG DER ERFINDUNG

Demgemäß ist es eine Aufgabe der Erfindung, ein Verfahren zum Herstellen einer Halbleitereinrichtung zu schaffen, bei der die Tiefe der Isolierschicht der Halbleitereinrichtung gleichförmig ist. Dies verhindert als Ergebnis hiervon ein übermäßiges Ätzen der Isolierschicht beim Öffnen der Kontaktlöcher und verbessert die Stufen- oder Schrittbedeckung der Halbleiterkontakte, die in den Kontaktlöchern ausgebildet werden.

Gemäß einem Gesichtspunkt schafft die Erfindung ein Verfahren zum Herstellen einer Halbleitereinrichtung, das die Schritte aufweist:

eine erste aufschmelzbare Isolierschicht mit Hilfe des CVD- Verfahrens auf einer Oberfläche eines Halbleitersubstrats zu bilden;

die Isolierschicht durch Erhitzung aufzuschmelzen;

eine aufgeschleuderte Schicht zu bilden, so daß die Gesamttiefe der ersten Isolierschicht und der aufgeschleuderten Schicht gleichförmig ist;

beide Schichten zurückzuätzen, bis die aufgeschleuderte Schicht entfernt ist; und

eine zweite aufschmelzbare Isolierschicht auf der ersten Isolierschicht mit Hilfe des CVD-Verfahrens aufzubringen, so daß die Gesamttiefe der ersten Isolierschicht und der zweiten Isolierschicht gleichförmig ist;

die erste und zweite Isolierschicht durch Erhitzen aufzuschmelzen;

an gewünschten Punkten der Isolierschichten Kontaktlöcher zu öffnen;

ein weiteres Erhitzen durchzuführen, um die Schulterränder der Kontaktlöcher abzurunden; und

Halbleiterkontakte für gegenseitige Verbindung in den Kontaktlöchern zu bilden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die Erfindung soll detaillierter entsprechend den folgenden Zeichnungen beschrieben werden. Es zeigen:

Fig. 1 - 3 Querschnittansichten, die eine Halbleitereinrichtung während verschiedener Produktionsschritte in Übereinstimmung mit dem konventionellen Verfahren darstellen; und

Fig. 4 - 11 Querschnittsansichten, die ein Halbleitereinrichtung während verschiedener Herstellungsschritte in Übereinstimmung mit der Erfindung darstellen.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Bevor ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß der Erfindung beschrieben werden soll, soll ein oben beschriebenes konventionelles Verfahren zum Herstellen einer Halbleitereinrichtung in Verbindung mit den Fig. 1 bis 3 beschrieben werden.

Fig. 1 zeigt eine Querschnittsansicht einer Halbleitereinrichtung bei der Herstellung. Die Halbleitereinrichtung weist bei dem in Fig. 1 gezeigten Schritt ein Halbleitersubstrat 11, zwei Diffusionsschichten 12, 12, die in der Nähe der Oberfläche des Halbleitersubstrats 11 ausgebildet sind, eine Gate- Isolierschicht 14, die auf der Oberfläche des Halbleitersubstrats 11 zwischen den beiden Diffusionsschichten 12, 12 ausgebildet ist, eine Gateelektrode 15, die auf der Gate- Isolierschicht 14 ausgebildet ist, und eine Isolierschicht 13 auf, die die Oberfläche der Halbleitereinrichtung bedeckt. Die Isolierschicht 13 wird z. B. durch auf Aufbringen von Borophosphosilikatglas (BPSG) unter Verwendung der CVD-Technik aufgebracht. Bei diesem Schritt hat die Isolierschicht 13 eine rauhe Oberfläche und die Stufenbedeckung ist schlecht, so daß es notwendig ist, die Oberfläche derselben zu glätten.

Fig. 2 zeigt eine Querschnittsansicht der Halbleitereinrichtung von Fig. 1, nachdem die Isolierschicht 13 durch Aufschmelzbehandlung mit Erhitzung verflüssigt ist, um ihre Oberfläche zu glätten. Die Oberfläche derselben ist nun geglättet, erhebt sich jedoch über die Gateelektrode 15, so daß die Isolierschicht 13 auf der Gateelektrode 15 dicker ist als diejenige in anderen Bereichen.

Fig. 3 zeigt eine Querschnittsansicht einer Halbleitereinrichtung von Fig. 2, nachdem Kontaktlöcher 16 in der Isolierschicht 13 ausgebildet sind und Leiterkontakte 17 auf den Kontaktlöchern 16 für Verbindungen ausgebildet sind. Die Kontaktlöcher 16 und die Leiterkontakte 17 werden durch die Fotolitographietechnik ausgebildet. Die Isolierschicht 13 auf der Gateelektrode 15 ist dicker als diejenige in anderen Bereichen, insbesondere in der Diffusionsschicht 12, wie dies oben erwähnt wurde. Daher sollten die Bedingungen der Ätzzeit zum Öffnen von Kontaktlöchern auf eine Bedingung eingestellt werden, bei der das Kontaktloch im dicksten (tiefsten) Bereich der Isolierschicht 13 gebildet ist, nämlich dem auf der Gateelektrode 15. Als Ergebnis kann die Isolierschicht 13 in dem dünnen Bereich wie z. B. auf der Diffusionsschicht 12 übermäßig geätzt werden, was Beschädigung der Oberfläche der Einrichtung, nämlich der Diffusionsschicht 12 bewirkt. Andererseits ist das Kontaktloch 16 auf der Gateelektrode 15 tiefer als diejenigen in anderen Bereichen, und die Seitenwand desselben ist tief, was Risse 17a der Leiterkontakte 17 bewirkt, wie dies in Fig. 3 gezeigt ist.

Als nächstes sollen bevorzugte Ausführungsformen der Erfindung in Verbindung mit den Fig. 4 bis 11 beschrieben werden.

Es wird eine Halbleitereinrichtung geschaffen, die aus einem Halbleitersubstrat 21 hergestellt ist, die zwei Diffusionsschichten 22, 22 aufweist, und es wird auch ein Gate, das eine Gateisolierschicht 24 und eine Gateelektrode 25 aufweist, auf dem Halbleitersubstrat 21 ausgebildet. Es wird dann eine erste Isolierschicht 23, die z. B. aus Borophosphosilikatglas (BPSG) hergestellt wird, durch das Verfahren der chemischen Abscheidung aus der Gasphase (CVD = chemical vapor deposition) auf der Oberfläche der Halbleitereinrichtung ausgebildet, wie dies in Fig. 4 gezeigt ist. Es wird dann eine Aufschmelzbehandlung (Verflüssigungsbehandlung durch Erhitzen) der ersten Isolierschicht 23 ausgeführt, um die Oberfläche derselben zu glätten, wie dies in Fig. 5 gezeigt ist. Die Oberfläche ist nun geglättet, erhebt sich jedoch über der Gateelektrode 25, so daß die erste Isolierschicht 23 auf der Gateelektrode 25 dicker ist als diejenige in anderen Bereichen, was dasselbe ist, wie dies in Fig. 2 gezeigt ist.

Es wird dann eine aufgeschleuderte Schicht 26 auf der Oberfläche der ersten Isolierschicht 23 durch Aufschleudern gebildet. Die Dicke der aufgeschleuderten Schicht 26 wird bestimmt, um das Ergebnis zu halten, daß die Dicke oder Tiefe A der Schicht auf der Gateelektrode 25 und die Dicke oder Tiefe B der Schicht auf anderen Bereichen der Halbleitereinrichtung gleich sind, wie dies in Fig. 6 gezeigt ist. Die Dicke der aufgeschleuderten Schicht 26 wird durch Einstellen der Viskosität derselben oder durch vielfaches Beschichten mit dünnen Schichten kontrolliert. Die aufgeschleuderte Schicht 26 kann z. B. ein Siliziumdioxidfilm sein. Der Siliziumdioxidfilm wird durch Aufbringen eines Siliziumdioxidmaterials und Verbrennen desselben gebildet. Dann wird die Oberfläche der Halbleitereinrichtung durch das reaktive Ionenätzverfahren (RIE = reactive ion etching) zurückgeätzt, bis die aufgeschleuderte Schicht 26 vollständig entfernt ist, und die verbleibende erste Isolierschicht 23 hat eine gleichförmige Dicke, wie dies in Fig. 7 gezeigt ist. Wie dies in Fig. 8 gezeigt ist, wird eine zweite Isolierschicht 27, die zum Beispiel aus Borophosphosilikatglas (BPSG) hergestellt ist, durch das CVD-Verfahren auf der Oberfläche der ersten Isolierschicht 23 ausgebildet, um die Isolierschicht dicker zu machen, um so ihre Isolierfähigkeit zu verstärken. Es wird dann ein Aufschmelzverfahren wie beim Falle der Bildung der ersten Isolierschicht 23 durchgeführt. Jetzt hat die doppelte Isolierschicht, die aus den ersten und zweiten Isolierschichten 23 und 27 ausgebildet ist, in jedem Bereich der Halbleitereinrichtung eine gleichförmige Dicke.

Es werden dann, wie dies in Fig. 9 gezeigt ist, Kontaktlöcher 28 durch eine Fotolitographieschritt ausgebildet. Die Tiefen der Kontaktlöcher 28 sind in jedem Gebiet der Halbleitereinrichtung gleich. Es wird dann eine Aufschmelzbehandlung vorgenommen, um die Ränder der Kontaktlöcher 28 zu glätten, um so die Stufenbedeckung oder Schrittbedeckung zu verbessern, wie dies in Fig. 10 gezeigt ist.

Schließlich werden Halbleiterkontakte 29 für gegenseitige Verbindung an den Kontaktlöchern 28 durch einen Fotolitographieschritt gebildet, wie dies in Fig. 11 gezeigt ist. Die Schrittbedeckung oder Stufenbedeckung wird sehr gut verbessert, so dar es keinen Riß der Halbleiterkontakte 29, insbesondere denjenigen im Gatebereich gibt.

Verschiedene Abwandlungen können an den beschriebenen Ausführungsformen vorgenommen werden. Z.B. kann die erste Isolierschicht 23 und die zweite Isolierschicht 27 aus Phosphosilikatglas (PSG) anstelle von BPSG hergestellt werden, oder es kann ein anderes Isoliermaterial verwendbar sein, so weit dessen Aufschmelzverfahren sehr gut ist. Außerdem ist es nicht notwendig, daß die ersten und zweiten Isolierschichten 23 und 27 aus dem gleichen Material hergestellt werden, so daß daher die Kombination von PSG und BPSG für Isolierschichten verwendet werden kann. Zusätzlich kann die aufgeschleuderte Schicht 26 eine organische Schicht wie z.B. ein Harzfilm anstelle eines Siliziumdioxidfilms sein.


Anspruch[de]

1. Verfahren zum Herstellen einer Halbleitereinrichtung, das die Schritte aufweist:

eine erste aufschmelzbare Isolierschicht (23) durch das CVD-Verfahren auf der Oberfläche eines Halbleitersubstrats zu bilden;

die Isolierschicht durch Erhitzen aufzuschmelzen;

eine aufgeschleuderte Schicht (26) so zu bilden, daß die gesamte Tiefe der ersten Isolierschicht (23) und der aufgeschleuderten Schicht gleichförmig ist;

beide Schichten zurückzuätzen, bis die aufgeschleuderte Schicht entfernt ist; und

eine zweite aufschmelzbare Isolierschicht (27) mit Hilfe des CVD-Verfahren auf der ersten Isolierschicht aufzubringen, so daß die gesamte Tiefe der ersten Isolierschicht und der zweiten Isolierschicht gleichförmig ist;

die ersten und zweiten Isolierschichten durch Erhitzen aufzuschmelzen;

Kontaktlöcher (28) an geeigneten Stellen der Isolierschichten zu öffnen;

weitere Erhitzung zum Abrunden der Schulterränder der Kontaktlöcher (28) durchzuführen; und

Leiterkontakte (29) für Verdrahtung in den Kontaktlöchern zu bilden.

2. Verfahren nach Anspruch 1, bei dem die aufgeschleuderte Schicht (26) durch reaktives Ionenätzen zurückgeätzt wird.

3. Verfahren nach Anspruch 1 oder 2, bei dem die ersten und zweiten Isolierschichten (23, 27) aus demselben Material gebildet sind.

4. Verfahren nach Anspruch 1 oder 2, bei dem die ersten und zweiten Isolierschichten (23, 27) aus unterschiedlichen Materialen gebildet sind.

5. Verfahren nach einem vorangehenden Anspruch, bei dem wenigstens eine der ersten und zweiten Isolierschichten (23, 27) aus Phosphosilikatglas (PSG) gebildet ist.

6. Verfahren nach einem der Ansprüche 1 bis 4, bei dem wenigstens eine der ersten und zweiten Isolierschichten (23, 27) aus Borophosphosilikatglas (BPSG) gebildet ist.

7. Verfahren nach einem vorangehenden Anspruch, bei dem die aufgeschleuderte Schicht (26) aus einem Siliziumdioxidfilm gebildet ist.

8. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die aufgeschleuderte Schicht (26) aus einem organischen Material gebildet ist.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com