PatentDe  


Dokumentenidentifikation DE19639697A1 03.04.1997
Titel Halbleitervorrichtung und Herstellungsverfahren dafür
Anmelder NEC Corp., Tokio/Tokyo, JP
Erfinder Yamazaki, Toru, Tokio/Tokyo, JP
Vertreter Glawe, Delfs, Moll & Partner, Patentanwälte, 80538 München
DE-Anmeldedatum 26.09.1996
DE-Aktenzeichen 19639697
Offenlegungstag 03.04.1997
Veröffentlichungstag im Patentblatt 03.04.1997
IPC-Hauptklasse H01L 21/74
IPC-Nebenklasse H01L 29/68   
Zusammenfassung Eine Halbleitervorrichtung, die keine Erzeugung eines Leckstroms oder ein Abfallen der Earlyspannung ermöglicht und eine Diffusionsschicht mit reduzierter Tiefe aufweist. Eine Siliziumschicht, die einen Störstoff eines zweiten Leitfähigkeitstyps enthält, wird auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps ausgebildet, und eine Abstandsschicht aus einer einkristallinen Siliziumschicht, die Germanium enthält, ist unterhalb der Siliziumschicht vorgesehen.

Beschreibung[de]

Diese Erfindung bezieht sich auf eine Halbleitervorrichtung wie einen Bipolartransistor oder einen MOS-Transistor mit einer Siliziumschicht, die einen N(P)-Störstoff auf einem P(N)-Halbleitersubstrat aufweist, und ein Verfahren zur Herstellung der Halbleitervorrichtung.

Ein Verfahren zum Reduzieren der Übergangstiefe eines Source-Drain-Bereiches, der ein Diffusionsschichtbereich ist, um den Kurzkanaleffekt aufgrund der Reduktion der Gatelänge eines MOS-Transistors zu verbessern, ist allgemein bekannt. Im allgemeinen wird Ionenimplantation zur Ausbildung eines Diffusionsschichtbereiches verwendet, und um eine diffundierte n&spplus;-Schicht auszubilden, wird Ionenimplantation mit Arsen oder Phosphor durchgeführt, um jedoch eine p&spplus;-Diffusionsschicht zu bilden, wird Ionenimplantation von Bor oder BF&sub2; durchgeführt.

Um ein Source-Drain in einer vergleichsweise kleinen Übergangstiefe auszubilden, sind die folgenden Punkte wichtig:

  • 1. Minimierung der Implantationsenergie,
  • 2. Einstellen der Temperatur bei der Wärmebehandlung in dem Produktionsprozeß nach der Implantation so niedrig wie möglich, so daß der ionenimplantierte Störstoff so gering wie möglich diffundiert, und
  • 3. Verhindern eines Kanalisierungsphänomens, das ein Hindernis bei der Ausbildung eines flachen Übergangs darstellt.


Hier ist das Kanalisierungsphänomen, das in dem obenstehenden dritten Punkt erwähnt ist, ein Effekt, bei dem, wenn Störstoffatome in einen Siliziumeinkristall implantiert werden, sie durch Lücken in dem Atomaufbau tief in den Siliziumeinkristall eindringen. Dieses Kanalisierungsphänomen erscheint insbesondere dann deutlich, wenn Ionen einer kleinen Massezahl wie Borionen eingesetzt werden. Selbst wenn die Ionenimplantation bei geringer Energie durchgeführt wird, ist es in diesem Fall sehr schwierig, eine flache P&spplus;-Diffusionsschicht auszubilden.

Verschiedene Versuche wurden vorgeschlagen, um das Kanalisierungsphänomen zu verhindern. Beispielsweise ist in der japanischen Patentoffenlegungsschrift Nr. Hei 2-191341 beschrieben, daß zunächst Ionen von Si+ oder Ge+ in einen Transistorausbildungsbereich implantiert werden, um einen amorphen Bereich zu bilden, wie in Fig. 1(a) dargestellt ist, und dann werden Ionen von B+ (BF&sub2;+) in den amorphen Bereich implantiert, um eine Source-Drain-Diffusionsschicht auszubilden, wie in Fig. 1(b) dargestellt ist, um die Kanalisierung in vertikalen und horizontalen Richtungen, die bei der Ausbildung einer Source-Drain-Diffusionsschicht beteiligt sind, zu verhindern.

Demgegenüber wird in einem Siliziumbipolartransistor eine Basisdiffusionsschicht normalerweise durch Ionenimplantation gebildet, und zur Ausbildung einer flachen Basisdiffusionsschicht wird ein Verfahren angewandt, bei dem die Implantationsenergie niedrig eingestellt ist oder bei dem BF&sub2;-Ionen oder dgl. Ionen mit hoher Massenzahl verwendet werden. Selbst wenn jedoch diese Verfahren eingesetzt werden, wird ein Folgebereich (Schwanzabschnitt), der eine geringere Störstoffkonzentration zeigt, an der Bodenfläche der Basisdiffusionsschicht ausgebildet, wie in Fig. 2(a) dargestellt ist, da ein Kanalisierungsphänomen in gleicher Weise wie im Falle eines MOS-Transistors auftritt. Demzufolge ist es schwierig, die Basisübergangstiefe niedrig zu gestalten.

Es soll festgestellt werden, daß ein Verfahren zur Ausbildung einer epitaktischen Basisschicht unter Verwendung einer MBE-Technik (Molekularstrahlepitaxie: epitaktische Molekularstrahl-Wachstumsmethode) oder einer Tieftemperatur-CVD-Technik, die einen hohen Grad von Unterdruck verwendet, in letzten Jahren vorgeschlagen wurden, und wenn dieses Verfahren eingesetzt wird, wird eine Störstoffkonzentrationsverteilung mit sogenannter Schachtelform (Boxshape) erhalten, bei der der Folgebereich der Basisschicht so klein ist, wie in Fig. 2(b) dargestellt. Da jedoch der Basisstörstoff in das Siliziumsubstrat durch Wärmebehandlung zum Einbringen von Emittern od. dgl. Wärmebehandlung im Verfahren der Herstellung diffundiert wird, was nach der Ausbildung der epitaktischen Basisschicht geschieht, ist es nicht möglich, den Folgebereich der Basis vollständig zu vermeiden. Falls dieser Folgebereich der Basisschicht vorhanden ist, erhöht dieses die Basisbreite und verschlechtert die Hochfrequenzeigenschaften, und desweiteren wird der Early-Effekt des Bipolartransistors bedeutend, und die Transistoreigenschaften werden verschlechtert. Hier bezeichnet der Early-Effekt ein Phänomen, bei dem, wenn der Kollektor-Basis-Übergang rückwärts vorgespannt wird, die Verarmungsschicht an der Schnittstelle des Basis-Kollektor-Übergangs ausgedehnt wird und die effektive Basisbereichslänge vermindert wird, und folglich wird der Gradient der Injektions-Minderheitsträger in dem neutralen Basisbereich steiler, und der Kollektorstrom steigt an, während sich der Basisstrom nicht sehr verändert. Ein Phänomen, bei dem der Stromverstärkungsfaktor ansteigt, wenn die Rückvorspannung an dem Kollektorbasisübergang in dieser Weise vergrößert wird, wird im allgemeinen Early-Effekt genannt. Dieses Phänomen ist beispielsweise von Minoru Nagata in "Very High Speed Bipolar Device" unter der Aufsicht von Takuro Sugano, Baifukan, Seiten 58-59, beschrieben.

Wie in Fig. 3 dargestellt ist, zeigt der Kollektorstrom einen hohen Anstieg unter einem festen Basisstrom, wenn der Kollektor mit Bezug auf den Emitter vorgespannt ist, d. h. die Rückvorspannung zwischen dem Kollektor und der Basis ansteigt. Die Early-Spannung VA wird durch die Spannung an dem Schnittpunkt der Verlängerungslinie (durch eine unterbrochene Linie in Fig. 3 dargestellt) des Kollektorstroms zur Kollektor-Emitter-Spannungscharakteristik definiert. Es kann gesagt werden, daß, wenn der Absolutwert der Early-Spannung VA ansteigt, sich der Einfluß des Early-Effektes geringer bemerkbar macht. Falls die Early-Spannung abfällt, kann eine konstante Stromcharakteristik in einem aktiven Bereich der Strom-Spannungs-Charakteristik eines Transistors nicht erhalten werden, was zu einem Nachteil bei der Schaltung, hinsichtlich der Charakteristik einer Konstantstromquelle führt, die in der Schaltung eingesetzt wird.

In den letzten Jahren wurde zur Verbesserung der Early-Spannung eines Bipolartransistors ein Silizium-Heteroübergangs-Bipolartransistor vorgeschlagen, der, als Basis, ein Material einsetzt, das ein verbotenes Band aufweist, das niedriger ist als das des einkristallinen Siliziums, z. B. ein Mischkristall von Silizium und Germanium (im Folgenden kurz als SiGe-Schicht bezeichnet), und zwar in einem Artikel von D.L.-Harame et al, IEDM Tech. Dig., 1993, Seiten 71-74.

Bei diesem Transistor hat die Ge-Konzentration in einer intrinsischen Basisschicht eine derartige Verteilung, daß sie auf der Emitterbereichsseite geringer ist und auf der Kollektorseite größer ist. Zum Beispiel hat die Ge-Konzentration eine solche geneigte Konzentrationsverteilung, daß der Gehalt von Ge auf der Emitterseite 0% beträgt, während der Gehalt von Ge an der Kollektorseite 10 bis 25% beträgt.

Da Elektronen, die Minoritätsträger sind, durch ein elektrisches Driftfeld beschleunigt werden, das von der geneigten Verteilung der Ge-Konzentration erzeugt wird, wenn die Rückvorspannung zwischen dem Kollektor und der Basis ansteigt, wird die Verarmungsschicht des Basis-Kollektor-Überganges erweitert. Selbst wenn die effektive Basisbereichsbreite kurz wird, verhindert somit das elektrische Driftfeld, daß die Steigung der injizierten Minoritätsträgerverteilung in dem neutralen Basisbereich steiler wird, wodurch ein Abfallen der Early-Spannung verhindert wird.

Die bekannten Verfahren der Herstellung von Halbleitervorrichtungen wie einem MOS-Transistor und einem Bipolartransistor, die oben beschrieben wurden, haben jedoch die folgenden Probleme.

Wie obenstehend beschrieben wurde, wird zur Ausbildung eines Source-Drain-Bereichs mit kleiner Übergangstiefe eine Wärmebehandlung in dem Herstellungsprozeß nach der Implantation vorzugsweise bei einer Temperatur durchgeführt, die so gering wie möglich ist, so daß die ionenimplantierten Störstoffe sowenig wie möglich diffundieren. Um andererseits Störstoffionen zu aktivieren, um eine ausreichende Trägerkonzentration zu erzielen, wird vorzugsweise die Wärmebehandlung bei einer möglichst hohen Temperatur durchgeführt. Daraus ergibt sich, daß die Wärmebehandlungstemperatur natürlich einen Optimalbereich zeigt, und die Wärmebehandlung wird normalerweise bei einer Temperatur von etwa 750°C bis 850°C durchgeführt. Durch die ledigliche Gegenmaßnahme des Einsatzes einer niedrigen Temperatur innerhalb dieses Temperaturbereiches zur Wärmebehandlung ist es jedoch wegen des Einflusses des oben beschriebenen Kanalisierungsphänomens sehr schwierig, eine sehr flache Diffusionsschicht auszubilden, die beispielsweise eine Übergangstiefe von 0,1 µm oder weniger aufweist.

Gemäß dem in der japanischen Offenlegungsschrift Nr. Hei 2-191341 beschriebenen Verfahren wird, obwohl es möglich ist, das Tunneln in den vertikalen und horizontalen Richtungen durch Implantieren von Ionen von Si&spplus; oder Ge&spplus; in den Transistorausbildungsbereich zum vorherigen Ausbilden eines amorphen Bereichs zu verhindern, ein Leckstrom durch einen Defekt zweiter Ordnung als Ergebnis der Ausbildung des amorphen Bereiches erzeugt. Es ist sehr schwierig, diesen Leckstrom zu unterdrücken. Es soll festgestellt werden, daß ein Verfahren zum Verhindern des Anstiegs des Leckstroms durch Vergrößern der Tiefe des amorphen Bereichs in der japanischen Offenlegungsschrift Nr. Hei 2-191341 beschrieben ist. Es ist beispielsweise beschrieben, daß, durch dreimaliges Durchführen von Ionenimplantation unter Einsatz von Implantationsenergien von näherungsweise 50 keV, 200 keV und 400 keV, ein amorpher Bereich mit einer Dicke von näherungsweise 0,5 µm erhalten werden kann. In diesem Fall tritt jedoch ein Defekt zweiter Ordnung im Niedrigenergiezustand (ein Zustand, um einen Teil eines Substrats in der Nähe der Oberfläche in einen amorphen Zustand zu bringen) in folgender Weise auf.

Das heißt, obwohl ein Defekt zweiter Ordnung, der in die Tiefe von näherungsweise 0,5 µm mit 400 keV eingebracht ist, keinen Leckstrom verursacht, da er durch einen ausreichenden Abstand von der Diffusionsschicht entfernt ist, daß ein weiterer Defekt zweiter Ordnung, der mit 50 keV eingebracht ist, in der Nähe der Oberfläche ausgebildet wird, er sie anfällig macht, leicht Leckströme zu erzeugen.

In dem Verfahren zur Ausbildung einer epitaktischen Basisschicht eines Bipolartransistors unter Verwendung der MBE- Technik oder der Tieftemperatur-CVD-Technik wird ein Basisstörstoff in ein Siliziumsubstrat durch Wärmebehandlung zum Emittereinbringen oder eine andere Wärmebehandlung bei dem Herstellungsprozeß durchgeführt, der nach der Ausbildung der Basisschicht ausgeführt wird, und folglich ist es schwierig, eine vollständige schachtelförmige Störstoffkonzentrationsverteilung, die keinen Folgebereich aufweist, zu realisieren. Falls die Basisschicht einen Folgebereich aufweist (d. h., falls die Dotierungskonzentration des Basisbereiches fast die gleiche ist wie die des Kollektorbereiches), tritt der Abfall der Early-Spannung deutlich auf.

Bei dem Verfahren, in dem die Ge-Konzentrationsverteilung in einer intrinsischen SiGe-Basisschicht auf eine geneigte Konzentrationsverteilung eingestellt wird, wobei die Ge-Konzentration an der Emitterbereichsseite geringer ist und an der Kollektorseite höher ist, falls beabsichtigt ist, die Early-Spannung des Bipolartransistors weiterhin zu erhöhen, dann muß die Ge-Konzentrationssteigung steiler sein. Falls die Ge-Konzentrationssteigung sehr steil wird, steigt der Gehalt von Ge, der in der gesamten Basisschicht enthalten ist, an, und falls in diesem Fall die Basisschicht als dünner Film ausgebildet ist, kann der Hochdehnungszustand (Beanspruchung der Schicht) nicht aufrechterhalten werden, und ein Defekt wird in der Schnittstelle der Basis-Kollektor-Übergangs erzeugt. Wenn beispielsweise eine geneigte Konzentrationsverteilung, bei der der Gehalt von Ge auf der Emitterseite 0% beträgt und 30 bis 40% auf der Kollektorseite, eingesetzt wird, kann der Hochdehnungszustand (Dehnung der Schicht) nicht aufrechterhalten werden, sofern nicht die Basisschicht mit einer Filmdicke von beispielsweise weniger als 50 nm ausgebildet ist. Folglich stimmen eine Filmdicke, in der eine Hochbeanspruchungsbedingung aufrechterhalten werden kann, und eine optimale Basisschichtfilmdicke, bei der eine vorgegebene Emitter- Kollektor-Durchbruchspannungseigenschaft erhalten wird, nicht miteinander überein.

Es ist eine erste Aufgabe der Erfindung, eine Halbleitervorrichtung zu schaffen, die, unter Lösung der obengenannten Probleme, die Erzeugung von Leckstrom oder ein Abfall der Earlyspannung nicht ermöglicht und eine Diffusionsschicht mit reduzierter Tiefe aufweist.

Es ist eine weitere Aufgabe der Erfindung, ein Verfahren zur Erzeugung der eben beschriebenen Halbleitervorrichtung zu schaffen.

Zur Lösung der ersten oben beschriebenen Aufgabe wird gemäß einem Aspekt der vorliegenden Erfindung eine Halbleitervorrichtung geschaffen, bei der, auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps, eine Siliziumschicht ausgebildet wird, die einen Störstoff eines zweiten Leitfähigkeitstyps aufweist, mit einer Abstandsschicht, die unterhalb der Siliziumschicht vorgesehen ist, und aus einer Einkristallsiliziumschicht gebildet ist, die Germanium enthält.

Vorzugsweise liegt die Konzentration des Störstoffs des zweiten Leitfähigkeitstyps, der in zumindest einem Teil der Siliziumschicht enthalten ist, bei gleich oder mehr als 1 × 10¹&sup8; cm-3, und der Gehalt von Germanium in der Abstandsschicht beträgt 10% bis 15%.

Die Konzentrationsverteilung von Germanium in der Abstandsschicht kann eine geneigte Konzentrationsverteilung sein, bei der die Konzentration an der Siliziumschichtseite geringer ist als an der Halbleitersubstratseite.

In der obenbeschriebenen Halbleitervorrichtung ist die Source-Drain-Schicht eines MOS-Transistors in der Siliziumschicht ausgebildet, oder die Siliziumschicht ist eine aktive Basisschicht eines Bipolartransistors.

Um die obengenannte zweite Aufgabe zu lösen wird erfindungsgemäß ein erstes Verfahren zur Herstellung einer Halbleitervorrichtung angegeben, bei dem, auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps, eine Siliziumschicht, die einen Störstoff eines zweiten Leitfähigkeitstyps enthält, ausgebildet wird, wobei eine Abstandsschicht aus einer einkristallinen Siliziumschicht, die Germanium enthält, und einer Siliziumschicht aufeinanderfolgend auf dem Halbleitersubstrat des ersten Leitfähigkeitstyps gebildet werden, und anschließend wird ein Diffusionsbereich mit dem Störstoff des zweiten Leitfähigkeitstyps in der Siliziumschicht durch Ionenimplantation ausgebildet.

Erfindungsgemäß wird ein zweites Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, bei dem, auf einem Halbleitersubstrat als ersten Leitfähigkeitstyps, eine Siliziumschicht, die einen Störstoff eines zweiten Leitfähigkeitstyps enthält, ausgebildet wird, mit einem ersten Schritt des aufeinanderfolgenden Ausbildens einer Abstandsschicht aus einer Einkristall-Siliziumschicht, die Germanium enthält, und einer Siliziumschicht auf dem Halbleitersubstrat des ersten Leitfähigkeitstyps, einem zweiten Schritt zur Ausbildung eines Gateoxidfilms einer vorgegebenen Dicke in einem Bereich der Siliziumschicht, die in dem ersten Schritt ausgebildet ist und die einen aktiven Bereich bildet, einem dritten Schritt zur Ausbildung einer Gateelektrode in einem vorgegebenen Muster auf dem Gateoxidfilm, der durch den zweiten Schritt ausgebildet wurde, und einem vierten Schritt des Implantierens von Ionen eines Störstoffs eines zweiten Leitfähigkeitstyps unter Verwendung der Gateelektrode, die im dritten Schritt ausgebildet wurde, als Maske für die Ionenimplantation und Durchführen von Tempern in einer Stickstoffatmosphäre mit einer vorgegebenen Temperatur zur Ausbildung eines Source-Drain-Bereichs in der Siliziumschicht.

Erfindungsgemäß wird ein drittes Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, bei dem, auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps, eine Siliziumschicht gebildet wird, die einen Störstoff eines zweiten Leitfähigkeitstyps enthält, mit einem ersten Schritt des aufeinanderfolgenden Ausbildens, auf dem Halbleitersubstrat des ersten Leitfähigkeitstyps, einer versenkten Schicht des zweiten Leitfähigkeitstyps und einer Kollektorschicht des zweiten Leitfähigkeitstyps, einem zweiten Schritt zur Ausbildung eines ersten Oxidfilms mit einer vorgegebenen Dicke auf der Kollektorschicht des zweiten Leitfähigkeitstyps, die in dem ersten Schritt ausgebildet wurde, dem Implantieren von Ionen eines Störstoffs des zweiten Leitfähigkeitstyps in einen vorgegebenen Bereich der Kollektorschicht des zweiten Leitfähigkeitstyps und der Durchführung von Tempern in einer Stickstoffatmosphäre einer vorgegebenen Temperatur zur Ausbildung einer Kollektorauslaßdiffusionsschicht, einem dritten Schritt zum Entfernen des Oxidfilms in einem Basisbereich von innerhalb des ersten Oxidfilms, der durch den zweiten Schritt gebildet wurde, und aufeinanderfolgendes Ausbilden einer Abstandsschicht, die aus einer Einkristall-Siliziumschicht gebildet ist, die Germanium enthält, und einer Siliziumschicht auf dem Basisbereich der Kollektorschicht des zweiten Leitfähigkeitstyps, deren Oberfläche freigelegt ist, einem vierten Schritt des aufeinanderfolgenden Ausbildens einer polykristallinen Siliziumschicht des ersten Leitfähigkeitstyps und eines zweiten Oxidfilms einer vorgegebenen Dicke über den Gesamtbereich und Mustern der polykristallinen Siliziumschicht des ersten Leitfähigkeitstyps und des zweiten Oxidfilms in eine vorgegebene Form zur Ausbildung einer Basisauslaßelektrode, einem fünften Schritt zur Ausbildung einer polykristallinen Siliziumschicht einer vorgegebenen Dicke, die einen Störstoff des zweiten Leitfähigkeitstyps enthält, über die Gesamtfläche und Strukturieren der polykristallinen Siliziumschicht in vorgegebene Form, zur Ausbildung einer Emitterelektrode, und einem sechsten Schritt zum Diffundieren eines Störstoffs des ersten Leitfähigkeitstyps in die Siliziumschicht zur Ausbildung einer externen Basisdiffusionsschicht und Diffundieren eines Störstoffs des zweiten Leitfähigkeitstyps in die Siliziumschicht zur Ausbildung einer Emitterdiffusionsschicht in der aktiven Basisschicht.

Da gemäß der obenbeschriebenen Erfindung die Germanium enthaltende Abstandsschicht unterhalb der Siliziumschicht vorgesehen ist, wenn eine Diffusionsschicht mit einem Störstoff des zweiten Leitfähigkeitstyps auf der Siliziumschicht zu bilden ist, wird der Störstoff des zweiten Leitfähigkeitstyps nicht in die Abstandsschicht oder das Halbleitersubstrat mit dem ersten Leitfähigkeitstyp unter der Abstandsschicht wegen des Kanalisierungsphänomens oder anderer Effekte diffundiert, und die Diffusion in der Breitenrichtung wird durch die Abstandsschicht beschränkt. Der erste Grund dafür besteht darin, daß Kanalisierung nicht einfach auftritt, da Ge mit einem geringen Gehalt in der SiGe-Abstandsschicht enthalten ist und eine Beanspruchung wegen der Differenz der Gitterkonstanten zwischen Ge-Atomen und Si-Atomen auftritt. Der zweite Grund liegt darin, daß die Diffusionsdosis des Störstoffs in der SiGe-Abstandsschicht gering ist, wie anschließend beschrieben wird. Dementsprechend ist die Tiefe der Diffusionsschicht im wesentlichen gleich der Filmdicke der Siliziumschicht, die auf der Abstandsschicht ausgebildet wird.

Da desweiteren erfindungsgemäß ein amorpher Bereich nicht ausgebildet werden muß, was einen Unterschied zur bekannten Vorrichtung ist, wird kein Leckstrom erzeugt. Da desweiteren der Störstoff nicht in einen Bereich verteilt wird, der tiefer als der Bereich liegt, der durch die Abstandsschicht begrenzt ist, fällt die Early-Spannung nicht ab, selbst wenn eine Wärmebehandlung zum Emittereinbringen oder eine andere Wärmebehandlung bei dem Herstellungsverfahren durchgeführt wird, die nach der Ausbildung der Basisschicht geschieht.

Da, wie oben beschrieben, erfindungsgemäß die Tiefe der Diffusionsschicht, die durch Einbringen eines Störstoffs des zweiten Leitfähigkeitstyps gebildet wird, durch die Abstandsschicht beschränkt wird, ergibt sich der Effekt, daß eine Diffusionsschicht mit geringer Tiefe, die konventionell nicht erzielt werden kann, ausgebildet werden kann, und eine hohe Early-Spannung kann realisiert werden. Insbesondere wo die Konzentrationsverteilung von Germanium der Abstandsschicht eine geneigte Konzentrationsverteilung ist, bei der die Konzentration auf der Siliziumschichtseite geringer ist als auf der Halbleitersubstratseite, kann eine weitere Verbesserung der Early-Spannung erzielt werden.

Wenn eine Source-Drain-Schicht eines MOS-Transistors in der Siliziumschicht gebildet wird, kann desweiteren ein MOS-Transistor, bei dem die Tiefe der Source-Drain-Diffusionsschicht sehr gering ist und die Kapazität des Source-Drain-Übergangs reduziert ist, erzeugt werden.

Wenn die Siliziumschicht eine aktive Basisschicht eines Bipolartransistors ist, kann ein Bipolartransistor, bei dem die Dicke der aktiven Basisschicht sehr gering ist und die Kapazität des Basis-Kollektor-Überganges reduziert ist und bei dem desweiteren eine hohe Early-Spannung realisiert ist, erzielt werden.

In den beigefügten Zeichnungen zeigt:

Fig. 1(a) eine schematischen Schnittdarstellung einer Halbleitervorrichtung, bei der ein amorpher Bereich ausgebildet ist, und

Fig. 1(b) ist eine schematische Schnittdarstellung der Halbleitervorrichtung, bei der eine Source-Drain-Diffusionsschicht in dem amorphen Bereich ausgebildet ist,

Fig. 2(a) einen Graphen zur Erläuterung der Störstoffverteilung in einer Bipolarstransistorbasis-Diffusionsschicht, wenn ein Verfahren, bei dem die Implantationsenergie niedrig eingestellt ist, oder ein anderes Verfahren, bei dem Ionen mit einer großen Massenzahl verwendet werden, angewandt wird, und

Fig. 2(b) ist ein Graph zur Erläuterung einer Störstoffverteilung einer Bipolartransistorbasisdiffusionsschicht, wenn eine epitaktische Basisschicht unter Verwendung einer MBE-Technik oder einer Tieftemperatur-CVD-Methode mit einem hohen Unterdruck eingesetzt wird,

Fig. 3 einen Graphen des Kollektorstroms bezüglich der Kollektor-Emitter-Spannungscharakteristik eines bekannten Bipolartransistors,

Fig. 4 eine Schnittdarstellung eines Aufbaus eines ersten Ausführungsbeispiels, wenn eine Halbleitervorrichtung gemäß der Erfindung auf einen MOS-Transistor angewendet wird,

Fig. 5 einen Graphen zur Erläuterung des Unterschiedes in der Bordiffusionsdosis, abhängig davon, ob Ge vorhanden ist oder nicht,

Fig. 6(a) bis 6(d) Schnittdarstellungen zur Erläuterung unterschiedlicher Schritte bei der Herstellung der in Fig. 4 dargestellten Halbleitervorrichtung,

Fig. 7(a) und 7(b) Schnittdarstellung zur Erläuterung unterschiedlicher Beispiele einer Struktur der in Fig. 4 dargestellten Halbleitervorrichtung,

Fig. 8 eine Schnittdarstellung des Aufbaus eines zweiten Ausführungsbeispiels, bei dem eine Halbleitervorrichtung gemäß der Erfindung auf einen Bipolartransistor angewandt ist,

Fig. 9 einen Graphen zur Erläuterung einer Störstoffkonzentrationsverteilung in Tiefenrichtung und eines Ge-Gehaltes einer SiGe-Abstandsschicht der Halbleitervorrichtung entlang einer Linie A-A der Fig. 8,

Fig. 10 einem Graphen zur Erläuterung der Beziehung zwischen dem Ge-Gehalt in der SiGe-Abstandsschicht und einer kritischen Filmdicke, bei der ein Defekt auftritt,

Fig. 11 einen Graphen zur Erläuterung einer Störstoffkonzentrationsverteilung in Tiefenrichtung und des Ge-Gehaltes der SiGe-Abstandsschicht der Halbleitervorrichtung entlang der Linie A-A der Fig. 8, wenn die Ge-Konzentrationsverteilung der SiGe-Abstandsschicht von geneigter Art ist,

Fig. 12(a) bis 12(e) Schnittdarstellungen verschiedener Schritte zur Herstellung der Halbleitervorrichtung gemäß Fig. 8, und

Fig. 13 eine Schnittdarstellung eines weiteren Beispiels eines Aufbaus bezüglich der Halbleitervorrichtung gemäß Fig. 8.

Im Folgenden wird die vorliegende Erfindung mit Bezug auf die Zeichnungen dargestellt.

Erstes Ausführungsbeispiel

Fig. 4 ist eine Schnittdarstellung des Aufbaus des ersten Ausführungsbeispiels, wobei eine Halbleitervorrichtung gemäß der vorliegenden Erfindung auf einen MOS-Transistor angewandt ist.

Auf einem N-Siliziumsubstrat 1 sind eine SiGe-Abstandsschicht 2 und eine Kanalsiliziumschicht 3 aufeinanderfolgend unter Verwendung einer Tieftemperatur-Epitaxiewachstumstechnik aufgebracht. Ein Gateoxidfilm 6 mit einer vorgegebenen Dicke wird auf der Oberfläche der Kanalsiliziumschicht 3 ausgebildet, und eine Gateelektrode 7 mit vorgegebener Form wird auf diesem Gateoxidfilm 6 ausgebildet. Desweiteren wird eine Source-Drain-Bereich 8, der eine Diffusionsschicht ist, durch Ionenimplantation in der Kanalsiliziumschicht 3 ausgebildet, wodurch ein MOS-Transistor gebildet wird. Die Dicke der Kanalsiliziumschicht 3 beträgt beispielsweise 10 bis 100 nm, und die Dicke der SiGe-Abstandsschicht 2 beträgt beispielsweise 10 bis 100 nm, und der Germaniumgehalt in der SiGe-Abstandsschicht 2 beträgt beispielsweise 10%. Wenn die Temperatur der Wärmebehandlung in dem Herstellungsprozeß, nachdem die SiGe-Abstandsschicht 2 ausgebildet wird, höher ist als 800°C, beträgt, um die Beanspruchung der SiGe-Schicht zu erhalten, vorzugsweise die Dicke der Abstandsschicht weniger als 100 nm, und der Gehalt von Ge ist geringer als 15%.

Fig. 5 ist ein Graph zur Erläuterung des Ergebnisses des Vergleichs zwischen den Beziehungen der Borkonzentration und der Bordiffusionsdosis, wobei der Gehalt von Ge 15% und 0% beträgt, wenn die Temperatur der Wärmebehandlung 850°C beträgt. Wie aus Fig. 5 ersichtlich ist, zeigt sich eine geringere Diffusionsdosis, wenn der Gehalt von Ge 15% beträgt, und selbst wenn die Borkonzentration ansteigt, steigt die Diffusionsdosis nicht scharf an.

Da in einer Halbleitervorrichtung mit dem oben beschriebenen Aufbau die SiGe-Abstandsschicht 2 auf eine Dicke von 10 bis 100 nm unter der Kanalsiliziumschicht 3 gebracht wird, selbst wenn Wärmebehandlung in dem Prozeß der Herstellung durchgeführt wird, nachdem der Source-Drain-Bereich 8 in der Kanalsiliziumschicht 3 beispielsweise bei einer Temperatur von 800 bis 900°C für näherungsweise 30 min durchgeführt wird, wird die Diffusion des Störstoffs in der Tiefenrichtung unterdrückt, und ein niedriger Übergang kann ausgebildet werden. Insbesondere hat bei der erfindungsgemäßen Halbleitervorrichtung der Source-Drain-Bereich 8 eine sehr geringe Tiefe von 10 bis 100 nm, was im wesentlichen gleich der Dicke der Kanalsiliziumschicht 3 ist.

Es soll hier festgestellt werden, daß während die oben beschriebene Halbleitervorrichtung ein Aufbau eines P-Kanal-MOS-Transistors hat, der Aufbau nicht darauf beschränkt ist, und der eines N-Kanal-MOS-Transistors oder eines CMOS-Transistors sein kann.

Im Folgenden wird ein Verfahren der Herstellung der obengenannten Halbleitervorrichtung im Detail beschrieben. Hier wird ein Verfahren der Herstellung eines P-Kanal-MOS-Transistors beschrieben.

Die Fig. 6a und 6d sind Schnittdarstellungen unterschiedlicher Schritte der Herstellung der Halbleitervorrichtung, die in Fig. 4 dargestellt ist.

Zunächst werden die (undotierte) SiGe-Abstandsschicht 2, die keinen Störstoff enthält, und die Kanalsiliziumschicht 3 aufeinanderfolgend auf der Oberfläche des N-Siliziumsubstrats 1 aufgewachsen, wie in Fig. 6(a) dargestellt ist, wobei ein Tieftemperatur-Epitaxie-Wachstumsverfahren eingesetzt wird. Die SiGe-Abstandsschicht 2 wird beispielsweise mit Bedingungen bei einer Temperatur von 500 bis 700°C, GeH&sub4;-Gas mit 0,5 bis 1,0 sccm und Disilangas von 0,5 bis 1 sccm aufgebracht. Desweiteren wird die Kanalsiliziumschicht 3 aufgewachsen, beispielsweise bei einer Temperatur von 500° bis 700°C, mit Disilangas von 0,5 bis 1 sccm und einer Borkonzentration von 1 × 10¹&sup8; cm-3 oder weniger (vorzugsweise 1 × 10¹&sup8; bis 1 × 10¹&sup5; cm-3).

Anschließend wird die N-Kanalstopperschicht 4 ausgebildet, und eine Isolierung 5, in der ein Isolierfilm, beispielsweise ein Oxidfilm, in einer Nut von 0,5 bis 1 µm Tiefe versenkt ist, wird ausgebildet, wie in Fig. 6(b) dargestellt ist, durch ein bekanntes Ionenimplantationsverfahren und ein bekanntes Nutenisolationsausbildungsverfahren. Diese Isolierung 5 kann alternativ durch ein bekanntes Selektivoxidationsverfahren geschaffen werden. Oder die SiGe-Abstandsschicht 2 und die Kanalsiliziumschicht 3, die oben beschrieben wurden, können aufeinanderfolgend aufgewachsen werden, nachdem die Isolierung 5 auf dem Substrat 1 auf der freiliegenden Oberfläche des Substrats in einem geplanten Transistorbildungsbereich ausgebildet ist, und zwar unter Verwendung einer selektiven Epitaxiewachstumsmethode (siehe Fig. 7(a)).

Es soll hier festgestellt werden, daß bei dem vorliegenden Ausführungsbeispiel die Schwellspannungssteuerung des MOS-Transistors mit der Kanalsiliziumschicht 3, die einen Störstoff enthält, durchgeführt wird. Diese Kanalsiliziumschicht 3 kann alternativ durch Einbringen eines Störstoffes durch Ionenimplantation ausgebildet werden, nachdem ein undotierter Siliziumfilm, der keine Störstoffe enthält, aufgewachsen ist.

Nachdem die Kanalstopperschicht 4 und die Isolation 5 ausgebildet wurden, wird der Gateoxidfilm 6 mit 5 bis 15 nm Dicke in einem Teil ausgebildet, der einen aktiven Bereich des MOS-Transistors ausmacht, wie in Fig. 6(c) dargestellt ist. Desweiteren wird nach der Ionenimplantation zur Einstellung der Schwellspannung des MOS-Transistors ein polykristalliner Siliziumfilm von 200 nm Dicke unter Verwendung eines bekannten CVD-Verfahrens abgeschieden, und ein N-Störstoff wie Phosphor wird unter Verwendung thermischer Diffusion oder Ionenimplantation eingebracht, wonach der polykristalline Siliziumfilm durch Fotoätzen zur Ausbildung der Gateelektrode 7 bearbeitet wird. Hier kann der polykristalline Siliziumfilm durch einen Polyzidfilm ersetzt werden, der ein zusammengesetzter Film eines Metallsilizidfilms und eines polykristallinen Siliziumfilms ist. Oder die Einbringung des Störstoffs in den polykristallinen Siliziumfilm kann auch als Ionenimplantation zur Ausbildung eines Source-Drain-Bereiches dienen, der im folgenden beschrieben werden wird.

Nachdem die Gateelektrode 7 ausgebildet ist, werden P-Störstoffionen von Bor, BF&sub2; od. dgl. mit einer Implantationsdosis von 1 × 10¹&sup5; bis 1 × 10¹&sup6; cm-2 mit einer Implantationsenergie von 1 bis 10 keV unter Verwendung der Gateelektrode 7 als Maske für die Ionenimplantation ausgebildet, und dann wird in einer Stickstoffatmosphäre bei einer Temperatur um 900°C zur Ausbildung des P-Source-Drain-Bereichs 8 ein Tempern durchgeführt. Durch die oben beschriebenen Schritte wird ein Aufbau gebildet, der in der Schnittdarstellung der Fig. 6(c) dargestellt ist. Es soll festgestellt werden, daß der Source-Drain-Bereich 8 alternativ durch Einbringen des Störstoffs des Source-Drain in die Siliziumschicht 14 oder der polykristallinen Siliziumschicht ausgebildet werden kann, nachdem die Siliziumschicht 14 oder der polykristalline Siliziumfilm in einem geplanten Source-Drain-Ausbildungsbereich unter Verwendung eines selektiven Epitaxie-Wachstumsverfahrens ausgebildet wurde, und anschließende Tempern in einer Stickstoffatmosphäre, um den Störstoff in der Kanalsiliziumschicht 3 zu diffundieren.

Bezugnehmend auf die Fig. 7(b) bezeichnet die Bezugsziffer 9 einen Seitenwandungs-Isolierfilm. Der Einsatz dieses Aufbaus vergrößert die effektive Tiefe des Source-Drain (d. h. die effektive Tiefe der Source-Drain ist die Summe der Tiefen der Siliziumschicht 14 und des Source-Drain-Bereichs 8) und kann weiterhin den Source-Drain-Widerstand vermindern. Während in dem vorliegenden Äußerungsbeispiel die Source-Drain-Struktur des MOS-Transistors einen Einzeldrainaufbau aufweist, kann sie alternativ eine LDD-Struktur aufweisen ("lightly doped drain", leicht dotiertes Drain). Die LDD-Struktur bedeutet eine Struktur, bei der die Störstoffkonzentrationen der Endbereiche der Source- und Drainbereiche niedrig eingestellt sind, um elektrische Felder, die zwischen der Source und dem Gate und zwischen dem Drain und dem Gate erzeugt werden, zu mäßigen.

Nachdem der Source-Drain-Bereich 8 mit einer Störstoffkonzentration von näherungsweise 1 × 10¹&sup8; bis 1 × 10²º cm-3 gebildet ist, werden ein Oxidfilm 10 von 50 bis 100 nm Dicke und ein Borsilikatglas (BPSG) 11 von 500 bis 600 nm Dicke aufeinanderfolgend durch ein bekanntes CVD-Verfahren abgeschieden, und anschließend, nachdem ein Zwischenschicht-Isolierfilm ausgebildet wurde, wird ein Tempern in einer Stickstoffatmosphäre bei 850 bis 950°C durchgeführt, wonach ein Kontaktloch 12 und eine Verdrahtung 13 durch bekannte Herstellungsverfahren zur Vervollständigung der Schnittdarstellung der Fig. 6 (d) ausgebildet werden.

In der Halbleitervorrichtung des ersten Ausführungsbeispiels, die sich auf den oben beschriebenen MOS-Transistor bezieht, kann durch Vorsehen einer Siliziumschicht, die Germanium enthält, unter einer Siliziumschicht, in der eine Source-Drain-Diffusionsschicht erzeugt wird, die eine Störstoffkonzentration enthält, eine sehr flache Diffusionsschicht erzeugt werden, deren Übergangstiefe kleiner ist als 0,1 µm. Da desweiteren die Tiefe der Source-Drain-Diffusionsschicht vermindert ist, zeigt der Kurzkanal-Effekt des Transistors eine Verbesserung um etwa 0,05 µm, im Vergleich mit einer bekannten Struktur. Da desweiteren die Verarmungsschicht von der Source-Drain sich in Richtung auf die Abstandsschichtseite erstreckt, wobei die Dicke der undotierten SiGe-Abstandsschicht, die keinen Störstoff enthält, 100 nm beträgt, kann die Source-Drain-Übergangskapazität um etwa 10 bis 30% im Vergleich mit der konventionellen Struktur vermindert werden.

Zweites Ausführungsbeispiel

Fig. 8 ist eine Schnittdarstellung eines Aufbaus eines zweiten Ausführungsbeispiels, wobei eine Halbleitervorrichtung gemäß der Erfindung auf einen NPN-Bipolartransistor angewandt wurde.

Bezugnehmend auf Fig. 8 bezeichnet die Bezugsziffer 21 ein P-Siliziumsubstrat, 22 bezeichnet eine hochkonzentrierte N-Versenkungsschicht, 23 ist eine Si-Kollektorschicht (N-Epitaxieschicht), 27 ist eine SiGe-Abstandsschicht, die einen N-Störstoff enthält, 28 ist eine P-Si-Basisschicht (intrinsische Siliziumbasisschicht), die auf der SiGe-Abstandsschicht 27 durch eine selektive Epitaxiewachstumstechnik aufgewachsen wurde, 33 ist eine N-Emitterdiffusionsschicht, 32 ist eine polykristalline Siliziumschicht zum Ausleiten des Emitters, und 29 ist eine polykristalline P-Siliziumschicht zum externen Herausleiten der Basis. Die Störstoffkonzentrationsverteilung in der Dickenrichtung und der Germaniumgehalt der SiGe-Abstandsschicht 27 der Halbleitervorrichtung, aufgenommen entlang der Linie A-A der Fig. 8, sind in Fig. 9 dargestellt.

Wie in Fig. 9 dargestellt ist, hat in der Halbleitervorrichtung gemäß der Erfindung die polykristalline N-Siliziumschicht 32 eine Dicke von 200 bis 300 nm und eine Störstoffkonzentration von 1 × 10²º bis 1 × 10²¹ cm-3, und die N-Emitterdiffusionsschicht 33 hat eine Störstoffkonzentration von beispielsweise 1 × 10²º bis 1 × 10²¹ cm-3 und eine Tiefe von 40 bis 50 nm. Die effektive Dicke der P-Si-Basisschicht (intrinsische Siliziumbasisschicht) 28, die eine intrinsische Basisregion direkt unter der Emitterdiffusionsschicht 33 ist, beträgt 30 bis 70 nm, und die p-Störstoffkonzentration der P-Si-Basisschicht (intrinsische Siliziumbasisschicht) 28 beträgt beispielsweise 1 × 10¹&sup8; cm-3 oder mehr (vorzugsweise 2 × 10¹&sup8; bis 1 × 10¹&sup9; cm-3). Die Dicke der SiGe-Abstandsschicht 27 beträgt 20 bis 60 nm, und die N-Störstoffkonzentration der SiGe-Abstandsschicht 27 beträgt beispielsweise 1 × 10¹&sup7; bis 6 × 10¹&sup7; cm-3. Die Dicke der Si-Kollektorschicht 23 beträgt 50 bis 800 nm, und die N-Störstoffkonzentration der Si-Kollektorschicht 23 beträgt beispielsweise 1 × 10¹&sup6; bis 6 × 10¹&sup6; cm-3. Die Störstoffkonzentration der N-Versenkungsschicht 22 beträgt beispielsweise 5 × 10¹&sup9; bis 1 × 10²¹ cm-3.

Der Gehalt von Germanium in der SiGe-Abstandsschicht 27 beträgt beispielsweise 15%. Es soll festgestellt werden, daß, wenn der Germaniumgehalt der SiGe-Abstandsschicht 27 ansteigt, die Diffusionsschicht eines Störstoffs, beispielsweise Bor, weiter unterdrückt werden kann, aber falls der Germaniumgehalt 20% übersteigt, kann leicht ein Defekt in der Basisschicht wegen der Tatsache auftreten, daß Silizium und Germanium unterschiedliche Gitterkoeffizienten aufweisen und folglich die Störstoffdiffusionsdosis demgegenüber ansteigt. Aufgrunddessen ist vorzugsweise der Gehalt von Germanium in der SiGe-Abstandsschicht 27 auf weniger als höchstens 20% eingestellt. Desweiteren ist vorzugsweise der Gehalt von Germanium auf 10 bis 15% eingestellt, wenn berücksichtigt wird, daß nach der Ausbildung der Abstandsschicht eine Wärmebehandlung bei einer hohen Temperatur durchgeführt wird. Da in diesem Fall ein Defekt leicht auftreten kann, falls die Schicht mit einer größeren Dicke als 100 nm ausgebildet wird, beträgt vorzugsweise die Dicke der SiGe-Abstandsschicht 27 10 bis 60 nm.

Fig. 10 zeigt die Beziehung zwischen dem Germaniumgehalt in der SiGe-Schicht und der kritischen Filmdicke, bei der ein Defekt auftritt. Wie aus Fig. 10 ersichtlich ist, steigt die kritische Filmdicke plötzlich an, wenn der Germaniumgehalt unter 5% sinkt.

Während in der Halbleitervorrichtung gemäß diesem Ausführungsbeispiel Ge in der SiGe-Abstandsschicht 27 gleichförmig enthalten ist, kann die Konzentrationsverteilung von Germanium in der SiGe-Abstandsschicht 27 alternativ eine geneigte Konzentrationsverteilung sein. Beispielsweise kann die Konzentrationsverteilung auf eine geneigte Konzentrationsverteilung eingestellt werden, bei der der Germaniumgehalt an der Basisschichtseite 0% beträgt und der Germaniumgehalt an der Kollektorseite 10% beträgt, wie in Fig. 11 dargestellt ist. Selbst wenn eine Wärmebehandlung bei einer hohen Temperatur und für eine lange Zeitspanne durchgeführt wird und der Basisstörstoff in die SiGe-Abstandsschicht 27 diffundiert, bis ein Basisfolgebereich ausgebildet wird, kann in diesem Fall ein Abfallen der Early-Spannung durch Verbesserung der Mobilität der Minoritätsträger durch ein elektrisches Driftfeld in der SiGe-Abstandsschicht 27 verhindert werden.

Im folgenden wird ein Verfahren zur Herstellung der Halbleitervorrichtung mit einem oben beschriebenen Aufbau erläutert.

Die Fig. 12 (a) bis 12 (e) sind Schnittdarstellungen zur Erläuterung unterschiedlicher Stufen in der Produktion der Halbleitervorrichtung, die in Fig. 8 dargestellt ist.

Zunächst werden eine N-Versenkungsschicht 22 und eine N-Si-Kollektorschicht (N-Epitaxieschicht) 23 aufeinanderfolgend über die Gesamtfläche des P-Siliziumsubstrats 21 ausgebildet, wie in Fig. 12(a) dargestellt ist. Anschließend wird ein Isolationsoxidfilm 24 mit einer Dicke von 300 bis 600 nm selektiv unter Verwendung eines bekannten Verfahrens ausgebildet. In diesem Fall wird ein Oxidfilm 26 auf der Oberfläche der Si-Kollektorschicht (N-Epitaxieschicht) 23 ausgebildet. Anschließend werden Ionenimplantation und eine nachfolgende Temper-Wärmebehandlung bei oder etwa 900°C durchgeführt, um eine Kollektorauslaß-Diffusionsschicht 25 zu bilden und sie zur N-Versenkungsschicht 22 zu erstrecken.

Nachdem die Kollektorauslaß-Diffusionsschicht 25 ausgebildet ist, wird der Oxidfilm 26 auf dem Basisbereich durch ein bekanntes Fotoätzverfahren entfernt, wie in Fig. 12(b) dargestellt ist. Dann werden unter Verwendung eines selektiven Epitaxiewachstumsverfahrens eine SiGe-Abstandsschicht 27 und eine P-Si-Basisschicht (intrinsische Siliziumbasisschicht) 28 aufeinanderfolgend auf einem Basisbereich ausgebildet, in dem die Oberfläche der Si-Kollektorschicht (N-Epitaxieschicht) 23 freiliegt. Die SiGe-Abstandsschicht 27 wird beispielsweise bei einer Temperatur von 500 bis 700°C mit GeH&sub4;-Gas von 0,5 bis 1,0 sccm, Silangas von 0,5 bis 1 sccm und einer N-Störstoffkonzentration von 1 × 10¹&sup6; bis 6 × 10¹&sup6; cm-3 aufgewachsen. Falls eine Epitaxietechnik, die eine Niederdruck-CVD-Technik mit Ultrahochvakuumauslaß verwendet, eingesetzt wird, ist es möglich zu bewirken, daß Germanium mit einem hohen Genauigkeitsgrad in einem Siliziumfilm enthalten ist. Desweiteren wird eine P-Si-Basisschicht (intrinsische Siliziumbasisschicht) 28 aufgewachsen, beispielsweise bei einer Temperatur von 500 bis 700°C, einem Silangas von 0,5 bis 1 sccm und einer Borkonzentration von 10¹&sup8; bis 10¹&sup9; cm-3.

Nachdem die SiGe-Abstandsschicht 27 und die P-Si-Basisschicht (intrinsische Siliziumbasisschicht) 28 ausgebildet wurde, werden aufeinanderfolgend eine polykristalline P-Siliziumschicht 29 von 100 bis 300 nm, die Bor enthält, und ein Zwischenschichtisolierfilm, beispielsweise ein Oxidfilm 30, mit 100 bis 300 nm Dicke über die gesamte Fläche ausgebildet, wie in Fig. 12(c) dargestellt ist. Anschließend werden sie in eine Basisauslaßelektrode 29a mit vorgegebenem Aussehen strukturiert, und ein Seitenwandungsisolierfilm 31 mit beispielsweise 100 bis 300 nm Dicke aus einem Nitridfilm wird durch eine bekannte Technik auf einer Endfläche der Basisauslaßelektrode 29a ausgebildet.

Nachdem der Isolierfilm 31 ausgebildet wurde, wird eine polykristalline Siliziumschicht 32, die einen N-Störstoff enthält, z. B. Arsen, mit einer Dicke von 100 bis 200 nm ausgebildet, die in Fig. 12(d) dargestellt ist, und dann unter Einsatz eines Fotoätzverfahrens zur Ausbildung einer Emitterelektrode 32a strukturiert. Anschließend wird eine Wärmebehandlung bei 850 bis 950°C durchgeführt, um die Emitterdiffusionsschicht 33 in der P-Si-Basisschicht (intrinsische Siliziumbasisschicht) 28 auszubilden. Anschließend wird auch eine externe Basisdiffusionsschicht 34 gleichzeitig ausgebildet.

Nachdem die Emitterdiffusionsschicht 33 und die externe Basisdiffusionsschicht 34 ausgebildet sind, werden ein Zwischenschichtisolierfilm 35 und Elektroden 36b, 36c und 36e durch ein bekanntes Verfahren hergestellt, wie in der Fig. 12(e) dargestellt ist, wodurch ein Bipolartransistor vervollständigt wird.

Die SiGe-Abstandsschicht 27 kann von einem undotierten Typ sein, der keine Störstoff enthält, oder von einem dotierten Typ, der einen N-Störstoff von 1 × 10¹&sup6; bis 1 × 10¹&sup7; cm-3 enthält. Wenn die keinen Störstoff enthaltende SiGe-Abstandsschicht 27 verwendet wird, ist es möglich, daß sich eine Verarmungsschicht in einem rückwärts vorgespannten Basis-Kollektor-Übergang erstreckt, und folglich kann die Durchbruchsspannungseigenschaft zwischen der Basis und dem Kollektor oder zwischen dem Kollektor und dem Emitter verbessert werden. Wenn andererseits eine SiGe-Abstandsschicht 27, die einen N-Störstoff enthält, verwendet wird, kann die Abschneidefrequenz verbessert werden, da der Kirk-Effekt (ein Effekt, bei dem die Abschneidefrequenz eine Bipolartransistors sinkt, wenn der Kollektorstrom des Bipolartransistors steigt) in einem Kollektorinjektionsstromzustand unterdrückt werden kann. Oder die SiGe-Abstandsschicht 27 kann so ausgebildet sein, daß nachdem die undotierte SiGe- Schicht, die keinen Störstoff enthält, aufgewachsen ist und eine Emitteröffnung in der undotierten SiGe-Schicht gebildet ist, wie in Fig. 13 dargestellt ist, Ionen eines N-Störstoffs, wie beispielsweise Phosphor, in einen Siliziumkollektorbereich direkt unterhalb eines Emitterbereichs einschließlich der SiGe-Abstandsschicht 27 unter der Bedingung implantiert werden, daß die Beschleunigungsenergie 200 bis 300 keV beträgt und die Implantationsdosis 1 × 10¹² bis 1 × 10¹³ cm-2 beträgt, zur Ausbildung eines Sockelkollektors 37. Falls dieses Verfahren angewendet wird, wird, da eine Verarmungsschicht zur Ausdehnung in einem rückwärts vorgespannten Basiskollektorübergangsbereich auftreten kann, die parasitäre Kapazität zwischen der Basis und dem Kollektor reduziert werden, und desweiteren kann der Kirkeffekt, der bei einer hohen Kollektorstromdichte auftritt, unterdrückt werden.

Da bei der Halbleitervorrichtung des zweiten Ausführungsbeispiels, das auf den Bipolartransistor gerichtet ist, eine SiGe-Abstandsschicht, die aus einer Germanium enthaltenden Einkristallsiliziumschicht gebildet ist, zwischen einem Basisbereich und einem Kollektorbereich vorgesehen ist und Diffusion eines Basisstörstoffs durch diese SiGe-Abstandsschicht unterdrückt wird, können eine flache Basisdiffusionsschicht und eine hohe Earlyspannung realisiert werden. Durch Einstellen der Germaniumkonzentration in der SiGe-Abstandsschicht derart, daß eine geneigte Verteilung erzielt wird, wobei sie an der Basisbereichsseite geringer und an der Kollektorseite höher ist, kann desweiteren die Earlyspannung weiter verbessert werden. Die Earlyspannung wird auf 40 bis 60 V durch Anwendung der vorliegenden Erfindung verbessert, während sie bekannterweise bei 20 bis 30 V lag.

Da desweiteren im vorliegenden Ausführungsbeispiel die SiGe-Abstandsschicht unter der Basisschicht vorhanden ist, wird, selbst wenn eine Wärmebehandlung durchgeführt wird, nachdem die Basisschicht ausgebildet ist, die Diffusion des Basisstörstoffs in das Siliziumsubstrat unterdrückt. Dementsprechend kann eine schachtelförmige Störstoffkonzentrationsverteilung, die keinen Fortsetzungsbereich der Basisschicht aufweist, erhalten werden. Dementsprechend ist die Earlyspannung deutlich verbessert.


Anspruch[de]
  1. 1. Halbleitervorrichtung, bei der auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps eine Siliziumschicht mit einem Störstoff eines zweiten Leitfähigkeitstyps ausgebildet ist, mit: einer Abstandsschicht, die unterhalb der Siliziumschicht ausgebildet ist und aus einer Einkristall-Siliziumschicht gebildet ist, die Germanium enthält.
  2. 2. Halbleitervorrichtung nach Anspruch 1, wobei die Konzentration des Störstoffs des zweiten Leitfähigkeitstyps, der in zumindest einem Teil der Siliziumschicht enthalten ist, gleich oder größer ist als 1 × 10¹&sup8; cm-3 und

    wobei der Gehalt von Germanium in der Abstandsschicht 10% bis 15% beträgt.
  3. 3. Halbleitervorrichtung nach Anspruch 1, wobei die Konzentrationsverteilung des Germaniums in der Abstandsschicht eine geneigte Konzentrationsverteilung ist, wobei die Konzentration an der Siliziumschichtseite geringer ist als an der Halbleitersubstratseite.
  4. 4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei eine Source-Drain-Schicht eines MOS-Transistors in der Siliziumschicht gebildet ist.
  5. 5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Siliziumschicht eine aktive Basisschicht eines Bipolartransistors ist.
  6. 6. Verfahren der Herstellung einer Halbleitervorrichtung, bei der auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps eine Siliziumschicht mit einem Störstoff eines zweiten Leitfähigkeitstyps gebildet ist, wobei eine Abstandsschicht aus einer Einkristall-Siliziumschicht, die Germanium enthält, und eine Siliziumschicht, aufeinanderfolgend auf dem Halbleitersubstrat des ersten Leitfähigkeitstyps gebildet werden, und wobei dann ein Diffusionsbereich des Störstoffs des zweiten Leitfähigkeitstyps in der Siliziumschicht durch Ionenimplantation gebildet wird.
  7. 7. Verfahren der Herstellung einer Halbleitervorrichtung, wobei auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps eine Siliziumschicht mit einem Störstoff eines zweiten Leitfähigkeitstyps ausgebildet wird:

    einem ersten Schritt des aufeinanderfolgenden Bildens einer Abstandsschicht aus einer Einkristall-Siliziumschicht, die Germanium enthält, und einer Siliziumschicht auf dem Halbleitersubstrat mit dem ersten Leitfähigkeitstyp,

    einem zweiten Schritt zur Ausbildung eines Gateoxidfilms einer vorgegebenen Dicke in einem Bereich der Siliziumschicht, die in dem ersten Schritt gebildet wurde, die eine aktive Region bildet,

    einem dritten Schritt zur Ausbildung einer Gateelektrode in einem vorgegebenen Muster auf dem Gateoxidfilm, der im zweiten Schritt ausgebildet wurde, und

    einem vierten Schritt zum Implantieren von Ionen eines Störstoffs des zweiten Leitfähigkeitstyps unter Verwendung der Gateelektrode, die im dritten Schritt gebildet wurde, als Maske für die Ionenimplantation und Durchführung von Tempern in einer Stickstoffatmosphäre mit einer vorgegebenen Temperatur zur Ausbildung eines Source-Drain-Bereichs in der Siliziumschicht.
  8. 8. Verfahren der Herstellung einer Halbleitervorrichtung, bei der auf einem Halbleitersubstrat eines ersten Leitfähigkeitstyps eine Siliziumschicht, die einen Störstoff eines zweiten Leitfähigkeitstyps enthält, gebildet wird, mit:

    einem ersten Schritt des aufeinanderfolgenden Ausbildens auf dem Halbleitersubstrat mit dem ersten Leitfähigkeitstyp einer Versenkungsschicht eines zweiten Leitfähigkeitstyps und einer Kollektorschicht des zweiten Leitfähigkeitstyps,

    einem zweiten Schritt zur Ausbildung eines ersten Oxidfilms mit vorgegebener Dicke auf der Kollektorschicht des zweiten Leitfähigkeitstyps, die im ersten Schritt ausgebildet wurde, Ionenimplantieren eines Störstoffs des zweiten Leitfähigkeitstyps in den vorgegebenen Bereich in der Kollektorschicht des zweiten Leitfähigkeitstyps und Durchführung von Tempern in einer Stickstoffatmosphäre mit einer vorgegebenen Temperatur zur Ausbildung einer Kollektorauslaßdiffusionsschicht,

    einem dritten Schritt der Entfernung des Oxidfilms in einem Basisbereich innerhalb des ersten Oxidfilms, der durch den zweiten Schritt gebildet wurde, und aufeinanderfolgendes Bilden einer Abstandsschicht aus einer Einkristall-Siliziumschicht, die Germanium enthält, und einer Siliziumschicht auf dem Basisbereich der Kollektorschicht des zweiten Leitfähigkeitstyps, deren Oberfläche freigelegt ist,

    einem vierten Schritt des aufeinanderfolgenden Ausbildens einer polykristallinen Siliziumschicht des ersten Leitfähigkeitstyps und eines zweiten Oxidfilms mit einer vorgegebenen Dicke über die Gesamtfläche und Strukturieren der polykristallinen Siliziumschicht des ersten Leitfähigkeitstyps und des zweiten Oxidfilms in eine vorgegebene Form zur Ausbildung einer Basisauslaßelektrode,

    einem fünften Schritt der Ausbildung einer polykristallinen Siliziumschicht einer vorgegebenen Dicke, die einen Störstoff des zweiten Leitfähigkeitstyps enthält, über die gesamte Fläche und Strukturieren der polykristallinen Siliziumschicht in eine vorgegebene Form, zur Ausbildung einer Emitterelektrode, und

    einem sechsten Schritt des Diffundierens eines Störstoffes des ersten Leitfähigkeitstyps in die Siliziumschicht zur Ausbildung einer externen Basisdiffusionsschicht und Diffundieren eines Störstoffs des zweiten Leitfähigkeitstyps in die Siliziumschicht zur Ausbildung einer Emitterdiffusionsschicht in der aktiven Basisschicht.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com