PatentDe  


Dokumentenidentifikation DE4114545C2 03.04.1997
Titel Schaltungsanordnung für einen Mikrocomputer
Anmelder Heidelberger Druckmaschinen AG, 69115 Heidelberg, DE
Erfinder Marten, Peter, 69126 Heidelberg, DE
DE-Anmeldedatum 04.05.1991
DE-Aktenzeichen 4114545
Offenlegungstag 05.11.1992
Veröffentlichungstag der Patenterteilung 03.04.1997
Veröffentlichungstag im Patentblatt 03.04.1997
IPC-Hauptklasse G06F 9/312
IPC-Nebenklasse G06F 12/02   

Beschreibung[de]

Die Erfindung betrifft eine Schaltungsanordnung für den Betrieb eines Computers, insbesondere Microcomputers, mit mindestens einem Arbeitsregister, in das unter bestimmten Adressen Informationen ein- und wieder auslesbar sind und mit einer Rücklese-Einrichtung zur bei einem Programmschritt erfolgenden Rückmeldung der zuletzt eingeschriebenen Information an einen Prozessor des Computers.

Aus der U.S. Firmenschrift der advanced micro devices "Build a Micro Computer", Chapter III, 1978, Seiten 7-14, ist eine Schaltungsanordnung für den Betrieb eines Computers dargestellt, bei der ein Registersatz vorgesehen ist, der aus einem Vier-Bit Zwei-Port-RAM besteht. Das Einschreiben in die A- und B-Register erfolgt unter der B-Adresse in beiden Richtungen gleichzeitig, so daß die Inhalte zweifach abgespeichert sind. Die Registeradressen von A und B sind best zugeordnet so daß zwei Adressleitungen nötig sind. Ferner sind nachteiligerweise die Register nicht frei wählbar.

Ferner ist aus der U.S. 49 54 988 ein System mit zwei RAM- Zellen vorgesehen, wobei die eine RAM-Zelle als "normale" RAM-Zelle und die andere als Shadow-Register verwendet wird. Beide Speicherzellen befinden sich physikalisch in einem Gehäuse. Das Shadow-Register hat die Funktion einer unabhängigen Datenspeicherung und ist Data-Vorgabe für das "read/write-RAM". Nachteilig wirkt sich hierbei aus, daß das Shadow-Register nicht den tatsächlichen Inhalt des Arbeitsregisters wiedergibt. Außerdem sind nachteiligerweise die Zugriffe auf das Arbeitsregister immer Parallelzugriffe auf das Shadow-Register.

Es ist bekannt, bei Mikrocomputern sogenannte Peripheriebausteine vorzusehen (in diesem Zusammenhang sei auf das Fachbuch "Halbleiter-Schaltungstechnik", Tietze/Schenk, 9te Auflage, S. 678ff verwiesen). Diese weisen Register oder dergleichen auf, in denen unter bestimmten Adressen Informationen (Daten) gespeichert werden. Der Microprocessor (CPU) des Microcomputers ist mit seinen Adressleitungen an das Register angeschlossen. Liegt beispielsweise ein Write-Befehl vor und wird eine bestimmte Adresse des Registers angesteuert, so werden unter dieser Adresse die Daten abgelegt. Wird im Zuge des Programmablaufs bei einem weiteren Programmschritt eine Adresse des Registers aktiviert, so ändert sich bei der zum Beispiel aus einem Acht-Bit-Wort bestehenden Information unter Umständen nur ein Bit; die übrigen sieben Bits behalten ihren vorherigen Zustand bei. Dies setzt voraus, daß beim Einschreiben der Daten unter dieser Adresse der Zustand der einzelnen Bits der Daten dem Prozessor des Mikrocomputers bekannt ist.

Sofern bei den bekannten Peripheriebausteinen nicht rücklesbare Register eingesetzt werden, ist die Information nicht nur in dem Peripheriebaustein (Register), sondern auch - über einen zweiten Mikroprozessor-Zugriff - in einem statischen oder dynamischen Speicher, insbesondere RAM (Random Access Memory) abzuspeichern. Weist der Peripheriebaustein D-Flip-Flop-Latches auf, so werden parallel zu den Ausgängen der D-Flip-Flop-Latches Tri-State schaltbare Datentreiber auf einen internen Datenbus zurückgeführt, wodurch der aktuell anliegende Datenwert zurückgelesen werden kann. Diese bekannten Lösungen arbeiten aufgrund eines nochmaligen Zugriffs relativ langsam und sind ferner relativ aufwendig und mit entsprechenden Kosten verbunden.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, die schnell arbeitet und preiswert ist.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß dem Arbeitsregister mindestens ein Rückmelde-Register derart zugeordnet ist, daß die Information (Daten) unter der gleichen Adresse sowohl in das Arbeitsregister als auch in das Rückmelde-Register eingeschrieben wird und daß zum Einschreiben einer neuen Information die im Rückmelde-Register gespeicherte Information dem Prozessor zugeleitet wird. Durch das zusätzliche Rückmelde-Register, das als sogenanntes "Schattenregister" bezeichnet werden soll, ist es möglich, die Informationen unter jeweils einer Adresse sowohl in dem Arbeitsregister als auch in dem Schattenregister niederzulegen. Erfindungsgemäß wird eine "Adressenspiegelung" vorgenommen, das heißt, die Information gelangt beim Einschreiben in das Arbeitsregister und gleichzeitig und unter "äußerlich" gleicher Adresse in einen speziellen Speicherbereich, nämlich in das Rückmelde-Register. Vorzugsweise ist dazu vorgesehen, daß die Adresse des Arbeitsregisters selbsttätig in eine fest zugeordnete Rückmelderegister-Adresse intern umgesetzt wird. Wenn also eine bestimmte Adresse des Arbeitsregisters angesteuert wird, erfolgt automatisch unter einer anderen, jedoch nur intern benutzten Adresse ein Zugriff auf das Schattenregister, so daß die Informationen sowohl in das Arbeitsregister als auch in das Schattenregister in jeweils fest zueinander zugeordneter Adressenkonstellation eingeschrieben werden, wobei nach "außen" jedoch nur die Adresse des Arbeitsregisters in Erscheinung tritt. Dadurch ist für die Rücklesbarkeit ein zusätzlicher Mikroprozessor-Zugriff nicht erforderlich.

Die Zuordnung der Adressen von Arbeitsregister und Rückmelde-Register sieht beispielsweise vor, daß den Adressen 1000 bis 1100 des Arbeitsregisters zum Beispiel die Adresse 500 bis 600 des Rückmelde-Registers fest zugeordnet sind. Wird also zum Beispiel die Adresse 1000 des Arbeitsregisters vom Prozessor angesteuert, so erfolgt erfindungsgemäß gleichzeitig eine interne Ansteuerung der Adresse 500. Erfolgt dann - in einem weiteren Programmschritt - eine Ansteuerung der Adresse 1001 des Arbeitsregisters, so wird automatisch die Adresse 501 des Rückmelde-Registers mit angesteuert. Der Programmablauf selbst berücksichtigt jedoch nicht die internen Adressen des Rückmelde-Registers, sondern nur die "äußeren" des Arbeitsregisters, so daß aufgrund der erfindungsgemäßen Ausbildung keine kompliziertere Programmstruktur notwendig ist.

Die erfindungsgemäße Adressenspiegelung erfordert nur einen einmaligen Mikroprozessor-Zugriff, so daß das Programm mit großer Geschwindigkeit ablaufen kann, wobei vorzugsweise Standardbausteine als Peripheriebausteine eingesetzt werden können. Aufwendige Spezialbausteine - so wie sie im Stand der Technik erforderlich sind - werden nicht benötigt. Die Zuordnung der Arbeitsregister-Adresse zur Rückmelde-Register-Adresse kann mit sehr einfachen Mitteln realisiert werden.

Vorzugsweise ist das Rückmelde-Register als Speicher mit wahlfreiem Zugriff (RAM = Random Access Memory) ausgebildet.

Prinzipiell sind als Rückmelde-Register sämtliche informationsspeichernde Mittel denkbar.

Da ein Mikrocomputer zumeist ein RAM aufweist, sind nur wenige zusätzliche Bauteile erforderlich, da zur Ausbildung der erfindungsgemäßen Ausgestaltung dieses RAM mitbenutzt werden kann.

Nach einer Weiterbildung der Erfindung ist eine Logikeinrichtung vorgesehen, die den gleichzeitigen Zugriff von Arbeits- und Rückmelde-Register unter gleicher Adresse durch eine Zuordnungsverknüpfung ermöglicht. Diese Logikeinrichtung kann als Hardware-Schaltung ausgebildet sein. Vorzugsweise ist die Logikeinrichtung durch ein PLD (Programmable Logic Device) gebildet.

Für eine weitere, besonders bevorzugte Lösung können sogenannte Peripheriebausteine mit einem nur teilweise rücklesbaren Register zum Einsatz kommen. Es ist dann vorgesehen, daß der nicht rücklesbare Bereich des Registers das Arbeitsregister und der rücklesbare Bereich des Registers das Rückmelde-Register bildet.

Eine andere mögliche Lösung besteht darin, daß die Peripheriebausteine so aufgebaut sind, daß einzelne oder mehrere Datenbits einer Adresse dieser Bausteine rücklesbar bzw. nicht rücklesbar sind.

Die Zeichnung veranschaulicht die Erfindung anhand mehrerer Ausführungsbeispiele und zwar zeigt:

Fig. 1 ein Prinzipschaltbild der Schaltungsanordnung nach einem ersten Ausführungsbeispiel,

Fig. 2 ein Prinzipschaltbild der Schaltungsanordnung nach einem weiteren Ausführungsbeispiel und

Fig. 3 ein Prinzipschaltbild der Schaltungsanordnung nach einem letzten Ausführungsbeispiel.

Gemäß Fig. 1 steht - ein nicht dargestellter - Mikrocomputer bzw. Mikroprozessor µP über einen Datenbus D und einen Adressbus A mit einem RAM und mit einem Peripheriebaustein P in Verbindung. Zum Aktivieren des RAM&min;s und des Peripheriebausteines P sind Chip-Select-Leitungen CS-RAM für das RAM und CS-P für den Peripheriebaustein P vorgesehen. Beim Ansteuern dieser Leitungen tritt der entsprechende Baustein in Aktion Ferner ist eine Logikeinrichtung L vorgesehen, die als PLD (Programmable Logic Device) ausgebildet ist. Zum PLD führen Chip-Select-Leitungen CS-RAM und CS-P. Ferner führen zum PLD eine Read-Befehlleitung RD und eine Write-Befehlleitung WR.

Der Peripheriebaustein P weist ein Arbeitsregister AR und das RAM ein Rücklese-Register RR auf. Das PLD ist über eine Leitung RDT2 mit dem Peripheriebaustein P verbunden. Auf dieser Leitung RDT2 kann ein PLD generiertes Read-Signal für den Peripheriebaustein P erzeugt werden. Ferner ist eine Leitung WRT vorgesehen, die das PLD mit dem Peripheriebaustein P und dem RAM verbindet. Auf dieser Leitung kann ein PLD generiertes Write-Signal erzeugt werden. Schließlich ist das PLD mit dem RAM über eine Leitung RDT1 verbunden, die der Zuführung eines PLD generierten Read-Signals für das RAM dient. Ferner ist eine Leitung µP-READY vorgesehen, die ein Fertigsignal bei abgeschlossener Datenübernahme abgibt, so daß die Daten nicht länger anzuliegen brauchen.

Es ergibt sich folgende Funktionsweise:

Es sei angenommen, daß in dem Arbeitsregister AR des Peripheriebausteins eine bestimmte Information (z. B. ein 8-Bit-Wort) gespeichert ist. Diese Information ist ebenfalls in einem zugehörigen Schattenregister, nämlich dem Rückmelde-Register RR des RAM&min;s abgelegt. Soll nun - bei einem weiteren Programmschritt - eine neue Information im Arbeitsregister AR des Peripheriebausteins P gespeichert werden, so wird - vom nicht dargestellten - Mikroprozessor µP zunächst das PLD aktiviert, so daß dieses ein Read-Signal auf der Leitung RDT1 erzeugt, wodurch die Information aus dem Rückmelde-Register RR des RAM&min;s ausgelesen und dem Mikroprozessor µP zur Verfügung gestellt wird. Hierdurch erhält der Mikroprozessor µP Kenntnis von dem bisherigen Zustand. Wird nun (Adressbus A) eine neue Information in das Arbeitsregister AR des Peripheriebausteins P eingeschrieben, so erfolgt unter einer entsprechenden zugeordneten internen Adresse die gleichzeitige Abspeicherung im Rückmelde-Register RR des RAM&min;s. Diese Information werden über den Datenbus D den entsprechenden Bausteinen zugeführt. Dabei wird die zuvor ausgelesene alte Information mit berücksichtigt. Wenn sich also nur ein Bit des zum Beispiel 8 Bit aufweisenden Datenworts bei der neuen Information gegenüber der alten verändert, so bleiben die Zustände der übrigen 7 Bits entsprechend erhalten, da sie durch den vorherigen Lesevorgang bekannt sind. Für das Einschreiben der Information generiert der Mikroprozessor µP ein Write-Signal auf der Leitung WR. Dieses Write-Signal wird von dem PLD umgesetzt in ein von der PLD generiertes Write-Signal, das über die Leitung WRT sowohl dem RAM als auch dem Peripheriebaustein P zugeleitet wird.

Bei der zuvor beschriebenen Ausführungsform ist unterstellt, daß das RAM ein Bestandteil des Mikrocomputers ist. Nach einem anderen Ausführungsbeispiel kann - gemäß Fig. 1 - jedoch auch vorgesehen sein, daß der Peripheriebaustein ein Register aufweist, der ein Arbeitsregister AR und ein Rückmelde-Register RR enthält. Nur in einem solchem Falle ist die Leitung RDT2 zum Lesen des Inhalts des Rückmelde-Registers RR erforderlich.

In der Fig. 2 ist ein anderes Ausführungsbeispiel dargestellt, daß sich von dem der Fig. 1 dadurch unterscheidet, daß der Adressbus A sowohl zum RAM als auch zum Peripheriebaustein P und überdies auch zum PLD geführt ist. Innerhalb eines bestimmten Adressenbereichs ist sichergestellt, daß beim Einschreiben von Informationen diese sowohl in das RAM (Rückmelde-Register RR) als auch in das Arbeitsregister AR des Peripheriebausteins P eingeschrieben werden. Auch hier kann vorgesehen sein, daß das RAM des Mikrocomputers mitbenutzt wird oder daß das Register des Peripheriebausteins sowohl das Arbeitsregister AR als auch das Rückmelde-Register RR aufweist. Entsprechend ist eine Leitung RDT2 erforderlich oder nicht.

Schließlich zeigt Fig. 3 ein letztes Ausführungsbeispiel, bei dem der Datenbus D und der Adressbus A mit mehreren Peripheriebausteinen 1, 2 bis n verbunden sind. In entsprechende Speicher der Peripheriebausteine 1, 2 bis n können lediglich Daten des Datenbusses D eingeschrieben werden. Der in Fig. 3 oben rechts dargestellte Baustein P weist ein Register R auf, in das Informationen des Datenbusses D unter entsprechenden Adressen des Adressbusses A einschreibbar sind und auch gelesen werden können. Hierzu ist das Register R in Bereiche unterteilt. Es liegt ein freier Adressbereich FAB vor, der eine RAM-Funktion hat. Ferner ist ein äquivalenter Portadressbereich APAB vorgesehen, der zu den Portadressen der Peripheriebausteine 1, 2 bis n die RAM-Adressen des Bausteins P innerhalb des freien Adressbereiches FAB bereitstellt. Es besteht eine entsprechende Zuordnungsverknüpfung. Hierdurch ist ein Arbeitsregister und ein Rückmelde-Register realisiert, wobei durch Adressieren einer Adresse des Arbeitsregisters gleichzeitig auch der entsprechende Speicherplatz des Rückmelde-Registers angesprochen wird.

Aufgrund der erfindungsgemäßen Ausbildung läßt sich nicht nur eine schnelle und einfach aufgebaute und damit preiswerte Schaltungsanordnung schaffen, sondern es ist auch eine hohe Packungsdichte der Bauteile (IC&min;s) auf der Platine möglich. Dabei ist insbesondere vorgesehen, daß ein hoher Bestückungsanteil mit SMD-Bauteilen realisiert wird (Surface Mounted Device). Die Logikeinrichtung, die die Koordination von Arbeitsregister und Rückmelde-Register vornimmt, führt quasi ein Timing-Management aus, was unter anderem zu der erwähnten Adressenspiegelung führt. Die Erfindung ist nicht auf einen bestimmten Mikrocomputertyp beschränkt, sondern allgemein anwendbar.

So ist es in der Druckmaschinentechnik z. B. möglich, eine Steuer- und Überwachungsschaltung erfindungsgemäß auszugestalten, wobei die Steuer- und Überwachungsschaltung z. B. ein 8-Bit-Datenwort verwendet, bei dem der Zustand jedes Bits ("0" oder "1") einen bestimmten Betriebszustand kennzeichnet (z. B. Antrieb ein, Auslegerförderer ein usw.).


Anspruch[de]
  1. Schaltungsanordnung zur Speicherung von Arbeitsvariablen im Speicher (RAM, P) eines Computers, wobei die Arbeitsvariablen bei Schreibzugriffen zum Speicher unter einer Adresse in ein Arbeitsregister (AR) und zugleich in ein korrespondierendes Rückmelde-Register (RR) im Speicher geschrieben werden und bei Lesezugriffen unabhängig voneinander ausgelesen werden können, dadurch gekennzeichnet, daß der Bereich im Speicher, in dem die Rückmelderegister vorgesehen sind, unter gespiegelten Adressen und/oder Originaladressen angeordnet sind, und daß eine Logikeinrichtung (L) vorgesehen ist, die bei Lesezugriffen unter einer Adresse im nicht-gespiegelten Bereich (z. B. 1000 bis 1100) das entsprechende Rückmelderegister adressiert und die bei Schreibzugriffen das Einschreiben in beide Bereiche veranlaßt.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com