PatentDe  


Dokumentenidentifikation DE69215582T2 03.04.1997
EP-Veröffentlichungsnummer 0516133
Titel Adaptiver Maximalwahrscheinlichkeitssequenzschätzer mit Impulsantwortschätzer jeweiliger Ordnung
Anmelder NEC Corp., Tokio/Tokyo, JP
Erfinder Okanoue, Kazuhiro, c/o NEC Corporation, Tokyo, JP
Vertreter Vossius & Partner, 81675 München
DE-Aktenzeichen 69215582
Vertragsstaaten DE, GB, SE
Sprache des Dokument En
EP-Anmeldetag 29.05.1992
EP-Aktenzeichen 921090700
EP-Offenlegungsdatum 02.12.1992
EP date of grant 04.12.1996
Veröffentlichungstag im Patentblatt 03.04.1997
IPC-Hauptklasse H04L 25/30
IPC-Nebenklasse H03M 13/00   

Beschreibung[de]

Die vorliegende Erfindung betrifft allgemein digitale Kommunikationssysteme und insbesondere eine Maximalwahrscheinlichkeitssequenzschätzung zum Schätzen einer Symbolsequenz, beispielsweise Faltungskodes, die über einen Kommunikationskanal mit einer zeitveränderlichen Impulsantwort empfangen werden.

Maximalwahrscheinlichkeitssequenzschätzung ist eine gut bekannte Technik zur Wiedergewinnung einer übertragenen Informationssequenz, die durch Intersymbolinterferenz zerstört wurde. Für die Durchführung wird normalerweise der Viterbi- Algorithmus verwendet. Dekodierung einer empfangenen Symbolsequenz unter Verwendung des Viterbi-Algorithmus' erfordert die Kenntnis der Impulsantwort des Kommunikationskanals. Wenn der Kommunikationskanal zeitveränderlich ist, ist ein Adaptationsverfahren notwendig. Wie in "Digital Communications", John G. Proackis, McGraw-Hill, Zweite Auflage, Seite 624 ff. diskutiert, ist ein Kanalschätzer parallel mit einem Maximalwahrscheinlichkeitssequenzschätzer verbunden, um die Impulsantwort zu detektieren, mit der der MLSE-Algorithmus adaptiv gesteuert wird.

Jedoch basiert der Kanalschätzer vom Stand der Technik auf dem LMS-Algorithmus erster Ordnung (LMS: Least Mean Square, Methode der kleinsten Quadrate) und ist daher nicht in der Lage, sich einer schnell veränderlichen Kanalcharakteristik anzupassen.

Es ist daher eine Aufgabe der vorliegenden Erfindung, einen adaptiven Maximalwahrscheinlichkeitssequenzschätzer bereitzustellen, der in der Lage ist, der sich schnell verändernden Impulsantwort eines Kommunikationskanals zu folgen.

Der adaptive Maximalwahrscheinlichkeitssequenzschätzer der vorliegenden Erfindung weist einen Maximalwahrscheinlichkeitssequenzschätzer (MLSE) zur Ableitung einer Entscheidungssequenz eines empfangenen Signals aus einer Schätzung der Impulsantwort eines Kommunikationskanals auf. Kanalschätzer werden jeweils für die nullte bis m-te Ordnung der Kanalimpulsantwort bereitgestellt. Jeder Kanalschätzer arbeitet auf der Basis eines Zeitzählwertes und antwortet auf ein Fehlersignal und die Entscheidungssequenz, dadurch daß er daraus ein erstes Signal, das eine jeweilige Ordnung einer Kopie des übertragenen Signais darstellt, und ein zweites Signal ableitet, das eine jeweilige Ordnung der Kanalimpulsantwort darstellt. Die ersten Signale von den Kanalschätzern werden von einer ersten Summierungsschaltung summiert, um eine Kopie des übertragenen Signals zum Vergleich mit dem empfangenen Signal zu erzeugen, um das Fehlersignal zu erzeugen, und die zweiten Signale werden von einer zweiten Summierungsschaltung summiert, um ein Signal zu erzeugen, das den Maximalwahrscheinlichkeitssequenzschätzer steuert, um den Fehler zu reduzieren. Rücksetzungseinrichtungen sind vorgesehen, um die (m+1) Kanalschätzer zurückzusetzen, um eine Zeitdivergenz zu verhindern.

In einer bevorzugten Ausführungsform umfaßt jeder Kanalschätzer eine Verzögerungsleitung, zu der die Entscheidungssequenz von dem MLSE-Schätzer geschickt wird, einen ersten Potenzierungsmultiplizierer zur Erhöhung des Zeitzählwertes auf eine Potenz, die der Ordnung des Kanalschätzers entspricht, und mehrere zweite Multiplizierer zum Multiplizieren des potenzierten Zeitzählwertes mit Komponenten einer Entscheidungssequenz, die jeweils an aufeinanderfolgenden Zweigen der Verzögerungsleitung auftreten. Die zweite Summierungsschaltung umfaßt mehrere Potenzierungsmultiplizierer nullter bis m-ter Ordnung zum Erhöhen des Zeitzählwertes auf Potenzen jeweiliger Ordnung, um mehrere potenzierte Zeitzählwerte zu erzeugen, die jeweils mit den zweiten Signalen von den (m+1) Kanalschätzern multipliziert und summiert werden, um das MLSE- Steuersignal zu erzeugen. In periodischen Intervallen wird das MLSE-Steuersignal initialisiert und der Kanalschätzer nullter Ordnung wird auf das initialisierte Steuersignal zurückgesetzt und die anderen Kanalschätzer werden auf die jeweiligen Initialisierungswerte zurückgesetzt, um eine Zeitdispersion zu verhindern.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die vorliegende Erfindung wird detaillierter mit Bezug auf die beiliegenden Zeichnungen beschrieben, in denen:

Fig. 1 ein Blockschaltbild eines adaptiven Maximalwahrscheinlichkeitssequenzschätzers gemäß der vorliegenden Erfindung ist;

Fig. 2 ein Blockschaltbild jedes Kanalschätzers von Fig. 1 ist;

Fig. 3 ein Blockschaltbild einer ersten Ausführungsform der Summierungs-und-Rücksetzungsschaltung von Fig. 1 ist; und

Fig. 4 ein Blockschaltbild einer modifizierten Ausführungsform der Summierungs-und Rücksetzungsschaltung ist.

DETAILLIERTE BESCHREIBUNG

Die vorliegende Erfindung basiert auf der Hypothese, daß die zeitveränderliche Impulsantwort eines Kommunikationskanals durch eine Gleichung m-ter Ordnung dargestellt werden kann. Um eine Nachführungsleistung höherer Geschwindigkeit zu erzielen, als mit dem System vom Stand der Technik erreichbar ist, wird ein Kommunikationskanal-Impulsantwortschätzungsverfahren m-ter Ordnung verwendet. Durch Bezeichnung eines Impulsantwortvektors h(k) wie folgt (k)= (k,m) tm+ (k,m-1) tm-1+...+ (k,1) t+ (k,0) (1)

werden die Koeffizienten von Gleichung (1) als eine Schätzung der Kanalimpulsantwort zur Zeit "t" bestimmt (wobei der Vektor (k,j) eine Kanalimpulsantwort j-ter Ordnung zur Zeit "k" darstellt und wobei 0≤j≤m ist).

In Fig. 1 ist ein Blockschaltbild eines adaptiven Maximalwahrscheinlichkeitssequenzschätzers dargestellt. Eine einlaufende Sequenz von Faltungskodesymbolen wird über einen Eingangsanschluß 10 empfangen und zu einem Analog-Digital- Wandler 11 geschickt, wo sie als Antwort auf Taktpulse von einer Taktquelle 12 abgetastet und in digitale Werte umgewandelt wird. Das Ausgangssignal des A/D-Wandlers 11 wird in einen herkömmlichen Maximalwahrscheinlichkeitssequenzschätzer 14, wie beispielsweise einen Viterbi-Dekodierer, eingespeist und ferner zu einer Verzögerungsschaltung 18 geschickt. Unter Verwendung einer Impulsantwortschätzung aus einer Summierungs- und-Rücksetzungsschaltung 16 stellt der MLSE-Schätzer 14 die Demodulation der empfangenen Digitalsequenz bereit, um ein Systemausgangssignal oder eine Entscheidungssequenz, die durch einen Vektor (k) dargestellt ist, zur Ausgabe an einen Ausgangssanschluß 21 zu erzeugen.

Das Ausgangssignal des MLSE-Schätzers 14 wird ferner über die Leitung 31 zu Kanalschätzern 20-0, 20-1,...20-m geschickt, um Schätzungen 0-ter bis m-ter Ordnung, die durch Vektoren kj (k) (k,j) dargestellt sind, oder Komponenten einer Kopie der ursprünglichen Sequenz zu erzeugen, um sie über die Leitung 34 zu einem Addierer 17 zu koppeln, in welchem sie summiert werden, um ein durch einen Vektor (k) dargestelltes Ausgangssignal zu erzeugen.

Die Wirkung der Verzögerungsschaltung 18 ist, die Digitalsequenz von dem A/D-Wandler 11 um einen Betrag zu verzögern, der im wesentlichen der Zeit entspricht, die der MLSE-Schätzer zum Dekodieren dieses Signals benötigt, so daß die Eingangssignale am Subtraktor zueinander zeitkoinzident sind. Der Ausgangsvektor vom Addierer 17 wird zu einem Subtrahierer 19 geschickt und eine Differenz zwischen ihm und der verzögerten Version der einlaufenden Digitalsequenz wird detektiert, um ein Fehlersignal E zu erzeugen. Dieses Fehlersignal wird über die Leitung 30 zu allen Impulsantwortschätzern 20-j geschickt. Die Impulsantwortschätzer 20-j erzeugen ferner zeitveränderliche Impulsantwortkomponenten (k,j) 0-ter bis m-ter Ordnung zum Ankoppeln an die Summierungs-und-Rücksetzungsschaltung 16 über entsprechende Leitungen 36j (wobei j=0,1,2...m).

Wie beschrieben werden wird, werden alle Kanalschätzer 20-j als Antwort auf die durch Vektoren (R,j) dargestellten Rücksetzungssignale, die über jeweilige Leitungen 35j von der Summierungs-und-Rücksetzungsschaltung 16 zugeführt werden, periodisch zurückgesetzt, um eine Divergenz der Kanalschätzer 20-j zu verhindern. Zu diesem Zweck sind ein Zähler 13 und eine Rücksetzungsschaltung 15 vorgesehen, um die Taktpulse zu zählen und den Zählwert zurückzusetzen, wenn er einen vorgeschriebenen Wert erreicht. Die Ausgangssignale des Zählers 13 bzw. der Rücksetzungsschaltung 15 werden über die Leitung 32 bzw. 33 zu allen Impulsantwortschätzern 20 gekoppelt und ferner zur Summierungs-und-Rücksetzungsschaltung 16, um die Rücksetzungssignale abzuleiten.

In mathematischer Ausdrucksweise kann die Kommunikationskanal-Impulsantwort durch folgende Beziehung dargestellt werden:

(k)= (k) (k) (2)

wobei r(k) eine Kopie des ursprünglichen Signals zur Zeit k darstellt. Zur Vereinfachung wird angenommen, daß ein Kommunikationskanal der Länge 3 verwendet wird (d.h. die Größenordnung der Vektoren (k,j) und (k) ist 3). Dann sind die Vektoren (k) und (k) jeweils wie folgt durch die Gleichungen (3) und (4) gegeben:

(k)=(i(k),k(k-1),i(k-2)) (3)

(k)= (k,m) km+ (k,m-1) km-1+...+ (k,1) k+ (k,0) (4)

wobei h(k,j) gegeben ist durch:

Die folgende Beziehung ergibt sich durch Einsetzen der Gleichungen (3), (4) und (5) in Gleichung (2):

Gleichung (6) zeigt, daß die Kopie r(k) durch eine lineare Summierung der kj Terme dargestellt werden kann und daß der Koeffizientenvektor (k,j) jeder Ordnung unabhängig erhalten werden kann.

Wie mit Bezug auf Fig. 2 nachstehend beschrieben werden wird, arbeitet jeder Kanalschätzer 20-j auf der Basis des LMS- Algorithmus' (LMS: Least Mean Square: Methode kleinster Quadrate). Die folgende Gleichung wird verwendet, um den Koeffizienten-Vektor (k,j) j-ter Ordnung zu bestimmen:

(k+1,j)= (k,j)+εΔj (k) kj (7)

wobei Δj die Schrittgröße ist, die geeignet bestimmt werden kann. Durch Einsetzen von Gleichung (7) in Gleichung (4) kann der Vektor (k) der Kanalschätzung aktualisiert werden, wobei der Buchstabe k einen Zeitablauf bezeichnet und als eine monoton zunehmende Variable behandelt wird. Daher nimmt die Variable kj mit der Zeit unbegrenzt zu, wenn die Berechnung von Gleichung (7) fortschreitet, und das Steuersystem würde in einen Zustand der Divergenz eintreten. Um dies zu verhindern, wird der Vektor (k,j) in periodischen Intervallen gemäß folgenden Gleichungen zurückgesetzt:

wobei R ein Anfangswert ist, auf den der k-Wert periodisch initialisiert wird. Insbesondere wird der k-Wert als Antwort auf das Ausgangssignal der Rücksetzungsschaltung 15 in periodischen Intervallen auf Null zurückgesetzt.

Fig. 2 ist ein Blockschaltbild des Kanalschätzers 20-j. Der Schätzer 20-j weist Schieberegister 203 und 204 auf, die in Reihe mit dem Ausgang des MLSE-Schätzers 14 geschaltet sind, um eine Verzögerungsleitung mit aufeinanderfolgenden Zweigen zu bilden. Zu einem gegebenen Zeitpunkt k erscheint eine Sequenz von Kanalschätzungen i(k), i(k-1) und i(k-2) an den aufeinanderfolgenden Zweigen der Verzögerungsleitung und die Kanalschätzungen i(k), i(k-1) und i(k-2) werden jeweils zu den Multiplizierern 211, 212 und 213 geschickt, in denen sie mit dem Ausgangssignal eines j-ten Potenzmultiplizierers 217 multipliziert werden, zu dem über die Leitung 32 das Ausgangssignal des Taktzählers 13 geschickt wird. Schätzvektorelemente (k,j,0), (k,j,1) und (k,j,2) werden daher jeweils von den Multiplizierern 211, 212 und 213 erzeugt, um einen durch Gleichung (5) gegebenen Schätzvektor (k) kj zu bilden, und werden zu einem Prozessor 210 und ferner zu den Multiplizierern 214, 215 und 216 geschickt.

Ein Schalter 209 ist vorgesehen, um zwischen den Ausgängen des Prozessors 210 und den Ausgängen der Summierungs- und-Rücksetzungsschaltung 16 einerseits und den Eingängen der Register 205, 206 und 207 und den Eingängen der Summierungs- und-Rücksetzungsschaltung 16 andererseits gemäß der Anwesenheit oder Abwesenheit eines Rücksetzpulses von der Rücksetzungsschaltung 15 Pfade herzustellen. Während der Abwesenheit des Rücksetzpulses stellt der Schalter 209 Pfade (wie durch durchgezogene Linien gezeigt) von dem Prozessor 210 zu den Registern und der Summierungs-und-Rücksetzungsschaltung 16 her. Als Antwort auf den Rücksetzpuls schaltet der Schalter 209 seine Pfade wie durch die unterbrochenen Linien gezeigt, um die Ausgänge der Summierungs-und-Rücksetzungsschaltung 16 zu den Registern zu koppeln, um die durch Gleichung (8) gegebenen Impulsantwort-Rücksetzwerte h(0,0,0), h(0,0,1) und h(0,0,2) zu laden, wenn der Kanalschätzer 20-j 20-0 ist, d.h. die nullte Ordnung der Impulsantwort, oder anderernfalls die durch Gleichung (9) gegebenen Impulsantwort-Rücksetzwerte h(0,j,0), h(0,j,1) und h(0,j,2) zu laden.

Der Prozessor 210 empfängt ferner über die Leitung 30 das Ausgangssignal des Subtraktors 19 und die Ausgangssignale der Register 205, 206 und 207, um Berechnungen gemäß Gleichung (7) durchzuführen. Wenn das Fehlersignal vom Subtraktor 19 ignoriert werden kann, wird der Prozessor 210 Impulsantwort- Vektorelemente h(k,j,0), h(k,j,1) und h(k,j,2) zur Zeit k erzeugen. Diese Vektorelemente werden über den Schalter 209 zugeführt und jeweils in die Register 205, 206 und 207 gespeichert. Die gespeicherten Vektorelemente werden zurück in den Prozessor 210 eingespeist, um einen Vektor (k+1,j) zur Zeit k+1 zu erzeugen. Der Prozeß wird wiederholt, bis die Register mit den von der Summierungs-und-Rücksetzungsschaltung 16 zugeführten Rücksetzwerten initialisiert werden.

Die Ausgangssignale der Register 205, 206 und 207 werden ferner zu den Multiplizierern 214, 215 und 216 geschickt, deren Ausgangssignale durch einen Addierer 208 miteinander verbunden werden, um einen Schätzvektor kj (k) (k,j) zu erzeugen. Dieser Vektor wird über die Leitung 34 zu dem Addierer 17 geschickt, in welchem er mit den entsprechenden Ausgangssignalen der anderen Kanalschätzer verbunden wird, um den Vektor (k) gemäß Gleichung (6) zu erzeugen.

Wie in Fig. 3 gezeigt, weist eine Ausführungsform der Summierungs-und-Rücksetzungsschaltung 16 einen Nullte-Potenz- Erhöhungs-Multiplizierer 300-0, Erste-Potenz-Erhöhungs-Multiplizierer 300-1.. einen m-te-Potenz-Erhöhungs-Multiplizierer 300-m auf, die alle gekoppelt sind, um über die Leitung 32 das Ausgangssignal des Taktzählers 13 zu empfangen, um den Taktzählwert jeweils auf die nullte bis m-te Potenz zu erhöhen. Die Ausgangssignale der Multiplizierer 300-0 - 300-m werden jeweils zu den Multiplizierern 301-0 - 301-m geschickt, wo sie mit Impulsantwortvektoren (k,0), (k,1) und (k,m) aus den jeweiligen Kanalschätzern 20-0 - 20-m multipliziert werden. Da das Erhöhen eines Wertes auf die nullte Potenz den Wert Eins ergibt, und da das Erhöhen eines Wertes auf die erste Potenz gleich dem Multiplizieren des Wertes mit Eins ist, kann in einer praktischen Ausführungsform dieser Erfindung auf die Multiplizierer 300-0, 300-1 und 301-0 verzichtet werden.

Die Ausgangssignale aller Multiplizierer 301-0 bis 301-m werden von einem Addierer 302 summiert, um einen durch Gleichung (4) gegebenen Vektor (k) zu erzeugen, um ihn über die Leitungen 37 zum MLSE-Schätzer 14 zu koppeln, um den Maximalwahrscheinlichkeitssequenzschätzungs-Algorithmus zu steuern, so daß der Fehler ε sich auf ein Minimum reduziert. Das Ausgangssignal des Addierers 302 wird ferner zur k-Wert- Rücksetzungsschaltung 303 geschickt, zu der ebenfalls die Eingabevektoren (k,1) bis (k,m) geschickt werden. Die Rücksetzungsschaltung 303 antwortet auf den Rücksetzpuls von der Rücksetzungsschaltung 15, dadurch daß sie die k-Werte aller ihrer Eingabevektoren initialisiert, um einen Satz Impulsantwort-Rücksetzvektoren (0,0), (0,1) und (0,m) zu erzeugen, wobei diese Vektoren über Leitungen 35j zü den jeweiligen Kanalschätzern 20-0 - 20-m gekoppelt werden.

Es gibt eine inhärente Verzögerung, die mit dem MLSE- Schätzer 14 während seines Dekodierungsprozesses verknüpft ist. Es ist vorzuziehen, daß Vorkehrungen getroffen werden, um diese Modulationsverzögerungszeit zu kompensieren. Zu diesem Zweck wird die Summierungs-und-Rücksetzungsschaltung 16 modifiziert, wie in Fig. 4 gezeigt ist, in welcher Teile, die denjenigen von Fig. 3 entsprechen, mit den gleichen Bezugszeichen wie diejenigen in Fig. 3 bezeichnet sind. Die Modifikation unterscheidet sich von Fig. 3 durch die Aufnahme eines Speichers 400, in welchem digitale Zeitdaten Δ gespeichert sind, die den Betrag der Zeit darstellen, den der MLSE-Schätzer 14 benötigt, um eine Kanalschätzung i(k) zu erzeugen, und Gleichung (1) kann wie folgt umgeschrieben werden:

(k+Δ)= (k,m)(t+Δ)m+ (k,m-1)(t+Δ)m-1+..+. (k,1)(t+ )+ (k,0)

Anzumerken ist, daß während des Zeitintervalls Δ, die Änderung des Vektors (k) als konstant angenommen wird.

Die gespeicherten Daten werden von einem Addierer 401 mit dem Ausgangssignal des Taktzählers 13 summiert und zu den Potenzierungsmultiplizierern 300-0 - 300-m geschickt, deren Ausgänge jeweils mit entsprechenden Multiplizierern 301-0 - 301-m wie in Fig. 3 verbunden sind. Daher erzeugt der Addierer 302 einen Ausgangsvektor (k+Δ), um ihn über die Leitungen 37 zu dem MLSE-Schätzer 14 zu koppeln.

Der Nullte-Potenz-Erh:hungs-Multiplizierer bis der m-te- Potenz-Erhöhungs-Multiplizierer 402-0 - 402-m sind mit dem Ausgang des Taktzählers 13 verbunden. Die Multiplizierer 403-0 - 403-m sind in einer Eins-zu-eins-Entsprechung zu den Multiplizierern 402-0 - 402-m vorgesehen, um die Eingabevektoren von den Impulsantwortschätzern 20-0 - 20-m mit den Ausgangssignalen der entsprechenden Multiplizierer 402 zu multiplizieren. Die Ausgangssignale der Multiplizierer 403 werden von einem Addierer 404 summiert und in die Rücksetzungsschaltung 303 eingespeist, zu welcher ebenfalls wie in Fig. 3 die Eingabevektoren (k,1) bis (k,m) geschickt werden.


Anspruch[de]

1. Adaptiver Maximalwahrscheinlichkeitssequenzschätzer zum Empfangen eines Signais, das über einen Kommunikationskanal mit einer zeitveränderlichen Kanalimpulsantwort übertragen wird, mit:

einem Maximalwahrscheinlichkeitssequenzschätzer (14) zur Ableitung einer Entscheidungsseguenz des empfangenen Signals aus einer Schätzung der Kanalimpulsantwort;

einer Verzögerungsschaltung (18) zur zeitlichen Verzögerung des empfangenen Signals um einen Betrag, der im wesentlichen dem Zeitbetrag entspricht, den der Maximalwahrscheinlichkeitssequenzschätzer zur Erzeugung der Entscheidungssequenz benötigt;

einem Differenzdetektor (19) zur Erzeugung eines Fehlersignals, das die Differenz zwischen dem verzögerten Signal und einer Kopie des übertragenen Signals darstellt;

einer Zeitbasis (13) zur Erzeugung eines Zeitzählwertes, der sich von einem Anfangswert auf einen vorbestimmten Wert erhöht und zur Erzeugung eines Rücksetzsignals, wenn der Zeitzählwert den vorbestimmten Wert erreicht;

(m+1) Kanalschätzern (20 bis 20-m), m≥1, die jeweils für eine Kanalimpulsantwort nullter bis m-ter Ordnung vorgesehen sind, wobei jeder Kanalschätzer auf der Basis des Zeitzählwertes arbeitet und auf das Ausgangssignal des Differenzdetektors und die Entscheidungssequenz von dem Maximalwahrscheinlichkeitssequenzsch:tzer anspricht, um daraus ein erstes Signal, das eine jeweilige Ordnung der Kopie darstellt, und ein zweites Signal abzuleiten, das eine jeweilige Ordnung der Kanalimpulsantwort darstellt, wobei jedes erste und zweite Signal einen Wert hat, der mit dem Zeitzählwert zunimmt;

einer ersten Summierungseinrichtung (17) zum Summieren der ersten Signale von den Kanalschätzern, um ein drittes Signal zu erzeugen und das dritte Signal als Kopie zu dem differenzdetektor zu schicken;

einer zweiten Summierungseinrichtung (16) zum Summieren der zweiten Signale von den Kanalschätzern, um ein viertes Signal zu erzeugen und das vierte Signal als Schätzung der Kanalimpulsantwort zu dem Maximalwahrscheinlichkeitssequenzschätzer zu schicken; und

einer Rücksetzungseinrichtung (15) zum Zurücksetzen der (m+1) Kanalschätzer als Antwort auf das Rücksetzsignal von der Zeitbasis.

2. Adaptiver Maximalwahrscheinlichkeitssequenzschätzer nach Anspruch 1, wobei die zweite Summierungseinrichtung folgendes aufweist:

mehrere mit der Zeitbasis gekoppelte erste Potenzierungsmultiplizierer nullter bis m-ter Ordnung (300) zum Erhöhen des Zeitzählwertes auf Potenzen jeweiliger Ordnung, um mehrere potenzierte Zeitzähiwerte zu erzeugen;

mehrere zweite Multiplizierer (301) zum Multiplizieren der zweiten Signale von den (m+1) Kanalschätzern jeweils mit den Ausgangssignalen der ersten Multiplizierer; und

einen Addierer (302) zum Summieren der Ausgangssignale der zweiten Multiplizierer, um das vierte Signal zu erzeugen, wobei die Rücksetzungseinrichtung folgendes aufweist:

eine auf das Rücksetzsignal ansprechende Einrichtung (303) zum Initialisieren des vierten Signals vom Addierer und zum Zurücksetzen des Kanalschätzers nullter Ordnung auf das initialisierte vierte Signal und zum Initialisieren zweiter Signale von den Kanalschätzern erster bis m-ter Ordnung und zum Zurücksetzen der zuletzt genannten Schätzer auf die initialisierten zweiten Signale.

3. Adaptiver Maximalwahrscheinlichkeitssequenzschätzer nach Anspruch 1, wobei die zweite Summierungseinrichtung folgendes aufweist:

eine Einrichtung (400) zum Speichern von Daten, die einen vorbestimmten Zeitbetrag darstellen;

einen ersten Addierer (401) zum Summieren der Daten mit dem Zeitzählwert von der Zeitbasis;

mehrere mit dem ersten Addierer gekoppelte erste Potenzierungsmultiplizierer nullter bis m-ter Ordnung (300) zum Erhöhen des summierten Zählwertes auf Potenzen jeweiliger Ordnung, um mehrere potenzierte Zeitzählwerte zu erzeugen;

mehrere zweite Multiplizierer (301) zum Multiplizieren der zweiten Signale von den (m+1) Kanalschätzern (20) jeweils mit den Ausgangssignalen der ersten Multiplizierer;

einen zweiten Addierer (302) zum Summieren der Ausgangssignale der zweiten Multiplizierer, um das vierte Signal zu erzeugen;

mehrere mit der Zeitbasis gekoppelte dritte Potenzie rungsmultiplizierer nullter bis m-ter Ordnung (402) zum Erhöhen des Zeitzählwertes auf Potenzen jeweiliger Ordnung, um mehrere potenzierte Zeitzähiwerte zu erzeugen;

mehrere vierte Multiplizierer (403) zum Multiplizieren der zweiten Signale von den (m+1) Kanalschätzern (20) mit den Ausgangssignalen der dritten Multiplizierer; und

einen dritten Addierer (404) zum Summieren der Ausgangssignale von den vierten Multiplizierern, um ein summiertes Signal zu erzeugen, wobei die Rücksetzungseinrichtung folgendes aufweist:

eine auf das Rücksetzsignal ansprechende Einrichtung (303) zum Initialisieren des summierten Signals von dem dritten Addierer und zum Zurücksetzen des Kanalschätzers nullter Ordnung auf das initialisierte summierte Signal und zum Initialisieren des zweiten Signais von den Kanalschätzern erster bis m-ter Ordnung und zum Zurücksetzen der zuletzt genannten Kanalschätzer auf die initialisierten zweiten Signalen

4. Adaptiver Maximalwahrscheinlichkeitssequenzschätzer nach Anspruch 1, wobei jeder Kanalschätzer folgendes aufweist:

mehrere Schieberegister (203,204), die zur Bildung einer verzweigten Verzögerungsleitung mit mehreren aufeinanderfolgenden Zweigen entlang der Verzögerungsleitung verbunden sind, zum Empfangen der Entscheidungssequenz von dem Maximalwahrscheinlichkeitssequenzschätzer;

einen mit der Zeitbasis verbundenen ersten Potenzierungsmultiplizierer (217) zum Erhöhen des Zeitzählwertes auf eine Potenz, die der Ordnung des Kanalschätzers entspricht;

mehrere zweite Multiplizierer (211, 212,213) zum Multiplizieren des potenzierten Zeitzählwertes mit Komponenten der Entscheidungssequenz, die jeweils an den aufeinanderfolgenden Zweigen auftreten;

mehrere Register (205,206,207);

eine Prozessoreinrichtung (210) zum Empfangen der Signale von dem Differenzdetektor, dem ersten Multiplizierer und den Registern und zum Ausführen von Berechnungen mit den empfangenen Signalen&sub1; um mehrere fehlerkompensierte Signalkomponenten des zweiten Signals des Kanalschätzers zu erzeugen, um sie zu den Registern zu koppeln;

mehrere dritte Multiplizierer (214,215,216) zum Multiplizieren der Ausgangssignale der zweiten Multiplizierer jeweils mit Inhalten der Register; und

einen ersten Addierer (208) zum Summieren der Ausgangssignale der zweiten Multiplizierer, um eine Summe zu erzeugen und die Summe als erstes Signal zu der ersten Summierungseinrichtung (17) zu schicken, wobei die zweite Summierungseinrichtung folgendes aufweist:

mehrere mit der Zeitbasis gekoppelte vierte Potenzierungsmultiplizierer (302) nullter bis m-ter Ordnung zum Erhöhen des Zeitzählwertes auf Potenzen jeweiliger Ordnung, um mehrere potenzierte Zeitzählwerte zu erzeugen;

mehrere fünfte Multiplizierer (301) zum Multiplizieren der zweiten Signale von den (m+1) Kanalschätzern jeweils mit den Ausgangssignalen der vierten Multiplizierer; und

einen dritten Addierer (302) zum Summieren der Ausgangssignale der fünften Multiplizierer (301), um das vierte Signal zu erzeugen, wobei die Rücksetzungseinrichtung folgendes aufweist:

eine auf das Rücksetzsignal ansprechende Einrichtung zum Initialisieren des vierten Signals von dem dritten Addierer (302) und zum Zurücksetzen des Kanalschätzers nullter Ordnung (20-0) auf das initialisierte vierte Signal und zum Initialisieren der zweiten Signale von den Kanalschätzern erster bis m-ter Ordnung (20-1 - 20-m) und zum Zurücksetzen der zuletzt genannten Schätzer jeweils auf die initialisierten zweiten Signalen

5. Adaptiver Maximalwahrscheinlichkeitssequenzschätzer nach Anspruch 1, wobei jeder Kanalschätzer folgendes aufweist:

mehrere Schieberegister (203,204), die zur Bildung einer verzweigten Verzögerungsleitung mit mehreren aufeinanderfolgenden Zweigen entlang der Verzögerungsleitung verbunden sind, zum Empfangen der Entscheidungssequenz von dem Maximalwahrscheinlichkeitssequenzschätzer;

einen mit der Zeitbasis gekoppelten ersten Potenzierungsmultiplizierer (217) zum Erhöhen des Zeitzählwertes auf eine Potenz, die der Ordnung des Kanalschätzers entspricht;

mehrere zweite Multiplizierer (211,212,213) zum Multiplizieren des potenzierten Zeitzählwertes mit Komponenten der Entscheidungssequenz, die jeweils an den aufeinanderfolgenden Zweigen auftreten;

mehrere Register (205,206,207);

eine Prozessoreinrichtung (210) zum Empfangen der Signale von dem Differenzdetektor, dem ersten Multiplizierer und den Registern und zum Ausführen von Berechnungen mit den empfangenen Signalen, um mehrere fehlerkompensierte Signalkomponenten des zweiten Signals des Kanalschätzers zu erzeugen, um sie zu den Registern zu koppeln;

mehrere dritte Multiplizierer (214,215,216) zum Multiplizieren der Ausgangssignale der zweiten Multiplizierer jeweils mit Inhalten der Register; und

einen Addierer (208) zum Summieren der Ausgangssignale der zweiten Multiplizierer, um eine Summe zu erzeugen und die Summe als erstes Signal zu der ersten Summierungseinrichtung (17) zu schicken, wobei die Rücksetzungseinrichtung folgendes aufweist:

eine auf das Rücksetzsignal ansprechende Einrichtung (303) zum Initialisieren des vierten Signals von den zweiten Summierungseinrichtungen (300,301,302) und zum Zurücksetzen der Register (205,206,207) des Kanalschätzers nullter Ordnung (20-0) auf das initialisierte vierte Signal und zum Zurücksetzen der Register der Kanalschätzer erster bis m-ter Ordnung (20-1 - 20-m) auf Anfangswerte der fehlerkompensierten Signalkomponenten der jeweiligen Kanalschätzer, und wobei die zweite Summierungseinrichtung folgendes aufweist:

eine Einrichtung (400) zum Speichern von Daten, die einem vorbestimmten Zeitbetrag entsprechen;

einen zweiten Addierer (401) zum Summieren der Daten mit dem Zeitzählwert von der Zeitbasis;

mehrere mit dem zweiten Addierer (401) gekoppelte vierte Potenzierungsmultiplizierer nullter bis m-ter Ordnung (300) zum Erhöhen des summierten Zählwertes auf Potenzen jeweiliger Ordnung, um mehrere potenzierte Zeitzählwerte zu erzeugen;

mehrere fünfte Multiplizierer (301) zum Multiplizieren der zweiten Signale von den (m+1) Kanalschätzern jeweils mit den Ausgangssignalen der vierten Multiplizierer (300);

einen dritten Addierer (302) zum Summieren der Ausgangssignale der fünften Multiplizierer (301), um das vierte Signal zu erzeugen;

mehrere mit der Zeitbasis gekoppelte sechste Potenzierungsmultiplizierer nullter bis m-ter Ordnung (402) zum Erhöhen des Zeitzählwertes auf Potenzen jeweiliger Ordnung, um mehrere potenzierte Zeitzählwerte zu erzeugen;

mehrere siebte Multiplizierer (403) zum Multiplizieren der zweiten Signale von den (m+1) Kanalschätzern mit den Ausgangssignalen der sechsten Multiplizierer (402); und

einen vierten Addierer (404) zum Summieren der Ausgangssignale der siebten Multiplizierer (403), um ein summiertes Signal zu erzeugen, wobei die Rücksetzungseinrichtung folgendes aufweist:

eine auf das Rücksetzsignal ansprechende Einrichtung zum Initialisieren des summierten Signals von dem vierten Addierer (404) und zum Zurücksetzen des Kanalschätzers nullter Ordnung auf das initialisierte summierte Signal und zum Initialisieren der zweiten Signale von den Kanalschätzern erster bis m-ter Ordnung und zum Zurücksetzen der zuletzt genannten Schätzer jeweils auf die initialisierten zweiten Signale.

6. Adaptiver Maximalwahrscheinlichkeitssequenzschätzer zum Empfangen eines Signals, das über einen Kommunikationskanal mit einer zeitveränderlichen Kanalimpulsantwort übertragen wird, mit:

einer Zeitbasis (12, 13) zur Erzeugung eines Taktpulses und eines Zeitzählwertes des Taktpulses, der von einem Anfangswert auf einen vorbestimmten Wert ansteigt, und zum Erzeugen eines Rücksetzsignals in periodischen Intervallen, wenn der Zeitzählwert den vorbestimmten Wert erreicht;

einem Analog-Digital-Wandler (11), um das empfangene Signal als Antwort auf die Taktpulse abzutasten und das abgetastete Signal in ein digitales Signal umzuwandeln;

einem mit dem Analog-Digital-Wandler gekoppelten Maximalwahrscheinlichkeitssequenzschätzer (14) zum Ableiten einer Entscheidungssequenz des digitalen Signals aus einer Schätzung der Kanalimpulsantwort;

einer Verzögerungsschaltung (18) zur zeitlichen Verzögerung des digitalen Signals um einen Betrag, der im wesentlichen dem Zeitbetrag entspricht, den der Maximalwahrscheinlichkeitssequenzschätzer zur Erzeugung der Entscheidungssequenz benötigt;

einem Differenzdetektor (19) zur Erzeugung eines Fehlersignals, das die Differenz zwischen dem verzögerten Signal und einer Kopie des übertragenen Signals darstellt;

(m+1) Kanalschätzern (20), m≥1, die jeweils für die Kanalimpulsantwort nullter bis m-ter Ordnung vorgesehen sind, wobei jeder Kanalschätzer auf der Basis des Zeitzählwertes arbeitet und auf das Ausgangssignal des Differenzdetektors und die Entscheidungssequenz von dem Maximalwahrscheinlichkeitssequenzschätzer anspricht, um daraus ein erstes Signal, das eine jeweilige Ordnung der Kopie darstellt, und ein zweites Signal abzuleiten, das eine jeweilige Ordnung der Kanalimpulsantwort darstellt, wobei jedes erste und zweite Signal einen Wert hat, der mit dem Zeitzählwert ansteigt;

einer ersten Summierungseinrichtung (17) zum Summieren der ersten Signale von den Kanalschätzern, um ein drittes Signal zu erzeugen und das dritte Signal als Kopie zu dem Differenzdetektor zu schicken;

einer zweiten Summierungseinrichtung (16) zum Summieren der zweiten Signale von den Kanalschätzern, um ein viertes Signal zu erzeugen und das vierte Signal als Schätzung der Kanalimpulsantwort zu dem Maximalwahrscheinlichkeitssequenzschätzer zu schicken; und

einer auf das Rücksetzsignal ansprechenden Rücksetzungseinrichtung (15) zum Initialisieren des vierten Signals von der zweiten Summierungseinrichtung und zum Zurücksetzen des Kanalschätzers nullter Ordnung auf das initialisierte vierte Signal und zum Initialisieren der zweiten Signale von den Kanalschätzern erster bis m-ter Ordnung und zum Zurücksetzen der zuletzt genannten Schätzer jeweils auf die initialisierten zweiten Signale.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com