PatentDe  


Dokumentenidentifikation DE69221374T2 12.02.1998
EP-Veröffentlichungsnummer 0513893
Titel Stromspeicherzelle
Anmelder Philips Electronics N.V., Eindhoven, NL
Erfinder Groeneveld, Dirk Wouter Johannes, NL-5656 AA Eindhoven, NL;
Schouwenaars, Hendrikus Johannes, NL-5656 AA Eindhoven, NL
Vertreter Peters, C., Dipl.-Ing., Pat.-Ass., 22335 Hamburg
DE-Aktenzeichen 69221374
Vertragsstaaten DE, FR, GB, IT, NL
Sprache des Dokument En
EP-Anmeldetag 04.05.1992
EP-Aktenzeichen 922012141
EP-Offenlegungsdatum 19.11.1992
EP date of grant 06.08.1997
Veröffentlichungstag im Patentblatt 12.02.1998
IPC-Hauptklasse G11C 27/00

Beschreibung[de]

Die Erfindung bezieht sich auf eine Stromspeicherzelle zum während einer Haltephase an einer Stromklemme Liefern eines Ausgangsstroms, der einem der Stromklemme während einer der Haltephase vorhergehenden Abtastphase aufgeprägten Eingangsstrom nahezu entspricht, mit:

einer ersten Stromklemme,

einem ersten Transistor mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate-Elektrode, wobei die Drain-Elektrode mit der ersten Stromklemme gekoppelt ist,

einem Kondensator, der zwischen der Source-Elektrode und der Gate-Elektrode des ersten Transistors vorgesehen ist, und

einem ersten Schalter zur Kopplung der Gate-Elektrode des ersten Transistors mit der ersten Stromklemme während der Abtastphase.

Eine derartige Stromspeicherzelle ist aus dem US-Patent 4.967.140 bekannt. Stromspeicherzellen dieses bekannten Typs werden als kalibrierbare Stromquelle in genauen Digital-Analog-Wandlern, als Stromspeicher in der analogen, zeitdiskreten Signalverarbeitungstechnik, in dynamischen Stromspiegeln und in Stromteilern verwendet. Sie werden auch als "Current Copier" bezeichnet.

Der erste Transistor der Stromspeicherzelle ist oft ein NMOS- Transistor in einem p-leitenden Träger einer integrierten Schaltung. Durch den "Body Effect" ist die Stromspeicherzelle empfindlich ffir Trägerspannungsschwankungen, die verursacht werden durch beispielsweise einen digitalen Kreis, der auf demselben Träger vorgesehen ist. In der Haltephase ist die Gate-Elektrode des NMOS-Transistors schwebend, wobei die Spannung am Kondensator, die durch den aufgedrängten Strom in der Abtastphase aufgebaut wurde, dafür sorgt, daß der gelieferte Strom beibehalten wird. Spannungsschwankungen zwischen der Source- Elektrode und dem Träger können dann durch den "Body Effect" den gelieferten Strom beeinflußen. Der Effekt läßt sich dadurch verringern, daß der Träger örtlich mit der Source-Elektrode verbunden wird. Dies wirkt aber nur teilweise, weil der Träger unterhalb der Gate-Elektrode nicht umnittelbar erreicht werden kann. Weiterhin ist es aus anderen Gründen oft unerwünscht, die Source-Elektrode der Stromspeicherzelle mit dem träger zu verbinden. Die NMOS-Stromspeicherzelle ist wei terhin auch empfindlich für Minoritätsladungsträger, die von einer auf demselben Chip liegenden Störungsquelle erzeugt und von dem NMOS-Transistor aufgefangen werden.

In einigen Anwendungsbereichen ist es möglich, statt NMOS- Stromspeicherzellen PMOS-Stromspeicherzellen zu verwenden, wobei der PMOS Transistor in einer N-Wanne eingebettet wird, die mit jeder beliebigen störungsfreien Spannung verbunden werden kann. Diese Lösung ist nur möglich, wenn die Richtung des aufgedrängten Eingangsstroms und des gelieferten Ausgangsstroms bei einem System keine Rolle spielt. Es gibt aber auch Systeme, bei denen die Verwendung der beiden Typen von Stromspeicherzellen notwendig ist, wie in Zweirichtungs-Digital-Analog-Wandlern. Der eine Stromspeicherzellentyp (NMOS) wirkt dann als Stromsenke und der andere Stromspeicherzellentyp (PMOS) wirkst als Stromquelle.

Die Erfindung hat nun zur Aufgabe, eine Stromspeicherzelle vom Stromwannentyp zu schaffen, die weniger empfindlich ist für Trägerspannungsschwankungen und für Minoritätsträger von Störquellen auf demselben Chip.

Eine erste Abwandlung der Stromspeicherzelle der eingangs erwähnten Art weist dazu nach der Erfindung das Kennzeichen auf, daß sie weiter die nachfolgenden Elemente umfaßt:

eine zweite Stromklemme,

einen zweiten und einen dritten Transistor eines Leitungstyps, der zu dem des ersten Transistors entgegengesetzt ist und wobei diese beiden Transistoren mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate-Elektrode versehen sind, wobei die Drain-Elektrode des zweiten Transistors mit der ersten Stromklemme verbunden ist und die Drain-Elektrode des dritten Transistors mit der zweiten Stromklemme verbunden ist, die Gate-Elektrode des zweiten Transistors mit der Gate-Elektrode des dritten Transistors gekoppelt ist und wobei durch die Gate-Elektrode und die Source-Elektrode des zweiten und des dritten Transistors gebildete Gate-Source-Übergänge parallelgeschaltet sind,

einen zweiten Schalter zur Kopplung der Gate-Elektroden des zweiten und des dritten Transistors mit der ersten Stromklemme während der Haltephase und mit der zweiten Stromklemme wahrend der Abtastphase.

Der zweite und der dritte Transistor bilden zusammen mit dem zweiten Schalter einen NMOS-Stromspiegel mit einem Eingang und einem Ausgang, die in der Abtastphase und in der Haltephase vertauscht werden. In der Abtastphase wird der der zweiten Stromklemme aufgeprägte Strom zu der ersten Stromklemme gespiegelt und dem ersten Transistor aufgeprägt. In der Haltephase fließt der zu behaltende Strom von dem ersten Transistor zu der ersten Stromklemme und wird zu der zweiten Stromklemme hin gespiegelt. Eine etwaige Ungenauigkeit in dem Stromspiegel spielt keine Rolle, weil diese Ungenauigkeit in der Haltephase zu der in der Abtastphase invers ist. Trägerspannungsschwankungen haben ebenfalls keinen Einfluß auf die Stromübertragung des Stromspiegels, weil diese Schwankungen auf beide Transistoren einen gleichen Effekt haben. Ein als Stromquelle geschalteter erster Transistor bildet zusammen mit dem Stromspiegel eine Stromspeicherzelle vom Stromwannentyp, die für Trägerspannungsschwankungen unempfindlich ist.

Weil der erste Transistor einen entgegengesetzten Leitungstyp (PMOS) hat, befindet er sich in einer einzelnen N-Wanne, die ein Eindringen von Minoritätsladungsträgem vermeidet.

Eine zweite Abwandlung einer Stromspeicherzelle der eingangs erwähnten Art weist nach der Erfindung das Kennzeichen auf, daß die Stromspeicher zelle weiterhin die nachfolgenden Elemente aufweist:

eine zweite Stromklemme,

einen zweiten und einen dritten Transistor eines Leitungstyps, der zu dem des ersten Transistors entgegengesetzt ist und wobei diese beiden Transistoren mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate-Elektrode versehen sind, wobei die Drain-Elektrode des zweiten Transistors mit der ersten Stromklemme verbunden ist und die Drain-Elektrode des dritten Transistors mit der zweiten Stromklemme verbunden ist, wobei die Gate-Elektrode des zweiten Transistors mit der Gate-Elektrode des dritten Transistors gekoppelt ist und wobei die durch die Gate-Elektrode und die Source-Elektrode des zweiten und des dritten Transistors gebildeten Gate-Source-Übergänge parallelgeschaltet sind,

Mittel zum Erzeugen eine nahezu konstanten Spannungsdifferenz zwischen der Gate-Elektrode des dritten Transistors und der zweiten Stromklemme,

eine Einstellstromquelle, die mit der zweiten Stromklemme gekoppelt ist.

Der zweite und der dritte Transistor bilden auch nun eine NMOS- Stromspiegelschaltung. Der Eingang der zweiten Stromspiegelschaltung ist die zweite Stromklemme und erhält den Strom von der Einstellstromquelle. Der Ausgang ist mit der ersten Stromklemme gekoppelt. Während der Abtastintervalle strömt ein Strom entsprechend der Differenz zwischen einem der ersten Stromklemme aufgeprägten Strom und dem gespiegelten Strom der Einstellstromquelle durch den als Diode geschalteten Transistor. Während der Haltephasen ist ein Strom entsprechend der Summe des Stromes, der in dem ersten Transistor als Stromquelle wirksam ist und dem gespiegelten Strom der Einstellstromquelle an der ersten Strorkklemme verfügbar. Eine Ungenauigkeit in der Stromspiegelschaltung spielt überhaupt keine Rolle in der zweiten Abwandlung. Trägerspannungsschwankungen beeinflußen die Stromübergänge der Stromspiegelschaltung auch nicht, weil diese Schwankungen denselben Effekt auf beide Transistoren haben. Die Kombination eines stromquellengeschalteten ersten Transistors und der Stromspiegelschaltung bildet wieder eine Stromspeicherzelle vom Stromsenkentyp, die für Trägerspannungsschwankungen unempfindlich ist. Auch in diesem Fall hat der erste Transistor einen entgegengesetzten Leitungstyp (PMOS) und befindet sich in einer einzelnen N- Wanne zur Vermeidung der Eindringung von Minoritätsladungsträgern.

Es dürfte einleuchten, daß in beiden Abwandlungen dieselben vorteilhaften Effekte auch erreichbar sind, wenn die Leitfahigkeitstypen der Träger und der Transistoren derart gewählt werden, daß einer dem anderen entgegengesetzt ist, d.h. ein N-leitender Träger, eine PMOS-Stromspiegelschaltung und ein NMOS- Speichertransistor in einer P-Wanne.

Eine weitere Ausführungsform der beiden Abwandlungen einer erfindungsgemäßen Stromspeicherzelle weist das Kennzeichen auf, daß wenigstens eine der Drain-Elektroden des ersten, zweiten und dritten Transistors mit der zugeordneten Stromklemme gekoppelt ist, und zwar über eine Kaskode-Schaltung mit den nachfolgenden Elementen:

einer weiteren Einstellspannungsquelle

einem Kaskode-Transistor und einem Gegenkopplungstransistor, bei de von demselben Leitungstyp wie der des zugeordneten ersten, zweiten und dritten Transistors und mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate- Elektrode, wobei die Drain-Elektrode des Kaskode-Transistors mit der zugeordneten Stromklemme verbunden ist, wobei die Source-Elektrode des Kaskode- Transistors und die Gate-Elektrode des Gegenkopplungstransistors mit den Drain- Elektroden des zugeordneten ersten, zweiten und dritten Transistors verbunden sind, wobei die Source-Elektrode des Gegenkopplungstransistors mit den Source- Elektroden des zugeordneten ersten, zweiten und dritten Transistors gekoppelt ist und wobei die Drain-Elektrode des Gegenkopplungstransistors und die Gate- Elektrode des Kaskode-Transistors mit der Einstellspannungsquelle verbunden sind.

Durch die Kaskode-Schaltungen wird die Ausgangsimpedanz des ersten, zweiten und/oder dritten Transistors wesentlich größer. Dadurch haben Spannungsschwankungen an der ersten und zweiten Stromklemme fast keinen Einfluß mehr auf die Ströme durch die Stromklemmen, was die Genauigkeit der Strom speicherzelle vergrößert.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Fig. 1 eine Ausführungsform einer ersten Abwandlung einer erfindungsgemäßen Stromspeicherzelle,

Fig. 2 eine erste weitere Ausführungsform der ersten Abwandlung einer erfindungsgemäßen Stromspeicherzelle, und

Fig. 3 eine zweite weitere Ausführungsform der ersten Abwandlung einer erfindungsgemäßen Stromspeicherzelle,

Fig. 4 eine Ausführungsform einer zweiten Abwandlung einer erfindungsgemäßen Stromspeicherzelle,

Fig. 5 eine erste weitere Ausführungsform der zweiten Abwandlung einer erfindungsgemäßen Stromspeicherzelle,

Fig. 6 eine zweite weitere Ausführungsform der zweiten Abwandlung einer erfindungsgemäßen Stromspeicherzelle.

Fig. 1 zeigt eine Ausführungsform einer erfindungsgemäßen Stromspeicherzelle. Die Source-Elektrode eines PMOS-Transistors P1 ist mit einer positiven Speiseklemme 1 verbunden. Der Gate-Source-Übergang dieses Transistors ist mit einem Kondensator 2 überbrückt, der durch einen einzelnen Kondensator oder durch die innere Gate-Source-Kapazität des Transistors P1 gebildet sein kann. Die Drain-Elektrode des Transistors P1 ist mit einer ersten Stromklemme 3 gekoppelt. Ein erster Schalter S1 liegt zwischen der Gate-Elektrode des Transistors Pl und der Stroinklemme 3. Der Schalter S1 hat zwei Stellungen, durch A und B bezeichnet. In der Stellung A verbindet der Schalter S1 die Gate-Elektrode des Transistors P1 mit der Stromklemme 3. In der Stellung B ist diese Verbindung unterbrochen. Die Stromspeicherzelle umfaßt weiterhin zwei NMOS-Transistoren N1 und N2, deren Source-Elektroden mit einer negativen Speiseklemme 4 und deren Gate-Elektroden miteinander verbunden sind. Die Drain-Elektrode des Transistors N1 ist mit der ersten Stromklemme 3 verbunden. Die Drain-Elektrode des Transistors N2 ist mit einer zweiten Stromklemme 5 verbunden. Ein zweiter Schalter S2 verbindet die Gate-Elektroden der Transistoren N1 und N2 in der Stellung A mit der zweiten Stromklemme und in der Stellung B mit der ersten Stromklemme. Die Transistoren N1 und N2 sind in einem Träger vorgesehen, dem über eine Trägerklemme 6 eine Trägerspannung zugeführt werden kann. Der Transistor P1 befindet sich in einer N- Wanne, die beispielsweise mit der positiven Speiseklemme 1 verbunden ist.

Während der Abtastphase stehen die Schalter S1 und S2 in der Stellung A. Die Transistoren N1 und N2 bilden dann einen Stromspiegel, wobei die zweite Stromklemme 5 den Eingang und die erste Stromklemme 3 den Ausgang bildet. Ein Strom, der von einer nicht dargestellten Stromquelle der zweiten Stromklemme angeboten wird, wird zu der Stromklemme 3 hin gespiegelt und fließt durch den als Diode geschalteten Transistor P1. Am Kondensator 2 wird eine Spannung aufgebaut, die für den Strom durch den TransistorP1 maßgebend ist. Nach der Abtastphase folgt die Haltephase. Die Schalter S1 und S2 stehen dann in der Stellung B. Die Transistoren N1 und N2 bilden nun einen Stromspiegel, dessen erste Stromklemme 3 der Eingang und dessen zweite Stromklemme 5 der Ausgang ist. Der Transistor P1 ist nun als Stromquelle geschaltet und liefert der Stromklemme 3 einen Strom, der ebenso groß ist als der Strom, der in der vorhergehenden Abtastphase durch den TransistorP1 floß. Dieser Strom wird durch die Transistoren N1 und N2 zu der zweiten Stromklemme 5 hin gespiegelt und fließt zu einer weiterhin nicht dargestellten Last.

Die Transistorkonfiguration P1, N1 und N2 verhält sich an der Stromklemme 5 als Stromsenke, d.h., daß der Strom 1 von der Stromklemme 5 aufgesaugt wird. Eine derartige Stromsenke ist auch möglich mit einem einzigen NMOS-Transistor mit einem Schalter in einer Konfiguration, der zu der des Transistors P1 und des Schalters S1 komplementär ist. In dem Fall werden Trägerspannungen durch den "Body Effekt" den gelieferten Strom beeinflußen. Der Effekt läßt sich dadurch verringern, daß der Träger örtlich mit der Source-Elektrode des einzigen NMOS-Transistors verbunden wird. Dies reicht nicht immer, weil der Träger unterhalb der Gate-Elektrode nicht erreichbar ist. Weiterhin ist es insbesondere bei komplexen integrierten Schaltungen oft unerwünscht, die negative Speiseklemme 4, mit der die Source-Elektrode verbunden ist, mit dem Trägeranschluß 6 zu verbinden. Die Stromspeicherzelle nach der Figur verhält sich wie eine Stromsenke, die für Trägerspannungen unempfindlich ist. Der PMOS-Transistor P1 lieger in eine N- Wanne eingebettet, die mit einer störungsfteien Spannung verbunden werden kann.

Die Übertragung des Stromspiegels N1-N2 wird durch Trägerspannungen nicht beeinflußt, weil der Einfluß dieser Spannungen auf die Transistoren N1 und N2 der gleiche ist.

Eine etwaige Ungleichheit der Transistoren N1 und N2 spielt bei der Genauigkeit, mit der die Stromspeicherzelle den in der Abtastphase angebotenen Strom in der Haltephase kopiert. Die Spiegelübertragung in der Abtastphase und der Haltephase sind invers, wodurch die Ungleichheit ausgeglichen wird.

Die Schalter S1 und S2 lassen sich aug bekannte Art und Weise, mit beispielsweise MOS-Transistoren, ausbilden.

Die Genauigkeit der Stromspeicherzelle wird auch durch Spannungsschwankungen an den Stromklemmen 3 und 5 bestimmt. Diese beeinflußen die Ströme durch diese Stromklemmen wegen der endlichen Ausgangsimpedanzen der Transistoren P1, N1 und N2. Durch Kaskodierung dieser Transistoren läßt sich die Ausgangsimpedanz vergrößern.

Fig. 2 zeigt eine Ausführungsform einer Stromspeicherzelle, wobei die Transistoren P1, N1 und N2 mit je einer Kaskode-Schaltung versehen sind. Es sind aber auch Situationen denkbar, daß nicht alle Transistoren mit einer Kaskode- Schaltung versehen werden. Die Kaskode-Schaltung für den Transistor N1 besteht aus einem Kaskode-Transistor NC1, einem Gegenkopplungstransistor NF1 und einer Einstellstromquelle 7. Der Kaskode-Transistor NC1 und der Gegenkopplungstransistor NF1 sind vom gleichen Leitungstyp wie der Transistor N1. Die Drain- Elektrode des Kaskode-Transistors NC1 ist mit der ersten Stromquelle 3 verbunden. Die Source-Elektrode des Kaskode-Transistors NC1 ist mit der Drain-Elektrode des Transistors N1 und mit der Gate-Elektrode des Gegenkopplungstransistors NF1 verbunden, dessen Source-Elektrode mit der negativen Speiseklemme 4 verbunden ist. Die Gate-Elektrode des Kaskode-Transistors NC1 ist mit der Drain-Elektrode des Gegenkopplungstransistors NF1 verbunden. Die Einstellstromquelle 7 liefert der Drain-Elektrode des Rückkopplunstransistors NF1 einen Einstellstrom und bildet zugleich eine Last hoher lmpedanz für den Gegenkopplungstransistor NFI. Schwankungen der Drain-Source-Spannung des Transistors N1 werden durch den Gegenkopplungstransistor NF1 verstärkt und invertiert und über den Kaskode-Transistor NC1 zuräckgekoppelt. Der von dem Transistor N1 gelieferte Strom wird dadurch weitgehend konstant. Ahnliche Kaskode-Schaltungen sind bei den Transistoren N2 und P1 vorgesehen, wobei die Kaskode-Transistoren durch NC2 bzw. PC1 bezeichnet sind, wobei die Gegenkopplungstransistoren durch NF2 bzw. PF1 bezeichnet sind und wobei die Einstellstromquellen durch 8 bzw. 9 bezeichnet sind. Fig. 3 zeigt eine zweite weitere Ausführungsform der ersten Abwandlung mit einer alternativen Kaskode-Schaltung für die Transistoren P1, N1 und N2. Die Gegenkopplungstransistoren NF1, NF2 und PF1 der Schaltungsanordnung nach Fig. 2 sind fortgelassen und die Einstellstromquellen 7, 8 und 9 sind durch Einstellspannungsquellen 10, 11 und 12 ersetzt worden, die an den Gate-Elektroden der Kaskode-Transistoren NC1, NC2 und PC1 eine geeignet gewählte Einstellspannung liefern.

Fig. 4 zeigt eine zweite Abwandlung einer Stromspeicherzelle. Die Schaltungsanordnung zeigt viel Übereinstimmung mit der Schaltungsanordnung der ersten Abwandlung aus Fig. 1. Von dieser zweiten Abwandlung ist der Schalter S2 fortgelassen. Die Spannungsdifferenz zwischen der Gate-Elektrode des Transistors N2 und der zweiten Stromklemme 5 wird auf einem konstanten Pegel gehalten, und zwar durch eine Kurzschlußleitung 21. Ein ähnlicher Effekt ist erhältlich durch einen Spannungsfolger, beispielsweise einem Source-Folger, dessen Gate-Elektrode mit der zweiten Stromklemme 5 verbunden ist und dessen Source-Elektrode mit der Gate-Elektrode des Transistors N2 verbunden ist. Die Transistoren N1 und N2 bilden nun eine Stromspiegelschaltung, bei der die zweite Stromklemme 5 der Eingang ist und die erste Stromklemme der Ausgang ist. Die zweite Stromklemme 5 ist mit einer Einstellspannungsquelle 20 verbunden, die einen Einstellstrom 10 liefert. Die ser Einstellstrom 10 wird gespiegelt und fließt als gespiegelter Strom I1 zu der ersten Stromklemme 3. Während der Abtastphasen steht der Schalter S1 in der Stellung A. Dabei wird der ersten Stromklemme 3 durch eine (nicht dargestellte) Stromquelle ein Strom 13 aufgeprägt. Dabei fließt durch den Transistor P1 ein Differenzstrom 12 gleich 11-13. Während der Haltephasen steht der Schalter S1 in der Stellung B. Der Transistor P1 liefert dann den Strom 12 = I1 - I3 zu der ersten Stromklemme 3, während der Strom I1 nach wie vor durch die Stromspiegelschaltungstransistoren N1 und N2 von dieser Klemme abgeleitet wird. Nun kann an der ersten Stromklemme 3 ein Strom geliefert werden, der dem Wert 12 - I1 = I3 entspricht. Die während der Abtastphasen der ersten Stromklemme 3 aufgeprägte Strom ist auf diese Weise während der Haltephasen an einer (weiterhin nicht dargestellten) Last verfügbar. Die Fig. 5 und 6 zeigen eine erste bzw. zweite Ausführungsform der zweiten Abwandlung, deren Merkmale denen aus Fig. 2 bzw. 3 entsprechen und deswegen keiner weiteren Erläuterung bedürfen.

Die Abwandlungen der Stromspeicherzelle wurden mit zwei NMOS-Transistoren N1 und N2 in einem P-leitenden Träger und mit einem PMOS-Transistor in einer N-Wanne erläutert. Selbstverständlich ist es auch möglich, einen N-leitenden Träger als Basis zu verwenden, mit zwei PMOS- Transistoren als Stromspiegelschaltung und mit einem NMOS-Transistor in einer P- Wanne als Speicherstromquelle.


Anspruch[de]

1. Stromspeicherzelle zum während einer Haltephase an einer Stromklemme Liefern eines Ausgangsstroms, der einem der Stromklemme während einer der Haltephase vorhergehenden Abtastphase aufgeprägten Eingangsstrom nahezu entspricht, mit :

einer ersten Stromklemme (3),

einem ersten Transistor (P1) mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate-Elektrode, wobei die Drain-Elektrode mit der ersten Stromklemme (3) gekoppelt ist,

einem Kondensator (2), der zwischen der Source-Elektrode und der Gate- Elektrode des ersten Transistors (P1) vorgesehen ist, und

einem ersten Schalter (S1) zur Kopplung der Gate-Elektrode des ersten Transistors (P1) mit der ersten Stromklemme (3) während der Abtastphase, dadurch gekennzeichnet, daß die Stromspeicherzelle weiterhin die nachfolgenden Elemente umfaßt:

eine zweite Stromklemme (5),

einen zweiten und einen dritten Transistor (N1, N2) eines Leitungstyps, der zu dem des ersten Transistors (P1) entgegengesetzt ist und wobei diese beiden Transistoren mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate- Elektrode versehen sind, wobei die Drain-Elektrode des zweiten Transistors (N1) mit der ersten Stromklemme (3) verbunden ist und die Drain-Elektrode des dritten Transistors (N2) mit der zweiten Stromklemme (5) verbunden ist, die Gate- Elektrode des zweiten Transistors (N1) mit der Gate-Elektrode des dritten Transistors (N2) gekoppelt ist und wobei durch die Gate-Elektrode und die Source- Elektrode des zweiten und des dritten Transistors (N1, N2) gebildete Gate- Source-Übergänge parallelgeschaltet sind,

einen zweiten Schalter (S2) zur Kopplung der Gate-Elektroden des zweiten und des dritten Transistors (N1, N2) mit der ersten Stromklemme (3) während der Haltephase und mit der zweiten Stromklemme (5) während der Abtastphase.

2. Stromspeicherzelle zum während einer Haltephase an einer Stromklemme Liefern eines Ausgangsstroms, der einem der Stromklemme während einer der Haltephase vorhergehenden Abtastphase aufgeprägten Eingangsstrom nahezu entspricht, mit:

einer ersten Stromklemme (3),

einem ersten Transistor (P1) mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate-Elektrode, wobei die Drain-Elektrode mit der ersten Stromklemme (3) gekoppelt ist,

einem Kondensator (2), der zwischen der Source-Elektrode und der Gate- Elektrode des ersten Transistors (Pl) vorgesehen ist, und

einem ersten Schalter (51) zur Kopplung der Gate-Elektrode des ersten Transistors (P1) mit der ersten Stromklemme (3) während der Abtastphase, dadurch gekennzeichnet, daß die Stromspeicherzelle weiterhin die nachfolgenden Elemente umfaßt:

eine zweite Stromklemme (5),

einen zweiten und einen dritten Transistor (N1, N2) eines Leitungstyps, der zu dem des ersten Transistors (P1) entgegengesetzt ist und wobei diese beiden Transistoren mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate- Elektrode versehen sind, wobei die Drain-Elektrode des zweiten Transistors (N1) mit der ersten Stromklemme (3) verbunden ist und die Drain-Elektrode des dritten Transistors (N2) mit der zweiten Stromklemme (5) verbunden ist, die Gate- Elektrode des zweiten Transistors (N1) mit der Gate-Elektrode des dritten Transistors (N2) gekoppelt ist und wobei durch die Gate-Elektrode und die Source- Elektrode des zweiten und des dritten Transistors (N1, N2) gebildete Gate- Source-Übergänge parallelgeschaltet sind,

Mittel (21) zum erzeugen einer nahezu konstanten Spannungsdifferenz zwischen der Gate-Elektrode des dritten Transistors (N2) und der zweiten Stromklemme (5),

eine Einstellstromquelle (20), die mit der zweiten Stromklemme (5) gekoppelt ist.

3. Stromspeicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß wenigstens eine der Drain-Elektroden des ersten, zweiten und dritten Transistors (P1, N1, N2) mit der zugeordneten Stromklemme (3, 3, 5) gekoppelt ist, und zwar über eine Kaskode-Schaltung mit den nachfolgenden Elementen:

einer weiteren Einstellspannungsquelle (9, 7, 8),

einem Kaskode-Transistor (PC1, NC1, NC2) und einem Gegenkopplungstransistor (PF1, NF1, NF2), beide von demselben Leitungstyp wie der des zugeordneten ersten, zweiten und dritten Transistors und mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate-Elektrode, wobei die Drain-Elektrode des Kaskode-Transistors mit der zugeordneten Stromklemme verbunden ist, wobei die Source-Elektrode des Kaskode-Transistors und die Gate-Elektrode des Gegenkopplungstransistors mit den Drain-Elektroden des zugeordneten ersten, zweiten und dritten Transistors verbunden sind, wobei die Source-Elektrode des Gegenkopplungstransistors mit den Source-Elektroden des zugeordneten ersten, zweiten und dritten Transistors gekoppelt ist und wobei die Drain-Elektrode des Gegenkopplungstransistors und die Gate-Elektrode des Kaskode-Transistors mit der Einstellspannungsquelle verbunden sind.

4. Stromspeicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß wenigstens eine der Drain-Elektroden des ersten, zweiten und dritten Transistors (P1, N1, N2) mit der zugeordneten Stromklemme (3, 3, 5) verbunden ist, und zwar mittels einer Kaskode-Schaltung mit den nachfolgenden Elementen:

einer Einstellspannungsquelle (12, 10, 11),

einem Kaskode-Transistor (PC1, NC1, NC2) von demselben Leitungstyp wie der des zugeordneten ersten, zweiten und dritten Transistors und mit einer Source-Elektrode, einer Drain-Elektrode und einer Gate-Elektrode, wobei die Drain-Elektrode des Kaskode-Transistors mit der zugeordneten Stromklemme verbunden ist, wobei die Source Elektrode des Kaskode-Transistors mit den Drain-Elektroden des zugeordneten ersten, zweiten und dritten Transistors verbunden sind, wobei die Source-Elektrode des Gegenkopplungstransistors mit den Source-Elektroden des zugeordneten ersten, zweiten und dritten Transistors gekoppelt ist und wobei die Gate-Elektrode des Kaskode- Transistors mit der Einstellspannungsquelle verbunden ist.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com