PatentDe  


Dokumentenidentifikation DE19525232C2 30.04.1998
Titel Selbstauffrischbare dynamische Dual-Port-Cam-Zelle
Anmelder Hyundai Electronics Industries Co., Ltd., Ichon, Kyoungki, KR
Erfinder Jang, Hyun Sik, Ichon, Kyoungki, KR
Vertreter PAe Reinhard, Skuhra, Weise & Partner, 80801 München
DE-Anmeldedatum 11.07.1995
DE-Aktenzeichen 19525232
Offenlegungstag 25.01.1996
Veröffentlichungstag der Patenterteilung 30.04.1998
Veröffentlichungstag im Patentblatt 30.04.1998
IPC-Hauptklasse G11C 11/406

Beschreibung[de]

Die vorliegende Erfindung betrifft eine selbstauffrischbare dynamische Dual-Port-CAM-Zelle, die einen minimierten besetzten Bereich und eine dynamische CAM-Zellen-Array-Auffrischungsschaltung aufweist, in einem CAM- Zellen-Array, das in einem Cachespeicher und einem Kodierer variabler Länge in einem digitalen System verwendet wird.

Aus der US 4 991 136 ist eine Halbleiterspeichervorrichtung mit einer adressierbaren Speicherzelle bekannt, welche an eine Wortleitung, eine Bitleitung, eine invertierte Bitleitung und eine Vergleichsleitung angeschlossen ist. Die Speicherzelle weist einen ersten und zweiten N-Kanal MOS-Transistor auf, die ein kapazitives Speicherelement bilden. Wenn die Wortleitung aktiviert wird, wird ein auf der Bitleitung anliegender Wert in den ersten N-Kanal MOS-Transistor abgespeichert und der Wert auf der invertierten bzw. komplementären Bitleitung wird in den zweiten N-Kanal MOS-Transistor abgespeichert.

Allgemein wird eine CAM-Zelle in einem Cachespeicher, einem programmierbaren Dekoder variabler Länge und einem reprogrammierbaren programmierbaren logischen Datenfeld oder Array (PLA) in einem digitalen System verwendet. Ein CAM verwendet eine dynamische Speicherzelle, um die Zellengröße kleiner zu machen. Die dynamische Speicherzelle erfordert einen Auffrischungsvorgang.

Eine Hauptfunktion des CAM besteht darin, eine Vergleichs- bzw. Paarungsadresse entsprechend den Speicherinhalten zu finden, während eine Hauptfunktion eines üblichen dynamischen Direktzugriffspeichers (nachfolgend DRAM genannt) darin besteht, Daten zu schreiben und zu lesen. Es ist sehr schwierig, einen Auffrischungszyklus in der Zeit der Durchführung der vorstehend genannten Funktionen auszuführen. In dem Fall, in dem der Auffrischungszyklus in der Zeit der Durchführung der vorstehend genannten Funktionen eingeführt wird, ist ein sehr komplexes Steuersystem erforderlich, um nicht ein System, das die dynamische CAM-Zelle enthält, hinsichtlich der Leistungsfähigkeit zu verschlechtern. Der Auffrischungsvorgang wird in dem CAM des dynamischen Typs häufiger durchgeführt als in dem DRAM, weil der CAM eine viel kleinere Speicherfähigkeit als der DBAM hat.

Die dynamische CAM-Zelle kann zugunsten einer externen statischen Betriebscharakteristik einen Selbstauffrischungsvorgang durchführen, ohne daß ein externer Auffrischungsvorgang erforderlich ist. Der Selbstauffrischungsvorgang der dynamischen CAM-Zelle hat jedoch den Nachteil, daß er eine Auswirkung auf den Datenlesevorgang hat. Der Selbstauffrischungsvorgang der dynamischen CAM-Zelle wird nachfolgend in Bezug auf Fig. 1 erläutert.

In Fig. 1 ist ein Schaltungsdiagramm einer herkömmlichen dynamischen CAM-Zelle gezeigt. Im Anfangszustand werden Daten in die dynamischen Speicherknoten a und b gelesen, und eine Anpassungs- oder Vergleichsleitung 17 ist mit einer hohen Spannung vorgeladen. Wenn ein Vergleichsvorgang durch den CAM durchgeführt wird, nachdem die Daten in den dynamischen Speicherknoten a und b gespeichert worden sind, nimmt eine Wortleitung 15 den logischen Zustand "0" ein, wodurch veranlaßt wird, daß keine weiteren Daten in die dynamischen Speicherknoten a und b gelesen werden. Daraufhin werden die zu vergleichenden Daten Bitleitungen sowie Komplementär-Bit-Leitungen 11 und 13 zugeführt.

In dem Fall, in dem die in den dynamischen Speicherknoten a und b gespeicherten Daten dieselben sind, wie diejenigen auf den Bit- und Komplementär-Bit-Leitungen 11 und 13, behält die Vergleichsleitung 17 die anfänglich vorgeladene hohe Spannung bei. In dem Fall hingegen, in dem die in den dynamischen Speicherknoten a und b gespeicherten Daten nicht dieselben sind, wie diejenigen auf den Bit- und Komplementär-Bit-Leitungen 11 und 13, wird die Vergleichsleitung 17 auf einen logischen "0"-Zustand entladen. Wenn beispielsweise im Anfangszustand der Bit-Leitung 11 hohe oder Höchstdaten und der Komplementär-Bit-Leitung 13 niedrige oder Niedrigstdaten zugeführt werden, werden in dem dynamischen Speicherknoten a die niedrigen Daten und in dem dynamischen Speicherknoten b die hohen Daten gespeichert. Wenn während des Vergleichsvorgangs der Bit-Leitung 11 ein hoher Wert und der Komplementär- Bit-Leitung 13 ein niedriger Wert zugeführt wird, werden die MOS-Transistoren Q2 und Q3 abgeschaltet, wodurch die Vergleichsleitung 17 dazu veranlaßt wird, eine hohe Impedanz oder die anfänglich vorgeladene hohe Spannung beizubehalten. Wenn hingegen während des Vergleichsvorgangs der Bit-Leitung 11 ein hoher Wert und der Komplementär-Bit-Leitung 13 ein niedriger Wert zugeführt wird, werden der MOS-Transistor Q3 und ein MOS-Transistor Q4 eingeschaltet, wodurch die Vergleichsleitung 17 dazu veranlaßt wird, auf einen niedrigen Wert entladen zu werden.

Um die dynamischen Speicherknoten a und b in Fig. 1 aufzufrischen, muß zwischen den Normalbetriebsvorgängen und den Vergleichsvorgängen des CAM ein Auffrischungszyklus eingeführt werden, um die Wortleitung 15 einzuschalten und den Bit- und Komplementär-Bit-Leitungen 11 und 13 Adressendaten zuzuführen. Auf diese Weise kann der Auffrischungsvorgang der dynamischen CAM-Zelle erzielt werden.

Die dynamischen Speicherknoten der dynamischen CAM-Zelle können jedoch während des normalen Anpassungsvorgangs einen Datenlesevorgang durchführen. Der Datenlesevorgang der dynamischen CAM-Zelle wird durch den Auffrischungsvorgang beeinträchtigt.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine selbstauffrischbare dynamische Dual-Port-CAM-Zelle zu schaffen, die dazu in der Lage ist, einen Selbstauffrischungsvorgang ohne Auswirkung auf den Datenlesevorgang der dynamischen Speicherknoten durchzuführen.

Diese Aufgabe wird erfindungsgemäß durch eine Dual-Port- CAM-Zelle mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.

Eine weitere Ausgestaltung der Erfindung ergibt sich aus den Unteransprüchen.

Nachfolgend wird die Erfindung anhand der Zeichnungen beispielhaft näher erläutert; es zeigen:

Fig. 1 ein Schaltungsdiagramm einer herkömmlichen dynamischen CAM-Zelle,

Fig. 2 ein Schaltungsdiagramm einer selbstauffrischbaren dynamischen Dual-Port-CAM-Zelle gemäß einer Ausführungsform der vorliegenden Erfindung,

Fig. 3 ein Blockdiagramm einer Schaltung zum Auffrischen eines dynamischen Dual-Port-CAM-Zellen-Arrays gemäß der Ausführungsform der vorliegenden Erfindung,

Fig. 4 ein detailliertes Schaltungsdiagramm eines Auffrischungsabtastverstärkers in Fig. 3, und

Fig. 5 ein Taktdiagramm zur Darstellung des Betriebs des Auffrischungsabtastverstärkers in Fig. 4.

In Fig. 2 ist ein Schaltungsdiagramm einer selbstauffrischbaren Dual-Port-CAM-Zelle gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt. Demnach umfaßt die dynamische CAM-Zelle erste und zweite NMOS-Transistoren, die zwischen eine Vergleichs- bzw. Paarungsleitung 17 und eine Massespannungsquelle VSS in Reihe geschaltet sind, sowie dritte und vierte NMOS-Transistoren Q3 und Q4, die zwischen die Vergleichsleitung 17 und die Massespannungsquelle VSS in Reihe geschaltet sind. Die ersten und zweiten NMOS-Transistoren Q1 und Q2 dienen dazu, die Daten auf der ersten Bit-Leitung 11 mit den Daten zu vergleichen, die in einem ersten dynamischen Speicherknoten a gespeichert sind. Wenn die Daten auf der ersten Bit-Leitung 11 und die Daten in dem ersten dynamischen Speicherknoten beide einen logischen "1"-Zustand haben, ist die Vergleichsleitung 17 mit einer Massespannung von der Massespannungsquelle VSS geladen, die einen logischen "0"-Zustand hat. Der erste NMOS-Transistor Q1 hat ein Gate zum Eingeben der Daten auf die erste Bit-Leitung 11, und der zweite NMOS-Transistor Q2 hat ein Gate zum Eingeben der Daten in den ersten dynamischen Speicherknoten a. Der erste NMOS-Transistor Q1 verbindet die Vergleichsleitung 17 mit dem zweiten NMOS-Transistor Q2, wenn die Daten auf der ersten Bit-Leitung 11 einen hohen logischen Zustand haben. Der zweite NMOS-Transistor Q2 führt die Massespannung von der Massespannungsquelle VSS der Vergleichsleitung 17 durch den ersten NMOS-Transistor Q1 zu, wenn die Daten in dem ersten dynamischen Speicherknoten einen hohen logischen Zustand haben.

Die dritten und vierten NMOS-Transistoren Q3 und Q4 dienen dazu, Komplementärdaten auf der ersten Komplementär-Bit-Leitung 13mit den Daten zu vergleichen, die in einem zweiten dynamischen Speicherknoten b gespeichert sind. Wenn die Komplementärdaten auf der ersten Komplementär-Bit-Leitung 13 und die Daten in dem zweiten dynamischen Speicherknoten b jeweils einen logischen "1"-Zustand haben, ist die Vergleichsleitung 17 mit der Massespannung von der Massespannungsquelle VSS geladen, die einen logischen "0"-Zustand hat. Der dritte NMOS-Transistor Q3 hat ein Gate zum Eingeben der Komplementärdaten auf der ersten Komplementär-Bit-Leitung 13, und der vierte NMOS-Transistor Q4 hat ein Gate zum Eingeben der Daten in den zweiten dynamischen Speicherknoten b. Der dritte NMOS-Transistor Q3 verbindet die Vergleichsleitung 17 mit dem vierten NMOS-Transistor Q4, wenn die Komplementärdaten auf der ersten Komplementär-Bit-Leitung 13 einen hohen logischen Zustand haben. Der vierte NMOS-Transistor Q4 führt die Massespannung von der Massespannungsquelle VSS der Vergleichsleitung 17 durch den dritten NMOS-Transistor Q3 zu, wenn die Daten in dem zweiten dynamischen Speicherknoten b einen hohen logischen Zustand haben.

Die dynamische CAM-Zelle umfaßt ferner fünfte und sechste NMOS- Transistoren Q5 und Q6, die ansprechend auf ein erstes Wortleitungstreibersignal von einer ersten Wortleitung 15 getrieben werden. Der fünfte NMOS-Transistor Q5 hat ein Gate zum Eingeben des ersten Wortleitungstreibersignals von der ersten Wortleitung 15. Wenn das erste Wortleitungstreibersignal von der ersten Wortleitung 15 einen hohen logischen Zustand hat, führt der fünfte NMOS-Transistor Q5 einen bidirektionellen Datentransfer zwischen der ersten Bit-Leitung 11 und dem zweiten dynamischen Speicherknoten b durch. In ähnlicher Weise hat der sechste NMOS-Transistor Q6 ein Gate zum Eingeben des ersten Wortleitungstreibersignals von der ersten Wortleitung 15. Wenn das erste Wortleitungstreibersignal von der ersten Wortleitung 15 einen hohen logischen Zustand hat, führt der sechste NMOS-Transistor Q6 einen bidirektionellen Datentransfer zwischen der ersten Komplementär-Bit-Leitung 13 und dem ersten dynamischen Speicherknoten a durch. Die Vergleichsleitung 17 ist mit einer hohen Spannung vorgeladen, wenn die fünften und sechsten NMOS-Transistoren Q5 und Q6 getrieben werden.

Die dynamische CAM-Zelle umfaßt ferner siebte und achte NMOS- Transistoren Q7 und Q8, die ansprechend auf ein zweites Wortleitungstreibersignal von einer zweiten Wortleitung 23 getrieben werden. Der siebte NMOS-Transistor Q7 hat ein Gate zum Eingeben des zweiten Wortleitungstreibersignals von der zweiten Wortleitung 23. Wenn das zweite Wortleitungstreibersignal von der zweiten Wortleitung 23 einen hohen logischen Zustand hat, führt der siebte NMOS-Transistor Q7 einen bidirektionellen Datentransfer zwischen einer zweiten Bit-Leitung 19 und dem zweiten dynamischen Speicherknoten b durch. In ähnlicher Weise hat der achte NMOS-Transistor Q8 ein Gate zum Eingeben des zweiten Wortleitungstreibersignals von der zweiten Wortleitung 23. Wenn das zweite Wortleitungstreibersignal von der zweiten Wortleitung 23 einen hohen logischen Zustand hat, führt der achte NMOS-Transistor Q8 einen bidirektionellen Datentransfer zwischen einer zweiten Komplementär-Bit-Leitung 21 und dem ersten dynamischen Speicherknoten a durch. Die zweiten Bit- und Komplementär-Bit-Leitungen 19 und 21 werden verwendet, um die Daten im zweiten bzw. ersten dynamischen Speicherknoten b bzw. a aufzufrischen. Die zweiten Bit- und Komplementär-Bit-Leitungen 19 und 21 sind an einen nicht gezeigten Auffrischungsabtastverstärker angeschlossen. Das zweite Wortleitungstreibersignal von der zweiten Wortleitung 23 nimmt einen hohen logischen Zustand ein, wenn die Daten in den ersten und zweiten dynamischen Speicherknoten a und b aufgefrischt werden sollen.

In Fig. 3 ist ein Blockdiagramm einer dynamischen CAM-Zellen- Array-Auffrischungsschaltung gemäß der Ausführungsform der vorliegenden Erfindung gezeigt. Demnach umfaßt die dynamische CAM- Zellen-Array-Auffrischungsschaltung einen Auffrischungsabtastverstärker 16 und eine Eingabeeinheit 18, die gemeinsam an ein dynamisches CAM-Zellen-Array 12 angeschlossen sind, das eine Mehrzahl von selbstauffrischbaren dynamischen Dual-Port-CAM- Zellen einschließt. Wie vorstehend in Bezug auf Fig. 2 ausgeführt, enthält jede der dynamischen CAM-Zellen Auffrischungs- Bit- und Wort-Leitungen, Zugriff-Bit- und Wort-Leitungen und eine Vergleichsleitung. Die Eingabeeinheit 18 wirkt dahingehend, externe Daten von einer Eingabeleitung 33 einzugeben, die eingegebenen Daten zu verstärken, und die verstärkten Daten zu den Zugriff-Bit-Leitungen des dynamischen CAM-Zellen-Arrays 12 zu übertragen. Der Auffrischungsabtastverstärker 16 wirkt dahingehend, Daten auf den Auffrischungs-Bit-Leitungen des dynamischen CAM-Zellen-Arrays 12 abzutasten und zu verstärken.

Die dynamische CAM-Zellen-Array-Auffrischungsschaltung umfaßt ferner einen Auffrischungswortleitungstreiber 22 und eine Auffrischungssteuerung 20, die zwischen die Auffrischungswortleitung des dynamischen CAM-Zellen-Arrays 12 und einen Taktgenerator 10 in Reihe geschaltet sind. Der Taktgenerator 10 wirkt dahingehend, einen Taktimpulszug zu erzeugen, der für einen Auffrischungsvorgang notwendig ist, und um den erzeugten Taktimpulszug der Auffrischungssteuerung 20 zuzuführen. Die Auffrischungssteuerung 20 wirkt dahingehend, den Taktimpulszug von dem Taktgenerator 10 einzustellen, um ein Wortleitungstreibersignal zu erzeugen. Die Auffrischungssteuerung 20 führt das erzeugte Wortleitungstreibersignal dem Auffrischungswortleitungstreiber 22 und einem Zugriffwortleitungstreiber 24 gemäß einer Anfangsdatenschreibbetriebsart und einer normalen Betriebsart selektiv zu. Ansprechend auf das Wortleitungstreibersignal von der Auffrischungssteuerung 20 treibt der Auffrischungswortleitungstreiber 22 die Auffrischungswortleitung des dynamischen CAM-Zellen-Arrays 12 derart an, daß die dynamischen CAM-Zellen in dem dynamischen CAM-Zellen-Array 12 aufgefrischt werden können. Der Auffrischungswortleitungstreiber 22 steuert außerdem den Betrieb des Auffrischungsabtastverstärkers 16 durch Verwendung eines Taktsignals, das mit dem Wortleitungstreibersignal von der Auffrischungssteuerung 20 eingegeben wird. Ansprechend auf das Wortleitungstreibersignal von der Auffrischungssteuerung 20 treibt der Zugriffwortleitungstreiber 24 in ähnlicher Weise die Zugriffwortleitung des dynamischen CAM-Zellen-Arrays 12 derart an, daß die Daten von der Eingabeeinheit 18 in den dynamischen CAM-Zellen in dem dynamischen CAM-Zellen-Array 12 gespeichert werden können. Der Auffrischungswortleitungstreiber 22 gibt das Wortleitungstreibersignal von der Auffrischungssteuerung 20 in der normalen Betriebsart ein und der Zugriffwortleitungstreiber 24 gibt das Wortleitungstreibersignal von der Auffrischungssteuerung 20 in der Anfangsdatenschreibbetriebsart ein.

Die dynamische CAM-Zellen-Array-Auffrischungsschaltung umfaßt ferner einen Ausgabepuffer 14 zum Puffern eines Ausgangssignals von dem dynamischen CAM-Zellen-Array 12. Der Ausgabepuffer 14 wirkt dahingehend, ein Signal von der Vergleichsleitung des dynamischen CAM-Zellen-Arrays 12 zu puffern und das gepufferte Signal zu einer Ausgabeleitung 17 zu übertragen. Alternativ kann der Ausgabepuffer 14 Daten von den Zugriff-Bit-Leitungen des dynamischen CAM-Zellen-Arrays 12 puffern und die gepufferten Daten nach außen abgeben.

Der Auffrischungsvorgang der dynamischen CAM-Zelle wird nunmehr im einzelnen in Bezug auf die Fig. 2 und 3 erläutert.

Der Auffrischungsvorgang der dynamischen CAM-Zelle kann in der normalen Betriebsart durchgeführt werden. In der normalen Betriebsart werden nämlich keine Daten aus der dynamischen CAM-Zelle gelesen, und eine externe Dateneingaberoute und eine Eingaberoute zu dem Auffrischungsabtastverstärker sind voneinander getrennt.

Der Selbstauffrischungsvorgang der dynamischen CAM-Zelle kann in der Dual-Port-Weise durchgeführt werden, weil es in der normalen Betriebsart nicht erforderlich ist, Daten in den CAM zu schreiben. Da die zweite Wortleitung 23 in Fig. 2 einen niedrigen logischen Zustand hat, erfordern nämlich sämtliche dynamische CAM-Zellen in dem dynamischen CAM-Zellen-Array 12 keine Einstellung zwischen den Datenschreibe- und -lesevorgängen eines Dual-Port-Speichers, wie beispielsweise eines First-in- First-out(FIFO)speichers. Wenn der Auffrischungsvorgang in der normalen Betriebsart zugeführt wird, wird kurz gesagt der Auffrischungswortleitungstreiber 22 freigegeben, und ein Wortleitungsdekodiervorgang wird synchron mit einem Taktsignal von dem Taktgenerator 10 durchgeführt. Wenn ein Taktsignal getriggert wird, wird nämlich das dynamische CAM-Zellen-Array 12 sequentiell beginnend mit seiner ersten Ansteuerung derart adressiert, daß er aufgefrischt werden kann.

Wie vorstehend erwähnt, führt die dynamische Dual-Port-CAM- Zelle den normalen Betrieb und den Selbstauffrischungsvorgang getrennt durch, weil sie den Dual-Port- oder die Doppelparallelschnittstelle hat. Eine von dem Taktgenerator 10 erzeugte Ringoszillatorfrequenz wird gemäß einer Auffrischungszeit bestimmt, die durch die dynamische CAM-Zelle erwünscht ist. Die Auffrischungssteuerung 20 sperrt das Taktsignal von dem Taktgenerator 10 im Anfangszustand, indem die Daten in das dynamische CAM-Zellen-Array 12 geschrieben werden. Für den Auffrischungsbetrieb unter dem normalen Zustand führt die Auffrischungssteuerung 20 das Taktsignal von dem Taktgenerator 10 dem Auffrischungswortleitungstreiber 22 zu. In diesem Fall wirkt die Auffrischungssteuerung 20 dahingehend, ein Wortleitungssignal gemäß einer aktiven Auffrischungszelle zu erzeugen. Alternativ kann die Auffrischungssteuerung 20 dahingehend wirken, das Taktsignal von dem Taktgenerator 10 zu unterteilen. Ein Auffrischungszyklus ist im wesentlichen lang (üblicherweise in der Größenordnung von Millisekunden). In dem Fall, in dem der Auffrischungszyklus unter Verwendung der Ringoszillatorschaltung durchgeführt wird, muß deshalb eine sehr lange Verzögerung durch die Schaltung erreicht werden. In Hinsicht auf eine VLSI-Impedanz, ist es effizienter, daß der Taktgenerator 10 eine hohe Frequenz erzeugt und die Auffrischungssteuerung 20 die hohe Frequenz von dem Taktgenerator 10 unterteilt und den Auffrischungsvorgang gemäß der geteilten Frequenz steuert. Wenn eine Adresse des dynamischen CAM-Zellen-Arrays 12 durch den Auffrischungswortleitungstreiber 22 aktiviert wurde, nimmt die zweite Wortleitung 23 in Fig. 2 einen hohen logischen Zustand ein, wodurch die in den ersten und zweiten dynamischen Speicherknoten a und b gespeicherten Daten dazu veranlaßt werden, durch die zweiten Bit- und Komplementär-Bit-Leitungen 19 und 21 ausgegeben zu werden. Die ausgegebenen schwachen Daten werden abgetastet und daraufhin zu den ersten und zweiten dynamischen Speicherknoten a und b durch die zweiten Bit- und Komplementär-Bit-Leitungen 19 und 21 aufgefrischt.

Die dynamische Dual-Port-CAM-Zelle kann insgesamt vier Funktionen stützen, eine Funktion zum Vergleichen eingegebener Daten mit gespeicherten Daten "1", eine Funktion zum Vergleichen der eingegebenen Daten mit gespeicherten Daten "0", eine Nichtbeachtungsfunktion und eine Unpaarigkeitsfunktion. Die Nichtbeachtungsfunktion dient dazu, zu erkennen, daß zu vergleichende eingegebene Daten ungeachtet von "1"- und "0"-Daten verglichen oder gepaart wurden. Die Unpaarigkeitsfunktion dient dazu, die eingegebenen Daten zu der Vergleichsleitung als unverglichen oder ungepaart ungeachtet von "1"- und "0"-Daten auszugeben. Üblicherweise kann die dynamische Dual-Port-CAM-Zelle sämtliche der vier Funktionen unterstützen, während eine Speicherzelle des statischen Typs eine sehr große Größe haben muß, um die Nichtbeachtungsfunktion und die Unpaarigkeitsfunktion zu unterstützen. Das bedeutet, die ersten und zweiten dynamischen Speicherknoten a und b in Fig. 2 müssen anfänglich Daten "0" und "0" im Falle der Nichtbeachtungsfunktion und Daten "1" und "1" im Falle der Unpaarigkeitsfunktion speichern. In dem Fall, in dem lediglich die dynamische CAM-Zelle verwendet wird, um den Vergleich der Daten "1" und "0" zu stützen, können die zweiten Dual-Eins- und Komplementär-Bit-Leitungen 19 und 21 in Fig. 2 durch Verwendung eines Auffrischungsabtastverstärkers des Typs aufgefrischt werden, der sich von dem in Fig. 3 gezeigten Auffrischungsabtastverstärker 16 unterscheidet. In dem Fall, in dem die dynamische CAM-Zelle verwendet wird, um entweder die Nichtbeachtungsfunktion oder die Unpaarigkeitsfunktion oder beide dieser Funktionen zu stützen, können die Bit- und Komplementär-Bit-Leitungen 19 und 21 in Fig. 2 durch Verwenden des Auffrischungsabtastverstärkers 16 in Fig. 3 aufgefrischt werden.

In Fig. 4 ist ein detailliertes Schaltungsdiagramm des Auffrischungsabtastverstärkers 16 in Fig. 3 gezeigt. In dieser Zeichnung sind Taktsignale CK1 und CK2 Dualphasentaktsignale, die auf der Grundlage eines Auffrischungstaktgebers CK erzeugt werden, das zum sequentiellen Adressendekodieren in dem Auffrischungswortleitungstreiber 22 verwendet wird. Die Taktsignale CK1 und CK2 haben den in Fig. 5 gezeigten Taktsignalverlauf. Wie in Fig. 5 gezeigt, werden die zweiten Wortleitungen 23 für den Auffrischungsvorgang sequentiell aktiviert, beginnend mit einer Adresse 0 ansprechend auf das Auffrischungstaktsignal CK, wobei deren lange Dauer als Taktsignal CK1 und deren kurze Dauer als Taktsignal CK2 definiert sind. Der Auffrischungsabtastverstärker in Fig. 4 wird demnach auf der Grundlage der Doppelphasentaktsignale CK1 und CK2 gesteuert.

Wenn die MOS-Transistoren Q11-Q14 im Anfangszustand eingeschaltet werden, tastet der Auffrischungsabtastverstärker sehr schnell eine Spannung auf der zweiten Komplementär-Bit-Leitung 21 gemäß einem Ladungsmenge auf der Grundlage der Kapazität der zweiten Bit-Leitung 19 und der Eingabekapazitäten von Invertern 12 und 14 ab. Wenn die MOS-Transistoren Q9, Q10, Q15 und Q16 eingeschaltet werden, wird die abgetastete Spannung auf der zweiten Komplementär-Bit-Leitung 21 erneut in die zweite Bit-Leitung 19 geschrieben, um die dynamische CAM-Zelle der aktiven Adresse aufzufrischen.

Wie aus der vorstehenden Beschreibung hervorgeht, hat die selbstauffrischbare dynamische Dual-Port-CAM-Zelle einen kleinen besetzten Bereich und erfordert kein separates Auffrischungsintervall. Die selbstauffrischbare dynamische Dual-Port- CAM-Zelle der vorliegenden Erfindung kann deshalb den Selbstauffrischungsvorgang ohne Verschlechterung des Leistungsvermögens durchführen. Die selbstauffrischbare dynamische Dual- Port-CAM-Zelle der vorliegenden Erfindung führt außerdem den normalen Betrieb und den Auffrischungsvorgang individuell aus, ohne daß ein getrennter Auffrischungszyklus erforderlich ist. Darüberhinaus hat die vorliegende Erfindung die Wirkung oder den Vorteil, einen besetzten Bereich eines CAM-Zellen-Arrays zu minimieren, der einen Nichtbeachtungsbetrieb und einen Unpaarigkeitsbetrieb erfordert und einen großen Umfang hat.


Anspruch[de]
  1. 1. Selbstauffrischbare, dynamische Dual-Port-CAM-Zelle, welche aufweist:

    einen ersten MOS-Transistor (Q4) zum Speichern erster Bitdaten von einer ersten Bitleitung (11),

    einen zweiten MOS-Transistor (Q2) zum Speichern erster Komplementär-Bitdaten von einer ersten Komplementär-Bitleitung (13),

    einen dritten MOS-Transistor (Q1) zum Übertragen der ersten Bitdaten, welche in dem ersten MOS-Transistor (Q4) gespeichert sind, zu einer Vergleichsleitung (17) ansprechend auf die ersten Bitdaten auf der ersten Bitleitung (11),

    einen vierten MOS-Transistor (Q3) zum Übertragen der ersten Komplementär-Bitdaten, welche in dem zweiten MOS-Transistor (Q2) gespeichert sind, zu der Vergleichsleitung (17) ansprechend auf die ersten Komplementär-Bitdaten auf der ersten Komplementär-Bitleitung (13),

    einen fünften MOS-Transistor (Q5) zum Speichern der ersten Bitdaten von der ersten Bitleitung (11) in den ersten MOS- Transistor (Q4) ansprechend auf ein Signal von einer ersten Wortleitung (15),

    einen sechsten MOS-Transistor (Q6) zum Speichern der ersten Komplementär-Bitdaten von der ersten Komplementär- Bitleitung (13) in den zweiten MOS-Transistor (Q2) ansprechend auf das Signal von der ersten Wortleitung (15),

    einen siebten MOS-Transistor (Q7) zum Auffrischen der ersten Bitdaten, welche in dem ersten MOS-Transistor (Q4) gespeichert sind, mit den zweiten Bitdaten von der zweiten Bitleitung (19) ansprechend auf ein Signal von einer zweiten Wortleitung (23), und

    einen achten MOS-Transistor (Q8) zum Auffrischen der ersten Komplementär-Bitdaten, welche in dem zweiten MOS-Transistor (Q2) gespeichert sind, mit dem zweiten Komplementär-Bitdaten von der zweiten Komplementär-Bitleitung (21) ansprechend auf das Signal von der zweiten Wortleitung (23).
  2. 2. Selbstauffrischbare, dynamische Dual-Port-CAM-Zelle nach Anspruch 1, dadurch gekennzeichnet, daß die CAM-Zelle mehrfacher Bestandteil eines dynamischen CAM-Zellen-Array (12) in einer dynamischen CAM-Zellen-Array Auffrischschaltung ist, welche zusätzlich aufweist:

    eine erste Wortleitungstreibereinrichtung (24) zum Erzeugen von Schreibadressen zum Treiben der ersten Wortleitungen (15) des dynamischen CAM-Zellen-Arrays (12) zum Speichern von Anfangsdaten in den dynamischen CAM-Zellen-Array (12),

    eine Auffrischungswortleitungstreibereinrichtung (22) zum Erzeugen von Adressen zum Treiben der zweiten Wortleitungen (23) zum Auffrischen des dynamischen CAM-Zellen-Arrays (12),

    eine Taktsignalerzeugungseinrichtung (10) zum Erzeugen eines Taktsignals, das für einen Auffrischungsvorgang erforderlich ist,

    eine Auffrischungssteuereinrichtung (20) zum Einstellen des Taktsignals von der Taktsignalerzeugungseinrichtung (10) gemäß einer Anfangsdatenschreibbetriebsart und einer normalen Betriebsart, sowie zum Zuführen des eingestellten Taktsignals zu der Auffrischungswortleitungstreibereinrichtung (22),

    eine Auffrischungsabtastverstärkungseinrichtung (16) zum Abtasten von Daten auf einer Bitleitung einer jeden der Mehrzahl von dynamischen CAM-Zellen in dem dynamischen CAM-Zellen-Array (12) sowie zum Auffrischen der abgetasteten Daten, und

    eine Dateneingabeeinrichtung (18) zum Zuführen von in dem dynamischen CAM-Zellen-Array (12) zu speichernden Daten, sowie von damit zu vergleichenden Daten zu dem dynamischen CAM-Zellen-Array (12).






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com