PatentDe  


Dokumentenidentifikation DE69224545T2 15.10.1998
EP-Veröffentlichungsnummer 0510374
Titel Verfahren zum Herstellen einer Halbleiteranordnung unter Verwendung der Ionenimplantation
Anmelder Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka, JP
Erfinder Kameyama, Shuichi, Itami-shi, Hyogo, JP;
Fuse, Genshu, Toyonaka-shi, Osaka, JP
Vertreter Vossius & Partner GbR, 81675 München
DE-Aktenzeichen 69224545
Vertragsstaaten DE, FR, GB
Sprache des Dokument En
EP-Anmeldetag 26.03.1992
EP-Aktenzeichen 921052098
EP-Offenlegungsdatum 28.10.1992
EP date of grant 04.03.1998
Veröffentlichungstag im Patentblatt 15.10.1998
IPC-Hauptklasse H01L 21/265
IPC-Nebenklasse H01L 21/20   H01L 21/336   H01L 21/322   H01L 21/324   

Beschreibung[de]

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Elementen, die mit superhoher Dichte angeordnet sind, unter Einsatz von Ionenimplantation zum Beseitigen möglicher Fehler in der Halbleitervorrichtung oder Verhindern, daß solche Fehler auftreten oder anwachsen.

Seit einiger Zeit ist es bei der Herstellung von Halbleitervorrichtungen üblich, Elemente sehr dicht in einem begrenzten Raum anzuordnen, so daß sie stärker beansprucht werden, was in der Vorrichtung erzeugte Fehlern leicht anwachsen läßt. Als Beispiel werden solche häufig in den herkömmlichen Halbleitervorrichtungen erzeugten Fehler anhand eines Feldeffekttransistors mit Metalloxid-Halbleiteraufbau (MOS-Aufbau) gemäß Fig. 19(a) und 19(b) erläutert.

In Fig. 19(a) sind ein als Gate-Elektrode dienender Polysiliciumfilm 130 und ein Seitenwand-Oxidfilm 142 zum Ausbilden einer LDD-Struktur (schwach dotierten Drain-Struktur) auf einem p-Einkristall-Halbleitersubstrat 105 über eine Siliciumoxidschicht 112 für den dielektrischen Gate-Fum ausgebildet. Im p-Einkristall-Halbleitersubstrat 105 sind als Source bzw. Drain dienende Halbleiterbereiche 161 durch vertikale Ionenimplantation ausgebildet, insbesondere durch vertikales Aufbringen von Arsenionenstrahlen 300. Zugleich ist ein als externer Basisbereich dienender amorpher Bereich 171 mit winzigen Fehlern am Halbleiterbereich 161 im Siliciumsubstrat 105 infolge eines Defekts bei der Ionenimplantation ausgebildet. Gemäß Fig. 19(a) und 19(b) besteht ein besonders auffälliger Aspekt der herkömmlichen Halbleitervorrichtung darin, daß der durch eine solche allgemein vertikale Ionenimplantation ausgebildete amorphe Bereich 171 eine Konfiguration seines Source/Drain-Kantenabschnitts hat, die hinterschnitten (spitzwinklig) ist.

Bei Wärmebehandlung des amorphen Bereichs 171 zum Rekristallisationswachstum wird gemäß Fig. 19(b) das Rekristallisationswachstum im amorphen Bereich 171 innerhalb des Halbleitersubstrats 105 in zwei Richtungen induziert, die nahezu orthogonal zueinander sind, wobei eine senkrecht zu seiner horizontalen Bodenbegrenzungsfläche und die andere senkrecht zu seiner vertikalen Seitenbegrenzungsfläche ist., d. h. in eine aufwärts orientierte Richtung 204 und eine seitwärts orientierte Richtung 202. Schließlich kollidieren diese beiden orientierten Wachstumsvorgänge der Kristallisation miteinander, was zum Auftreten einer gewissen lokalen Kristallunstetigkeit führt, die einen als "Fehlstelle" bzw. "Hohlraum" 210 (ein Eckenfehler) bekannten Fehler verursacht. Bei Beanspruchung dieses lokalen Fehlers führt der Hohlraum 210 zu weiterem Wachstum des Fehlers. Über das Auftreten eines solchen lokalen Hohlraums berichten Tamura et al. in "Nuclear Instruments and Methods", B37/38 (1989), Seite 329.

Beim zuvor beschriebenen herkömmlichen Verfahren zur Ionenimplantation führt die Bildung eines solchen Hohlraums 210 naturgemäß zu häufig auftretenden Kristallfehlern in der Ekke, so daß sich der Kristallfehler in der Ecke zu einem PN- Übergang hochgenauer Elemente und ferner über den PN-Übergang erstrecken kann, der gegenüber einem solchen Kristallfehler überaus empfindlich ist. Infolge dessen kommt es zu einem solchen Defekt, daß verschiedene anomale Ströme (z. B. Rückwärts-Leckstrom und Vorwärts-Rekombinationsstrom) durch den Fehler fließen. Liegt ein Fehler am PN-Übergang oder in dessen Umgebung vor, fließt ein anomaler Vorwärts- oder Ruckwärtsstrom entsprechend der am PN-Übergang angelegten Polarität der Spannung. In einem solchen Fall können für das Element keine guten Leistungskennwerte erwartet werden. Die Ausbeute an fehlerfreien Elementen wird dadurch beeinträchtigt.

Daß ein solcher Fehler vorhanden ist, stellt ein ernstes Problem nicht nur für den Source-Drain-Übergang, sondern auch bei bipolaren Elementen o. ä. dar, wenn eine Implantation von Ionen mit hoher Konzentration unter Verwendung einer Maske erfolgt, um einen amorphen Bereich auszubilden. Wird z. B. ein amorpher Bereich, der durch Ionenimplantation mit einer hohen Ionenkonzentration zur Ausbildung eines externen Basisbereichs eines vertikalen bipolaren NPN-Transistors ausgebildet wurde, durch Wärmebehandlung rekristallisiert, tritt leicht ein Beanspruchungsfehler im externen Basisbereich auf. Durch Vorhandensein eines solchen Fehlers kommt es zu anomaler Diffusion eines in der Umgebung des Fehlers ausgebildeten Emitter-Basis-Übergangs. Zur Vermeidung einer solchen anomalen Diffusion ist es wünschenswert, den amorphen Halbleiterbereich für die externe Basis in einen normalen Einkristall- Halbleiterbereich umzuwandeln, der von einem solchen Kristallfehler frei ist, um damit derartige anomale Diffusion des Emitters zu unterbinden.

Bei Ausbildung eines solchen Kristallfehlers verursacht dieser zudem leicht eine sekundäre Beeinträchtigung der Kristallstruktur eines Übergangs. Entwickelt wurden vielfältige Elektrodenbeschaltungstechniken, so daß nach Ausbildung eines externen Basis- oder Source-Drain-Bereichs eine Öffnung für die Basiselektrode oder Source/Drain-Elektrode ausgebildet und anschließend die Halbleiteroberfläche der Öffnung silicidiert wird (was allgemein als Legieren von Metall und Halbleiter bekannt ist). Obwohl bei einer solchen Technik möglicherweise kein elektrischer Leckfluß erzeugt wird, der direkt durch ein fehlerhaftes Gebiet mit einem Kristallfehler, einem Keim eines solchen Fehlers o. a. verursacht ist, der im externen Basis- oder Source-Drain-Bereich als Rekristallisationsergebnis durch ein Verfahren zur Festphasenepitaxie in der Wärmebehandlung erzeugt wurde, verursachen Metallatome des Silicids anomale Diffusion des fehlerhaften Gebiets unter der Silicidierungsbeanspruchung, was leicht zu Zerstörung oder Beeinträchtigung (d. h. Auftreten von elektrischem Leckfluß) eines zum fehlerhaften Gebiet benachbarten Basis-Emitter- Übergangs und/oder Source-Drain-Übergangs führen kann.

Angesichts des wachsenden Trends zu superhoher Verdichtung bei der Herstellung von Halbleitervorrichtungen wird daher das Problem mechanischer Beanspruchung infolge von Wärmebehandlung u. a. künftig immer schwerwiegender, da höhere mechanische Beanspruchung einen größeren Leckstromfluß bewirkt, wodurch die Herstellung von fehlerfreien Halbleitervorrichtungen immer schwieriger wird.

Beschrieben ist ein Verfahren zur Herstellung eines MOSFET in 1988 SYMPOSIUM ON VLSI TECHNOLOGY, Digest of Technical Papers, IEEE CAT. NO. 88 CH-2597-3, Seiten 15-16. Zunächst erfolgt eine Phosphorimplantation in schwach dosierter Menge (4 x 10¹³ cm&supmin;²) in einem schiefen Winkel, um einen Versatz zu einer Gate-Elektrode zu erzeugen. Anschließend wird die herkömmliche Arsenimplantation in hoch dosierter Menge vertikal durchgeführt.

Die Erfindung zielt auf die Überwindung der vorgenannten Probleme ab. Folglich besteht eine Hauptaufgabe der Erfindung darin, ein neues Verfahren zur Herstellung einer Halbleitervorrichtung mit superhoher Dichte unter Verwendung von Ionenimplantation bereitzustellen, das mögliche Fehler beseitigen und/oder verhindern kann, daß solche Fehler auftreten oder anwachsen.

Diese Aufgabe wird mit den Merkmalen von Anspruch 1, 3 bzw. 5 gelöst.

Gemäß einem Aspekt der Erfindung wird insbesondere ein Verfahren zur Herstellung einer Halbleitervorrichtung unter Ausnutzung von Ionenimplantation bereitgestellt, das die folgenden Schritte aufweist: Ausbilden eines Maskenmusters, das einen Einkristall-Halbleiterbereich abdeckt, in dem ein Emitter eines vertikalen bipolaren Elements ausgebildet wird; Implantieren von Ionen in den Halbleiterbereich, in dem eine externe Basis ausgebildet ist, mit hoher Konzentration von Ionen unter Verwendung des Maskenmusters als Maske, wobei die lonenimplantation in einem erheblich geneigten Implantationswinkel von mehr als 20 Grad gegenüber der senkrechten Richtung zur Oberfläche eines Wafers bzw. einer Scheibe erfolgt, um dadurch einen amorphen Bereich auszubilden, der sich ausreichend in ein Gebiet unterhalb der Maske erstreckt; und Rekristallisieren des amorphen Bereichs durch Wärmebehandlung.

Gemäß einem weitere Aspekt der Erfindung wird insbesondere ein Verfahren zur Herstellung einer Halbleitervorrichtung unter Ausnutzung von Ionenimplantation bereitgestellt, das die folgenden Schritte aufweist: Ausbilden eines Maskenmusters auf einem Einkristall-Halbleiterbereich; Implantieren von Ionen in den Halbleiterbereich, in dem eine externe Basis ausgebildet ist, mit hoher Konzentration von Ionen unter Verwendung des Maskenmusters als Maske, wobei die Ionenimplantation in einem erheblich geneigten Implantationswinkel von mehr als 20 Grad gegenüber der senkrechten Richtung zur Oberfläche der Scheibe erfolgt, um dadurch einen amorphen Bereich auszubilden, der sich ausreichend in ein Gebiet unterhalb der Maske erstreckt; Ausbilden einer Legierung aus Metall und Halbleiter auf der freiliegenden Oberfläche der Öffnung des Halbleiterbereichs, die nicht mit dem Maskenmuster abgedeckt ist; und Rekristallisieren des amorphen Bereichs durch Wärmebehandlung, wodurch die Metallatome zum Bilden der Legierung daran gehindert werden, anomal innerhalb des Halbleiterbereichs diffundiert zu werden, der den Fremdbestandteil mit hoher Konzentration enthält.

Gemäß dem zuvor beschriebenen Verfahren der Erfindung werden zum Ausbilden eines als externe Basis o. ä. eines vertikalen bipolaren NPN-Transistors dienenden Halbleiterbereichs Fremdatome mit hoher Konzentration von Ionen in das maskierte Substrat (Halbleiterbereich) in einem erheblich geneigten Implantationswinkel (wobei der Winkel mehr als 20 Grad betragen kann) implantiert, was leicht aus Fig. 18 ersichtlich ist. Der Effekt dieser geneigten Ionenimplantation besteht darin, daß gemäß Fig. 17(b) der für die externe Basis ausgebildete amorphe Bereich eine leicht abfallende (oder stumpfwinklige) Konfiguration unmittelbar unterhalb der Maskenkante hat, was in auffallendem Gegensatz zur hinterschnittenen (scharfeckigen oder spitzwinkligen) Konfiguration steht, wenn die herkömmliche Implantationsweise durch Implantieren von Ionen in im wesentlichen senkrechter Richtung zur Oberfläche der Scheibe erfolgt. Dadurch läßt sich das Problem im herkömmlichen Verfahren, daß Rekristallisation bei Wärmebehandlung so stattfindet, daß Kristallwachstum in zwei Richtungen in einem Winkel von nahezu 90 Grad (d. h. in einem scharfkantigen Wachstumsmuster) auftritt, erfolgreich lösen. Aufgrund der spitzwinkligen Konfiguration an der Ecke des amorphen Bereichs wird die Erzeugung eines Keims erfolgreich unterdrückt, um den ein als "Hohlraum" (Eckenfehler) bezeichneter Fehler auftreten kann. Dadurch läßt sich eine fehlerhafte Erzeugung infolge des Wachstums von Fehlern auch unter einer vergleichsweise großen Beanspruchung unterdrücken, die in einer nachfolgenden Stufe, z. B. Wärmebehandlung, auftritt, wodurch eine zufriedenstellende LSI (Großintegration) vorgesehen werden kann.

Die Erfindung hat einen weiteren, im folgenden erläuterten Vorteil gegenüber einer herkömmlichen Technik der Ionenimplantation, bei der Fremdatome mit hoher Konzentration in ein maskiertes Substrat (oder einen Einkristall-Halbleiterbereich) implantiert werden, um einen Halbleiterbereich auszubilden, z. B. eine externe Basis oder einen Source/Drain-Bereich eines vertikalen bipolaren NPN-Transistors. Wenngleich bei dieser herkömmlichen Technik der durch die Wärmebehandlung verursachte Kristallfehler möglicherweise nicht direkt einen solchen elektrischen Leckfluß bewirkt, werden Metallatome des Silicids anomal an einem Kristallfehler (Hohlraum) entlang diffundiert, der durch Wärmebehandlung im Verfahren der Elektrodenbeschaltung zum Ausbilden einer Öffnung für die Elektrode des Basis- oder Source-Drain-Bereichs und im Verfahren zum Silicidieren der freiliegenden Oberfläche des Halbleiters erzeugt wird, wodurch der zum fehlerhaften Bereich benachbarte Basis-Emitter-Übergang oder Source-DrainÜbergang leicht beeinträchtigt wird (d. h. es tritt ein elektrischer Leckfluß auf). Auch wo Kristallfehler, obwohl sie lokal vorhanden sind, keine Entwicklung eines primären Leckstroms verursachten, wo jedoch eine sekundäre Kristallbeeinträchtigung leicht in einem durch Silicidierung erzeugten Übergang auftritt, läßt sich gemäß dem Verfahren der Erfindung eine solche Beeinträchtigung des Übergangs vermeiden; und daher kann eine mögliche Ausbeuteverringerung, die auf die Silicidierung zur Widerstandssenkung zurückführbar ist, wirksam verhindert werden.

Diese und weitere Aufgaben und Merkmale der Erfindung gehen aus der nachfolgenden Beschreibung im Zusammenhang mit ihrer bevorzugten Ausführungsform anhand der beigefügten Zeichnungen hervor. Es zeigen:

Fig. 1 eine Schnittansicht zur Darstellung eines ersten Herstellungsschritts in einem ersten Beispiel für die Erfindung;

Fig. 2 eine Schnittansicht zur Darstellung eines zweiten Herstellungsschritts im ersten Beispiel für die Erfindung;

Fig. 3 eine Schnittansicht zur Darstellung eines dritten Herstellungsschritts im ersten Beispiel für die Erfindung;

Fig. 4 eine Schnittansicht zur Darstellung eines vierten Herstellungsschritts im ersten Beispiel für die Erfindung;

Fig. 5 eine Schnittansicht zur Erläuterung der Merkmale der Herstellungsschritte im ersten Beispiel für die Erfindung;

Fig. 6 eine Schnittansicht zur Darstellung eines ersten Herstellungsschritts in einem zweiten Beispiel für die Erfindung;

Fig. 7 eine Schnittansicht zur Darstellung eines zweiten Herstellungsschritts im zweiten Beispiel für die Erfindung;

Fig. 8 eine Schnittansicht zur Darstellung eines dritten Herstellungsschritts im zweiten Beispiel für die Erfindung;

Fig. 9 eine Schnittansicht zur Darstellung eines vierten Herstellungsschritts im zweiten Beispiel für die Erfindung;

Fig. 10 eine Schnittansicht zur Darstellung eines fünften Herstellungsschritts im zweiten Beispiel für die Erfindung;

Fig. 11 eine Schnittansicht zur Darstellung eines ersten Herstellungsschritts in einem dritten Beispiel für die Erfindung;

Fig. 12 eine Schnittansicht zur Darstellung eines zweiten Herstellungsschritts im dritten Beispiel für die Erfindung;

Fig. 13 eine Schnittansicht zur Darstellung eines dritten Herstellungsschritts im dritten Beispiel für die Erfindung;

Fig. 14 eine Schnittansicht zur Darstellung eines ersten Herstellungsschritts in einem vierten Beispiel für die Erfindung;

Fig. 15 eine Schnittansicht zur Darstellung eines zweiten Herstellungsschritts im vierten Beispiel für die Erfindung;

Fig. 16 eine Schnittansicht zur Darstellung eines dritten Herstellungsschritts im vierten Beispiel für die Erfindung;

Fig. 17 eine Schnittansicht zur Erläuterung der Merkmale der Herstellungsschritte im ersten Beispiel für die Erfindung;

Fig. 18 ein Kennliniendiagramm der Ausbeute als Funktion von möglichem Streufluß relativ zum Implantationswinkel im Verfahren der Erfindung; und

Fig. 19 eine Schnittansicht zur Erläuterung technischer Probleme beim herkömmlichen Verfahren.

In der bevorzugten Ausführungsform ist zu beachten, daß als Ionenimplantationsverfahren zwei Verfahren zum Einsatz kommen können: eines ist ein Drehimplantationsverfahren, bei dem die Richtung der Ionenimplantation kontinuierlich durch Drehung variiert wird; und das andere ist ein schrittweises Drehimplantationsverfahren, bei dem die Ionenimplantation in schrittweiser Drehung erfolgt (d. h. Wiederholung von Drehung/Stoppidrehung usw.).

Im folgenden wird ein erstes Beispiel für das erfindungsgemäße Verfahren zur Herstellung einer Halbleitervorrichtung unter Ausnutzung von Ionenimplantation anhand der zeichnungen (insbesondere Fig. 1 bis 4) beschrieben.

Gemäß Fig. 1 wird eine als Isolierfilm für Isolierelemente dienende Siliciumoxid-Dickfilmschicht 110 mit etwa 400 Nanometern Dicke auf einer N-Einkristall-Siliciumhalbleiterschicht 104 ausgebildet. Es erfolgte eine niederenergetische Ionenimplantation in die Halbleiterschicht 104 mittels Borionen in einer Dosismenge von 1 x 10¹³ cm&supmin;² bis 3 x 10¹³ cm&supmin;², und eine Wärmebehandlung wurde bei etwa 900 ºC durchgeführt, um einen P-Halbleiterbereich 120 auszubilden. Anschließend wurden ein Arsen (As) als Fremdbestandteil enthaltender Vielbzw. Polykristall-Siliciumhalbleiterfilm 140 mit etwa 200 Nanometern Dicke und ein Siliciumoxidfilm 141 nacheinander auf der Hauptfläche der Halbleiterstruktur abgeschieden, wonach gemäß der herkömmlichen Fotomaskentechnik ein Resistmuster 150 mit einer Breite von etwa 500 Nanometern auf einem festgelegten Abschnitt der Halbleiterstruktur ausgebildet wurde, in dem ein Emitter eines NPN-Transistors gebildet wird.

Gemäß Fig. 2 wurde die Hauptfläche der Halbleiterstruktur einem Ätzverfahren unter Verwendung des Resistmusters 150 als Maske unterzogen, um einen gemusterten Siliciumoxidfilm 141A und einen Polysilicium-Halbleiterfilm 140A auszubilden, und anschließend wurde ein Siliciumoxidfilm 142 mit etwa 300 Nanometern Dicke über der Hauptfläche der Halbleiterstruktur abgeschieden&sub4;

Gemäß Fig. 3 wurde der Siliciumoxidfilm 142 durch anisotropes Trockenätzen entfernt, um Siliciumoxidfilme 142A und 1428 auf beiden Seiten des Polysiliciumfilms 140A zu belassen. Anschließend wurden Implantationsverfahren mittels Borionen (in jeweils einer Dosismenge von 1 x 10¹&sup5; bis 1 x 10¹&sup6; cm&supmin;²) zweimal (oder bei Bedarf mehrmals) darstellungsgemäß aus unterschiedlichen Richtungen und in einem schiefen Implantationswinkel von etwa 45 Grad gegenüber der Senkrechten auf die Hauptfläche der Halbleiterstruktur durchgeführt, um so P-Halbleiterbereiche 160A und 160B sowie amorphe Siliciumbereiche 170A, 170B auszubilden, wobei sich ihre Kantenabschnitte in Gebiete genau unter den als Masken dienenden Siliciumoxidfilmen 142A, 142B erstrecken.

Gemäß Fig. 4 wurde eine Siliciumoxidschicht 190 mit etwa 300 Nanometern Dicke über der Halbleiterstruktur abgeschieden, wonach eine 3ominütige Wärmebehandlung bei 900 bis 950 ºC durchgeführt wurde, um einen als Emitter dienenden N- Halbleiterbereich 180 mit 50 bis 100 Nanometern Tiefe auszubilden. In diesem Verfahren wurden die amorphen Halbleiterbereiche 170A und 170B infolge von Festphasenepitaxie zu P-Einkristall-Halbleiterbereichen umgewandelt, wobei die umgewandelten Bereiche in einem Stück mit den P-Einkristall-Halbleiterbereichen 160A, 160B kombiniert wurden, die als externe Basen dienen. Ferner wurden Aluminiumelektroden 200A, 200B u. ä. gemäß dem herkömmlichen Herstellungsverfahren ausgebildet.

Gemäß dem Herstellungsverfahren dieses Beispiels erfolgt zur Ausbildung eines Halbleiterbereichs für eine externe Basis u. ä. eines vertikalen bipolaren NPN-Transistors mit einem P-Halbleitersubstrat 100 und einem vergrabenen N-Halbleiterbereich gemäß Fig. 5 eine Ionenimplantation mit einer hohen Konzentration von Fremdatomen, z. B. Bor, aus zwei Richtungen (als Borimplantationsrichtungen 1, 2 in Fig. 5 dargestellt) und in einem vergleichsweise großen schiefen Implantationswinkel (von mehr als etwa 20 Grad) in ein Halbleitersubstrat (N-Epitaxialhalbleiterbereich 104), das mit Maskenmustern aus Siliciumoxidfilmen 142A und 142B abgedeckt war. Infolge dessen haben die in der externen Basis durch einen gewissen Defekt der Ionenimplantation ausgebildeten amorphen Bereiche 170A und 170B eine leicht abfallende (oder stumpfwinklige) Konfiguration an ihren Kantenabschnitten. Das heißt, daß gemäß Fig. 17 als Ergebnis des Ionenimplantationsschritts in einem großen Implantationswinkel jeder der amorphen Bereiche so ausgebildet ist, daß er einen im wesentlichen umgekehrten trapezförmigen vertikalen Querschnitt hat, bei dem sich jedes Ende unterhalb einer Kante des Maskenteils befindet. Damit ist der dotierte Bereich an der Substratoberfläche breiter als innerhalb des Substrats. Dies steht in auffälligem Gegensatz zur hinterschnittenen (scharfkantigen) Konfiguration in dem Fall, in dem die herkömmliche Implantationsweise zum Einsatz kommt, bei der die Implantationsrichtung im wesentlichen vertikal zur Hauptfläche der Halbleiterstruktur ist. Dadurch ließ sich das Problem mit dem herkömmlichen Verfahren zur Herstellung einer Halbleitervorrichtung vermeiden. Wegen der stumpfwinkligen Konfiguration des amorphen Bereichs wurde kein Keim erzeugt, um den ansonsten ein als "Hohlraum" (Eckenfehler) bezeichneter Fehler auftritt. Daher konnte eine fehlerhafte Produktion infolge des Wachstums von Fehlern auch unter einer vergleichsweise großen Beanspruchung minimiert werden, zu der es im nachfolgenden Wärmebehandlungsschritt kommt. Erreicht wurde somit die Herstellung einer zufriedenstellenden LSI-Vorrichtung. Zu beachten ist, daß die Wärmebehandlungstemperatur zur Rekristallisation des amorphen Halbleiterbereichs durch Festphasenepitaxie von der Art von Fremdatomen und ihrer Konzentration abhängig ist. Bei einem Siliciumhalbleiter kann die Einkristallbildung bei relativ niedriger Temperatur von etwa 500 ºC eingeleitet werden.

Auf diese Weise kann gemäß dem Verfahren der Erfindung ein vertikaler bipolarer NPN-Transistor mit einem etwa 500 Nanometer breiten mikrofeinen Emitter mit günstigen Kennwerten und einem weniger wahrscheinlichen elektrischen Leckfluß bereitgestellt werden.

Anhand von Fig. 6 bis 10 wird ein zweites Beispiel für das Verfahren für einen Hauptabschnitt eines N-Kanal-MOS- (NMOS)-Transistors der Erfindung beschrieben.

Gemäß Fig. 6 wurden ein Siliciumoxidfilm 110 mit etwa 400 Nanometern Dicke zur Elementisolierung, ein Gate-Oxidfilm 112 mit etwa 10 bis 30 Nanometern Dicke und ein Polysiliciumfilmmuster 130A mit 50 bis 150 Nanometern Dicke, das als beschaltungskonfigurierte Gate-Elektrode von 0,3 bis 0,8 um dienen sollte, auf einer (einem) P-Einkristall-Siliciumhalbleiterschicht oder -substrat 105 ausgebildet. Eine Ionenimplantation erfolgte unter Verwendung des Polysiliciumfilmmusters 130A als Maske, um so N-Halbleiterbereiche 123A und 123B auszubilden. Danach wurden CVD-Siliciumoxide 142A und 142B von 200 bis 300 Nanometern, die als Seitenwandfilme dienen, als Seitenwände auf beiden Seiten des Polysiliciumfilms 130A belassen.

Gemäß Fig. 7 wurde der Gate-Oxidfilm 112 durch Ätzen in Selbstausrichtung teilweise entfernt, und danach wurde eine metallische (Titan-) Schicht 145 mit etwa 30 Nanometern Dicke über der Hauptf läche der Halbleiterstruktur abgeschieden.

Gemäß Fig. 8 erfolgte ein schnelles thermisches Glühen (RTA) für etwa eine Minute bei 600 ºC bis 800 ºC, um so die Titanschicht 145 zu veranlassen, mit dem Polysiliciumfilm 130A und den N-Halbleiterbereichen 123A und 123B zu reagieren, wodurch Titansilicidschichten 147A, 147B und 147C auf den Oberflächen der jeweiligen Siliciumfilme 123A, 123B und 130A verblieben. Als Ergebnis dieser Behandlung wurden die Oberflächenwiderstände der silicidierten Siliciumbereiche verringert.

Gemäß Fig. 9 erfolgten Implantationen von Arsenionen (in einer jeweiligen Dosismenge von 1 x 10¹&sup5; bis 1 x 10¹&sup6; cm&supmin;²) unter Verwendung der Siliciumoxidfilme 142A und 142B als Masken zweimal aus unterschiedlichen Richtungen in schiefen Implantationswinkeln von etwa ±45 Grad zur Senkrechten auf die Hauptfläche der Halbleiterstruktur, um so N-Halbleiterbereiche 161A, 161B und amorphe Siliciumbereiche 171A, 171B auszubilden, deren Kantenabschnitte sich in die Gebiete genau unter den Enden der Siliciumoxidfilme 142A und 142B erstrecken. In diesem Fall wurde am Ende des Drains der N-Halbleiterbereich 123B als virtueller Drain oder schwach dotierter Drain (LDD) belassen. Gleichzeitig wurde der N-Halbleiterbereich 123A als virtuelle Source belassen.

Gemäß Fig. 10 wurde ein Siliciumoxid-Isolierfilm 190 über der Halbleiterstruktur abgeschieden, wonach amorphe Halbleiterbereiche 171A, 171B in N-Einkristall-Halbleiterbereiche über Festphasenepitaxie durch schnelle Wärmebehandlung (RTA) bei 600 bis 800 ºC umgewandelt wurden. Diese umgewandelten Bereiche 171A und 171B wurden in einem Stück mit den N-Einkristall-Halbleiterbereichen 161A und 161B kombiniert. Ferner wurden Kontaktöffnungen 190A und 190B zum Kontaktieren der (des) freiliegenden Source und Drains nach dem herkömmlichen Herstellungsverfahren ausgebildet, und anschließend wurden Elemente, z. B. eine Aluminiummetallelektrode 200A für die Source und eine Aluminiummetallelektrode 200B für den Drain, an den freiliegenden Öffnungen 190A und 190B angeordnet.

Um gemäß dem Herstellungsverfahren von Beispiel 2 der Erfindung einen Fremdbestandteile in hoher Konzentration enthaltenden Halbleiterbereich auszubilden, der ein Source- Drain-Abschnitt eines NMOS-Transistors ist, erfolgte eine 10nenimplantation mit hoher Konzentration von Fremdatomen, z. B. Arsen, in ein mit Maskenmustern aus Siliciumoxidfilmen 142A, 142B abgedecktes P-Halbleitersubstrat in einem vergleichsweise großen schiefen Implantationswinkel (von mehr als etwa 20 Grad). Infolge dessen haben die durch eine gewissen Defekt infolge von Ionenimplantation ausgebildeten amorphen Bereiche 171A, 171B eine leicht abfallende (oder stumpfwinklige) Konfiguration an ihren Kantenabschnitten. Das heißt, daß gemäß Fig. 17 als Ergebnis des Ionenimplantationsschritts in einem großen Implantationswinkel jeder der amorphen Bereiche so ausgebildet ist, daß er einen im wesentlichen umgekehrten trapezförmigen vertikalen Querschnitt hat, dessen jeweiliges Ende sich unterhalb einer Kante des Maskenteils befindet, was in auffallendem Gegensatz zur hinterschnittenen (scharfkantigen) Konfiguration im Fall der Verwendung der herkömmlichen Implantationsweise steht, bei der die Implantationsrichtung im wesentlichen vertikal zur Hauptfläche der Halbleiterstruktur ist. Dadurch ließ sich das Problem im herkömmlichen Verfahren vermeiden, daß Rekristallisation durch Wärmebehandlung so stattfindet, daß Kristallwachstum aus zwei Richtungen in einem Winkel von nahezu 90 Grad (infolge der scharfkantigen Konfiguration) erfolgt. Aufgrund der stumpfwinkligen Konfiguration des amorphen Bereichs kam es zu keinem Keim zum Erzeugen eines als "Hohlraum" (Eckenfehler) bezeichneten Fehlers. Daher konnte eine fehlerhafte Produktion infolge des Wachstums von Fehlern auch unter einer vergleichsweise großen Beanspruchung aus dem silicidierten Bereich minimiert werden, zu der es bei Festphasenepitaxie oder in einer anderen Stufe, z. B. Wärmebehandlung, kommt. Erreicht wurde somit die Herstellung einer zufriedenstellenden LSI-Vorrichtung. Verhindern läßt sich auf diese Weise gemäß dem Verfahren der Erfindung ein nachteiliger Nadelformeffekt auf den Source-Drain-Halbleiterbereich infolge anomaler Reaktion oder Silicidierungsbeanspruchung in der Stufe der Festphasenepitaxie, der Silicidierung oder der nachfolgenden Wärmebehandlungsstufe. Wenngleich in diesem Beispiel Titansilicid als Metallsilicid zum Einsatz kam, können auch andere Metallsilicidarten verwendet werden, z. B. Wolframsilicid und Molybdänsilicid.

Damit konnte gemäß dem Verfahren der Erfindung ein mikrofeiner MOS-Transistor mit einer beschaltungskonfigurierten widerstandsarmen Gate-Elektrode von 0,3 bis 0,8 um Breite mit guten elektrischen Kennwerten hergestellt werden.

Anhand von Fig. 11 bis 13 wird ein drittes Beispiel für das Verfahren der Erfindung beschrieben, wobei ein vertikaler bipolarer NPN-Transistor und ein P-Kanal-MOS (PMOS) miteinander vereinigt werden.

Gemäß Fig. 11 wurden vergrabene N-Schichten 102A und 102B in einem P-Einkristall-Siliciumhalbleitersubstrat 100 ausgebildet, wonach eine N-Einkristall-Siliciumhalbleiterschicht 104 durch Epitaxie ausgebildet wurde. Ein N-Muldenbereich 108A wurde auf eine solche Tiefe ausgebildet, daß er die Höhe des vergrabenen Bereichs 102A erreichte, und danach wurde ein als Isolierfilm zur Elementisolierung dienender Siliciumoxid-Dickfilm 110 mit etwa 300 Nanometern Dicke auf der Siliciumhalbleiterschicht 104 ausgebildet. Anschließend wurde wiederum ein als Gate-Oxidfilm dienender Siliciumoxidfilm 112 mit etwa 10 Nanometern Dicke ausgebildet. Ein Siliciumoxidmuster 131 und ein Polysiliciumoxidmuster 130, das als Gate-Elektrode mit einem darauf ausgebildeten Siliciumoxidmuster 131 diente, wurden ihrerseits auf dem Siliciumoxidfilm 112 ausgebildet. Ansonsten wurden gemäß dem herkömmlichen Herstellungsverfahren ein P-Halbleiterbereich 106 zur Isolierung von Elementen eines bipolaren NPN-Transistors, ein als aktive Basis dienender P-Halbleiterbereich 120, ein N-Halbleiterbereich 114 zum Kollektorziehen sowie als Source und Drain eines PMOS-Transistors dienende P-Halbleiterbereiche 122A, 122B auf geeignete Weise durch selektierende Ionenimplantation ausgebildet. Ferner wurde eine Öffnung 112A in einem festgelegten Abschnitt des Siliciumoxidfilms 112 entsprechend dem Gebiet für den Emitter eines NPN-Transistors ausgebildet. Anschließend wurde eine As-Fremdstoffe enthaltende Polysilicium-Emitterelektrode 140 mit einem Siliciumoxidfilm 141 als Überzug darauf ausgebildet, mit dem das vorbestimmte Gebiet der Öffnung 112A für den Emitter des NPN-Transistors überzogen war. Danach wurde ein Siliciumoxidfilm 142 mit 100 bis 200 Nanometern Dicke über der gesamten Halbleiterstruktur abgeschieden.

Gemäß Fig. 12 wurde der Siliciumoxidfilm 142 durch anisotropes Ätzen entfernt, um als erste Maskenmuster dienende Siliciumoxidfilme 142A, 142B auf beiden Seiten des Polysiliciumfilms für ein Gate zu belassen und gleichzeitig als zweite Maskenmuster dienende Siliciumoxidfilme 142C, 142D auf beiden Seiten des Polysiliciumfilms 140 für einen Emitter zu belassen. Im Anschluß daran erfolgte eine zweifache Borionenimplantation (jeweils mit einer Dosismenge von 1 x 10¹&sup5; bis 1 x 10¹&sup6; cm&supmin;²) unter Verwendung einer selektiv ausgebildeten Fotoresistschicht 152 als Maske aus unterschiedlichen Richtungen in einem schiefen Implantationswinkel von etwa 45 Grad zur Senkrechten auf die Hauptfläche der Halbleiterstruktur. Ausgebildet wurden so P-Halbleiterbereiche 160A, 160B und amorphe Siliciumbereiche 170A, 170B, deren Kantenabschnitte sich in die Gebiete genau unter den Enden der Siliciumoxidfilme 142A, 142B erstreckten, für einen PMOS sowie gleichzeitig ein P-Halbleiterbereich 160D und ein amorpher Siliciumbereich 170D, deren Kantenabschnitte sich in die Gebiete genau unter dem Ende des Siliciumoxidfilms 142D erstreckten, für einen NPN-Transistor. Das heißt, daß gemäß Fig. 17 als Ergebnis des Ionenimplantationsschritts in einem großen Implantationswinkel jeder der amorphen Bereiche so ausgebildet ist, daß er einen im wesentlichen umgekehrten trapezförmigen vertikalen Querschnitt hat, bei dem sich jedes Ende unterhalb einer Kante des Maskenteils befindet, was in auffallendem Gegensatz zur hinterschnittenen (scharfkantigen) Konfiguration in dem Fall steht, in dem die herkömmliche Implantationsweise zum Einsatz kommt, bei der die Implantationsrichtung im wesentlichen senkrecht zur Hauptf läche der Halbleiterstruktur ist.

Gemäß Fig. 13 wurde ein etwa 300 Nanometer dicker Siliciumoxidfilm 190 über der gesamten Halbleiterstruktur abgeschieden, wonach eine 3ominütige Wärmebehandlung bei einer Temperatur von 900 bis 950 ºC folgte, um so einen als Emitter dienenden N-Halbleiterbereich 180 mit 50 bis 100 Nanometern Tiefe auszubilden. In diesem Verfahren wurden die amorphen Halbleiterbereiche 170A, 170B und 170D in P-Einkristall-Halbleiterbereiche als Ergebnis einer Festphasenepitaxie umgewandelt. Die umgewandelten Halbleiterbereiche 170A und 170B wurden jeweils in einem Stück mit den als Source und Drain dienenden P-Einkristall-Halbleiterbereichen 160A und 160B kombiniert, und gleichzeitig wurde der andere umgewandelte Halbleiterbereich 170D in einem Stück mit dem als äußere Basis dienenden P-Einkristall-Halbleiterbereich 160D kombiniert. Ferner wurden Aluminiumelektroden 200A, 200B, 200C, 200D und 200E gemäß dem herkömmlichen Herstellungsverfahren ausgebildet.

Auf diese zuvor beschriebene Weise konnte gemäß dem Verfahren im Beispiel 3 durch Rekristallisieren des amorphen Bereichs unter Wärmebehandlung, der zuvor durch Durchführung einer schräg gerichteten Ionenimplantation ausgebildet wurde, das Auftreten von als "Hohlräumen" (Eckenfehlern) bekannten Fehlern eingedämmt werden, die in Kantenabschnitten der amorphen Bereiche beim herkömmlichen Verfahren für die Halbleitervorrichtung erschienen. Dadurch kann zudem das Wachstum eines Fehlers verhindert werden, der auf eine solche vergleichsweise große Beanspruchung zurückführbar ist, wie sie in der Wärmebehandlungsstufe auftritt. Mit dem Verfahren wird die Herstellung eines gegenüber elektrischem Streufluß weniger anfälligen vertikalen bipolaren NPN-Transistors in guter Ausbeutewahrscheinlichkeit zusammen mit einem P-Kanal-MOS in einem gemeinsamen Verfahren bereitgestellt, zu dem eine kleinere Anzahl von Stufen gehört.

Anhand von Fig. 14 bis 16 wird ein viertes Beispiel für das Verfahren der Erfindung erläutert, wobei ein lateraler bipolarer PNP-Transistor und ein P-Kanal-MOS miteinander vereinigt werden.

Gemäß Fig. 14 wurden vergrabene N-Schichten 102A und 102B in einem P-Einkristall-Siliciumhalbleitersubstrat 100 ausgebildet, wonach eine N-Einkristall-Siliciumhalbleiterschicht 104 durch Epitaxie ausgebildet wurde. N-Muldenbereiche 108A und 108B wurden auf eine solche Tiefe ausgebildet, daß sie die Höhe der vergrabenen Bereiche 108A bzw. 108B erreichten. Danach wurde ein als Isolierfilm zur Elementisoherung dienender Siliciumoxid-Dickfilm 110 mit etwa 300 Nanometern Dicke auf der Siliciumhalbleiterschicht 104 ausgebildet, wonach ein als Gate-Oxidfilm dienender Siliciumoxidfilm 112 mit etwa 10 Nanometern Dicke auf dem Siliciumoxidfilm 112 ausgebildet wurde. Danach wurde ein als Gate-Elektrode eines PMOS dienendes Polysiliciumfilmmuster 130A mit einem Siliciumoxidfilmmuster 131A als Überzug darauf ausgebildet. Ferner wurde eine die Basisbreite eines PNP-Transistors festlegende Polysiliciumelektrode 130B mit einem Siliciumoxidfilm 131 als Überzug darauf ausgebildet, und danach wurde ein Siliciumoxidfilm 142 mit 100 bis 200 Nanometern Dicke über der gesamten Halbleiterstruktur abgeschieden. Ansonsten wurden gemäß dem herkömmlichen Verfahren ein P-Halbleiterbereich 106 zur Isolierung eines bipolaren PNP-Transistors und als Source bzw. Drain eines PMOS-Transistors dienende P-Halbleiterbereiche 122A, 122B auf geeignete Weise durch selektive Ionenimplantation ausgebildet.

Gemäß Fig. 15 wurde der Siliciumoxidfilm 142 durch anisotropes Ätzen entfernt, um als erste Maskenmuster dienende Siliciumoxidwände 142A, 142B auf beiden Seiten des Polysiliciumfilms 130A für ein Gate zu belassen und gleichzeitig als zweite Maskenmuster dienende Siliciumoxidwände 142C, 142D auf beiden Seiten des Polysiliciumfilms 130B zu belassen. Im Anschluß daran erfolgte eine zweifache Borionenimplantation (jeweils in einer Dosismenge von 1 x 10¹&sup5; bis 1 x 10¹&sup6; cm&supmin;²) in symmetrisch unterschiedlichen Richtungen in schiefen Implantationswinkeln von 20 bis 45 Grad zur Senkrechten auf die Hauptfläche der Halbleiterstruktur. Ausgebildet wurden so die P-Halbleiterbereiche 160A, 160B und amorphen Siliciumbereiche 170A, 170B, deren Kantenabschnitte sich jeweils in Gebiete genau unter den Enden der Siliciumoxidfilme 142A, 142B erstreckten, für einen PMOS gleichzeitig P-Halbleiterbereiche 16ºC, 160D und amorphe Siliciumbereich 170C, 170D, deren Kantenabschnitte sich jeweils in Gebiete genau unter den Enden der Siliciumoxidfilme 142C, 142D erstreckten, für einen PNP- Transistor. Das heißt, daß gemäß Fig. 17 als Ergebnis des Schritts der Ionenimplantation in einem großen Implantationswinkel jeder der amorphen Bereiche so ausgebildet ist, daß er einen im wesentlichen umgekehrten trapezförmigen vertikalen Querschnitt hat, bei dem sich jedes Ende unterhalb einer Kante des Maskenteils befindet, was in auffallendem Gegensatz zur hinterschnittenen (scharfkantigen) Konfiguration in dem Fall steht, in dem die herkömmliche Implantationsweise zum Einsatz kommt, bei der die Implantationsrichtung im wesentlichen vertikal zur Hauptfläche der Halbleiterstruktur ist.

Gemäß Fig. 16 wurde ein Siliciumoxidfilm 190 mit etwa 300 Nanometern Dicke über der gesamten Halbleiterstruktur abgeschieden, wonach eine 3ominütige Wärmebehandlung bei Temperaturen von 900 bis 950 ºC erfolgte. Als Ergebnis der Wärmebehandlung wurden die amorphen Halbleiterbereiche 170A, 170B, 170C und 170D durch Festphasenepitaxie in P-Einkristall-Halbleiterbereiche umgewandelt. Die umgewandelten Halbleiterbereiche 170A und 170B wurden jeweils in einem Stück mit den als Source und Drain dienenden P-Halbleiterbereichen 160A und 160B kombiniert, und gleichzeitig wurden die anderen umgewandelten Halbleiterbereiche 170C, 170D jeweils in einem Stück mit den als Emitter und Kollektor eines PNP-Transistors dienenden P-Einkristall-Halbleiterbereichen 160C und 160D kombiniert. Ferner wurden Aluminiumelektroden 200A, 200B, 200C, 200D und 200E gemäß dem herkömmlichen Herstellungsverfahren ausgebildet.

In diesem Beispiel konnte gemäß dem Verfahren der Erfindung durch Rekristallisieren des amorphen Bereichs unter Wärmebehandlung, der zuvor durch schräg gerichtete Ionenimplantation ausgebildet wurde, das Auftreten von als "Hohlräumen" (Eckenfehlern) bekannten Fehlern eingedämmt werden, die in Kantenabschnitten amorpher Bereiche beim herkömmlichen Verfahren für die Halbleitervorrichtung erscheinen. In seiner Anwendung auf den Emitter eines lateralen PNP-Transistors erwies sich das Verfahren der Erfindung bei der Verbesserung des Stromverstärkungsfaktors des Emitters als effektiv. Außerdem zeigte es sich als wirksam, den elektrischen Streufluß im Kollektor bei Sperrvorspannung zu verringern.

Zudem kann gemäß dem Verfahren der Erfindung das Wachstum eines Fehlers verhindert werden, der auf eine solche vergleichsweise große Beanspruchung zurückführbar ist, wie sie in der Wärmebehandlungsstufe beim Herstellungsverfahren auftritt. Mit dem Verfahren wird die Herstellung eines horizontalen bipolaren PNP-Transistors in guter Ausbeutewahrscheinlichkeit zusammen mit einem P-Kanal-MOS mit guten elektrischen Kennwerten unter gemeinsamer Verwendung ihrer Verfahren bereitgestellt, wodurch sich die Anzahl von Stufen verringert.

Mit dem Verfahren der Erfindung gehen zusätzliche Verbesserungen einher, die im folgenden beschrieben sind.

Anwendbar ist das Verfahren der Erfindung auch auf den Fall, in dem ein als Emitter eines vertikalen NPN-Transistors dienender N-Halbleiterbereich unter Verwendung der Ionenimplantationstechnik der Erfindung ausgebildet wird. Ein Maskierungsmuster oder eine Isolierschicht, z. B. eine Siliciumoxidschicht mit einer rechtwinkligen Öffnung, die auf einem als Basis dienenden P-Halbleiterbereich ausgebildet ist, wird als Maske verwendet, und Arsenionen werden durch die Öffnung in vier schrägen Rotationsrichtungen implantiert, um so einen Emitter auszubilden. Gemäß diesem Implantationsverfahren kann das Auftreten von Eckenfehlern an einem Emitterkantenabschnitt verhindert werden, der sich genau unter dem Ende des Maskierungsmusters befindet.

Außerdem ist das Verfahren der Erfindung auf einen BICMOS anwendbar. Ein als Emitter eines vertikalen NPN-Transistors dienender N-Halbleiterbereich und ein als Source/ Drain-Abschnitt eines NMOS dienender hochdichter N-Halbleiterbereich werden gleichzeitig durch schräg orientierte Ionenimplantation ausgebildet, wobei sogenannte Seitenwände, die auf beiden Seiten einer Polysiliciumelektrode für ein Gate verbleiben, als Masken verwendet werden. Dadurch vereinfacht sich das Verfahren, was aus Sicht der Herstellung sehr vorteilhaft ist.

Ein elektrisch leitender Halbleiterdünnfilm, z. B. ein Polysiliciumfilm, wird vor der Stufe der schräg orientierten Ionenimplantation ausgebildet. Danach erfolgt eine schräg orientierte Ionenimplantation durch den elektrischen Halbleiterfilm, um einen als Source/Drain-Abschnitt des NMOS dienenden hochdichten N-Halbleiterbereich auszubilden. Damit ergeben sich die zuvor erwähnten verschiedenen nützlichen Vortei le. Besonders wenn ein als Emitter eines vertikalen NPN-Transistors dienender N-Halbleiterbereich durch Ionenimplantation auszubilden ist, kann das Auftreten von Kristallfehlern am Emitterkantenabschnitt wirksam verhindert werden, indem Ionen schräg durch den Halbleiterdünnfilm, z. B. einen amorphen Siliciumdünnfilm, implantiert werden, um dadurch den Emitter auszubilden.

Zwecks guter Festphasenepitaxie werden Fremdstoffe, z. B. Borionen, in ein Substrat implantiert, das auf niedriger Temperatur (z. B. der Temperatur von Flüssigstickstoff) unterhalb von Raumtemperatur gehalten wird, wonach das Substrat von Raumtemperatur auf eine praktisch möglichst hohe Temperatur (d. h. 500 ºC oder mehr) erwärmt wird, damit allmähliches Festphasenwachstum erfolgen kann. Durch diesen Verfahrensablauf kann ein Halbleiterbereich unter Vermeidung eines Kristallfehlers ausgebildet werden.

Um im Verfahren der Erfindung das Halbleitersubstrat in einen amorphen Zustand zu überführen, werden Fremdstoffe, z. B. Bor- oder Arsenionen, schräg in das Substrat implantiert. Allerdings können vor oder nach der Ionenimplantation Ionen von Elementen, die nicht die Art der elektrischen Leitung bestimmten, z. B. Silicium, Argon oder Stickstoff, implantiert werden, um das Verfahren der Substratumwandlung in den amorphen Zustand zu beschleunigen. Dadurch kommt eine stärker zufriedenstellende Festphasenepitaxie zur Rekristallisation zustande.

Wie zuvor beschrieben wurde, wird erfindungsgemaß ein Maskenmuster, das den Einkristall-Halbleiterbereich abdeckt, in dem Hauptelemente auszubilden sind, z. B. ein bipolares Element und MOS-Element, als Maske verwendet, und eine Ionenimplantation mit Ionen hoher Konzentration wird in einem erheblich geneigten Implantationswinkel von mehr als 20 Grad durchgeführt, um einen amorphen Bereich auszubilden, der sich in ein genau unter dem Material der Maske befindliches Gebiet erstreckt. Danach wird der amorphe Bereich Wärmebehandlung unterzogen, um durch Rekristallisation in einen Einkristallzustand überführt zu werden. Auf diese Weise läßt sich das Auftreten des bein herkömmlichen Verfahren eine Rolle spielenden sogenannten Hohlraums (Eckenfehlers) am Kantenabschnitt des amorphen Bereichs wirksam verhindern. Folglich läßt sich auch das Wachstum von Fehlern infolge einer solchen vergleichsweise großen Beanspruchung verhindern, wie sie in der Wärmebehandlungsstufe auftritt, und damit ein bipolarer Transistor und/oder MOS-Transistor mit guter Ausbeute herstellen, bei dem elektrischer Streufluß unterdrückt ist.


Anspruch[de]

1. Verfahren zur Herstellung einer Halbleitervorrichtung unter Ausnutzung von Ionenimplantation mit den folgenden Schritten:

Mustern einer Maske, die einen Einkristall-Halbleiterbereich abdeckt, in dem ein Emitter eines vertikalen bipolaren Elements ausgebildet wird;

Implantieren von Ionen mit einer hohen Dosismenge in den Halbleiterbereich, um eine externe Basis zu bilden, unter Verwendung des Maskenmusters als Maske, wobei die Ionenimplantation in einem erheblich geneigten Implantationswinkel von mindestens 20 Grad, gemessen aus einer senkrechten Richtung zu der Oberfläche des Substrats, erfolgt, um dadurch einen amorphen Bereich auszubilden, der sich ausreichend in ein Gebiet genau unterhalb einer Kante der Maske erstreckt; und

Rekristallisieren des amorphen Bereichs durch Wärmebehandlung.

2. Verfahren nach Anspruch 1, wobei dem Implantationsschritt ein Ausbilden einer Legierung aus Metall und Halbleiter auf dem freiliegenden Oberflächenabschnitt des Halbleiterbereichs folgt, der nicht mit dem Maskenmuster abgedeckt ist; und

das Rekristallisieren des amorphen Bereichs durch Wärmebehandlung dadurch die Metallatome zum Ausbilden der Legierung daran hindert, anomal innerhalb des Halbleiterbereichs diffundiert zu werden, der die Fremdstoffe mit hoher Konzentration enthält.

3. Verfahren zur Herstellung einer Halbleitervorrichtung unter Ausnutzung von Ionenimplantation mit den folgenden Schritten:

Belassen eines ersten Maskenmusters auf beiden Seiten eines Gate-Elektrodenabschnitts eines Feldeffekttransistors;

Belassen eines zweiten Maskenmusters, das einen Einkristall-Halbleiterbereich abdeckt, zum Bilden eines Emitters eines vertikalen bipolaren Transistors;

gleichzeitiges Implantieren von Ionen mit einer hohen Dosismenge in die Halbleiterbereiche, um eine Source, einen Drain und eine externe Basis zu bilden, unter Verwendung des ersten bzw. zweiten Maskenmusters als Masken, wobei die Ionenimplantation in einern erheblich geneigten Implantationswinkel von mindestens 20 Grad, gemessen aus einer senkrechten Richtung zu der Oberfläche des Substrats, erfolgt, um dadurch amorphe Bereiche auszubilden, die sich ausreichend in Gebiete genau unterhalb der ersten und zweiten Maskenkante erstrecken; und Rekristallisieren der amorphen Bereiche durch Wärmebehandlung.

4. Verfahren nach Anspruch 3, wobei dem Implantationsschritt ein Ausbilden einer Legierung aus Metall und Halbleiter auf dem freiliegenden Oberflächenabschnitt des Halbleiterbereichs folgt, der nicht mit den Maskenmustern abgedeckt ist; und

das Rekristallisieren der amorphen Bereiche durch Wärmebehandlung dadurch die Metallatome zum Ausbilden der Legierung daran hindert, anomal innerhalb der Halbleiterbereiche diffundiert zu werden, die die Fremdstoffe mit hoher Konzentration enthalten.

5. Verfahren zur Herstellung einer Halbleitervorrichtung unter Ausnutzung von Ionenimplantation mit den folgenden Schritten:

Mustern einer Maske, die einen Einkristall-Halbleiterbereich abdeckt, zum Bestimmen der Breite einer Basis eines lateralen bipolaren Elements;

Implantieren von Ionen mit einer hohen Dosismenge in den Halbleiterbereich, um mindestens einen Emitter zu bilden, unter Verwendung des Maskenmusters als Maske, wobei die Ionenimplantation in einem erheblich geneigten Implantationswinkel von mindestens 20 Grad, gemessen aus einer senkrechten Richtung zu der Oberfläche des Substrats, erfolgt, um dadurch einen amorphen Bereich auszubilden, der sich ausreichend in ein Gebiet genau unterhalb einer Kante der Maske erstreckt; und Rekristallisieren des amorphen Bereichs durch Wärmebehandlung.

6. Verfahren nach einem der Ansprüche 1 bis 5, wobei Ionen von Elementen, die innerhalb eines Siliciumsubstrats elektrisch inaktiv sind, in das Halbleitersubstrat implantiert werden, bevor oder nachdem die Ionenimplantation mit hoher Konzentration zum Ausbilden des amorphen Bereichs durchgeführt wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, wobei in dem Rekristallisationsschritt durch Wärmebehandlung, nachdem Ionen in das Halbleitersubstrat implantiert sind, das auf einer niedrigeren Temperatur als Raumtemperatur zur Unterstützung einer Ausbildung eines amorphen Bereichs gehalten wird, das Substrat von Raumtemperatur auf eine praktisch möglichst hohe Temperatur erwärmt wird, damit allmählich Festphasenepitaxie eines Einkristallbereichs in dem amorphen Bereich erfolgen kann, wobei ein Kristallfehlern gegenüber weniger anfälliger Halbleiterbereich ausgebildet werden kann.

8. Verfahren nach einem der Ansprüche 1 bis 5, wobei als Ergebnis des Schritts der Ionenimplantation jeder der amorphen Bereiche so ausgebildet ist, daß der dotierte Bereich an der Substratoberfläche breiter als innerhalb des Substrats ist, um einen im wesentlichen umgekehrten trapezförmigen vertikalen Querschnitt zu haben, bei dem sich jedes Ende unterhalb einer Kante der Maske befindet.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com