PatentDe  


Dokumentenidentifikation DE69319198T2 15.10.1998
EP-Veröffentlichungsnummer 0591870
Titel Durch Schmelzsicherung programmierbare verbesserte Steuerschaltung
Anmelder Oki Electric Industry Co., Ltd., Tokio/Tokyo, JP
Erfinder Ashizawa, Yuichi, c/o Oki Electric Ind. Co., Ltd., Minato-ku, Tokyo, JP
Vertreter Kirschner & Kurig, 81479 München
DE-Aktenzeichen 69319198
Vertragsstaaten DE, FR, NL
Sprache des Dokument En
EP-Anmeldetag 01.10.1993
EP-Aktenzeichen 931159206
EP-Offenlegungsdatum 13.04.1994
EP date of grant 17.06.1998
Veröffentlichungstag im Patentblatt 15.10.1998
IPC-Hauptklasse G11C 17/18

Beschreibung[de]

Die Erfindung betrifft eine integrierte Halbleiterschaltung mit einer durch Schmelzsicherung programmierbaren Steuerschaltung zur Erzeugung eines durch Schmelzsicherung programmierbaren Signales, insbesondere auf eine verbesserte Steuerschaltung, die das Programmierungsverfahren vereinfacht, wenn die durch Schmelzsicherung programmierbaren Signale nicht benötigt werden.

Durch Schmelzsicherung programmierbare Steuerschaltungen werden beispielsweise verwendet, um Multimegabit-Speicher und andere sehr hoch integrierte Schaltungen zu reparieren. Solch eine Reparatur kann die Produktionsausbeute stark erhöhen. Typischerweise umfaßt das Reparaturverfahren das Programmieren eines durch Schmelzsicherung programmierbaren Speichers, so daß er einen Satz von Signalen ausgibt, die bewirken, daß redundante Schaltungselemente anstelle der defekten Schaltungselemente ausgewählt werden. Ein bekannter durch Schmelzsicherung programmierbarer Speichertyp, wie er teilweise auf der rechten Hälfte von Figur 1 dargestellt ist, weist eine Vielzahl von Paaren schmelzbarer Verbindungen auf, wobei die beiden Verbindungen in jedem Paar in Reihe zwischen dem Stromversorgungspunkt und Erde angeschlossen sind. Ein Ausgangssignal wird an einem Punkt zwischen den beiden Verbindungen erzeugt. Die Programmierung wird dadurch durchgeführt, daß entweder die Verbindungen nahe bei dem Stromversorgungspunkt durchtrennt wird, wodurch das Ausgangssignal auf ein niedriges Niveau gebracht wird, oder die Verbindung nahe der Erde unterbrochen wird, wodurch das Ausgangssignal auf ein hohes Niveau gebracht wird.

Ein Problem mit diesem Schema besteht darin, daß, um einen unerwünschten Stromfluß durch den durch Schmelzsicherung programmierbaren Speicher zu verhindern, eine der aufschmelzbaren Verbindungen in jedem Paar immer unterbrochen werden muß, selbst wenn die integrierte Schaltung keine defekten Elemente aufweist und keine Reparatur erfordert. In einer defektfreien integrierten Schaltung führt das Erfordernis, eine große Zahl von Verbindungen unterbrechen zu müssen, zu unnötigem, zusätzlichem Zeitbedarf, Schwierigkeiten und Herstellungskosten.

Folglich ist es die Aufgabe der vorliegenden Erfindung, eine durch Schmelzsicherung programmierbare Steuerschaltung und ein Verfahren zur Erzeugung von durch Schmelzsicherung programmierbaren Signalen in einer integrierten Schaltung anzugeben, worin ein Satz von durch Schmelzsicherung programmierbaren Signalen erzeugt wird, ohne daß das unnötige Auftrennen von aufschmelzbaren Verbindungen erforderlich wird, wenn die durch Schmelzsicherung programmierbaren Signale nicht benötigt werden.

Um diese Aufgabe zu lösen, ist die durch Schmelzsicherung programmierbare Steuerschaltung gemaß der Erfindung charakterisiert, wie es in Anspruch 1 eingegeben ist. In solch einer Schaltung sind die Paare der aufschmelzbaren Verbindungen des durch Schmelzsicherung programmierbaren Speichers durch ein Schaltelement an ein erstes Potential gekoppelt. Das Schaltelement wird durch eine Hauptsteuerschaltung gesteuert, die eingeschaltet wird, wenn die erste aufschmelzbare Verbindung nicht durchtrennt ist und eingeschaltet wird, wenn die erste aufschmelzbare Verbindung unterbrochen ist.

Eine andere Schaltung zur Lösung der oben genannten Aufgabe ist in Anspruch 9 charakterisiert. In dieser Schaltung werden die Paare der aufschmelzbaren Verbindungen des durch Schmelzsicherung programmierbaren Speichers direkt an die erste aufschmelzbare Verbindung gekoppelt.

Ein Verfahren zur Lösung der oben angegebenen Aufgabe ist in Anspruch 15 gekennzeichnet. In diesem Verfahren wird eine aufschmelzbare Verbindung undurchtrennt gelassen, wenn die durch Schmelzsicherung programmierbaren Signale erforderlich sind, und sie wird durchtrennt, wenn die durch Schmelzsicherung programmierbaren Signale nicht erforderlich sind.

Ausführungsbeispiele der Erfindung werden nun unter Bezugnahme auf die Zeichnungen beschrieben, in denen:

Fig. 1 ein schematisches Diagramm ist, welches eine neuartige durch Schmelzsicherung programmierbare Steuerschaltung zeigt;

Fig. 2 ein Blockdiagramm einer Halbleiterspeichereinrichtung ist, die die neue durch Schmelzsicherung programmierbare Steuerschaltung enthält;

Fig. 3 ein schematisches Diagramm ist, welches eine abgewandelte Ausführungsform der Hauptsteuerschaltung in Fig. 1 zeigt;

Fig. 4 ein schematisches Diagramm ist, welches eine andere, neuartige durch Schmelzsicherung programmierbare Steuerschaltung zeigt.

Ausführungsbeispiele der Erfindung werden nun in Bezugnahme auf die beigefügten Zeichnungen beschrieben, die die Erfindung integriert in einer Halbleiterspeichereinrichtung zeigt. Die Zeichnungen beschränken nicht den Schutzumfang der Erfindung, der nur durch die angefügten Ansprüche bestimmt ist.

Bezugnehmend auf Fig. 1 hat die erfindungsgemaße durch Schmelzsicherung programmierbare Steuerschaltung eine Hauptsteuerschaltung 20, die einen p- Kanal-Metalloxid-Halbleiter-Feldeffekttransistor (im folgenden PMOS-Transistor) 21, eine erste aufschmelzbare Verbindung 22, einen Hauptausgangsanschluß 23, eine zweite aufschmelzbare Verbindung 24 und einen Inverter 25 umfaßt. Der PMOS-Transistor 21, die erste aufschmelzbare Verbindung 22 und die zweite aufschmelzbare Verbindung 24 sind in Reihe in der angegebenen Reihenfolge zwischen einem ersten Potential (VCC) und einem zweiten Potential (VSS) angeschlossen. Die Gateelektrode des PMOS-Transistors 21 ist mit VSS gekoppelt. Der Hauptausgangsanschluß 23 ist mit einem Punkt zwischen der ersten aufschmelzbaren Verbindung 22 und der zweiten aufschmelzbaren Verbindung 24 gekoppelt und wird verwendet, um zwei komplementäre Ausgangssignale R und RN auszugeben. Von denen wird RN direkt von dem Hauptausgangsanschluß 23 ausgegeben; R wird zuerst durch den Inverter 25 invertiert. RN ist aktiv auf einem hohen Niveau, R ist aktiv auf einem niedrigen Niveau.

VCC und VSS werden gewöhnlich als Stromversorgungs- bzw. Erdpotential bezeichnet, wobei VCC höher als VSS ist. Jedes dieser Potentiale wird an eine Vielzahl von Punkten einschließlich der verschiedenen Punkte, die in Fig. 1 mit VCC und VSS bezeichnet sind, angelegt. Zur Vereinfachung der Ausdrucksweise ist es üblich, diese Punkte oder Noten nicht zu erwähnen und im Zusammenhang mit den Schaltungselementen einfach zu sagen, daß sie mit VCG oder VSS gekoppelt sind.

Das Steuersignal R wird an ein Schaltungselement, insbesondere an die Gateelektrode eines PMOS-Transistors 29 zugeführt, dessen Sourceelektrode an VCC gekoppelt ist. Wenn R aktiv ist (niedriges Niveau), ist der PMOS-Transistor 29 eingeschaltet und liefert das erste Potential VCC an seine Drainelektrode.

Die Drainelektrode des PMOS-Transistors 29 ist an einen durch Schmelzsicherung programmierbaren Speicher 30 gekoppelt, der eine Vielzahl aufschmelzbarer Verbindungen 32&sub1;, ..., 32n, eine entsprechende Vielzahl von Ausgangsanschlüssen 33&sub1;, ..., 33n und eine weitere Vielzahl von aufschmelzbaren Verbindungen 34&sub1; ..., 34n aufweist, die paarweise mit der ersten Vielzahl zusammengefaßt sind. Jedes Paar der aufschmelzbaren Verbindungen 32m und 34m (m = 1, ..., n) ist in Reihe zwischen dem PMOS-Transistor 29 und VSS gekoppelt. Der m-te Ausgangsanschluß 33m liegt zwischen den beiden gepaarten, aufschmelzbaren Verbindungen 32m und 34m Die Signale, die von den Ausgangsanschlüssen ausgegeben werden, sind durch Schmelzsicherung programmierbare Signale, die mit RA&sub1;, ..., RAn bezeichnet sind.

Wenn die durch Schmelzsicherung programmierbare Steuerschaltung in eine Halbleiterspeichereinrichtung integriert ist, weist die Einrichtung bezugnehmend auf Fig. 2 zusätzlich zu den in Fig. 1 gezeigten Elementen einen Adressenvergleicher 40 mit einer Vielzahl von Exklusiv-ODER-Gatter 40&sub1;, ..., 40n, eine Entscheidungsschaltung 50, einen nichtredundanten Adressendecoder 60, einen redundanten Adressendecoder 70, ein Speicherzellenfeld 80 und ein redundantes Speicherzellenfeld 90 auf. Das Speicherzellenfeld 80 weist eine Vielzahl von Speicherzellen auf, die mit mit einem Gitter voneinander kreuzenden Wortleitungen und Bitleitungen verknüpft sind. Das redundante Speicherzellenfeld 90 weist eine oder mehrere redundante Speicherzellen, Wortleitungen und Bitleitungen auf. Die Struktur des nichtredundanten Adressendecoders 60, des redundanten Adressendecoders 70, des Speicherzellenfeldes 80 und des redundanten Speicherzellenfeldes 90 ist im Stand der Technik bekannt, so daß weitere Details weggelassen werden.

Fig. 2 wurde erheblich vereinfacht, um die Erfindung durch unnötige Details zu verschleiern. Beispielsweise ist die Entscheidungsschaltung 50 so dargestellt, daß sie ein einziges (n + 1)-Eingangs-UND-Gatter aufweist, wobei diese Anordnung geeignet ist, wenn nur ein einziges redundantes Element vorhanden ist, das ausgewählt werden soll. Wenn mehr als ein redundantes Element vorhanden ist, hat die Entscheidungsschaltung 50 einen komplexeren Aufbau.

Der Adressenvergleicher 40 empfängt die durch Schmelzsicherung programmierbaren Signale RA&sub1;, ... RAn von dem durch Schmelzsicherung programmierbaren Speicher 30 in Fig. 1 und vergleicht sie mit einem Satz von Adressensignalen A&sub1;, ..., An. Der Ausgang des m-ten Exmusiv-ODER-Gatters 40m ist auf einem hohen Niveau, wenn Am zu RAm paßt, und auf einem niedrigen Niveau, wenn sie nicht zueinander passen. Die Ausgänge aller Exmusiv-ODER-Gatter 40&sub1; ..., 40n werden an die Entscheidungsschaltung 50 gesendet zusammen mit dem Steuersignal RN von der Hauptsteuerschaltung 20 in Fig. 1. RN zeigt an, ob die durch Schmelzsicherung programmierbaren Signale RA&sub1;, ...., RAn gültig sind, und folglich, ob die Ausgänge der Exklusiv-ODER-Gatter 40&sub1;, ..., 40n gültig oder ungültig sind.

In der vereinfachten Anordnung, die in Fig. 2 gezeigt ist, ist die Zahl der Adressensignale gleich der Zahl der durch Schmelzsicherung programmierten Signale, dies ist jedoch im allgemeinen nicht notwendigerweise richtig.

Die Entscheidungsschaltung 50 wirkt auf das Steuersignal RN, und die Ausgänge des Adressenvergleichers 40, um ein Signal zu erzeugen, welches entweder den nichtredundanten Adressendekoder 60 oder den redundanten Adressendekoder 70 aktiviert. In Fig. 2 ist der Ausgang der Entscheidungsschaltung 50 auf einem hohen Niveau, wodurch der redundante Adressendekoder 70 aktiviert wird, wenn alle Eingänge an der Entscheidungsschaltung 50 auf einem hohen Niveau sind, und auf einem niedrigen Niveau, wodurch der nichtredundante Adressendecoder 60 aktiviert wird, in den anderen Fällen.

Der nichtredundante Adressendecoder 60 und der redundante Adressendecoder 70 empfangen beide die Adressensignale A&sub1;, ..., An. Wenn der nichtredundante Adressendecoder 60 aktiviert ist, decodiert er diese Adressensignale, um ein normales Element, beispielsweise eine Wortleitung, eine Bitleitung oder eine Speicherzelle, in dem Speicherzellenfeld 80 auszuwählen. Wenn der redundante Adressendecoder 70 aktiviert ist, decodiert er die Adressensignale, um ein redundantes Element in dem redundanten Speicherzellenfeld 90 auszuwählen. Als nächstes wird die Betriebsweise der erfindungsgemäßen Steuerschaltung beschrieben.

Der Hersteller einer Halbleiterspeichereinrichtung, die die erfindungsgemäße Steuerschaltung umfaßt, testet die Einrichtung, bevor sie in einer Package untergebracht wird. Während des Tests werden alle aufschmelzbaren Verbindungen in Fig. 1 undurchtrennt gelassen. Der PMOS-Transistor 21 hat einen ausreichenden Einschaltwiderstand, um den Stromfluß durch die Hauptsteuerschaltung 20 auf einen annehmbaren Betrag zu begrenzen. Wegen des Widerstandes des PMOS- Transistors 21 ist das Steuersignal RN auf einem niedrigen Niveau und R auf einem hohen Niveau. Das Steuersignal R schaltet daher den PMOS-Transistor 29 aus, so daß kein Strom von VCC nach VSS durch den durch Schmelzsicherung programmierbaren Speicher 30 fließt. Das Steuersignal RN zwingt das Ausgangssignal der Entscheidungsschaltung 50 in Fig. 2 auf ein niedriges Niveau, wodurch der nichtredundante Adressendecoder 60 aktiviert wird, so daß das normale Speicherzellenfeld 80 getestet werden kann.

Wenn der Test keine defekten Element in dem Speicherzellenfeld 80 anzeigt, wird die erste aufschmelzbare Verbindung 22 in der Hauptsteuerschaltung 20 in Fig. 1 durchtrennt, und die aufschmelzbaren Verbindungen in dem durch Schmelzsicherung programmierbaren Speicher 30 werden undurchtrennt gelassen. Das Durchtrennen kann beispielsweise durch einen Laserstrahl durchgeführt werden. Durch den Trennvorgang wird der Hauptausgangsanschluß 23 mit VSS verbunden und von VSS abgekuppelt gelassen, so daß die oben beschriebenen Steuersignalzustände permanent werden. R ist auf einem hohen Niveau, wodurch der PMOS-Transistor 29 abgeschaltet und ein Stromfluß von VCC zu VSS durch den durch Schmelzsicherung programmierbaren Speicher 30 verhindert wird. Da die erste aufschmelzbare Verbindung 23 durchtrennt ist, fließt auch kein Strom von VCC nach VSS durch die Hauptsteuerschaltung 20. RN ist auf einem niedrigen Niveau, so daß die Entscheidungsschaltung 50 den nichtredundanten Adressendecoder 60 aktiviert. Ein normaler Betrieb ohne eine Stromleckage durch die Steuerschaltung wird dadurch erreicht, daß eine einzige aufschmelzbare Verbindung 22 durchtrennt wird.

Wenn der Test ein defektes Element an einer bestimmten Adresse in dem Speicherzellenfeld 80 anzeigt, wird diese Adresse in dem durch Schmelzsicherung programmierbaren Speicher 30 programmiert. Insbesondere wird, wenn das m-te Adressenbit des defekten Elementes eine logische "1" ist, die aufschmelzbare Verbindung 34m durchtrennt und die aufschmelzbare Verbindung 32m wird undurchtrennt gelassen, so daß das m-te durch Schmelzsicherung programmierbare Signal RAm auf einem hohen Niveau ist. Wenn das m-te Adressenbit des defekten Elementes eine logische "0" ist, wird auf aufschmelzbare Verbindung 32m unterbrochen und die aufschmelzbare Verbindung 34m wird ununterbrochen gelassen, so daß RAm auf einem niedrigen Niveau ist.

In der Hauptsteuerschaltung 20 wird die zweite aufschmelzbare Verbindung 24 unterbrochen, und die erste aufschmelzbare Verbindung 22 wird ununterbrochen gelassen, so daß RN auf einem hohen Niveau und R auf einem niedrigen Niveau ist. Der PMOS-Transistor 29 wird folglich eingeschaltet, so daß er Spannung an den durch Schmelzsicherung programmierbaren Speicher 30 liefert. Es fließt jedoch kein Strom von VCC nach VSS durch die Hauptsteuerschaltung 20, weil die zweite aufschmelzbare Verbindung 24 unterbrochen ist, und es fließt kein Strom von VCC nach VSS durch den durch Schmelzsicherung programmierbaren Speicher 30, weil eine aufschmelzbare Verbindung in jedem Paar der aufschmelzbaren Verbindungen unterbrochen ist.

Während des Betriebs werden jedesmal dann, wenn die Speichereinrichtung adressiert wird, die Eingangsadressensignale A&sub1;, ..., An mit den Signalen RA&sub1;, ..., RAn verglichen, die von dem durch Schmelzsicherung programmierbaren Speicher 30 ausgegeben werden. Wenn zwei Sätze von Signalen zueinander passen, was den Zugriff auf ein defektes Element anzeigt, werden die Ausgänge des Adressenvergleichers 40 in Fig. 2 alle auf ein hohes Niveau gebracht. Da RN ebenfalls auf einem hohen Niveau ist, ist der Ausgang der Entscheidungsschaltung 50 auf einem hohen Niveau, wodurch der redundante Adressendecoder 70 aktiviert wird, so daß ein redundantes Element in dem redundanten Speicherzellenfeld 90 statt einem defekten Element in dem Speicherzellenfeld 80 ausgewählt wird. Wenn die beiden Sätze von Signalen nicht zueinander passen, was den Zugriff auf ein nichtdefektes Element anzeigt, ist der Ausgang der Entscheidungsschaltung 50 auf einem niedrigen Niveau, wodurch der nichtredundante Adressendecoder 60 aktiviert wird, so daß auf das Speicherzellenfeld 80 zugegriffen wird.

Fig. 3 zeigt eine Abwandlung der Hauptsteuerschaltung 20 in Fig. 1, in der die Reihenfolge der ersten aufschmelzbaren Verbindung 22 und der zweiten aufschmelzbaren Verbindung 24 umgekehrt ist. Die zweite aufschmelzbare Verbindung 24 ist nun mit VCC gekoppelt. Die erste aufschmelzbare Verbindung 22 ist über einen n-Kanal-Metalloxid-Halbleiter-Feldeffekt-Transistor (NMOS- Transistor) 27 mit VSS gekoppelt. Die Gateelektrode des NMOS-Transistors 27 ist mit VCC gekoppelt, so daß der NMOS-Transistor 27 immer eingeschaltet ist. Der NMOS-Transistor 27 hat die gleiche Strombegrenzungsfunktion wie der PMOS- Transistor 21 in Fig. 1.

Die Schaltung arbeitet wie die Hauptsteuerschaltung 20 in Fig. 1 mit der Ausnahme, daß die Anordnung ihrer Ausgänge umgekehrt ist: R wird nun direkt von dem Hauptausgangsanschluß 23 und RN von dem Inverter 25. Wie vorher wird die erste aufschmelzbare Verbindung 22 unterbrochen, wodurch R auf ein hohes Niveau und RN auf ein niedriges Niveau gebracht wird, wenn die Tests keine zu reparierenden Defekte anzeigt. Die zweite aufschmelzbare Verbindung 24 wird unterbrochen, wodurch R auf ein niedriges Niveau und RN auf ein hohes Niveau gebracht wird, wenn eine Reparatur erforderlich ist.

Es ist möglich, die logischen Schaltungen, die in Fig. 2 gezeigt sind, so umzukonfigurieren, daß die Entscheidungsschaltung 50 das Steuersignal R statt RN empfängt. In diesem Fall wird RN nicht benötigt, so daß die Schaltung in Fig. 3 durch Weglassen des Inverters 25 vereinfacht werden kann.

Fig. 4 zeigt einen anderen Aspekt der Erfindung. Die Hauptsteuerschaltung 20A in Fig. 4 ist identisch zu der Hauptsteuerschaltung 20 in Fig. 1, wobei jedoch die zweite aufschmelzbare Verbindung 24 und der Inverter 25 weggelassen sind. Der PMOS-Transistor 29 wurde ebenfalls weggelassen, der durch Schmelzsicherung programmierbare Speicher 30 ist direkt mit dem Hauptausgangsanschluß 23 gekoppelt. Die Betriebsweise dieser Schaltung wird im folgenden erläutert.

Während des Tests werden alle aufschmelzbaren Verbindungen in Fig. 4 undurchtrennt gelassen. Ein Strom fließt von VCC durch den PMOS-Transistor 21 und die erste aufschmelzbare Verbindung 22, dann durch alle aufschmelzbaren Verbindungen in dem durch Schmelzsicherung programmierbaren Speicher 30 nach VSS, wobei der PMOS-Transistor 21 eine Begrenzung des Stromflusses bewirkt. Aufgrund des Widerstandes des PMOS-Transistors 21 ist das Steuersignal RN auf einem niedrigen Niveau (nichtaktiv), so daß die normalen Schaltungselemente getestet werden können.

Wenn die Tests keine Defekte ergeben, wird die erste aufschmelzbare Verbindung 22 unterbrochen, und die aufschmelzbaren Verbindungen in dem durch Schmelzsicherung programmierbaren Speicher 30 werden undurchtrennt gelassen. Als Resultat fließt kein Strom durch die Hauptsteuerschaltung 20A und den durch Schmelzsicherung programmierbaren Speicher 30, und das Steuersignal RN ist immer noch auf einem niedrigen Niveau (nichtaktiv) und ist durch den durch Schmelzsicherung programmierbaren Speicher 30 an VSS gekoppelt.

Wenn ein defektes Element entdeckt wird, wird seine Adresse in den durch Schmelzsicherung programmierbaren Speicher 30 wie vorher programmiert, und die erste aufschmelzbare Verbindung 22 wird undurchtrennt gelassen. Wiederum fließt ein Strom von VCC nach VSS durch die Hauptsteuerschaltung 20A, und der durch Schmelzsicherung programmierbare Speicher 30 wird blockiert, weil eine aufschmelzbare Verbindung in jedem Paar der aufschmelzbaren Verbindungen in dem durch Schmelzsicherung programmierbaren Speicher 30 aufgetrennt wird. Die durch Schmelzsicherung programmierbaren Signale RA&sub1;, ..., RAn zeigen die Adresse des defekten Elementes an. Das Steuersignal RN ist auf einem hohen Niveau (aktiv) und wird durch die erste aufschmelzbare Verbindung 22 und den PMOS-Transistor 21 an VCC gekoppelt.

Sowohl im Falle von Defekten als auch im Falle ohne Defekte liefert die Steuerschaltung in Fig. 4 die gleichen durch Schmelzsicherung programmierbaren Signale RA&sub1;, ... RAn und das Steuersignal RN (das ebenfalls durch Schmelzsicherung programmierbar ist), wie es die Steuerschaltung in Fig. 1 tat.

Viele Abwandlungen in den in den Zeichnungen gezeigten Schaltungen sind möglich. Beispielsweise können die Positionen des PMOS-Transistors 21 und der ersten aufschmelzbaren Verbindung 22 in Fig. 1 untereinander ausgetauscht werden. Auf ähnliche Weise können die Positionen der ersten aufschmelzbaren Verbindung 22 und des NMOS-Transistors 27 in Fig. 3 untereinander ausgetauscht werden. Der PMOS-Transistor 21 in Fig. 1 und der NMOS-Transistor 27 in Fig. 3 können durch strombegrenzende Widerstände ersetzt werden. VSS und VCC können untereinander ausgetauscht werden, wobei die PMOS-Transistoren 21 und 29 durch NMOS-Transistoren und der NMOS-Transistorr 27 durch einen PMOS- Transistor ersetzt wird. Der durch Schmelzsicherung programmierbare Speicher 30 kann so programmiert werden, daß er eine Vielzahl von Defektadressen statt nur einer speichert, wobei geeignete Abwandlungen an dem Adressenvergleicher 40 und der Entscheidungsschaltung 50 in Fig. 2 vorgenommen werden. Die Erfindung kann auf andere integrierte Schaltungen als Halbleiterspeichereinrichtungen angewendet werden. Diese und andere Abwandlungen, die für den Durchschnittsfachmann auf der Hand liegen, können ausgeführt werden, ohne den Schutzumfang der Erfindung, wie sie im folgenden beansprucht wird, zu verlassen.


Anspruch[de]

1. Durch Schmelzsicherung programmierbare Steuerschaltung zur Erzeugung von durch Schmelzsicherung programmierbaren Signalen (RA&sub1;, ..., RAn) in einer integrierten Schaltung, die einen durch Schmelzsicherung programmierbaren Speicher (30) mit einer Vielzahl von Paaren von aufschmelzbaren Verbindungen (32m und 34m) aufweist, wobei jedes Paar in Reihe zwischen einem Schaltelement (29) und einem zweiten Potential (VSS) angekoppelt ist und wobei eine entsprechende Vielzahl von Ausgangsanschlüssen (33m) aufweist, wobei jeder Ausgangsanschluß (33m) zwischen den aufschmelzbaren Verbindungen (32m und 34m) in einem entsprechenden Paar angeordnet sind, um die durch Schmelzsicherung programmierbaren Signale (RA&sub1;,..., RAn) von den Ausgangssignalen dadurch zu erzeugen, daß die eine oder die andere der aufschmelzbaren Verbindungen (32m oder 34m in entsprechenden Paaren von aufschmelzbaren Verbindungen unterbrochen wird, dadurch gekennzeichnet, daß die durch Schmelzsicherung programmierbare Steuerschaltung ferner umfaßt:

eine Hauptsteuerschaltung (20) mit zwei aufschmelzbaren Verbindungen (22, 24), die in Reihe zwischen einem ersten Potential (VCC) und einem zweiten Potential (VSS) gekoppelt sind, um ein Steuersignal (R) von einem Punkt (23) zwischen den beiden aufschmelzbaren Verbindungen (22, 24) zu erzeugen, wobei eine der beiden aufschmelzbaren Verbindungen unterbrochen wird, um das Steuersignal zu aktivieren, wenn die durch Schmelzsicherung programmierbaren Signale ((RA&sub1;, ..., RAn) erforderlich sind, und wobei ein anderes der beiden aufschmelzbaren Verbindungen unterbrochen wird, um das Steuersignal zu deaktivieren, wenn die durch Schmelzsicherung programmierbaren Signale nicht erforderlich sind; wobei das Schaltelement (29) durch das Steuersignal (R) gesteuert wird, welches zur Zufuhr des ersten Potentials (VCC) angekoppelt ist, wenn es durch das Steuersignal (R) eingeschaltet ist.

2. Schaltung nach Anspruch 1, ferner umfassend redundante Elemente, die von den durch Schmelzsicherung programmierbaren Signalen ((RA&sub1;, ..., RAn) ausgewählt werden, um defekte Elemente der integrierten Schaltung zu ersetzen.

3. Schaltung nach Anspruch 1, worin die Hauptsteuerschaltung (20) auch ein Strombegrenzungselement (21, 27) aufweist, das in Reihe mit den beiden aufschmelzbaren Verbindungen (22, 24) angekoppelt ist, um den Stromfluß zu begrenzen, wenn keine der beiden aufschmelzbaren Verbindungen (22, 24) unterbrochen ist.

4. Schaltung nach Anspruch 3, worin das Strombegrenzungselement (21 oder 27) ein Transistor ist, der permanent eingeschaltet ist.

5. Schaltung nach Anspruch 3, worin das Strombegrenzungselement (21) zwischen dem ersten Potential (VCC) und den beiden aufschmelzbaren Verbindungen (22, 24) liegt.

6. Schaltung nach Anspruch 3, worin das Strombegrenzungselement (27) zwischen dem zweiten Potential (VSS) und den beiden aufschmelzbaren Verbindungen (22, 24) liegt.

7. Schaltung nach Anspruch 1, worin das Schaltelement (29) ein Feldeffekttransistor (29) ist, dessen Gateelektrode so angekoppelt ist, daß sie das Steuersignal (R) empfängt, dessen Sourceelektrode an das erste Potential (VCC) angekoppelt ist, und dessen Drainelektrode mit den Paaren der aufschmelzbaren Verbindungen in dem durch Schmelzsicherung programmierbaren Speicher (30) angekoppelt ist.

8. Schaltung nach Anspruch 1, worin die Hauptsteuerschaltung (20) auch einen Inverter (25) umfaßt, der mit den beiden aufschmelzbaren Verbindungen (22, 24) zum Invertieren des Steuersignales ((RN) gekoppelt ist.

9. Durch Schmelzsicherung programmierbare Steuerschaltung zur Erzeugung von durch Schmelzsicherung programmierbaren Signalen ((RA&sub1;, ..., RAn) in einer integrierten Schaltung, die einen durch Schmelzsicherung programmierbaren Speicher (30) hat, der eine Vielzahl von Paaren aufschmelzbarer Verbindungen (32m und 34m) und eine entsprechende Vielzahl von Ausgangsanschlüssen (33m) hat, wobei jeder Ausgangsanschluß (32m) zwischen den aufschmelzbaren Verbindungen (32m und 34m) in einem entsprechenden Paar angeordnet ist, um die durch Schmelzsicherung programmierbaren Signale ((RA&sub1;, ..., RAn) von den Ausgangsanschlüssen (33m) dadurch zu erzeugen, daß die eine oder andere der aufschmelzbaren Verbindungen (32m oder 34m) in entsprechenden Paaren von aufschmelzbaren Verbindungen aufgetrennt wird, dadurch gekennzeichnet, daß jedes Paar in Reihe zwischen einer ersten aufschmelzbaren Verbindung (22) und einem zweiten Potential (VSS) angeordnet ist, und daß die Steuerschaltung ferner umfaßt:

eine Hauptsteuerschaltung (20), die eine erste aufschmelzbare Verbindung (22) hat, die mit einem ersten Potential (VCC) gekoppelt ist, wobei die erste aufschmelzbare Verbindung (22) aufgetrennt wird, wenn die durch Schmelzsicherung programmierbaren Signale (RA&sub1;, ..., RAn) nicht erforderlich sind, und die unaufgetrennt belassen wird, wenn die durch Schmelzsicherung programmierbaren Signale (RA&sub1;, ..., RAn) erforderlich sind.

10. Schaltung nach Anspruch 9, ferner umfassend Redundanzelemente, die durch die durch Schmelzsicherung programmierbaren Signale ausgewählt werden, um defekte Elemente der integrierten Schaltung zu ersetzen.

11. Schaltung nach Anspruch 9, worin die Hauptsteuerschaltung (20) auch ein Strombegrenzungselement (21) hat, welches in Reihe mit der ersten aufschmelzbaren Verbindung (22) zwischen dem ersten Potential (VCC) und den aufschmelzbaren Verbindungen in dem durch Schmelzsicherung programmierbaren Speicher (30) gekoppelt ist.

12. Schaltung nach Anspruch 11, worin das Strombegrenzungselement (21) zwischen dem ersten Potential (VCC) und der ersten aufschmelzbaren Verbindung angeordnet ist.

13. Schaltung nach Anspruch 11, worin das Strombegrenzungselement (21) ein Transistor ist, der permanent eingeschaltet ist.

14. Schaltung nach Anspruch 9, worin ein Steuersignal (RN), um anzuzeigen, ob die durch Schmelzsicherung programmierbaren Signale (RA&sub1;, ..., RAn) gültig oder ungültig sind, von einem Punkt (23) zwischen der ersten aufschmelzbaren Verbindung (22) und dem durch Schmelzsicherung programmierbaren Speicher (30) ausgegeben wird.

15. Verfahren zur Erzeugung von durch Schmelzsicherung programmierbaren Signale ((RA&sub1;,..., RAn) in einer integrierten Schaltung umfassend folgende Schritte:

wenn die durch Schmelzsicherung programmierbaren Signale (RA&sub1;, ..., RAn) erforderlich sind, Programmierung derselben durch Auftrennen einer aufschmelzbaren Verbindung in jeder von einer Vielzahl von Paaren von aufschmelzbaren Verbindungen (32m und 34m) in einem durch Schmelzsicherung programmierbaren Speicher (30);

wenn die durch Schmelzsicherung programmierbaren Signale ((RA&sub1;, ..., RAn) erforderlich sind, lasse man eine erste aufschmelzbare Verbindung (22) unaufgetrennt, um damit Strom an den durch Schmelzsicherung programmierbaren Speicher (30) zuzuführen;

wenn die durch Schmelzsicherung programmierbaren Signale ((RA&sub1;, ..., RAn) nicht erforderlich sind, lasse man die Paare der aufschmelzbaren Verbindungen (32m und 34m) in dem durch Schmelzsicherung programmierbaren Speicher (30) unaufgetrennt; und

wenn die durch Schmelzsicherung programmierbaren Signale (RA&sub1;, ..., RAn) nicht erforderlich sind, schneidet man die erste aufschmelzbare Verbindung (22) auf, um dadurch den Strom an den durch Schmelzsicherung programmierbaren Speicher (30) zu unterbrechen.

16. Verfahren nach Anspruch 15, worin die durch Schmelzsicherung programmierbaren Signale ((RA&sub1;, ..., RAn) verwendet werden, um redundante Elemente auszuwählen, um defekte Elemente der integrierten Schaltung zu ersetzen.

17. Verfahren nach Anspruch 15, worin der Strom an den durch Schmelzsicherung programmierbaren Speicher (30) durch die erste aufschmelzbare Verbindung (22) zugeführt wird.

18. Verfahren nach Anspruch 17, umfassend den weiteren Schritt, daß ein Steuersignal (NN) erzeugt wird, welches anzeigt, ob die durch Schmelzsicherung programmierbaren Signale gültig oder ungültig sind, von einem Punkt zwischen der ersten aufschmelzbaren Verbindung (22) und dem durch Schmelzsicherung programmierbaren Speicher (30).

19. Verfahren nach Anspruch 15, umfassend die weiteren Schritte:

wenn die durch Schmelzsicherung programmierbaren Signale ((RA&sub1;, ..., RAn) erforderlich sind, schneidet man die zweite aufschmelzbare Verbindung (24) auf, die in Reihe mit der ersten aufschmelzbaren Verbindung (22) gekoppelt ist;

Erzeugen eines Steuersignals (R) von einem Punkt zwischen der ersten aufschmelzbaren Verbindung (22) und der zweiten aufschmelzbaren Verbindung (24); Verwenden des Steuersignals (R), um ein Schaltelement (29) zu steuern; und

Zuführen von Strom durch das Schaltelement (29) dem durch Schmelzsicherung programmierbaren Speicher (30).

20. Verfahren nach Anspruch 19, umfassend den weiteren Schritt, daß das Steuersignal (R) benutzt wird, um anzuzeigen, ob die durch Schmelzsicherung programmierbaren Signale gültig oder ungültig sind.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com