PatentDe  


Dokumentenidentifikation DE69131205T2 30.09.1999
EP-Veröffentlichungsnummer 0565622
Titel SOURCEFOLGER SPEICHERZELLE UND VERBESSERTE VERFAHREN UND ANORDNUNG FÜR ITERAKTIVES SCHREIBEN IN INTEGRIERTE SCHALTUNG FÜR SIGNALAUFNAHME UND WIEDERGABE
Anmelder Information Storage Devices, Inc., San Jose, Calif., US
Erfinder BLYTH, Trevor, Milpitas, CA 95035, US;
SIMKO, Richard, T., Los Altos, CA 94022, US
Vertreter Klocke & Späth, 72160 Horb
DE-Aktenzeichen 69131205
Vertragsstaaten DE, FR, GB, IT, NL
Sprache des Dokument En
EP-Anmeldetag 26.12.1991
EP-Aktenzeichen 929038784
WO-Anmeldetag 26.12.1991
PCT-Aktenzeichen US9109666
WO-Veröffentlichungsnummer 9212519
WO-Veröffentlichungsdatum 23.07.1992
EP-Offenlegungsdatum 20.10.1993
EP date of grant 06.05.1999
Veröffentlichungstag im Patentblatt 30.09.1999
IPC-Hauptklasse G11C 27/00

Beschreibung[de]
Hintergrund der Erfindung Gebiet der Erfindung

Das vorliegende Schriftstück betrifft das Gebiet der nichtflüchtigen Aufnahme und Wiedergabe von analogen Signalen in einer integrierten Schaltung, wobei ein analoges Signal direkt in einer Speicherzelle gespeichert und daraus ausgelesen wird.

Stand der Technik

Das US-Patent Nr. 4, 890, 259, welches die Grundlage für den Oberbegriff der Ansprüche 1 und 14 bildet, offenbart ein Aufnahme- und Wiedergabesystem von analogen Signalen in einer hochintegrierten Schaltung, bei dem ein analoges Eingangssignal mehrere Male abgetastet wird, und sodann, wenn zusätzliche Abtastwerte genommen und vorübergehend gehalten werden, ein früherer Satz von Abtastwerten des analogen Signals parallel in eine Vielzahl von Speicherstellen- oder Zellen geladen wird, wobei eine jede nichtflüchtige Speicherzellen mit schwebendem Steueranschluß, vorzugsweise EEP ROM-Zellen, umfaßt. In diesem System erfolgt das Schreiben der Abtastwertpakete in die jeweiligen Speicherzellen, indem ein Schreibimpuls wiederholt aus geschickt wird, dem ein Lesevorgang für die jeweiligen Zellen folgt, um die gespeicherten Informationen in jeder Zelle mit den Informationen zu vergleichen, die in der jeweiligen Abtast-Halte-Schaltung gehalten werden. Während der aufeinanderfolgenden Schreib-/Lesevorgänge wird die Amplitude des Schreibimpulses erhöht, wobei der Schreibimpuls zu allen Zelle abgebrochen oder von der Zelle entkoppelt wird, wenn die Informationen, die von der Zelle bei dem letzten Lesevorgang gelesen worden sind, gleich dem Wert sind, die in der jeweiligen Abtast-Halte-Schaltung gehalten werden. Um Zeit für die aufeinanderfolgenden Schreib- /Lesevorgänge zu schaffen, werden eine Mehrzahl von Abtast- Halte-Schaltungen vorgesehen, so daß ein gleiche Vielzahl von Zellen gleichzeitig geladen oder beschrieben werden können. Und dennoch ist wegen der Einschränkung in der Praxis bei der Anzahl von Abtast-Halte-Schaltungen, die vorgesehen werden können, und der beschränkten Zeitdauer, in der die Abtast-Halte-Schaltungen der integrierten Schaltung die einmal eingenommenen Werte genau gleich halten, die Zeitdauer, die zum Schreiben der Abtastsignale in die Speicherzellen auf diese parallele Ladeweise verfügbar ist, eingeschränkt. Weil jeder Schreib-/Lesezyklus eine endliche Zeitdauer beansprucht, ist daher die Anzahl solcher Zyklen, die vollzogen werden können, bevor dieselbe Anzahl an Abtastwerten wieder genommen worden ist und auf ähnliche Weise gespeichert werden muß, beschränkt. Das wiederum schränkt die Auflösung der gespeicherten Informationen ein, die von jedem Schreibimpuls erreicht werden können, während noch ein sauberes Abspeichern der Abtastwerte, die an einem der äußersten Punkte des Speicherbereichs liegen können, möglich ist, insbesondere in Anbetracht von etwa Temperaturveränderungen und Verarbeitungsunterschieden von Chip zu Chip.

Das US-Patent Nr. 4, 627, 027 offenbart eine analoge Speicher- und Wiedergabevorrichtung, die nichtflüchtige Speicherbauteile verwendet. Die hierin geoffenbarte Vorrichtung verwendet eine Speicherzelle mit schwebendem Steueranschluß von der Bauart eines Sourcefolgers bei einer Vorrichtung, die auf jede Zelle in einem einzigen Schreibvorgang schreibt, im Gegensatz zu einem schrittweisen Schreibver fahren, bei dem aufeinanderfolgende Schreib-/Lesevorgänge das gewünschte Analogsignal liefern und den Speicher dafür prüfen. Bai der in diesem Patent verwendeten Ausführung sind die Schreibschaltungen von den Leseschaltungen völlig getrennt, so daß beim Lesen jede Veränderung der Belastungscharakteristik eine entsprechende Änderung im Ausgang erzeugt. Eine konstante Stromlast würde im Idealfall keine Verzerrung bewirken, aber in Wirklichkeit erzeugt jede praktische Umsetzung eine gewisse Störung. Außerdem verringern die unterschiedlichen Bedingungen zwischen dem Auslesen und Beschreiben der Zelle die Wiedergabequalität deutlich.

Ein Beispiel einer Beschreibeschaltung vom Stand der Technik für einen nichtflüchtigen Analogspeicher wird in JP-A-57 176598 (SANYO DENKI KK) geoffenbart und erläutert, worauf sich die zweiteilige Form des Anspruchs 8 bezieht, und bei der ein vergrößerter oder verkleinerter Schreibimpuls an den nichtflüchtigen Analogspeicher angelegt wird, je nachdem ob der Unterschied zwischen der Grenzspannung und der Bezugsspannung größer oder kleiner wird. Ferner offenbart dieses Schriftstück nur eine "Naschreibe-" Schaltung zum Programmieren einer Speicherzelle.

Kurze Zusammenfassung der Erfindung

Diese Erfindung wird in den unabhängigen Ansprüchen 1, 8 und 14 geoffenbart. Eine Speicherzelle eines Sourcefolgers mit schwebendem Steueranschluß und ein verbessertes Verfahren und Vorrichtung zum schrittweisen Schreiben für die analoge Aufnahme und Wiedergabe in einer integrierten. Schaltung, die für eine erhöhte Auflösung in dem gespeicherten Signal und eine erhöhte Genauigkeit und Stabilität der Speicher- und Ausleseeigenschaften der Vorrichtung sorgen. Die Speicherzelle ist so eingestellt, daß die elektrisch veränderbare MOS-Speichervorrichtung in einer Schaltstellung mit schwebendem Steueranschluß angeschlossen ist, was für eine Eins-zu-Eins-Beziehung zwischen der Ladungsänderung im Speicher mit schwebendem Steueranschluß und der Änderung der Ausgangsspannung, und bei einem hohen Lastwiderstand für eine verhältnismäßige Unempfindlichkeit auf die Belastungscharakteristik sorgt. Der Schreibvorgang und die Schaltung sehen ein mehrfach-iteratives Programmierverfahren vor, wobei eine Reihe aus Grobimpulsen eine Zelle auf den ungefähr erwünschten Wert programmiert, wobei eine Reihe aus auf den letzten Grobimpuls bezogenen Feinimpulsen zum Programmieren der jeweiligen Zelle in feinen Schritten auf einen gewünschten Programmier-Endpegel verwendet wird. Es können noch feinere Programmierpegel verwendet werden.

Kurze Buschreibung der Zeichnungen

Fig. 1 ist ein schematisches Schaltbild von einem Teil des Speicherfeldes und der zugeordneten Schaltung von einer analogen Speichervorrichtung in Übereinstimmung mit der vorliegenden Erfindung.

Fig. 2 ist ein schematisches Blockdiagramm von einem Teil des Speicherfeldes und der zugeordneten Schaltung von einer analogen Speichervorrichtung nach einer anderen und bevorzugten Ausführungsform der vorliegenden Erfindung.

Fig. 3 ist eine ausführliche Prinzipskizze für einen Teil des Diagramms aus Fig. 2.

Ausführliche Beschreibung der Erfindung

Zunächst unter Bezugnahme auf Fig. 1 ist eine Grundausführung der vorliegenden Erfindung zu sehen. Diese Figur stellt einen Abschnitt von einem typischen Speicherfeld mit einem Kolonnentreiber dar, der einen Komparator COMP, einen Latch, einen Hochspannungsschalter (HV) und eine Belastungskolonne, einen Kolonnenmultiplexer, umfassend die Schalter CM1 bis cNn, und ein Speicherfeld, das aus n Reihen m Kolonnen von Transistorpaaren Snm und Fnm besteht, umfaßt. Dieses grobe Bild ist repräsentativ für eine spezielle Ausführungsform, da es zum Beispiel mehr als einen Kolonnentreiber geben kann, der in das Feld gemultiplext (oder nicht gemultiplext) wird, es mehr als ein Multiplexniveau von jedem Kolonnentreiber in das Feld geben kann, usw. Die Figur zeigt auch einen einzelnen Anschlußknoten VCCA, aber er kann auch in verschiedene Knoten aufgeteilt sein. Zum Zwecke der Beschreibung des hierin geoffenbarten ersten Ausführungsbeispiels wird der Hochspannungsschalter als einfacher Schalter gezeigt, obwohl derselbe in einem anderen hierin geoffenbarten Ausführungsbeispiel aus zwei Schaltern, zusammen mit einem Mittel, um eine feine Justierspannung auf eine grobe Spannung zu überlagern, um die Speicherzelle in einer für diese Tätigkeit typischen verfügbaren Zeit genauer zu programmieren, besteht.

Eine Aufnahme wird durch den folgenden Ablauf aus geführt. Die zu beschreibenden (programmierenden) Zellen werden zuerst gelöscht (geleert). Dies wird durch Anlegen einer Hochspannung an einen Steueranschluß durchgeführt, der hierin auch als Löschanschluß CGn bezeichnet wird, während eine Niedrigspannung an dem Drain bei behalten wird. In den Schaltungen der bevorzugten Ausführungs form weist jede Reihe einen unabhängigen Anschluß auf, damit es erleichtert wird, jede Reihe unabhängig zu löschen, ohne die analogen Abtastwerte zu stören, die in anderen Teilen des Speichers aufgezeichnet worden sind. Die niedrige Drainspannung wird durch das Anlegen einer Niedrigspannung an VCCA erreicht. Da die Hochspannung an dem Löschanschluß bewirkt, daß der Transistor mit schwebendem Anschluß in einem leitenden Zustand ist, wird die Niedrigspannung auf den Drain übertragen. Es wäre auch möglich, die Drainspannung durch die Kolonne und die Steueranschlußauswahl anzulegen.

Die zu schreibende Spannung wird an ANALOG EIN angelegt, ein SET-Signal wird angelegt, um den Latch zu setzen und den HV- Schalter einzuschalten, CL wird auf L-Pegel gesetzt, alle CG-Drähte werden auf L-Pegel gesetzt, und die gewünschten Kolonnenmultiplexdrähte (CMm) und Steuer- anschlußauswahldrähte (SGn) werden auf H-Pegel gesetzt. Nicht ausgewählte Kolonnen und Reihen liegen mit ihren CM- und SG-Drähten auf L-Pegel. Der erste Hochspannungsimpuls wird dann an HV angelegt und über die CMn- und SGn- Transistoren an den Drain der adressierten Zelle angelegt. Der Pegel an CMn und SGn muß aus reichen, um den gewünschten Pegel auf den Drain der Zelle weiterzugeben. Bai dem bevorzugten Ausführungsbeispiel liegen cm und SG auf einer höheren Spannung als HV, so daß HV, das geregelte Signal, auf den Drain ohne jeden Spannungsverlust angeschlossen wird. Es wäre auch möglich, CM und/oder SG zu regeln, um den gewünschten Pegel auf den Drain weiterzugeben. Wenn HV auf den Drain angelegt wird, wird der VCCA auch ins Positive gebracht. Bei dem bevorzugten Ausführungsbeispiel beträgt der VCCA-Pegel an dieser Stelle des Verfahrens ungefähr 7 Volt - was höher ist als der maximale Pegel, auf den der Fnm-Transistor den VCCA sonst durch die Wirkung des Folgers ziehen würde. (Obwohl CGn auf VSS liegt, ist zu beachten, daß die kapazitive Kopplung auf den schwebenden Anschluß bewirkt, daß der Transistor leitet, auch wenn er möglicherweise völlig entladen ist). Der Sinn ist, sicherzustellen, daß die Kolonnenspannung auf Grund eines Stromweges zum VCCA nicht unterdrückt wird. Eine Nicht-Unterdrückung des VCCA könnte auch erreicht werden, indem der VCCA schweben gelassen wird, was für VCCA-Knoten mit kleinen Kapazitätswerten und Hochspannungsquellen mit niedrigen Impedanzwerten der Source ausreichends ein kann. Diese Werte treten in der Praxis im allgemeinen nicht auf. Jetzt, da die Zelle in diesem Schreibezustand ist, kann das Elektronentunneln vom schwebenden Anschluß zum Drain erfolgen, was zu einer Nettoerhöhung der positiven Ladung, die auf dem Schwebeanschluß liegt, führt. Nach einer gewissen Zeitdauer wird HV (und VCCA) auf L-Pegel gebracht - bei dem bevorzugten Ausführungsbeispiel wird die Entladegeschwin digkeit gesteuert, um unnötige Störungen von anderen Knoten zu vermeiden.

Die Zelle wird nun in den Lesemodus gestellt. CL wird auf H- Pegel gestellt (indem die Stromlast auf die Kolonne gelegt wird), CMm und SGn bleiben auf H-Pegel, um dieselbe Zelle adressiert zu halten (wenn auch nicht unbedingt zu denselben hohen Spannungen wie vorher), und der VCCA wird auf eine positive Spannung gebracht. Es ist zu beachten, daß diese Stellung eine Umkehrung von digitalen Speichern darstellt, wo der VCCA-Knoten geerdet wäre. Der Gesamtwiderstand des Snm-Transistors und des (der) Kolonnenmultiplextransistors (- en) sollte im Vergleich zu dem effektiven Lastwiderstand klein sein. Die Spannung des Löschanschlusses CGn wird auf einen festen Pegel gebracht, der so gewählt wird, daß der Bereich der Speicherspannung optimiert wird - im Falle des bevorzugten Ausführungsbeispiels sind sowohl VCCA als auch CGn an 4 V angeschlossen. Die Spannung, die jetzt an die Kolonne ausgegeben wird, wird mit ANALOG EIN verglichen. EN wird auf H-Pegel gebracht, und wenn ANALOG AUS größer als ANALOG EIN ist, geht der Ausgang des Komparators auf H-Pegel und stellt den Latch zurück. Der HV-Schalter wird so geöffnet und die darauffolgenden HV-Impulse sind nicht an der Zelle angeschlossen. (Typischerweise weisen solche Hochspannungsimpulse fortschreitend zunehmende Amplituden auf.) Falls jedoch ANALOG AUS kleiner als ANALOG EIN ist, dann bleibt der Latch gesetzt, und der nächste HV-Impuls wird an die Zelle angelegt, und die Zelle erhält eine weitere Zunahme an Tunnelstrom. Die Zelle ist andererseits in den Schreibmodus und dann in den Lesemodus gestellt, bis ein Vergleich durchgeführt wird oder eine Höchstanzahl von Zyklen erreicht worden ist.

Um die Aufnahme wiederzugeben, wird die Schaltung ununterbrochen in den Lesemodus gestellt. Die Schaltstellung und die Betriebsbedingungen der Zelle sind exakt dieselben wie während dem Schreibevergleich, und auf diese Weise wird eine genaue Wiedergabe erzielt.

Die Auflösung der analogen Aufnahme wird verbessert, wenn die Spannungszunahme an den EEPROM mit schwebendem Steueranschluß, der aus jeder Hochspannungszunahme herrührt, so klein wie möglich ist. Im Falle von im Handel erhältlichen Sprachaufnahmegeräten reichen die Auflösungen von 6 Bit bis 16 Bit der entsprechenden digitalen Auflösung. Das hierin verwendete Aufnahmeverfahren bewirkt, daß die Spannung an dem schwebenden Steueranschluß während eines jeden Hochspannungsimpulses erhöht wird. Die erreichte Auflösung hängt von der Weite des Hochspannungs-Schreibeimpulses und auch von der Größe der Spannungszunahme zwischen jedem der aufeinanderfolgenden Impulse ab. Eine bessere Auflösung (d. h. kleinere Spannungszunahmen) wird mit schmalen Impulsen und/oder mit kleineren Spannungszunahmen des Hochspannungsimpuls es erzielt. Das bedeutet jedoch, daß es zur Abdeckung desselben Bereichs von Spannungen auf dem schwebenden Steueranschluß (d. h. desselben dynamischen Bereichs) eine vermehrte Anzahl von gesendeten Hochspannungsimpulsen geben muß. Bei einer gegebenen Aufnahmearchitektur gibt es eine gewisse Zeitdauer, die verfügbar ist, um das Schreiben einer Zeile auszuführen, bevor das Schreiben der nächsten Reihe begonnen wird. Das schränkt die Anzahl der Impulse ein, die gesendet werden können, und schränkt folglich die Auflösung, die erzielt werden kann, ein. Wenn sich die Hochspannungsimpulse linear über den Gesamtbereich vergrößern, dann würde jede Zunahme ungefähr gleiche Zunahmen auf den schwebenden Steueranschluß ergeben. Die ersten wenigen Impulse (die im allgemeinen einem Löschzyklus folgen) würden vielleicht eine größere Zunahme als die nachfolgenden Impulse bewirken, aber das ist vor allem die Ausnahme.

Das bei der bevorzugten Schaltung in Fig. 2 verwendete Verfahren verwendet zwei Salven von Spannungsimpulsen (das Verfahren kann auf mehrere Salven ausgeweitet werden). Die erste Salve von Impulsen weist monoton wachsende Spannungspegel auf (beginnend mit einem Pegel, der eine schwach programmierte Zelle hervorruft und endend mit einem Pegel, der eine stark programmierte Zelle hervorruft - d. h. von 8 Volt bis 18 Volt). Diese werden als Grobimpulse bezeichnet werden. Die Grobimpulse werden an die Zelle angelegt, bis die Zelle einen Punkt erreicht, wo sie ein zusätzlicher Impuls auf einen Pegel programmieren würde, der jenseits des gewünschten Pegels liegt. Eine zweite Salve von Impulsen wird nun ausgesendet, welche eine verringerte Spannungszunahme zwischen benachbarten Impulsen aufweist. Diese werden als Feinimpulse bezeichnet. Der Spannungspegel des ersten Impulses in der Feinsalve bezieht sich auf den Pegel des letzten Grobimpulses, der an die Zelle angelegt wird. Es kann derselbe Pegels ein, etwas höher oder etwas niedriger, aber der wichtige Umstand dabei ist, daß er eine Funktion von dem letzten Grobimpulspegel ist. Feinimpulse werden an die Zelle geschickt, bis die Zelle auf den erwünschten Pegel programmiert ist. Der Spannungspegel der Feinimpulse kann auch monoton wachsende Werte aufweisen, aber die Spannungszunahme ist viel kleiner als die Zunahme während des Grobzyklus. Die Feinimpulse können ebenso von geringerer Weite sein als die Grobimpulse.

In diesem Schema wird die Auflösung der Spannung auf dem schwebenden Steueranschluß durch die Spannungszunahme bestimmt, die während des Feinzyklus erreicht wird. Der Spannungsbereich wird jedoch von dem Grobzyklus bestimmt.

Stellen wir uns eine ideale Situation vor, bei der:

Vr = dynamischer Spannungsbereich

Vc = Spannungszunahme auf den schwebenden Steueranschluß während der Grobimpulse

Vf = Spannungszunahme auf den schwebenden Steueranschluß während der Feinimpulse

Nc = Anzahl der Grobimpulse

Nf = Anzahl der Feinimpulse

Ist.

Dann gilt

Nc = Vr/Vc

Nf = Vc/Vf

und

Ntotal = Nc + Nf

Wenn die Schaltung jedoch nicht dies es duale (oder mehrfache) Zunahmeverfahren verwendete und dieselbe Auflösung erforderlich wäre, wäre die Gesamtanzahl von erforderlichen Impulsen zur Überdeckung des Bereichs:

Ntotal = Vr/Vf = Vr/ (Vc/Nf) = Nc*Nf

Angenommen, wir haben zum Beispiel einen Bareich von 1 V, eine Grobzunahme von 0,1 V und eine Feinzunahme von 10 mV. Hei Verwendung des dualen Zunahmeverfahrens würden eine Gesamtmenge von 20 Hochspannungen gegenüber 100 Impulsen mit Impulsen von gleichförmig zunehmender Größe benötigt werden.

In der Praxis ist die erforderliche Anzahl von Impulsen größer als im Idealfall, weil: 1) die Grobhochspannungsimpulse bei einem niedrigen Pegel beginnen müssen und sich über die ideale Obergrenze hinweg fortsetzen müssen, um den Herstellungstoleranzen zu entsprechen, welche die Beziehung zwischen den abgeschickten Hochspannungssignalen und den sich ergebenden Spannungen an dem schwebenden Steueranschluß verändern (z. B. Veränderungen der Tunnelschwelle). Das ist bei der Verwendung von beiden Verfahren notwendig. 2) es eine ausreichende Anzahl von Feinimpulsen geben muß, um den gesamten Spannungsbereich von einer einzelnen Grobstufe abzudecken. Am oberen Ende bedeutet das ein ähnliches Problem wie bei 1), aber am unteren Ende liegt es bei den Schaltungen, die gewöhnlich zur Ausführung dieses Verfahrens verwendet werden, an den praktischen Umständen.

Das Blockdiagramm einer Schaltung, die ein duales Zunahme- (Grob/Fein-) Verfahren verwendet, wird in Fig. 2 gezeigt. Zusätzlich zu dem Bauteilen in Fig. 1 gibt es einen zusätzlichen Schalter SW2, Transistoren T1, T2 und T3, einen Kondensator C1 und einen Spannungssummieranschluß. Zum Zurücksetzten der Schaltung wird ein Impuls an CLSET gelegt, um den Latch zu stellen, CN wird auf H-Pegel gelegt, um SW2 zu schließen, und ein Impuls wird an RCAPEN angelegt, um C1 zu entladen. Die Grobimpulssalve wird dann an CHV angelegt und wird in der Folge auch an die Zelle angelegt, voraus gesetzt, daß der Latch gesetzt bleibt und SW1 geschlossen ist, wie zuvor beschrieben worden ist. Ein wichtiger Unterschied bei dieser Ausführung im Vergleich zu der Grundschaltung ist der, daß der Anschluß von CHV an COLN über den Transistor T1 geschieht. T1 benötigt eine Spannung auf seinen Steueranschluß, die wiederum von SW2 und T2 bereitgestellt wird. In der Zeitdauer, in der die Zellspannung gelesen und mit ANALOG EIN verglichen wird, wird eine Spannung Vos zur Spannung COLN hinzugefügt. Der Wert von Vos ist gleich oder etwas größer als die Spannungszunahme auf dem schwebendem Steueranschluß, die von einem einzelnen Grobimpuls herrührt. Das Hinzufügen von Vos, bevor der Vergleich mit ANALOG EIN durchgeführt wird, stellt sicher, daß der Latch um einen Grobimpuls früher zurückgesetzt wird, als es sonst passieren würde. Zu diesem Zeitpunkt wird der Latch zurückgestellt, und die Zelle wird so auf einen Pegel programmiert, der nicht mehr als eine Grobzunahme unter dem gewünschten Pegel liegt. Es wird auch die Steueranschlußspannung auf T1, die dem letzten Grobimpuls vor den Vergleich entspricht, auf C1 gespeichert.

Der Latch wird jetzt noch einmal durch das Senden eines Impulses auf CLSET gesetzt, CEN wird auf L-Pegel gesetzt, um SW2 zu öffnen, und die zweite Salve von Hochspannungs-(Fein- )Impulsen wird an CHV angelegt. Diese Impulse weisen alle die größte Amplitude auf, aber die Spannung, die auf COLN durch T1 übertragen wird, hängt von dem gespeicherten Pegel auf C1 und der Wirkung des Folgers von T1 ab. Der gespeicherte Pegel auf C1 wird von dem Signal FV moduliert, welches in dem bevorzugten Ausführungsbeispiel eine Sägezahnspannung ist, die an einer unteren Höhe (VSS) zu Beginn des Feinzyklus beginnt und auf einen größeren Pegel (2 V) am Ende des Feinzyklus ansteigt. Die Größe der Hochspannungsimpulse, die mit der Zelle während des Feinzyklus verbunden sind, hängt daher vom höchsten Wert ab, der während des Grobzyklus erreicht wird, und mit zunehmenden Amplituden, die von FV festgelegt werden. Was den Grobzyklus betrifft, wird nach jedem Hochspannungsimpuls die Zellspannung gelesen und mit ANALOG EIN verglichen. Während des Feinzyklus wird jedoch Vos auf VSS-Pegel gehalten, und die Zellspannung wird in Feinschritten erhöht, bis ein Vergleich durchgeführt ist.

Fig. 3 zeigt ein ausführliches Schema der Schaltung. T2, T3, T4, T6, T8 bilden zusammen mit C1 und C2 einen Offsetzurückgenommen Komparator; T5, T7, T9, T10, T11, T12, T13 und T14 bilden eine zusätzliche Steueranschlußstufe und einen Latch; T15, T16, T17, T18, T23 und C3 bilden einen Hochspannungsschalter; T19, T20, T21, T22, T24 und C4 bilden einen weiteren Hochspannungschalter; C5 ist ein Haltekondensator, und T29 wirkt als Sourcefolger.

Die Schreibsequenz beginnt mit einem Löschzyklus. In der folgenden Beschreibung wird angenommen, daß die adressierte Zelle schon zu Gänze gelöscht worden ist. Beim Lesen wird die Zelle in einen Sourcefolgermodus gestellt, wie zuvor beschrieben worden ist. Das Signal VCL legt eine Vorspannung auf T32 an, so daß T30, T31 und T32 als Last auf VSS fungieren. (T30 wird dazugenommen, um die Durchbruchspannung auf dem COLN-Knoten zu erhöhen). Dieses Verfahren könnte auch verwendet werden, wenn die Zelle in einer Schaltung angeordnet wäre, die für Speicherfelder üblicher ist, aber eine Inversion wäre notwendig (zum Beispiel zwischen der Zelle und COLN).

Am Beginn des Schreib- (programmier-) zyklus wird ein negativer Impuls an angelegt, und ein positiver Impuls wird an RCAPEN angelegt. Das setzt den Latch (HVEN geht auf H-Pegel) und entladet C5 auf 0 V. VCOMP liefert eine Vorspannung, so daß T4 und T5 als Lasteinrichtungen mit hoher Impedanz fungieren. VCOLHV bewirkt ebenfalls, daß T18 und T22 sich wie Lasteinrichtungen verhalten, in diesem Fall zu VSS. P/ wird auf L-Pegel gehalten und darf nur während der Wiedergabe auf H-Pegel gehen. wird anfangs auf L-Pegel gehalten. CL ist während des Schreibens auf L-Pegel und während des Lesens auf H-Pegel. Die Spannung, die wünschenswerterweise in die EEPROM-Zelle geschrieben wird, wird an ASAMPN angelegt. Der erste Hochspannungsimpuls des Grobzyklus wird an CHV gelegt. Er könnte typischerweise eine Amplitude von ungefähr 10 V mit einer endlichen Anstiegsdauer und Impulslänge aufweisen. Da auf L-Pegel liegt, ist T17 aus geschaltet, und die Spannung auf dem Steueranschluß von T23 steigt als Folge der CHV-Sägezahnspannung auf C3. Andere Kapazitäten an dem Steueranschluß von T23 sind im Vergleich mit C3 klein, und folglich gibt es eine sehr kleine kapazitive oder Spannungsteilung. Es gibt auch den Selbst-Bootstrap-Effekt von T23 selber, und daher erhöht sich die Spannung am Steueranschluß von T23 um eine Größe, die fast gleich mit CHV ist. Die Startspannung am Steueranschluß von T23 war (VCC - Vt) oder ungefähr 4 V, daher macht mit einem Vt von typischerweise ungefähr 1 V der Transistor 23 voll auf, und CHV wird auf C4 durchgeschaltet. Die Bauteile T15, T16, T17 und T18, T23 und C3 arbeiten wie ein Hochspannungsschalter, der von freigegeben wird (andere Ausführungen des Schalters sind möglich). Auf eine ähnliche Weise leitet auch der Schalter, der T24 verwendet, und C5 wird auf (CHV - Vt) geladen - der Abfall von Vt stammt von T25. T29 leitet jetzt und läßt COLN auf (CHV - Vt - Vtn) ansteigen. Vt ist die Anreicherungsschwelle des nativen Transistors T29. Es wird angenommen, daß die Vt von T28 weniger oder gleich ist wie T25. Also wird der CHV- Impuls an COLN und danach an die Zelle mit einem kleinem Spannungsabfallbetrag wegen der Schwellwerte angelegt. Nachdem CHV auf seinen niedrigen Pegel zurückkehrt ist, wird die von der Zelle gelesene Spannung mit ASAMPN verglichen. und CCK sind inverse Signale; liegt zuerst auf H- Pegel und verbindet von ASAMPN an C1 über T2. T6 wird auch durch angesteuert und legt eine Vorspannung auf den Inverter T8/T4 in seinem linearen Bereich und führt den Offset zurück. Der Steueranschluß T7 weist dieselbe Spannung wie der (abgestimmte) T8 auf, und s eine Source liegt auf VSS, weshalb der Inverter T5, T7, T9 ebenfalls im linearen Bareich liegt. CCK geht dann auf L-Pegel und CCK geht auf H- Pegel. Die Zelle war bisher auf Lesemodus gestellt, und auf diese Weise ist die Zellspannung an C1 gekoppelt. Die Spannungsänderung auf LHS von C1 ist an den Steueranschluß von T8 gekoppelt. (Es ist wichtig, daß auf L-Pegel geht, bevor CCK auf H-Pegel geht, um sicherzustellen, daß es keinen Ladungsverlust durch T6 gibt). Gleichzeitig wird ein positiv werdendes Signal an Vos angelegt (bei dem bevorzugten Ausführungsbeispiel beträgt es 1,5 V, abgeleitet vom Grund des analogen Signals) und koppelt zusätzliche Ladung an T8. Die Kapazität des Kondensators T2 wird so gewählt, daß Ladung gekoppelt wird, die gleich einer Spannung ist, die etwas größer als die Spannungszunahme ist, die während eines jeden Grobimpuls es auf dem schwebendem Steueranschluß erfolgt. Da der Inverter in seinem linear Bereich liegt, bewirkt die Änderung an dem Steueranschluß von T8 eine entsprechende Änderung an dem Drain von T8, multipliziert mit der Verstärkung des Inverters. Die Größe von T6 wird klein gehalten, um die kapazitive Kopplung von zum Eingang des Inverters zu minimieren. Die Kopplung kann ferner durch das Anschließen einer gleichen Kapazität an den Steueranschluß von T8, aber innerhalb der gleichen und entgegengesetzten Phase des Signals verringert werden. Das kann ein "Schein"-Transistor ähnlich wie T6 sein, oder, wie es oft gemacht wird, kann ein P-Kanal-Transistor parallel mit T6 und von einem entgegengesetzten Signal angesteuert sein. Diese Schritte wurden jedoch nicht unternommen, weil der hier eingeführte Offset ein systematischer Offset ist, der in allen ähnlichen Schaltungen gleich ist, einschließlich der Bezugsschaltung, und wird daher aus geschlossen. Wenn der Komparator durch einig andere Verfahren verwirklicht wäre, wie etwa jenes mit differentiellen Eingangspaaren von Transistoren, wird der wahlfreie Offset letztlich mit der aufgenommenen Zellspannung überlagert. Die Komparatorschaltung wird auf diese Weise mit einer kleinen Anzahl von Bauteilen verwirklicht. Die Verstärkung des Inverters (und der nachfolgenden Stufe T7) kann durch die Verwendung einer Lasteinrichtung mit hoher Impedanz erhöht werden. Im Falle dies er Ausführung wird die hohe Impedanz durch die Verwendung von Stromspiegeleinrichtungen T4 und T5 in ihrem gesättigten Bereichen erzielt.

Mit der Zustandsänderung von und CKK gibt es einen verstärkten Differenzpegel an dem Steueranschluß von T7. Nach einer kurzen Ausregelzeit wird auf L-Pegel gebracht. Der Drain von T7 wurde zuvor von T10 auf L-Pegel gehalten, kann aber jetzt als zusätzliche Verstärkungsstufe arbeiten, die einen verstärkten, nicht invertierten Differenzpegel an diesem Punkt liefert. Die Transistoren T11 bis T14 bilden ein CMOS-Nand-Gatter, welches in einer quergekoppelten Latchanordnung mit der letzten Verstärkungsstufe verbunden ist. Die Transistoren T5, T7, T9 und T10 dienen zwei Aufgaben - Verstärkungsstufe und Latch. Wenn die Zellspannung plus dem Offset von 0,2 V, der von Vos verursacht wird, weniger als ASAMPN beträgt, bleibt der Latch gesetzt (HVEN ist auf H-Pegel); wenn die Zeitspannung plus 0,2 V größer als ASAMPN ist, wird der Latch zurückgesetzt, wenn er von freigegeben wird. Der Komparator reagiert auf Eingangsunterschiede in der Größenordnung von 1 mV. Der systematische Offset wegen der Kopplung mit T6 beträgt ungefähr 17 mV, was erwartungsgemäß auf dem ganzen Chip innerhalb von 2 mV gleich bleibt. Mit einer 3 mV- Übersteuerung geht der Latch auf den logischen Endzustand in 1 Mikrosekunde zurück.

Das Signal wird verwendet, um den ersten Schalter auf dem Hochspannungsweg freizugeben. Solange der Latch gesetzt bleibt, wird der Schalter freigegeben, und CHV-Impulse von ständig wachsender Größe werden an die Zelle angelegt. Nachdem der Latch zurückgesetzt worden ist, wird der Schalter abgeschaltet. Die CHV-Impulse können weiter geliefert werden, aber sie gehen nicht durch den Schaltertransistor T23, und keine weiteren Grobimpulse werden an COLN (die Zelle) angelegt. Die Spannung an C4 hat sich während jedem CHV-Impuls erhöht, wenn auf L-Pegel war. Nachdem auf H-Pegel geht und der Schalter T23 offen bleibt, wird der höchste Wert, der erreicht worden ist, wegen der Wirkung von T25 als Diode wiederhergestellt (RCAPEN wird auf L-Pegel gehalten).

Die CHV-Impulse werden fortgesetzt, bis ihr Spannungspegel (und die Anzahl der Impulse) ausreicht, um eine Zelle stark zu programmieren. Bai diesem bevorzugten Entwurf und Verfahren beträgt der Höchst-CHV-Wert 21 V. Nach dem letzten Grob-CHV-Impuls sollten alle Latch-Schalter in den Kolonnentreiberschaltungen gesetzt worden sein (vorausgesetzt, daß alle ASMPN-Spannungspegel in dem dynamischen Signalbereich liegen).

Jetzt beginnt der Feinzyklus. wird auf H-Pegel gestellt und schaltet so den zweiten Schalter aus; wird auf L- Pegel gesetzt und dann wieder auf H-Pegel gepulst, was den Latch zurücksetzt und den ersten Schalter freigibt. Eine weitere Salve von CHV-Impulsen wird ausgeschickt, dieses Mal von gleicher Größe (21 V), aber mit der halben Wiederholungsdauer der Grobimpulse. Die kürzeren Impulse erlauben, daß sowohl eine kleinere Ladungsmenge auf den schwebenden Steueranschluß während eines jeden Hochspannungsimpuls es getunnelt wird, als auch mehr Impulse mit kleineren Spannungsschritten ermöglicht werden. Die CHV- Impulse, die der Schaltung eingegeben werden, weisen die höchste Amplitude auf, aber die Spannung, die an COLN angelegt wird, hängt von der gespeicherten Spannung an dem Steueranschluß von T29 und an dem Hochspannungsspeicherkondensator ab. Wenn COLN mit CHV ansteigt, gibt die koppelnde Wirkung mit dem Steueranschluß die Steueranschlußspannung auf genau denselben Pegel zurück, der während des letzten Grobimpulses geherrscht hat, und folglich ist der auf COLN angelegte Pegel derselbe Pegel wie jener, der während des letzten Grobimpulses angelegt worden ist. Es ist jedoch in der Schaltung Vorsorge getroffen, daß Justierungen an der COLN- Spannung vorgenommen werden. Die Bodenplatte von C5 wird von einem weiteren externen Signal FV angesteuert. Die Schaltung würde arbeiten, wenn FV auf einer festen Spannung über den gesamten Schreibvorgang hinweg aufrecht erhalten bliebe, jedoch wird eine verbesserte Arbeitsleistung durch Veränderung von FV erzielt. Bei der bevorzugten Ausführung der Schaltung und seiner Versorgungsschaltungen wird eine Sägezahnspannung an FV angelegt. Während des Grobzyklus wird FV auf einer festen Höhe von ungefähr 2 V gehalten und wird auf 0 V zu Beginn des Feinzyklus gebracht. FV steigt mit dem Sägezahn linear von 0 V zu Buginn des Feinzyklus auf 2 V am Ende des Feinzyklus auf. Dieser Sägezahn wird der auf C5 gespeicherten Spannung und in der Folge der Spannungsamplitude der Hochspannungsimpulse, die an COLN angelegt werden, überlagert.

Während des Feinzyklus wird Vos auf einer festen Spannung gehalten und wird nicht gepulst, was während des Grobzyklus der Fall war. So setzt der schwebende Steueranschluß der Zelle fort, in feinen Spannungsschritten zuzunehmen, bis die Lesespannung größer als ASAMPN ist, ab wann der Latch gesetzt wird, der Schalter T23 offen bleibt und die Zelle keine weiteren Impulse erhält.

Bai dem bevorzugten Ausführungsbeispiel stellen sich die Grob- und Feinprogrammiereigenschaften wie folgt dar:

Anzahl von Grobimpulsen 45

Anzahl von Feinimpulsen 90

Mindeste Grob-CHV-Spannung 11 V

Höchste Grob-CHV-Spannung 21 V

Mindeste Grob-COLN-Spannung 9 V

Höchste Grob-COLN-Spannung 18 V

Anstiegszeit Grob-CHV 420 mV/usec

Anstiegszeit Fein-CHV 840 mV/usec

Grob-CHV-Impulsweite (bei 1 V) 100 usec

Fein-CHV-Impulsweite (bei 1 V) 50 usec

FV-Sägezahn 0-2 V

Vos-Impulshöhe 1,5 V

Sobald bei dem Ausführungsbeispiel der soeben beschriebenen Erfindung und für beide Reihen aus Programmierimpulsen die Lese- und Vergleichsvorgänge erkennen, daß der gewünschte Programmierpegel für diese Reihe aus Impulsen erreicht worden ist, sperrt ein Latch den Durchgang zur Zelle für weitere Programmierimpulse dieser Reihe, auch wenn die Lese- und Vergleichsvorgänge tatsächlich bis zum Ende der jeweiligen Reihe aus Programmierimpulsen fortgesetzt werden. Das Fortdauern der Lese- und Vergleichsvorgänge ist eine freiwillige Entwurfswahl, aber das Sperren von weiteren Programmierimpulsen dies er Reihe vor dem Durchgang zur Zelle, sobald der gewünschte Vergleich durchgeführt worden ist, ist wichtig, da sonst nachfolgendes Rauschen einen nachfolgenden Vergleichsvorgang stören könnte, was ermöglicht, daß ein viel höherer Impuls dieser Reihe zur Zelle durchgeht, was zu einer einzelnen aber großen Programmierzunahme über den gewünschten Programmierpegel hinweg führt.

Während die bevorzugte Ausführungsform der vorliegenden Erfindung hierin geoffenbart und beschrieben worden ist, liegt es für den Fachmann klar auf der Hand, daß verschiedene Änderungen in der Form und in Einzelheiten darin innerhalb des Gültigkeitsbereichs der Ansprüche vorgenommen werden können.


Anspruch[de]

1. Verfahren zum Speichern von Signalabtastwerten in einer integrierten Schaltung für analoge Aufnahme und nachfolgende Wiedergabe, welches die Schritte umfaßt:

(a) Bereitstellen einer Vielzahl von Speicherzellen, wobei jede eine Speichervorrichtung mit schwebendem Steueranschluß mit einer Source, einem Drain und einer Steuerelektrode aufweist und wobei diese in der Ableseschaltstellung des Sourcefolgers anschließbar sind;

(b) Aufnehmen einer Vielzahl von Abtastwerten eines analogen Signals und vorübergehendes Halten derselben in einer gleichen Vielzahl von Abtast-Halte- Schaltungen;

(c) Liefern einer ersten Reihe aus Programmierspannungsimpulsen mit ansteigender Amplitude an den Drain der jeweiligen Speichervorrichtung;

(d) nach jedem Programmierspannungsimpuls von Schritt

(c) Auslesen der Speichervorrichtungen in der Ableseschaltstellung des Sourcefolgers und Vergleichen des jeweiligen von dort abgelesenen Signals mit dem Signal, welches vorübergehend in der jeweiligen Abtast-Halte-Schaltung gehalten wird;

(e) für jede jeweilige Speichervorrichtung Beenden des Anlegens der ersten Reihe aus Programmierspannungsimpulsen von Schritt (c) an die jeweilige Speichervorrichtung, wenn das Signal, welches von der jeweiligen Speicherzelle in Schritt (d) ausge lesen wird, eine erste vorbestimmte Beziehung zu dem Signal erreicht, welches in der jeweiligen Abtast-Halte-Schaltung gehalten wird;

gekennzeichnet durch:

(f) Bereitstellen einer zweiten Reihe aus Programmierspannungsimpulsen mit ansteigender Amplitude an den Drain von jeder Speichervorrichtung;

(g) nach jedem Programmierspannungsimpuls von Schritt

(f) Aus lesen der Speichervorrichtungen in der Ableseschaltstellung des Sourcefolgers und Vergleichen des jeweiligen von dort abgelesenen Signals mit dem Signal, welches vorübergehend in der jeweiligen Abtast-Halte-Schaltung gehalten wird; und

(h) für jede jeweilige Speichervorrichtung Beenden des Anlegens der ersten Reihe aus Programmierspannungsimpulsen von Schritt (f) an die jeweilige Speichervorrichtung, wenn das Signal, welches von der jeweiligen Speicherzelle in Schritt (g) aus gelesen wird, eine zweite vorbestimmte Beziehung zu dem Signal erreicht, welches in der jeweiligen Abtast-Halte-Schaltung gehalten wird;

2. Verfahren nach Anspruch 1, wobei die zweite Reihe aus Programmierspannungsimpulsen, wie sie auf die Speichervorrichtung angelegt wird, auf die Größe der ersten Reihe aus Programmierspannungsimpulsen bezogen wird, wenn das Anlegen der ersten Reihe aus Programmierspannungsimpulsen auf die Speichervorrichtung in Schritt (c) beendet wird.

3. Verfahren nach Anspruch 2, wobei jeder Impuls in der zweiten Reihe aus Programmierspannungsimpulsen von kürzerer Dauer als die Impulse in der ersten Reihe aus Programmierspannungsimpulsen sind.

4. Verfahren nach Anspruch 3, wobei die maximale Zeitspanne, die für das Anlegen der zweiten Reihe aus Programmierspannungsimpulsen zugeteilt wird, im wesentlichen gleich der maximalen Zeitspanne ist, welche für das Anlegen der ersten Reihe aus Programmierspannungsimpulsen zugeteilt ist.

5. Verfahren nach Anspruch 1, 2, 3 und 4, wobei die Speichervorrichtung eine MOS-Speichervorrichtung mit schwebendem Steueranschluß ist, welche in der Ableseschaltstellung des Sourcefolgers anschließbar ist, und wobei die MOS-Speichervorrichtung in die Sourcefolgerschaltstellung in Schritt (d) und (g) geschalten wird, wodurch im wesentlicher eine Eins-zu Eins-Beziehung zwischen der Spannung an der MOS- Speichervorrichtung mit schwebendem Steueranschluß einer Zelle und dem jeweiligen, davon abgelesenen Signal besteht.

6. Verfahren nach Anspruch 5, wobei das Auslesen der MOS- Speichervorrichtung von Schritt (d) und (g) in derselben Schaltstellung aus geführt wird, wie die darauffolgende Wiedergabe des Signalabtastwertes, der in die MOS-Speichervorrichtung geschrieben ist.

7. Verfahren nach Anspruch 1, wobei das Aus lesen der Speichervorrichtung von Schritt (d) in derselben Weise aus geführt wird, wie die darauffolgende Wiedergabe des Signalabtastwertes, der in die Speichervorrichtung geschrieben ist.

8. Vorrichtung zum Schreiben eines Signalabtastwertes in eine nichtflüchtige Speicherzelle aus einem integrierten Schaltkreis mit schwebendem Steueranschluß in einem analogen Aufnahme- und Wiedergabe-System aus integrierten Schaltkreisen, welches umfaßt:

ein erstes Mittel zur Lieferung von Programmierspannungsimpulsen mit ansteigender Amplitude an die Speicherzelle;

ein zweites Mittel zum Lesen der Speicherzelle nach jedem Programmierspannungsimpuls und zum Vergleichen des davon ausgelesenen Signals mit dem Signalabtastwert, der dort hinein geschrieben werden soll;

ein drittes Mittel zum Beenden des Anlegens der ersten Reihe aus Programmierspannungsimpulsen an die Speicherzelle durch das erste Mittel, wenn das Signal, welches aus der Speicherzelle durch das zweite Mittel ausgelesen wird, eine erste vorbestimmte Beziehung mit dem Signalabtastwert erreicht, der aufgezeichnet werden soll;

gekennzeichnet durch:

ein viertes Mittel zur Lieferung einer zweiten Reihe aus Programmierspannungsimpulsen mit steigender Amplitude an die Speicherzelle, wobei die zweite Reihe aus Programmierspannungsimpulsen in kleineren Schritten ansteigt als die erste Reihe aus Programmierspannungsimpulsen des ersten Mittels, wobei die zweite Reihe aus Programmierspannungsimpulsen gemäß der ersten vorbestimmten Beziehung bestimmt wird;

wobei das zweite Mittel auch ein Mittel zum Auslesen der Speicherzelle und zum Vergleichen des von dort ausgelesenen Signals mit dem Signalabtastwert, der dorthin geschrieben werden soll, nach jedem Programmierspannungsimpuls der zweiten Reihe ist; und

ein fünftes Mittel zum Beenden des Anlegens der zweiten Reihe vom Programmierspannungsimpulsen an die Speicherzelle, wenn das Signal, welches von der Speicherzelle gelesen wird, eine zweite vorbestimmte Beziehung zum Signalabtastwert erreicht, der aufgezeichnet werden soll.

9. Vorrichtung nach Anspruch 8, wobei das vierte Mittel zur Bereitstellung der zweiten Reihe aus Programmierspannungsimpulsen ein Mittel ist, welches auf die Größe der ersten Reihe aus Programmierspannungsimpulsen bezogen wird, wenn das Anlegen der ersten Reihe aus Programmierspannungsimpulsen auf die Speicherzelle beendet worden ist.

10. Vorrichtung nach Anspruch 8, wobei jeder Impuls in der zweiten Reihe aus Programmierspannungsimpulsen von kürzerer Dauer ist als die Impulse in der ersten Reihe aus Programmierspannungsimpulsen.

11. Vorrichtung nach Anspruch 8, wobei die maximale Zeitspanne der zweiten Reihe aus Programmierspannungsimpulsen im wesentlichen gleich der maximalen Zeitspanne der ersten Reihe aus Programmierspannungsimpulsen ist.

12. Vorrichtung nach Anspruch 8, 9, 10 und 11, wobei die Speicherzelle eine MOS-Speichervorrichtung mit schwebendem Steueranschluß umfaßt, welche in der Ableseschaltstellung des Sourcefolgers anschließbar ist, wodurch im wesentlichen eine Eins-zu-Eins-Beziehung zwischen der Spannung an der MOS-Speichervorrichtung mit schwebendem Steueranschluß einer Zelle und dem jeweiligen von ihr abgelesenen Signal entsteht.

13. Vorrichtung nach Anspruch 12, wobei das zweite Mittel ebenso ein Mittel zum nachfolgenden Auslesen der MOS- Speichervorrichtung zwecks Wiedergabe ist, wodurch die Lesevorgänge beim Schreiben eines Signalabtastwertes in die MOS-Speichervorrichtung dieselben sind wie die Lesevorgänge für die Wiedergabe.

14. Vorrichtung zum Speichern von Signalabtastwerten in einer integrierten Schaltung für analoge Aufnahme und nachfolgende Wiedergabe, welche umfaßt:

eine Vielzahl von Speicherzellen, wobei jede eine MOS- Speichervorrichtung mit schwebendem Steueranschluß aufweist, welche eine Source, einen Drain und eine Steuerelektrode aufweisen und in der Ausleseschaltstellung des Sourcefolgers anschließbar sind;

eine Vielzahl von Abtast-Halte-Schaltungen, um eine gleiche Vielzahl von Abtastwerten eines analogen Signals auf zunehmen und dieselben vorübergehend zu halten;

ein erstes Mittel zur Lieferung einer ersten Reihe aus Programmierspannungsimpulsen mit ansteigender Amplitude an den Drain jeder MOS-Speichervorrichtung;

ein zweites Mittel zum Lesen der MOS- Speichervorrichtungen in der Sourcefolgerschaltstellung nach jedem Programmierspannungsimpuls und zum Vergleichen des davon aus gelesenen Signals mit dem Signalabtastwert, der vorübergehend der jeweiligen Abtast-Halte-Schaltung gehalten wird;

ein drittes Mittel zum Beenden des Anlegens der ersten Reihe aus Programmierspannungsimpulsen an die jeweilige MOS-Speichervorrichtung für jede jeweilige MOS- Speichervorrichtung, wenn das Signal, welches aus der jeweiligen Speicherzelle durch das zweite Mittel ausgelesen wird, eine erste vorbestimmte Beziehung mit dem Signalabtastwert erreicht, der vorübergehend in der jeweiligen Abtast-Halte-Schaltung gehalten wird;

gekennzeichnet durch:

ein viertes Mittel zur Lieferung einer zweiten Reihe aus Programmierspannungsimpulsen mit steigender Amplitude an den Drain der jeweiligen MOS-Speichervorrichtung;

wobei das zweite Mittel auch ein Mittel ist zum Auslesen der Speichervorrichtungen in der Ableseschaltstellung des Sourcefolgers nach jedem Programmierspannungsimpuls der zweiten Reihe und zum Vergleichen des jeweiligen von dort abgelesenen Signals mit dem Signal, welches vorübergehend in der jeweiligen Abtast- Halte-Schaltung gehalten wird; und

ein fünftes Mittel zum Beenden des Anlegens der zweiten Reihe vom Programmierspannungsimpulsen an die jeweilige MOS-Speichervorrichtung ist, wenn das Signal, welches von der jeweiligen Speicherzelle durch das zweite Mittel ausgelesen wird, eine zweite vorbestimmte Beziehung zu dem Signal erreicht, welches in der jeweiligen Abtast-Halte- Schaltung gehalten wird.

15. Vorrichtung nach Anspruch 14, wobei die Vielzahl an MOS-Speichervorrichtungen eine zweidimensionale Anordnung von MOS-Speichervorrichtungen umfaßt.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com