PatentDe  


Dokumentenidentifikation DE69418447T2 05.01.2000
EP-Veröffentlichungsnummer 0664051
Titel VERFAHREN ZUR AUSFORMUNG DÜNNER TUNNELFENSTER IN EEPROMs
Anmelder ATMEL Corp., San Jose, Calif., US
Erfinder LARSEN, Bradley, J., Woodland Park, CO 80863, US;
ERICKSON, Donald, A., Colorado Springs, CO 80906, US
Vertreter Kahler, Käck & Fiener, 86899 Landsberg
DE-Aktenzeichen 69418447
Vertragsstaaten DE, FR, GB, IT, NL
Sprache des Dokument En
EP-Anmeldetag 17.06.1994
EP-Aktenzeichen 949224414
WO-Anmeldetag 17.06.1994
PCT-Aktenzeichen US9406860
WO-Veröffentlichungsnummer 9504371
WO-Veröffentlichungsdatum 09.02.1995
EP-Offenlegungsdatum 26.07.1995
EP date of grant 12.05.1999
Veröffentlichungstag im Patentblatt 05.01.2000
IPC-Hauptklasse H01L 21/31

Beschreibung[de]
Technisches Gebiet

Die vorliegende Erfindung betrifft im allgemeinen Verfahren zur Herstellung eines leistungsunabhängigen Halbleiterspeicherbausteins und insbesondere zur Herstellung von dünnen dielektrischen Fenstern für die Elektronendurchtunnelung in elektrisch löschbaren und programmierbaren Nur-Lese-Speicherbausteinen.

Stand der Technik

In elektrisch löschbaren und programmierbaren Nur-Lese- Speicher (EEPROM)-Metall-Oxid-Halbleiter (MOS)-Transistoren tunneln Elektronen durch sehr dünne Siliziumdioxid (SiO&sub2;, "Oxid")-Schichten, damit sie an einer Speicherstelle gespeichert oder von dieser entfernt werden, die als schwebendes Gate bekannt ist. Die elektrische Ladung oder das Fehlen einer elektrischen Ladung, die im schwebenden Gate gespeichert wird, legt wiederum fest, ob ein durch das schwebende Gate gesteuerter Transistor durchgesteuert oder gesperrt werden kann, wodurch er als programmierbare Speicherzelle wirkt. Genauer verschiebt die Ladung im schwebenden Gate die Schwellenspannung, bei der der Transistor leitet. Bei einer niedrigen Schwellenspannung, die einen unprogrammierten Zustand darstellt, welcher als digitale Eins bezeichnet wird, leitet der Transistor, wenn er durch eine Bezugsspannung, die an ein Lesegate, ein Gate oberhalb des schwebenden Gates, angelegt wird, angesteuert wird. Bei einer höheren Schwellenspannung, die einen programmierten Zustand darstellt, welcher als digitale Null bezeichnet wird, leitet der Transistor nicht, wenn er unter denselben Bedingungen angesteuert wird.

Die Fläche der dünnen dielektrischen Schicht, durch die die Elektronendurchtunnelung stattfindet, ist auf kleine, im allgemeinen rechteckige Abmessungen begrenzt und die Dünnheit der Schicht wird sorgfältig gesteuert. Aus diesem Grund wird die rechteckige Fläche als "Fenster" bezeichnet. Oxidfenster mit einer Dicke zwischen 7 nm (70 Angström) und 20 nm (200 Angström) und einer Fläche von einem halben bis mehreren Quadratmikrometern sind typisch. Das US-Pat. Nr. 4 590 503 von Harari beschreibt die Ausbildung eines dünnen Tunneloxidbereichs.

Ein Siliziumsubstrat, das mit Ionen dotiert wurde, liegt durch eine dielektrische Schicht getrennt unter dem schwebenden Gate. Das Dielektrikum des dünnen Tunneloxidfensters, das die Schicht des schwebenden Gates vom Substrat trennt, sieht den Bereich für die Elektronendurchtunnelung zwischen dem Substrat und dem schwebenden Gate vor.

Die Fläche und die Dicke des Tunneloxidfensters sind zwei der wichtigsten Faktoren bei der Leistung von EEPROM- Speicherzellen. Damit irgendeine bedeutende Durchtunnelung stattfindet, muß die Spannungsdifferenz zwischen dem schwebenden Gate und dem Substrat eine Schwellenspannung übersteigen, wobei die Schwellenspannung im allgemeinen mit sowohl der Fläche als auch der Dicke des Tunnelfensters in Beziehung steht. Das Lesegate beeinflußt das schwebende Gate durch eine kapazitive Kopplung, und eine ähnliche kapazitive Kopplung existiert zwischen dem schwebenden Gate und dem Substrat. Da die Spannungsdifferenz zwischen dem Lesegate und dem Substrat die Summe der Spannungsdifferenz zwischen dem schwebenden Gate und dem Substrat und der Spannungsdifferenz zwischen dem schwebenden Gate und dem Lesegate ist, ermöglicht eine niedrigere Schwellenspannung, daß eine niedrigere Spannung zwischen dem Lesegate und dem Substrat zum Laden und Entladen angelegt wird. Alternativ ermöglicht eine niedrigere Schwellenspannung, daß die Speicherzelle schneller geladen oder entladen wird, was einen höheren Tunnelstrom nach sich zieht.

Eine kleinere Tunnelfensterfläche ist in zumindest dreierlei Hinsicht vorteilhaft. Erstens, wie vorstehend erläutert, ermöglicht ein kleineres Fenster, daß die Speicherzelle entweder mit einer niedrigeren angelegten Spannung oder schneller oder beidem gelesen oder beschrieben wird. Jede dieser Möglichkeiten bietet dem Benutzer Vorteile, wie z. B. eine Steigerung der Programmiergeschwindigkeit oder eine Verringerung des Energieverbrauchs. Zweitens ermöglicht eine kleinere Fensterfläche, daß die Zelle und die gesamte Transistorschaltung kleiner gemacht werden, und die resultierende maßstäbliche Verkleinerung der Größe von großen Verbänden solcher Schaltungen hat den Vorteil, daß mehr Informationsleistung in einer kleineren Baugruppe integriert wird. Somit bietet ein kleineres Tunnelfenster die Aussicht auf eine bessere Leistung und mehr Speicher in einer kleineren Baugruppe. Drittens gestattet eine kleinere Fensterfläche die Möglichkeit der Senkung von Schreib- und Löschspannungen.

Das Tunneloxidfenster wird typischerweise während der Herstellung des EEPROM durch die Abscheidung von Schichten und Ätzen durch herkömmliche Photoresistverfahren hergestellt. Wenn sich die Fläche der Tunneloxidfenster der Auflösung der Photoresiststrukturierung und -ätzung nähert und sogar kleiner wird als diese, weisen herkömmliche Photoresistverfahren eine Grenze für die Größe auf, mit der diese Fenster genau hergestellt werden können.

Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Ausbilden von Tunneloxidfenstern mit Submikrometerflächen bereitzustellen, die nicht durch die den herkömmlichen Photoresist- und Ätzprozessen innewohnenden Grenzen oder durch die Grenzen der Lithographie eingeschränkt sind.

In JP-A-2 021 664 ist ein EEPROM-Baustein mit einem dielektrischen Tunnelfenster offenbart. Der Baustein wird durch Strukturieren einer Siliziumnitridmaske ausgebildet. Der Baustein der Japanischen Offenbarung löst jedoch nicht die oben gestellte Aufgabe der Erfindung.

In IEEE Electron Device Letters, Band 11, Nr. 11 (1990), Seiten 549 bis 551, offenbaren Sung et al. in dem Artikel "Reverse L-shape sealed poly-buffer LOCOS technology" einen LOCOS-Prozeß, bei dem Unterätzungen mit Siliziumnitrid gefüllt werden, um den Effekt von Vogelköpfen zu verringern. Da der Zweck des betreffenden Prozesses anders ist, kann das Verfahren nicht als Basis für Verbesserungen, die von der Aufgabe der Erfindung gefordert werden, dienen.

Offenbarung der Erfindung

Bei der vorliegenden Erfindung wird ein Tunnelfenster mit einer Submikrometerfläche in einem EEPROM durch Ausbilden einer Struktur für das Fenster mit Abmessungen, die kleiner sind als die durch die Grenzen der Lithographie zugelassenen, hergestellt. Das Fenster wird durch Unterätzen einer präzisen Menge eines Endes einer Nitridschicht, die durch herkömmliche Photoresistverfahren geätzt wurde, und anschließend Abscheiden und Ätzen von Schichten, um diese kleine unterätzte Fläche zu einem dielektrischen Fenster zu formen, ausgebildet.

Dies wird erreicht durch Abscheiden einer dünnen Oxidschicht mit einer Dicke von ungefähr 50 nm (500 Angström) auf einem Siliziumsubstrat, das mit Ionen in Punkten implantiert wurde oder werden kann, um Bereiche mit erhöhter Ladung zum Ausbilden von Source- und Drainelektroden auszubilden, und auf dem auch Feldoxidgrenzen, die Bereiche mit erhöhter Ladung voneinander trennen, gezüchtet wurden. Das Feldoxid bildet Grenzen zwischen Speicherzellen. Die folgende Erörterung konzentriert sich folglich auf den Bereich zwischen den Feldgrenzen.

Eine dünne Schicht aus Siliziumnitrid, d. h. Si&sub3;N&sub4;, "Nitrid", mit einer Dicke von ungefähr 100 nm (1000 Angström) wird auf der Oxidschicht abgeschieden. Die Nitridschicht wird dann maskiert und geätzt, so daß für jedes Paar von auszubildenden Speicherzellen nur eine plateauförmige Nitridschicht verbleibt, wobei zwei entgegengesetzte Enden des Plateaus ungefähr über der letztendlichen Stelle von zwei Tunneloxidfenstern liegt.

Wenn ein zum Tunnel selbstpositionierender vergrabener N+- Bereich erwünscht ist, kann er an diesem Punkt durch Ionenbeschußimplantation nahe den Enden des Nitridplateaus hinzugefügt werden.

Die Oxidschicht wird dann mit gepufferter Fluorwasserstoffsäure oder irgendeinem anderen Oxidätzmittel, das das Siliziumsubstrat nicht beschädigt, naßgeätzt, was nicht nur das Oxid, das nicht von dem Plateau bedeckt ist, entfernt, sondern auch um ein präzises Ausmaß, das hundert bis mehrere hundert nm (tausend bis mehrere tausend Angström) betragen kann, geringfügig unter die Enden des Plateaus ätzt, was das Substrat dort freilegt, wo das Oxid weggeätzt wurde. Das Ausmaß dieser Unterätzung legt die Größe des Tunneloxidfensters fest.

Als nächstes wird eine Oxidschicht, die viel dünner ist als die ursprüngliche Oxidschicht, ungefähr 10 nm (100 Angström), auf dem Substrat, einschließlich der Fläche des Substrats, die unter den Enden des Nitridplateaus liegt, gezüchtet. Eine Schicht aus Nitrid, die ungefähr 40 nm (400 Angström) dick ist, wird dann unter Verwendung von chemischen Niederdruck-Dampfphasenabscheidungs-Verfahren abgeschieden, was bewirkt, daß der Raum unter den Nitridenden und über der Oxidschicht mit Nitrid ausgefüllt wird. Dann wird eine unstrukturierte Nitridätzung angewendet, die ungefähr 50 nm (500 Angström) entfernt. Dies läßt das meiste der Nitridfüllung in dem Raum unter den Nitridenden und über der Oxidschicht intakt, da sie durch die ungefähr 40 nm (400 Angström) dicke Nitridschicht vor dem Ätzen geschützt ist. Dann wird auf der ungefähr 10 nm (100 Angström) dicken Oxidschicht, die nicht durch das Nitrid bedeckt ist, eine Oxidschicht gezüchtet, wodurch eine Einfachschicht aus Oxid mit einer Dicke von ungefähr 70 nm (700 Angström) ausgebildet wird.

Das Nitrid wird dann abgelöst, was nur das Substrat hinterläßt, das durch drei Oxidschichten bedeckt ist: die ungefähr 50 nm (500 Angström) dicke Schicht, die nicht von Nitrid bedeckt war, die ungefähr 50 nm (500 Angström) dicke Schicht, die unter dem Nitridplateau lag und nie geätzt wurde, und zwischen diesen Schichten die ungefähr 10 nm (100 Angström) dicke Schicht, die unter den Enden des Nitridplateaus lag. Ein gepuffertes Oxid-Naßätzmittel wird aufgebracht, das ungefähr 12 nm (120 Angström) Oxid, einschließlich der gesamten ungefähr 10 nm (100 Angström) dicken Schicht, die unter den Enden des Nitridplateaus lag, entfernt. Dann wird eine ungefähr 8 nm (80 Angström) dicke Oxidschicht gezüchtet. Diese dünne Schicht soll dort, wo sie auf der kleinen Fläche des freigelegten Substrats gezüchtet wird, die vorher unter den Enden des Nitridplateaus lag, das Tunnelfenster werden.

Dann erfolgt ein herkömmlicher EEPROM-Herstellungsprozeß, beginnend mit der Abscheidung einer polykristallinen Siliziumschicht, die das schwebende Gate werden soll. Es ist zu sehen, daß eine untere Oberfläche eines Gates, das aus dieser Schicht besteht, um mehrere hundert Angström Oxid vom Substrat getrennt ist, abgesehen von der kleinen Tunnelfensterfläche, die nur um ungefähr 8 nm (80 Angström) Oxid vom Substrat getrennt ist. Die Feldoxidreihen sehen Grenzen zum Tunneloxidfenster vor, die hundert bis tausend nm (tausend bis zehntausend Angström) voneinander entfernt sein können. Das vorstehend beschriebene Nitridunterätzungsverfahren hat in einer Richtung senkrecht zu jener, die eine Größe von einhundert bis mehreren hundert nm (eintausend bis mehreren tausend Angström) aufweist, ein Fenster erzeugt. Somit kann das durch die vorliegende Erfindung erzeugte Tunnelfenster viel kleiner sein als ein Quadratmikrometer in der Fläche mal weniger als 10 nm (einhundert Angström) in der Dicke.

Kurzbeschreibung der Zeichnungen

Fig. 1 ist eine Vertikalschnittansicht eines Teils eines Halbleitersubstrats mit dotierten Bereichen unter Oxid- und Nitridschichten über dem Substrat.

Fig. 2 ist eine Vertikalschnittansicht der Elemente von Fig. 1, nachdem die Schichten maskiert und geätzt wurden.

Fig. 3 ist eine Vertikalschnittansicht der Elemente von Fig. 2, nachdem eine Oxidschicht gezüchtet wurde und eine Nitridschicht abgeschieden wurde.

Fig. 4 ist eine Vertikalschnittansicht der Elemente von Fig. 3, nachdem eine Schicht des Nitrids weggeätzt wurde.

Fig. 5 ist eine Vertikalschnittansicht der Elemente von Fig. 4, nachdem eine Oxidschicht gezüchtet wurde.

Fig. 6 ist eine Vertikalschnittansicht der Elemente von Fig. 5, nachdem das Nitrid abgelöst wurde, eine Oxidschicht geätzt wurde und eine weitere Oxidschicht gezüchtet wurde.

Fig. 7 ist eine Vertikalschnittansicht eines EEPROM- Bausteins, der gemäß dieser Erfindung aufgebaut ist.

Fig. 8 ist eine Vertikalschnittansicht eines herkömmlichen EEPROM-Bausteins.

Fig. 9 ist eine senkrechte Vertikalschnittansicht eines EEPROM-Bausteins, der gemäß dieser Erfindung aufgebaut ist.

Beste Methode zur Ausführung der Erfindung

Mit Bezug auf Fig. 1 ist ein Siliziumsubstrat 15 mit drei vergrabenen N+-Bereichen 20 dargestellt. Die N+-Bereiche 20 werden durch herkömmliche Verfahren ausgebildet, wie z. B. Ionenimplantation einer Dotierungssubstanz vom N-Typ. Dotierte Bereiche unterhalb der Oberfläche werden typischerweise als Source- und Drainelektroden eines MOS- Transistors verwendet. Auf dem Substrat 15 befindet sich eine erste Oxidschicht 25, die ungefähr 50 nm (500 Angström) dick ist. Auf der Oxidschicht 25 ist eine erste Nitridschicht 30 abgeschieden, die ungefähr 100 nm (1000 Angström) dick ist.

Fig. 2 zeigt das Substrat 15 und die Oxidschicht 25 und die Nitridschicht 30 nach dem Ätzen. Die Nitridschicht 30 wurde durch herkömmliche Verfahren maskiert und geätzt, um ein Plateau 32 zu hinterlassen, das über einem der vergrabenen N+-Bereiche 20 liegt und Enden 35 aufweist, die über den anderen zwei vergrabenen N+-Bereichen 20 liegen. Wenn ein (zum Tunnel) selbstpositionierender vergrabener N+-Bereich erwünscht ist, kann er bei dieser Ausführungsform an diesem Punkt ausgebildet werden. Für diesen Fall wären in Fig. 1 keine vergrabenen N+-Bereiche 20 vorhanden. Vor dem Entfernen des Photoresists von der Nitridstruktur 32 wird eine Dotierungssubstanz vom N-Typ durch Ionenbeschuß implantiert. Dies bildet den linken und den rechten vergrabenen Bereich 20 aus, die in Fig. 2 dargestellt sind. Der mittlere vergrabene N+-Bereich in Fig. 2 wäre nicht vorhanden. Ein Oxid-Naßätzmittel aus Fluorwasserstoffsäure oder einer beliebigen anderen Chemikalie, von der bekannt ist, daß sie Oxid ätzt, ohne das Siliziumsubstrat zu beschädigen, wurde aufgebracht, was nicht nur die gesamte Oxidschicht 25 entfernt, die nicht von dem Plateau 32 bedeckt ist, sondern auch Unterätzungen 40 geringfügig unter die Enden 35 des Plateaus 32 in die Oxidschicht 25 ätzt. Das Ausmaß dieser geringfügigen Unterätzungen 40 kann durch bekannte Ätzverfahren genau gesteuert werden und kann hundert bis mehrere hundert nm (tausend bis mehrere tausend Angström) unter den Enden 35 liegen.

Mit Bezug auf Fig. 3 wird als nächstes eine dünne zweite Oxidschicht 45 gezüchtet. Diese Oxidschicht 45 kann ungefähr 10 nm (100 Angström) dick sein und wird entlang des freigelegten Siliziumsubstrats 15, einschließlich der Unterätzungen 40, ausgebildet, wobei Räume 47 zwischen den Enden 35 und den Unterätzungen 40 hinterlassen werden. Die Oxidschicht 45 wächst nicht auf dem Nitridplateau 32. Dann wird eine unstrukturierte zweite Schicht 50 aus Nitrid abgeschieden, die das Plateau 32, die Oxidschicht 45 und die Unterätzungen 40 bedeckt und die Räume 47 füllt. Die Nitridschicht 50 kann durch chemische Niederdruck- Dampfphasenabscheidung abgeschieden werden und kann ungefähr 400 Angström dick sein.

Mit Bezug auf Fig. 4 wird als nächstes eine unstrukturierte Nitridätzung angewendet, die ungefähr 500 Angström Nitrid entfernt, was im wesentlichen die gesamte Nitridschicht 50 entfernt, abgesehen von jener, die die Räume 47 ausfüllt, die durch andere Teile der Schicht 50 geschützt ist, welche als erstes der Ätzung ausgesetzt werden.

Mit Bezug auf Fig. 5 wird eine dritte Oxidschicht 55 auf dem gesamten Oxid gezüchtet, das nicht von Nitrid bedeckt ist. Diese Oxidschicht 55 vereinigt sich mit der zweiten Oxidschicht 45, die nicht unter einer Nitridschicht liegt, und diffundiert auch in eine dünne Oberflächenschicht des Substrats darunter ein. Die dritte Oxidschicht 55 kann ungefähr 70 nm (700 Angström) dick sein. Dann wird eine obere Oxidätzung angewendet, um jegliches auf den Nitridstrukturen 32 und 47 gezüchtetes Oxid zu entfernen. Als nächstes wird ein Nitridablösung angewendet, die das gesamte restliche Nitrid entfernt. Somit werden kleine Längen der dünnen zweiten Oxidschicht 45 von den Unterätzungen 40 zwischen der ersten Oxidschicht 25 und der dritten Oxidschicht 55 belassen, von denen beide ungefähr 50 nm (500 Angström) dick sind.

Mit Bezug auf Fig. 6 wird ein gepuffertes Oxidätzmittel, das Fluorwasserstoffsäure verwenden kann, aufgebracht, um ungefähr 12 nm (120 Angström) Oxid zu entfernen. Dies entfernt die gesamte zweite Oxidschicht 45 von der Unterätzung, was eine kleine Fläche des Substrats 15 zwischen den Oxidschichten 25 und 55 freilegt, aber nicht beschädigt. Dann wird eine dünne vierte Oxidschicht 60 auf der kleinen freigelegten Fläche des Substrats 15 und auf den Schichten 25 und 55 gezüchtet oder abgeschieden. Diese Oxidschicht 60 kann ungefähr 8 nm (80 Angström) dick sein und wird zu einem Tunneloxidfenster 65, wo sie die kleine Fläche des Substrats 15 bedeckt, von der vorher das gesamte Oxid weggeätzt wurde. An diesem Punkt würde ein EEPROM- Standardprozeßablauf erfolgen, beginnend mit der Abscheidung einer ersten polykristallinen Siliziumschicht, um ein schwebendes Gate auszubilden.

Mit Bezug auf Fig. 7 ist eine EEPROM-Zelle mit Tunneloxidfenstern 65, die mit dem Prozeß der vorliegenden Erfindung ausgebildet wurden, gezeigt. Es ist zu sehen, daß diese EEPROM-Zelle schwebende Gates 70 aus polykristallinem Silizium und Lesegates 75 und Steuergates 80, die aus einer anderen Abscheidung von polykristallinem Silizium ausgebildet wurden, aufweist. Ein Paar von Zellen ist symmetrisch bezüglich der Spiegellinie 85 und der Abstand 88 zwischen diesen Linien stellt die Länge einer Zelle dar. Zum Vergleich ist in Fig. 8 eine EEPROM-Zelle des Standes der Technik dargestellt. Die Zelle des Standes der Technik, von der ein Paar bezüglich den Spiegellinien 90 und 92 symmetrisch ist, weist Tunneloxidfenster 95 auf, die wesentlich größer sind als die Tunneloxidfenster 65 der vorliegenden Erfindung. Die Zelle des Standes der Technik besitzt ebenfalls ein schwebendes Gate 98, ein Lesegate 100 und ein Steuergate 105, die größer sind als das schwebende Gate 70, das Lesegate 75 und die Steuergates 80 der vorliegenden Erfindung.

Somit ermöglicht die vorliegende Erfindung nicht nur kleinere EEPROM-Tunneloxidfenster als der Stand der Technik mit den vorher beschriebenen Verbesserungen der Leistung, sondern ermöglicht auch, daß die gesamte EEPROM-Zelle auf eine kleinere Größe maßstäblich verkleinert wird, was ermöglicht, daß mehr EEPROM-Zellen zusammen integriert werden.

In Fig. 9 wurden Feldoxidbereiche 110, die alle Zellen 112 voneinander trennen, vor der Züchtung oder der Abscheidung der ersten Oxidschicht 25 durch herkömmliche Verfahren auf und in dem Substrat 15 gezüchtet. Der Abstand 115 zwischen diesen Feldoxidbereichen 110 legt eine Abmessung des Tunnelfensters 65 fest und kann hundert bis tausend nm (tausend bis zehntausend Angström) betragen. Es ist zu sehen, daß die schwebenden Gates 70 nach oben vom Tunnelfenster 65 weg verlaufen, so daß sie sich an die Feldoxidbereiche 110 anschmiegen, und die Lesegates 75 weisen eine ähnliche Kontur auf. Die Lesegates 75 winden sich um die Enden der schwebenden Gates 70, um die kapazitive Kopplung zwischen diesen Gates zu steigern.

Somit können die Tunneloxidfenster 65 weniger als 10 nm (einhundert Angström) dick sein und können in jeder Flächenausdehnung nicht größer als einhundert nm (tausend Angström) sein, eine wesentliche Verminderung der Größe im Vergleich zum Stand der Technik.

Bei der vorliegenden Erfindung wurden die Abmessungen des dünnen Oxidtunnelfensters als kleiner als die Abmessungen, die durch Photolithographie auflösbar sind, charakterisiert. Die Photolithographie, auf die Bezug genommen wird, wird bei optischen Wellenlängen unter Verwendung von beugungsbegrenzten optischen Systemen ausgeführt. Es ist kein Bezug auf die Röntgenstrahl- Lithographie beabsichtigt, die Abstände auflösen kann, die viel kleiner sind als der Abstand, der durch die herkömmliche Photolithographie aufgelöst wird. Ein solcher Bezug oder Vergleich ist nicht beabsichtigt, da die dünnen Oxidfenster der vorliegenden Erfindung nicht bezüglich solcher Abstände bemessen wurden.


Anspruch[de]

1. Verfahren zum Ausbilden eines dielektrischen Tunnelfensters in einem EEPROM, umfassend:

Ausbilden einer ersten Oxidschicht (25) auf einem Siliziumsubstrat (15);

Abscheiden einer ersten Maskenschicht (30) auf der ersten Oxidschicht (25), dann Strukturieren der Maskenschicht (30) durch Photolithographie und Wegätzen von Teilen der Maskenschicht (30), die durch die Photolithographie definiert sind, Hinterlassen von freigelegten Teilen der ersten Oxidschicht (25), die nicht von den verbleibenden Teilen (32) der Maskenschicht (30) bedeckt sind, wobei die verbleibenden Teile (32) der Maskenschicht (30) Enden (35) aufweisen, die über ausgewählten Bereichen (20) des Substrats (15) liegen;

Wegätzen der freigelegten Teile der ersten Oxidschicht (25), die nicht von den verbleibenden Teilen (32) der Maskenschicht (30) bedeckt sind, und auch Ätzen der ersten Oxidschicht (25) geringfügig unter den Enden (35) der Maske (32) zu einem genau gesteuerten Abstand von den Enden (35), der geringer als derjenige ist, der mit Photolithographie auflösbar ist, wodurch unterätzte Bereiche (40) unter den Enden (35) der Maske (32), wo die erste Oxidschicht (25) weggeätzt wurde, definiert werden;

Züchten einer zweiten Oxidschicht (45) auf dem Substrat (15), die dünner ist als die erste Oxidschicht (25), wobei sich die zweite Oxidschicht (45) in die unterätzten Bereiche (40) unter den Enden (35) der Maske (32) erstreckt, um das Substrat (15) dort zu bedecken, wo die erste Oxidschicht (25) weggeätzt wurde, wobei die dünnere zweite Oxidschicht (45) einen Raum (47) in den unterätzten Bereichen (40) zwischen den Enden (35) und der zweiten Oxidschicht (45) beläßt;

Abscheiden einer zweiten Maskenschicht (50) auf den restlichen Teilen (32) der ersten Maskenschicht (30) und auf der zweiten Oxidschicht (45), die den Raum (47) in den unterätzten Bereichen (40) zwischen den Enden (35) und der zweiten Oxidschicht (45) ausfüllt, dann Wegätzen der gesamten zweiten Maskenschicht (50) außer desjenigen Teils der zweiten Maskenschicht (50), der den Raum (47) in den unterätzten Bereichen (40) füllt, welcher vor dem Ätzen durch äußere Bereiche der ersten Maskenschicht (30) nahe den Enden (35) geschützt ist;

Züchten einer dritten Oxidschicht (55) auf der zweiten Oxidschicht (45), die nicht von irgendwelchen Maskenschichten (30, 50) bedeckt ist; und

Entfernen aller Maskenschichten (30, 50), wobei das Oxid in dem unterätzten Bereich (40) ein Fenster (65) mit einer Breite, die dem genau gesteuerten Abstand entspricht, der die Länge der Unterätzung ist, bildet.

2. Verfahren nach Anspruch 1, das ferner durch zusätzliche Schritte nach dem Entfernen aller Maskenschichten (30, 50) definiert ist, umfassend:

Anwenden einer Oxidätzung, die einen Teil der ersten Oxidschicht (25), die gesamte zweite Oxidschicht (45) und einen Teil der dritten Oxidschicht (55) wegätzt, wobei das Substrat (15) dort freigelegt wird, wo die zweite Oxidschicht (45) vollständig entfernt wird, und

Ausbilden einer vierten Oxidschicht (60), was ein Oxidfenster (65) dort, wo das Substrat (15) freigelegt wurde, und anderswo eine dickere Oxidschicht ergibt.

3. Verfahren nach Anspruch 2, das ferner durch zusätzliche Schritte definiert ist, umfassend:

vor dem Ausbilden der ersten Oxidschicht (25) Ausbilden von voneinander beabstandeten dotierten Bereichen (20) unterhalb der Oberfläche in dem Substrat (15) für Source- und Drainelektroden;

nach dem Ausbilden der vierten Oxidschicht (60) Abscheiden einer ersten Schicht (70) aus polykristallinem Silizium auf der vierten Oxidschicht (60) und Ausbilden eines schwebenden Gates daraus, wobei das Gate (70) aus polykristallinem Silizium von dem Substrat (15) durch Oxidschichten (25, 55, 60) getrennt ist und eine untere Oberfläche mit einem nach unten gerichteten Vorsprung an dem Oxidfenster (65) aufweist, wo das Gate (70) von dem Substrat (15) nur durch die vierte Oxidschicht (60) getrennt ist, Ermöglichen von Elektronendurchtunnelung durch das Fenster (65) zwischen dem schwebenden Gate (70) und einem der dotierten Bereiche (20) unterhalb der Oberfläche in dem Substrat (15); und

Ausbilden eines Steuergates (80) aus polykristallinem Silizium über dem schwebenden Gate (70).

4. Verfahren nach Anspruch 3, das ferner durch einen zusätzlichen Schritt vor dem Ausbilden der dotierten Bereiche (20) unterhalb der Oberfläche definiert ist, und zwar: Züchten von parallelen Reihen von Feldoxidbereichen (110) auf dem Substrat (15), die durch einen Streifen der Substratoberfläche getrennt sind, wo das Feldoxid nicht gezüchtet wird, wobei die Feldoxidbereiche (110) Grenzen eines Bausteins bilden, der das Fenster enthält, wobei der Abstand zwischen den getrennten Feldoxidbereichen (110) eine Längenabmessung des Oxidfensters (65) definiert, wobei die Enden (35) der anschließend ausgebildeten Maske (32) im allgemeinen quer zu den Reihen der Feldoxidbereiche (110) orientiert sind.

5. Verfahren nach Anspruch 1, wobei die erste und die zweite Maskenschicht (30, 50) Nitridschichten sind.

6. Verfahren nach Anspruch 1, wobei der genau gesteuerte Abstand, der die Länge der Unterätzung und die Breite des resultierenden Fensters (65) ist, weniger als 1 um beträgt.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com