PatentDe  


Dokumentenidentifikation DE19731478C2 21.06.2000
Titel Spannungsgesteuerter Doppeleingangsoszillator mit kompensierter Zweipunktfrequenz
Anmelder Hewlett-Packard Co., Palo Alto, Calif., US
Erfinder Lai, Benny W. H., Frement, Calif., US
Vertreter Schoppe, F., Dipl.-Ing.Univ., Pat.-Anw., 81479 München
DE-Anmeldedatum 22.07.1997
DE-Aktenzeichen 19731478
Offenlegungstag 28.05.1998
Veröffentlichungstag der Patenterteilung 21.06.2000
Veröffentlichungstag im Patentblatt 21.06.2000
IPC-Hauptklasse H03K 3/023
IPC-Nebenklasse H03K 3/0231   H03B 9/00   

Beschreibung[de]

Bei modernen digitalen Kommunikationssystemen muß der Empfänger ein Takt- und Datenwiedergewinnungs- (CDR-; CDR = Clock and Data Recovery) System aufweisen, um die Daten zu decodieren und zu entziffern. Zwei Datenübertragungsstandards bei Bitraten, die von hunderten von MB/s bis zu mehr als 1 GB/s reichen, stellen besondere Anforderungen an das CDR-System. Diese Standards sind der SONET/SDH bei 155 und 622 MB/s und der Faserkanal bei 531,25 und 1.062,5 MB/s.

Frühere CDR-Systeme wurden mittels der akustischen Oberflächenwellen- (SAW-; SAW = Surface Acoustic Wave) Technologie implementiert, die schwer in integrierten Schaltungen (ICs; IC = Integrated Circuit) zu verwenden sind, und die resultierenden CDRs sind daher teuer. In jüngster Zeit haben Phasenregelschleifen- (PLL-; PLL = Phase Lock Loop = Phasenregelschleife) Entwürfe wesentlich die Kosten von CDR-Systemen reduziert. Alle PLL-Systeme weisen einen Phasendetektor, irgendeinen Schleifenfiltertyp und einen spannungsgesteuerten Oszillator (VCO; VCO = Voltage Controlled Oscillator) auf.

Für SONET/SDH-Datenübertragungsumgebungen sind strikte Spezifikationen dem CDR-System bezüglich des Jitterverhaltens einschließlich spezifizierter Pegel der Jitterübertragung, der Jittertoleranz und der Jittererzeugung auferlegt. Diese Ausdrücke sind in der International Telegraph and Telephone Consultative Committee Recommendation G.958, "Digital Line Systems Based On The Synchronous Digital Hierarchy For Use On Optical Fibre Cables", definiert, die hierin für alle Zwecke aufgenommen ist. Mit der Jitterübertragung und der Jittertoleranz sind die Eckfrequenzen der Phasenmodulation an dem Eingang des CDR-Systems definiert, und dieselben hängen direkt mit dem Verhalten der PLL zusammen.

Eine bekannte PLL-Architektur, die bei CDR-Systemen erfolgreich war, die bei Bitraten betrieben werden, die 1 GB/s überschreiten, verwendet einen speziellen VCO. Diese Architektur kombiniert einen Teil der Schleifenfilterfunktion mit dem VCO durch direktes Speisen des Phasendetektorausgangssignals in einen Zweipunkt-Eingang oder "Bang/Bang"-Eingang des VCOs. Es ist daher ein Doppeleingangs-VCO erforderlich. Der erste Eingang ist der allgemein bekannte Analogspannungseingang, von dessen analoger Spannung die VCO-Ausgangsfrequenz monoton abhängig ist. Der zweite Eingang ist ein digitaler Signaleingang. Abhängig von einem Signal mit einem logischen hohen Zustand oder einem logischen niedrigen Zustand wechselt die Ausgangsfrequenz des VCOs zwischen zwei kleinen jedoch verschiedenen "Zweipunkt"-Frequenzen. Diese Architektur stabilisiert die gesamte PLL, vorausgesetzt, daß die Phasenänderung aufgrund der Zweipunktfrequenzschleife größer ist als die Phasenänderung, die durch das Schleifenfilter eingeführt wird.

Bei einem bekannten Doppeleingangs-VCO-CDR-System ist der VCO als ein Ringoszillator realisiert, der aus drei variablen Verzögerungszellen und einer Zweipunkt-Modulationsverzögerungszelle besteht. Die variable Verzögerungszelle interpoliert zwischen zwei Wegen, wobei jeder Weg eine unterschiedliche Verzögerung aufweist. Die Zweipunktverzögerung wird durch Modulieren des Vorspannstroms einer invertierenden Verstärkungsstufe erreicht, die unterhalb des SpitzenfT-Stroms vorgespannt ist.

Dieser erste bekannte Entwurf wurde durch Einbetten der Zweipunktsteuerung innerhalb der Zelle mit variabler Verzögerung verbessert, was den VCO mit einem größeren Frequenzbereich versieht.

Bei beiden bekannten Entwürfen hängt die Zweipunktverzögerung von den inhärenten Verzögerungen von Invertern ab.

Dies macht die Zweipunktfrequenz gegenüber Prozeß-, Temperatur- und Versorgungsspannungsvariationen empfindlich, die bei der Herstellung und dem Betrieb des Inverters inhärent sind. Bei der bekannten Anwendung wird die Zweipunktfrequenz einfach groß genug ausgelegt, um eine Schleifenstabilität mit einem weiten Rand bereitzustellen.

Ungünstigerweise liefern diese zwei Lösungsansätze keine ausreichende Steuerung der Zweipunktfrequenz, um die strikten SONET/SDH-Jittererfordernisse zu erfüllen. Das Doppelschleifen-PLL-CDR-System kann angepaßt werden, um die SONET/SDH-Jittererfordernisse zu erfüllen, vorausgesetzt, daß die Zweipunktfrequenz des VCOs mit einer Genauigkeit eingestellt werden kann, und dann über der Temperatur und während Versorgungsspannungsvariationen konstant verbleibt. Die Zweipunktfrequenz bestimmt direkt die Jitterübertragungs- und die Jittertoleranzeckfrequenzen, und dieselbe muß eingestellt werden, um die entsprechenden SONET/SDH- Erfordernisse zu erfüllen.

Die EP 0 566 375 A betrifft einen Ringoszillator und ein Verfahren zur Steuerung der Verzögerung der individuellen Verzögerungselemente durch Einstellen der Stromwiderstände der Verzögerungsstufen, wobei zur Abdeckung mehrerer Frequenzbereiche mehrere Verzögerungsblöcke vorgesehen sind, die entsprechend der erwünschten Frequenzbereiche logisch verschaltet sind.

Die EP 0 516 379 A zeigt einen digitalen Ringoszillator mit einer Mehrzahl von Invertierern, die seriell miteinander verbunden sind. Die Verzögerungsdauer jedes Invertierers ist steuerbar und eine Frequenzsteuerungsschaltung steuert die Oszillationsfrequenz des Gesamtringoszillators derart, daß dieser einer Referenzfrequenz entspricht.

Die US-A-5,349,311 zeigt einen spannungsgesteuerten Ringoszillator mit variabler Länge und variabler Verzögerung. Ein Rückkopplungssignal wird mit einem Referenzsignal, das von einem Systemoszillator erhalten wird, verglichen.

Die DE 69 02 2679 T2 zeigt einen spannungsgesteuerten Ringoszillator, bei dem die Frequenz in kleinen Schritten unter Verwendung eines Verzögerungselements aus zwei NOR-Gattern mit zwei Eingängen programmiert werden kann.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen verbesserten spannungsgesteuerten Doppeleingangsoszillator mit kompensierter Zweipunkt-Frequenz zu schaffen, bei dem die Steuerung der Zweipunkt-Zeit unabhängig von Veränderungen der Umgebungsbedingungen des Oszillators ist.

Diese Aufgabe wird durch einen spannungsgesteuerten Oszillator gemäß Anspruch 1 gelöst.

Das erste bevorzugte Ausführungsbeispiel der vorliegenden Erfindung ist ein Doppeleingangs-VCO mit einer ausreichend genauen Steuerung der Zweipunktfrequenz, um die SONET/SDH- Jittererfordernisse zu erfüllen. Der VCO weist eine Mehrzahl von Zellen mit variabler Verzögerung und Zweipunktmodulationsschaltungen auf. Ein erstes Eingangssignal zu dem VCO ist ein analoges Spannungssignal, das monoton die VCO-Ausgangsfrequenz einstellt. Die Ausgangsfrequenz des VCOs wird hierin die Betriebsfrequenz genannt. Ein zweites Eingangssignal ist ein digitales Zweipunktsignal, das die Betriebsfrequenz des VCO zwischen zwei leicht unterschiedlichen Frequenzen moduliert. Der Unterschied der Perioden von zwei Zweipunktfrequenzen (Zweipunktzeit) ist ein fester Bruchteil der Betriebsfrequenz des VCOs. Wenn der VCO in einer PLL verwendet wird, wobei die PLL mit einem Datenstrom einer festen Bitrate verriegelt oder synchronisiert ist, wird die Zweipunktzeit ein konstantes Verhältnis der Bitrate, und dieselbe ist unabhängig von Versorgungsspannungs-, Temperatur- und Prozeßvariationen.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm eines ersten Ausführungsbeispiels der vorliegenden Erfindung;

Fig. 2 ein Schaltungsdiagramm der Zelle mit variabler Verzögerung, die in Fig. 1 gezeigt ist; und

Fig. 3 ein Schaltungsdiagramm der Zweipunktmodulationsschaltung, die in Fig. 1 gezeigt ist.

Ein Blockdiagramm eines ersten Ausführungsbeispiels der vorliegenden Erfindung ist in der Fig. 1 gezeigt. Ein Doppeleingangs-VCO 5 weist N identische Zellen mit variabler Verzögerung 10 auf, die in einer Ringoszillatorkonfiguration verbunden sind. Bei dem ersten bevorzugten Ausführungsbeispiel werden vier Verzögerungszellen 10 verwendet. Die Zellen mit variabler Verzögerung 10 weisen jeweils einen analogen Differenzspannungs-Vc-Eingang 12 und einen digitalen Einheitszweipunktmodulationseingang 110 auf. Die Zellen 10 weisen zusätzlich einen Differenz-Vin-Eingang und einen Differenz-Vout-Ausgang auf. Der Zweipunktmodulationseingang 110 wird durch Zweipunktmodulationsschaltungen 16 vorgesehen. Die Signale an den Ausgängen der Zellen könnten abgegriffen und gepuffert werden, um die VCO-Ausgänge mit unterschiedlichen Phasen zu versehen.

Die Verzögerung jeder Verzögerungszelle 10 wird durch die steuernde Spannung derselben bestimmt. Bei diesem ersten Ausführungsbeispiel ist Td = Tdo + kVcIm, wobei Tdo die Verzögerung ist, wenn Vc = 0 ist, wobei Vc eine analoge steuernde Differenzspannung ist, k ein Faktor in s/(VA) und Im der Modulationsstrom ist. Wie es in der Fig. 2 gezeigt ist, weist Im zwei Komponenten Im = Io + ibb auf, wobei Io ein DC-Strom und ibb der Zweipunktstrom ist, der mit einem BB- Digitaleingang 150 und 151 (siehe Fig. 3) gesteuert wird, wobei ibb << Io ist.

Wie es in der Fig. 1 gezeigt ist, besteht eine Periode P des Ringoszillators der Verzögerungszellen 10 aus zwei Läufen um den Ring, wobei P = 2nTd = Po + 2nkVc (Io + ibb) ist, worin Po = 2nTdo ist. ibb wird absichtlich zu einem festen Bruchteil m von Io oder ibb = +/-mIo gemacht, derart, daß P = Po + 2nkVcIo (1 +/-m) ist. P kann daher durch zwei Komponenten p = To +/-0,5Tbb dargestellt werden, wobei To = Po + (2 nkVcIo) ist, was die Nennverzögerung ist, und Tbb = (4 nkVcIo) m ist, was die Zweipunktzeit ist. Für m << 1, To = P und Tbb = mP.

Wenn eine PLL, die den VCO verwendet, der hierin beschrieben ist, mit einem ankommenden Datenstrom mit einer definierten Datenrate verriegelt wird, ist die Periode P konstant. Die steuernde Spannung Vc wird kontinuierlich durch die PLL eingestellt, um diese Verriegelung zu erreichen und aufrechtzuerhalten. Dadurch ist Tbb lediglich durch eine konstante Bitrate und den Faktor m definiert, der ist so ausgelegt, daß derselbe ein Verhältnis von Widerständen ist. Die Zweipunktfrequenz ist einfach die Frequenz, die der Differenz zwischen den zwei Perioden entspricht, wobei Fbb = [1/ (To + Tbb/2)] - [1/(To - Tbb/2)] ist. Mit einem derartig definierten Tbb und einem derartig ausgeglichenen Tbb wird der Zweck der vorliegenden Erfindung bezüglich der Stabilität von Fbb erreicht.

Die Fig. 2 ist ein Schaltungsdiagramm der Zelle mit variabler Verzögerung 10. Identische Transistoren 50 und 51 und identische Widerstände 52 und 53 bilden das grundlegende Schaltelement. Das Eingangssignal 60 und das Eingangssignal 61, die zusammen Vin genannt werden, werden in die jeweilige Basis der Transistoren 50 und 51 gespeist, und die Spannungen an den Kollektoren der Transistoren 50 und 51 werden durch einen identischen Transistor 70 bzw. 71 gepuffert, um Ausgangssignale 80 und 81 bereitzustellen, die zusammen Vout genannt werden. Die Emitter der Transistoren 50 und 51 werden von einer Stromquelle getrieben, die durch den Kollektor eines Transistors 55 und einen Widerstand 58 bereitgestellt wird.

Die Knoten 56 und 57 weisen identische kapazitive Lasten 72 und 73 auf. Folglich erzeugen diese Knoten Zeitverzögerungen, die direkt mit den Spannungsschwingungen derselben verknüpft sind. Die Vcc und Vee sind DC-Spannungen, die der Leistungsverzögerungszelle 10 zugeführt werden, und Vcs ist eine DC-Spannung, die zugeführt wird, um die verschiedenen Stromquellen einzuschalten. Diese Stromquellen umfassen einen Transistor 82 und einen Widerstand 83 und einen Transistor 84 und einen Widerstand 85, die jeweils als Stromquellen für die Transistoren 70 und 71 wirken.

Die Verzögerungsmodulation wird durch Transistoren 90 und 91 und die variable Stromquelle, die durch Transistoren 93, 94, 95 und 96 und Widerstände 97 und 98 bereitgestellt wird, gesteuert. Die Widerstände 97 und 98 sind identisch. Die Transistoren 90 und 91 sind konfiguriert, um die Schaltwirkung der Transistoren 50 und 51 zu verzögern. Der steuernde Strom Im moduliert die Spannungsschwingungen der Knoten 56 und 57, wodurch die Verzögerung gesteuert wird.

Das Vc-Eingangssignal 100 bzw. 101 wird in die Basis des Transistors 94 bzw. 93 eingespeist. Diese zwei Transistoren bilden eine Stromsteuerungsschaltung, die den Modulationsstrom Im definiert. Der Nennstrom, der der einstellbaren Schaltung zur Verfügung steht, wird durch zwei Stromquellen, die den Transistor 95 und einen Widerstand 103 und den Transistor 96 und einen Widerstand 104 aufweisen, geliefert. Die Widerstände 103 und 104 sind identisch. Diese Stromquellen summieren sich zusammen zu dem DC-Strom Io und einem Sickerstrom oder "Trickle"-Strom durch den Widerstand 105 auf. Dieser Sickerstrom durch den Widerstand 105 wird digital durch das Zweipunkteingangssignal 110 moduliert, das durch die Zweipunktmodulationsschaltung 16, die im folgenden beschrieben ist, getrieben wird. Diese Zweipunktmodulation resultiert in einem Deltastrom ibb, der in einem Sickerstrom, der durch den Widerstand 105 fließt, erscheint. Die DC-Komponente des Sickerstroms ist derart ausgelegt, daß dieselbe viel kleiner als Io ist, und der Sickerstrom kann ignoriert werden.

Wie vorher erwähnt wurde, gilt Im = Io + ibb. Dieser Strom wird durch Vc eingestellt, die Spannung zwischen den Knoten 100 und 101, die das analoge Differenzsteuerungseingangssignal des VCO bildet, das über die Transistoren 93 und 94 angelegt ist, und derselbe moduliert die Verzögerung zwischen Vin und Vout durch die Zelle. Folglich gilt, daß Td = Tdo + kVcIm, wobei Tdo die Verzögerung ist, wenn Vc = 0 ist, wobei Vc die analoge steuernde Spannung, Im der Modulationsstrom und k ein Faktor in s/(VA) ist, der eine Funktion der Lastwiderstands-, der Kapazitäts- und der Prozeßvariablen ist.

Die Fig. 3 ist ein Schaltungsdiagramm einer Zweipunktmodulationsschaltung 16. Die digitalen Differenzeingänge 150 und 151 ("BB") sind mit der Basis eines Transistors 152 bzw. 153 gekoppelt. Lastwiderstände 154 und 155 sind von Vcc zu dem Kollektor des Transistors 152 gekoppelt. Die Emitter der Transistoren 153 und 152 sind mit dem Kollektor eines Transistors 156 gekoppelt, was es ermöglicht, daß der Vorspannstrom die Zweipunktfunktion aktiviert. Wenn ein Sperreingangssignal (160/161) sich in einem logischen Nullzustand befindet, dann wird die Spannung an einem Knoten 176 abhängig von den Zweipunkteingangssignalen 150 und 151 hin und her schalten. Die hohen und niedrigen Pegel an dem Knoten 176 sind Vcc und Vcc - VLO, wobei VLO gleich Is . (R154 + R155) ist. Wenn sich das Sperreingangssignal (160/161) in einem logisch hohen Zustand befindet, wie es durch die Signalleitungen 160 und 161 aktiviert ist, wird der Knoten 176 einen DC-Wert bei Vcc - Is . R154 oder 1/2 (hoher Pegel + niedriger Pegel) aufweisen. Die Zustände der Transistoren 156 und 157 werden durch die Sperreingangssignale 160 und 161 eingestellt, deren Eingangssignale durch Transistoren 162 und 163 pegelverschoben werden. Die Transistoren 156 und 157 wirken zusammen als ein Stromschalter. Die Emitter der Transistoren 156 und 157 werden durch eine Stromquelle, die einen Transistor 165 und einen Widerstand 166 aufweist, getrieben. Drei Stromquellen, die jeweils einen Transistor und einen Widerstand aufweisen, liefern einen Vorspannstrom zu den Transistoren 162, 163 und 173. Diese Stromquellen sind ein Transistor 169 und ein Widerstand 170, ein Transistor 167 und ein Widerstand 168 bzw. ein Transistor 171 und ein Widerstand 172. Vcs wird an jede dieser Stromquellen angelegt, sowie an die Stromquelle, die durch den Transistor 165 und den Widerstand 166 gebildet ist. Wie es in Fig. 2 gezeigt ist, sind Vcc und Vee die Zweipunktmodulationsschaltungsleistungsversorgungen.

Der Deltastrom ibb ist eine Funktion der Spannungsschwingung an dem Emitterausgang des Transistors 173 (Knoten 110), die der Spannungsschwingung an einem Knoten 176 folgt. Wenn sich der Knoten 176 in einem hohen Zustand befindet, wird ibb eine negative Polarität aufweisen. Wenn sich der Knoten 176 in einem niedrigen Zustand befindet, wird ibb positiv sein. Die Amplitude von ibb ist 1/2 der Spannungsschwingung an dem Knoten 176 geteilt durch den Widerstand 105. Die DC-Komponente durch R105 ist im Vergleich zu Io klein, und kann ignoriert werden.

Aus der Fig. 3 wird die Spannungsschwingung an dem Knoten 176 als Is der als Vcs - Vbe des Transistors 165 definiert ist, geteilt durch den Widerstand R166, multipliziert mit den Lastwiderständen R154 und R155 berechnet. Folglich ist ibb 0,5 (Vcs - Vbe)/R166 . (R154 + R155).

Aus der Fig. 2 ist der DC-Strom Io durch die Ströme der Transistoren 95 und 96 definiert oder Io = 2 (Vcs - Vbe)/ R103. Der Wert von R103 ist gleich dem Wert von R104. Vergleicht man ibb mit Io, und erinnert man sich, daß die Vbe zwischen den Transistoren, die auf dem gleichen Chip hergestellt werden, sehr nahe aneinander angepaßt werden können, ist das Ergebnis, daß ibb/Io = 0,5 (Vcs - Vbe)/(R166 . R105) . (R154 + R155) geteilt durch 2 (Vcs - Vbe)/R103 oder ibb/Io = 0,5 R103 . (R154 + R155) geteilt durch 2 . (R166 . R105) = m. Diese Berechnungen zeigen, daß ibb mit Io durch einen Faktor m, der durch ein Verhältnis von Widerständen definiert ist, zusammenhängt, wobei die Widerstände mit einer großen Genauigkeit und Wiederholbarkeit hergestellt werden können.

Bei dem ersten Ausführungsbeispiel wird die Bitrate auf 622,08 MB/s eingestellt, was der OC-12 durch Sonet oder der STM-4 der SDH-Standards ist. Der VCO weist vier identische Stufen auf. Die Zweipunktzeit wird auf 0,60 pS/Zyklus eingestellt, um den entsprechenden Jitterübertragungs- und Jittereckfrequenztoleranzen zu entsprechen. Die VCO-Mittenbetriebsfrequenz ist, wenn Vc = 0 ist, 622,08 MHz, und die Zweipunktfrequenz ist 0,037% der Mittenfrequenz oder 232 KHz.

Die vorliegende Erfindung hat einige Vorteile gegenüber der bekannten Technik. Dadurch, daß die Zweipunktfrequenz durch ein Verhältnis der Widerstände und der Bitrate definiert ist, ist die Zweipunktfrequenz des VCO unabhängig von Umweltvariationen. Durch diese Kompensation kann die Doppelschleifen-PLL-Architektur der vorliegenden Erfindung den die Jittertoleranz- und Jitterübertragungseckfrequenzerfordernissen des SONET/SDH entsprechen.

Da die Zweipunktfrequenz gut gesteuert wird, wird der Rand der Stabilität der Doppelschleifen-PLL-Architektur trotz Prozeß- und Umgebungsvariationen sichergestellt. Diese Vorteile sind nicht nur auf SONET/SDH-Anwendungen begrenzt, sondern dieselben sind bei jeder Bitrate verfügbar.

Verglichen mit früheren CDR-Entwürfen, die auf einer Zweiwegeinterpolation beruhen, erfordert die neue Zelle mit variabler Verzögerung weniger Schaltungselemente und verbraucht weniger Leistung. Die Verzögerungszelle, die durch die vorliegende Erfindung gelehrt wird, kann weitere Verzögerungsvariationen erreichen als die zwei früher beschriebenen bekannten Entwürfe, was zu einem weiteren Frequenzbereich des VCOs der vorliegenden Erfindung führt.

Der Sperrmodus, der in der vorliegenden Erfindung enthalten ist, um das Zweipunktverhalten des VCOs zu sperren, der dann zu einem üblichen analog gesteuerten VCO mit einem Eingang zurückkehrt, ermöglicht, daß die PLL den VCO ungestört arbeiten läßt, so lange Bitströme von Einsen oder Nullen vorhanden sind, was verhindert, daß der VCO wegdriftet.


Anspruch[de]
  1. 1. Spannungsgesteuerter Oszillator (5) mit

    einer Zelle (10) mit variabler Verzögerung, die an einem analogen Signaleingang (12) ein analoges Signal zum Einstellen einer Ausgangsfrequenz des spannungsgesteuerten Oszillators (5) um eine vordefinierte Mittenausgangsfrequenz und an einem Zweipunktsignaleingang (110) ein Zweipunktsignal zum Schalten der Mittenausgangsfrequenz des spannungsgesteuerten Oszillators (5) zwischen zwei Zweipunktfrequenzen empfängt;

    einem Zweipunktmodulator (16), der das Zweipunktsignal abhängig von einem digitalen Signal zu dem Zweipunktsignaleingang (110) der Zelle (10) mit variabler Verzögerung liefert;

    wobei die Zeitdifferenz zwischen den Perioden der zwei Zweipunktfrequenzen geteilt durch die Periode, die durch die Betriebsfrequenz des spannungsgesteuerten Oszillators definiert ist, einen konstanten Wert hat, der von einer Gleichstromkomponente (Io) eines Modulationsstroms (Im) und einer Zweipunktstromkomponente (ibb) des Modulationsstroms (Im) abhängt;

    wobei die Zelle (10) mit variabler Zeitverzögerung die Gleichstromkomponente (Io) abhängig von dem analogen Eingangssignal und von Widerständen in der Zelle (10) mit variabler Zeitverzögerung einstellt;

    wobei der Zweipunktmodulator (16) die Zweipunktstromkomponente (ibb) abhängig von dem digitalen Signal und von Widerständen in dem Zweipunktmodulator (16) einstellt; und

    wobei das Verhältnis der Zweipunktstromkomponente (ibb) und der Gleichstromkomponente (Io) des Modulationsstroms (Im) durch ein Verhältnis der Widerstände in der Zelle (10) mit variabler Verzögerung und in dem Zweipunktmodulator (16) definiert ist.
  2. 2. Spannungsgesteuerter Oszillator mit zwei Eingängen gemäß Anspruch 1, mit

    einer Mehrzahl von Zellen mit variabler Verzögerung (10), wobei jede Verzögerungszelle (10) einen ersten Eingang und einen ersten Ausgang aufweist, wobei der erste Ausgang jeder Zelle mit variabler Verzögerung mit einem ersten Eingang einer folgenden Zelle mit variabler Verzögerung gekoppelt ist, wobei die Mehrzahl der Zellen mit variabler Verzögerung (10) dadurch einen Ring bildet, wobei bei einer ungeraden Anzahl von Zellen mit variabler Verzögerung der erste Ausgang invertiert ist, bevor der erste Ausgang mit einer folgenden Zelle mit variabler Verzögerung gekoppelt wird; und

    einer Mehrzahl von Zweipunktmodulatoren (16), wobei jeder Zweipunktmodulator das Zweipunktsignal zu einer jeweiligen Zelle mit variabler Verzögerung liefert, wobei jeder Zweipunktmodulator einen Sperrsignaleingang (160, 161) zum Empfangen eines Sperrsignals und einen digitalen Signaleingang (150, 151) zum Empfangen des digitalen Signals aufweist.
  3. 3. Spannungsgesteuerter Oszillator (5) gemäß Anspruch 2, bei dem die Gesamtverzögerung des Rings von Zellen mit variabler Verzögerung durch den Modulationsstrom bestimmt ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com