PatentDe  


Dokumentenidentifikation EP1046993 30.11.2000
EP-Veröffentlichungsnummer 1046993
Titel Halbleiterspeicheranordnung mit BIST
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Pöchmüller, Dr., Peter, 81739 München, DE
Vertragsstaaten AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LI, LU, MC, NL, PT, SE
Sprache des Dokument DE
EP-Anmeldetag 04.04.2000
EP-Aktenzeichen 001073055
EP-Offenlegungsdatum 25.10.2000
Veröffentlichungstag im Patentblatt 30.11.2000
IPC-Hauptklasse G06F 11/20
IPC-Nebenklasse G11C 29/00   

Beschreibung[de]

Die vorliegende Erfindung betrifft eine Halbleiterspeicheranordnung mit einem über Wortleitungen und Bitleitungen angesteuerten Speicherzellenfeld aus einer Vielzahl von Speicherzellen und mit redundanten Speicherzellen, die bei einem Ausfall von Speicherzellen des Speicherzellenfeldes diese als Spare-Speicherzellen ersetzen, wobei die Speicherzellen des Speicherzellenfeldes und die Spare-Speicherzellen auf einem Halbleiterchip vorgesehen sind.

Halbleiterspeicheranordnungen, wie beispielsweise DRAMs (dynamische Schreib/Lesespeicher) können praktisch nicht ohne Ausfall von Speicherzellen in einem Speicherzellenfeld hergestellt werden. Dies beruht in erster Linie auf einem Auftreffen von unerwünschten Teilchen während einer Waferverarbeitung bei der Herstellung der Halbleiterspeicheranordnung und auch auf anderen Gründen, wie Kurzschlüssen usw. Um die damit verbundenen Probleme bewältigen zu können, werden daher allgemein redundante Speicherzellen mit redundanten Bitleitungen und Wortleitungen eingesetzt, die so ausgefallene Speicherzellen ersetzen können.

In der Praxis wird dabei so vorgegangen, daß nach Herstellung eines DRAMs noch auf Waferebene ein Test vorgenommen wird, mit dem alle ausgefallenen Speicherzellen des DRAMs lokalisiert werden sollen. Bei solchen ausgefallenen Speicherzellen kann es sich dabei um einzelne Speicherzellen, Gruppen von Speicherzellen oder sogar um vollständige Bitleitungen und Wortleitungen mit den entsprechenden Speicherzellen handeln. Nach Identifizierung der ausgefallenen Speicherzellen, was über deren entsprechende Adressierung geschieht, werden die Adressen der ausgefallenen Speicherzellen und gegebenenfalls Gruppen von Speicherzellen sowie Wortleitungen und Bitleitungen in einem externen Rechner abgelegt. Dieser externe Rechner führt sodann eine komplizierte Berechnung durch, in die einerseits die ausgefallenen Speicherzellen und andererseits die verfügbaren Spare-Speicherzellen eingehen. Unter "Speicherzellen" sind dabei selbstverständlich auch Gruppen von Speicherzellen sowie gegebenenfalls ganze Wortleitungen und Bitleitungen mit entsprechenden Speicherzellen zu verstehen. Bei dieser Berechnung wird ermittelt, wie auf optimale Weise die ausgefallenen Speicherzellen durch Spare-Speicherzellen zu ersetzen sind. Diese Berechnung ist äußerst aufwendig, was nicht zuletzt darauf zurückzuführen ist, daß eine möglichst hohe Ausbeute angestrebt wird. Das heißt, die ausgefallenen Speicherzellen sollen so durch die redundanten Speicherzellen ersetzt werden, daß von diesen möglichst wenige benötigt werden, d.h., die Anzahl der Spare-Speicherzellen soll gering gehalten werden.

Aufgrund dieser komplizierten Berechnung wurde bisher nicht daran gedacht, BIST-(Built-in-self-test-)Technologien gerade bei DRAMs einzusetzen, obwohl BIST an sich in der Mikroelektronik seit längerer Zeit verwendet wird. Mit BIST ist es nämlich ohne Verbrauch von viel Fläche auf dem Wafer nicht möglich, die notwendigen Berechnungen für einen optimalen Einsatz von redundanten Speicherzellen anstelle von ausgefallenen Speicherzellen vorzunehmen. Mit anderen Worten, diese Berechnungen setzen eine BIST-Recheneinheit voraus, deren Flächenbedarf das bei der Herstellung von DRAMs annehmbare Maß bei weitem überschreitet.

Es liegt also eine zunächst nicht lösbar erscheinende Problematik vor: bei der Zuordnung redundanter Speicherzellen als Spare-Speicherzellen zu ausgefallenen Speicherzellen ist der Einsatz eines externen Rechners aufwendig und sollte möglichst vermieden werden. Ein Rückgriff auf die an sich verbreitete BIST-Technologie ist aber nicht möglich, da deren Verwendung zu viel Fläche von dem Wafer der Halbleiterspeicheranordnung im Anspruch nehmen würde. Aus diese Grund wurde bisher nicht daran gedacht, die BIST-Technologie bei der Herstellung von DRAMs einzusetzen, um ausgefallene Speicherzellen durch redundante Speicherzellen zu ersetzen.

Es ist nun Aufgabe der vorliegenden Erfindung, eine Halbleiterspeicheranordnung zu schaffen, die ohne aufwendigen externen Rechner dennoch in der Lage ist, ausgefallene Speicherzellen durch redundante Speicherzellen zu ersetzen.

Diese Aufgabe wird bei einer Halbleiterspeicheranordnung mit einem über Wortleitungen und Bitleitungen angesteuerten Speicherzellenfeld aus einer Vielzahl von Speicherzellen und mit redundanten Speicherzellen, die bei einem Ausfall von Speicherzellen des Speicherzellenfeldes diese als Spare-Speicherzellen ersetzen, wobei die Speicherzellen des Speicherzellenfeldes und die Spare-Speicherzellen auf einem Halbleiterchip vorgesehen sind, erfindungsgemäß dadurch gelöst, daß im Halbleiterchip eine BIST-Recheneinheit vorgesehen ist, die den ausgefallenen Speicherzellen Spare-Speicherzellen zuordnet.

Für diese Zuordnung wird dabei ein besonderer Algorithmus herangezogen, bei dem beispielsweise für jede Adresse die Anzahl der ausgefallenen Speicherzellen als ein Hit-Wert gespeichert wird. Erreicht dieser Hit-Wert eine bestimmte Grenze, dann wird die gesamte, zu dieser Adresse gehörende Wortleitung (X-Richtung) bzw. Bitleitung (Y-Richtung) ersetzt. Einzelfehler können ansonsten wahlweise durch eine Wortleitung oder eine Bitleitung ersetzt werden.

Die BIST-Recheneinheit hat insbesondere ein Register, in welchem für die einzelnen Wortleitungen und Bitleitungen die Adressen der ausgefallenen Speicherzellen abspeicherbar sind. Dieses Register kann beispielsweise als Stapelregister ausgeführt sein und als Assoziativspeicher wirken.

Zusammenfassend wird also bei der erfindungsgemäßen Speicherzellenanordnung die Adreßinformation für ausgefallene Speicherzellen nicht in einem externen Speicher sondern auf dem Halbleiterchip selbst in Registern abgelegt. Mit Hilfe eines speziellen Algorithmus kann dabei die Anzahl der erforderlichen Register gering gehalten werden. Die BIST-Recheneinheit gibt dann die redundanten Speicherzellen an, die als Spare-Speicherzellen die ausgefallenen Speicherzellen reparieren.

Die erfindungsgemäße Halbleiterspeicheranordnung benötigt so keinen externen Rechner und kommt mit einer handhabbaren Anzahl von Registereinträgen aus, so daß nur wenig Chipfläche zu deren Realisierung erforderlich ist. Da die Adreßinformation der ausgefallenen Speicherzellen in Echtzeit abgespeichert wird, ist eine Verarbeitung mit hoher Geschwindigkeit möglich, die insbesondere auch keine Unterbrechung bei einem Testdurchlauf erforderlich macht. Weiterhin ist es möglich, in den Registern Information über ausgefallene Speicherzellen für mehrere einzelne Testdurchläufe anzusammeln.

Liegen auf der gleichen Bitleitung oder Wortleitung verschiedene ausgefallene Speicherzellen vor, so ist es durch Vorsehen einer Zählereinheit, die für jede X- und Y-Adresse die Anzahl der ausgefallenen Speicherzellen als ein Hit-Wert bis zu einer oberen Grenze speichert, möglich, die aufzuzeichnende Information einzuschränken, die dann auftreten würde, wenn in der gleichen Bitleitung oder Wortleitung eine Vielzahl von ausgefallenen Speicherzellen auftreten würde.

Schließlich begünstigt noch die Ausführung des Registers als ein assoziativer Speicher die Erzielung einer hohen Betriebsgeschwindigkeit.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1
eine Prinzipdarstellung eines Speicherzellenfeldes bei der erfindungsgemäßen Halbleiterspeicheranordnung,
Fig. 2
eine Darstellung für den Ablauf von drei Tests,
Fig. 3 bis 5
Hit-Werte, die bei den anhand der Fig. 2 durchgeführten Tests erhalten sind, und
Fig. 6
ein Blockschaltbild für den Aufbau der erfindungsgemäßen Halbleiterspeicheranordnung.

Fig. 1 zeigt ein Speicherzellenfeld eines DRAMs aus 1024 Wortleitungen in X-Richtung und 1024 Bitleitungen in Y-Richtung. An jedem Schnittpunkt einer Wortleitung mit einer Bitleitung ist eine nicht näher dargestellte Speicherzelle vorgesehen. Das so vorliegende Speicherzellenfeld hat also 1024 x 1024 Speicherzellen und bildet damit eine 1 Mb-Speicheranordnung. In Fig. 1 sind zur Vereinfachung der Darstellung eine Bitleitung BL und eine Wortleitung WL in Volllinien gezeigt.

Es sei nun angenommen, daß verschiedene redundante Bitleitungen und redundante Wortleitungen verfügbar sind, um gegebenenfalls ausgefallene Speicherzellen zu ersetzen. Solche ausgefallenen Speicherzellen können durch Tests ermittelt werden, indem die einzelnen Wortleitungen und Bitleitungen angesteuert werden, die zu den jeweiligen Speicherzellen führen.

Eine vollständige Testsequenz auf Waferebene zur Identifizierung ausgefallener Speicherzellen besteht dabei aus einer großen Anzahl einzelner Tests. Zur Vereinfachung sei nun angenommen, daß lediglich drei Tests A, B und C in einer vollständigen Testsequenz ausgeführt werden, wie dies in Fig. 2 veranschaulicht ist.

Fig. 2 gibt dabei ein Beispiel an, bei dem nach Durchführung jeweiliger Tests A, B und C verschiedene Speicherzellen bzw. Bits als fehlerhaft ermittelt sind. Dabei werden in einem ersten Test A zunächst zwei ausgefallene bzw. fehlerhafte Bits ermittelt, während in einem zweiten Test B zwei einzelne ausgefallene Bits und eine ausgefallene Bitleitung festgestellt werden, während im letzten Test C eine vollständige Wortleitung als fehlerhaft festgestellt wird. Die Adressen der jeweiligen fehlerhaften Bits bzw. Bitleitungen und Wortleitungen werden in einem Register während der Durchführung der Tests in Echtzeit abgelegt. Aus Fig. 3 ist der Inhalt eines solchen Registers nach Durchführung des ersten Tests ersichtlich.

Während des Tests A wird ein erstes ausgefallenes Bit bei einer stelle 803/250 festgestellt. Da kein ähnlicher Eintrag bei 803 bzw. 250 vorliegt, wird dieser Ausfall unter der Y-Adresse 803 mit dem Hit-Wert 1 und unter der X-Adresse 250 mit dem Hit-Wert 1 abgespeichert. Ähnliches gilt auch für den Ausfall an der Stelle 630/799: unter der Y-Adresse 630 wird der Hit-Wert 1 abgelegt, während unter der X-Adresse 799 ebenfalls der Hit-Wert 1 aufgezeichnet wird.

Es schließt sich sodann der Test B an. Eine einzelne ausgefallene Speicherzelle soll hier bei 803/730 festgestellt werden. Für den Fall, daß das gleiche Adressenpaar bereits in dem Register abgelegt ist, sollten die jeweiligen Hit-Werte jeweils um 1 erhöht werden. Im vorliegenden Fall liegt nun lediglich die Zeilenadresse 803 bereits vor. Daher wird 803/730 in das Register eingegeben, und der Hit-Wert für die Y-Adresse 803 wird auf 2 erhöht, da bei dieser Y-Adresse 803 nun zwei "Hits" vorliegen.

Eine weitere fehlerhafte Speicherzelle wird im Test B ähnlich zu den Stellen 803/250 und 630/799 von Test A bei der Stelle 402/128 ermittelt.

Ein Spezialfall tritt jedoch im Test B für eine fehlerhafte Bitleitung bei X/512 auf. Bei einer üblichen Auswertung würde eine solche fehlerhafte Bitleitung zu einem übermäßig großen Register führen, das im vorliegenden Fall 1024 Stapel umfassen würde. Dies kann jedoch bei der erfindungsgemäßen Halbleiterspeicheranordnung durch die Anwendung eines speziellen Algorithmus vermieden werden: wann immer der Hit-Wert einen gewissen Schwellenwert überschreitet, der beispielsweise 3 betragen kann, wird angenommen, daß eine vollständige SpareSpalte oder Spare-Zeile heranzuziehen ist. Mit anderen Worten, wenn also beispielsweise 3 oder mehr Hits für eine Y-Adresse und 3 oder mehr Hits für eine X-Adresse auftreten, so wird "automatisch" die gesamte Spalte bzw. Zeile durch eine Bitleitung bzw. Wortleitung ersetzt.

Dieser Vorgang soll im folgenden noch kurz erläutert werden: es sei beispielsweise angenommen, daß das erste ausgefallene Bit auf der fehlerhaften Bitleitung bei 0/512 festgestellt wird. Dieser Wert wird dann in das Register eingegeben. Der nächste Ausfall kann dann beispielsweise bei 1/512 ermittelt werden. Auch dieser Wert wird in das Register eingegeben, und der Hit-Wert auf der Y-Adresse 512 wird auf 2 gesteigert. Nach Erfassung des dritten Ausfalles auf dieser Bitleitung bei beispielsweise 2/512 ist der oben genannte Schwellenwert von 3 erreicht. Damit ist klar, daß eine Spare-Spalte zur Reparatur der ausgefallenen Bitleitung heranzuziehen ist. Es ist dann ausreichend, den einzigen Eintrag für die Spalte 512 in dem Register bei dem Hit-Wert 3 zu halten, während die übrigen Einträge entfernt werden können. Fig. 4 zeigt so den endgültigen Inhalt des Registers nach Abschluß des Tests B.

Schließlich sei angenommen, daß in dem letzten Test C eine ausgefallene Wortleitung bei X/112 festgestellt wird. Genau der gleiche Algorithmus, wie dieser oben für die Bitleitung Y/512 erläutert wurde, führt dann zu einem Registerinhalt, wie dieser in Fig. 5 gezeigt ist.

Die nach den Tests A, B und C erhaltenen Informationen über ausgefallene Speicherzelle bzw. Bitleitungen und Wortleitungen können sodann ausgewertet werden, um die bestmögliche Zuordnung von Spare-Speicherzellen bzw. Spare-Spalten und Spare-Zeilen zu ermitteln, um alle ausgefallenen Speicherzellen bzw. Bitleitungen und Wortleitungen durch redundante Speicherzellen bzw. Bitleitungen und Wortleitungen zu ersetzen. Diese Berechnung kann ohne weiteres in der BIST-Recheneinheit auf dem Halbleiterchip oder aber auch extern vorgenommen werden.

In einem Beispiel für den Hit-Wert 3 besteht kein Freiheitsgrad in der Ersetzung durch eine Spare-Bitleitung oder eine Spare-Wortleitung. So bedeutet Hit = 3 für die X-Adresse, daß eine Spare-Bitleitung verwendet werden muß.

Das Register kann in vorteilhafter Weise als Assoziativspeicher ausgeführt werden. Jeder Hit-Wert wird durch wenigstens zwei Bits dargestellt, und etwa dreizehn Bits je Adresse erfordern ungefähr zwanzig Bits für einen einzigen Eintrag in dem Register. Ein derartiges Assoziativverhalten kann mit in der Größenordnung von 20 NAND-Gattern und 20 XOR-Gattern mit zwei Eingängen pro Registereintrag realisiert werden.

Das Register benötigt eine Kapazität, die ausreichend ist, die gesamte Information ausgefallener Speicherzellen, also höchstens die Gesamtzahl der redundanten Bitleitungen und der redundanten Wortleitungen, zu speichern.

Gegebenenfalls ist es aber auch möglich, nur Ergebnisse einzelner Tests in den Registern abzulegen und Zwischenergebnisse jeweils in dem noch fehlerbehafteten DRAM zu speichern: nach Ausführung des Tests A werden im obigen Beispiel die Zwischenergebnisse in dem fehlerbehafteten DRAM selbst abgelegt. Sobald der Test B abgeschlossen ist, werden die Ergebnisse des Tests A mit den Ergebnissen des Tests B fortgeschrieben und anstelle der Ergebnisse des Tests A im DRAM abgelegt. Damit ist das Register wieder frei für die Ergebnisse des Tests C. In entsprechender Weise kann dieses Vorgehen fortgesetzt werden. Selbstverständlich können auch geeignete Methoden zum redundanten Abspeichern der Information im fehlerbehaftetem DRAM selbst entwickelt werden.

Fig. 6 zeigt noch ein Blockschaltbild zur Realisierung der erfindungsgemäßen Halbleiterspeicheranordnung: diese besteht aus einer Vielzahl von Speicherzellenfeldern 1, 2, ..., n. Jedes dieser Speicherzellenfelder 1, 2, ..., n ist in der Weise aufgebaut, wie dies beispielsweise in Fig. 1 gezeigt ist. Dabei ist es möglich, in jedem der Speicherzellenfelder 1, 2, ..., n redundante Bitleitungen und Wortleitungen mit entsprechenden Speicherzellen vorzusehen. Ebenso ist es aber auch möglich, diese redundanten Bitleitungen und Wortleitungen mit den entsprechenden Speicherzellen in einem gesonderten Speicherzellenfeld 10 unterzubringen.

In einem Test werden die einzelnen Speicherzellenfelder durch Ansteuerung von deren Wortleitungen und Bitleitungen überprüft, um fehlerhafte Speicherzellen bzw. Wortleitungen und Bitleitungen zu ermitteln, wie dies oben erläutert wurde. Die Ergebnisse dieses Tests werden in einem Register 12 abgelegt. Es ist aber auch möglich, die Ergebnisse im fehlerbehaftetem DRAM selbst zu speichern. So können beispielsweise beim Testen des Speicherfeldes 1 die Ergebnisse im noch ungetesteten Speicherfeld 10 abgelegt werden. Dies setzt allerdings eine hochredundante Abspeicherung der Information voraus. Eine BIST-Recheneinheit 14 mit einer Zählereinheit 15 zum Zählen der Hit-Werte bis zu einer oberen Grenze wertet dann die schließlich in den Registern 12 gespeicherten Ergebnisse der Tests nach deren Abschluß aus und bestimmt diejenigen redundanten Speicherzellen, Bitleitungen und Wortleitungen, die als Spare-Speicherzellen, Spare-Bitleitungen und Spare-Wortleitungen aus dem Speicherzellenfeld 10 die fehlerhaften Speicherzellen, Bitleitungen und Wortleitungen in den Speicherzellenfeldern 1, 2, ..., n ersetzen sollen. Dieses Ersetzen der Speicherzellen, Bitleitungen und Wortleitungen erfolgt beispielsweise über entsprechende Busleitungen 11, die die einzelnen Speicherzellenfelder miteinander verbinden.


Anspruch[de]
  1. Halbleiterspeicheranordnung mit einem über Wortleitungen (WL) und Bitleitungen (BL) angesteuerten Speicherzellenfeld (1, 2, ..., n) aus einer Vielzahl von Speicherzellen und mit redundanten Speicherzellen, die bei einem Ausfall von Speicherzellen des Speicherzellenfeldes diese als Spare-Speicherzellen ersetzen, wobei die Speicherzellen des Speicherzellenfeldes und die Spare-Speicherzellen auf einem Halbleiterchip vorgesehen sind, in welchem zusätzlich eine BIST-Recheneinheit (14) vorgesehen ist, die den ausgefallenen Speicherzellen die Spare-Speicherzellen zuordnet und mit Registern (12) vorgesehen ist, in denen für die einzelnen Wortleitungen und Bitleitungen die Adressen der ausgefallenen Speicherzellen abspeicherbar sind,

    gekennzeichnet durch

    eine in der BIST-Recheneinheit (14) vorgesehene Zählereinheit (15), die für jede Adresse die Anzahl der ausgefallenen Speicherzellen als einen Hit-Wert bis zu einer oberen Grenze hochzählt, bei dessen Überschreitung die entsprechende Wortleitung bzw. Bitleitung ersetzt wird.
  2. Halbleiterspeicheranordnung nach Anspruch 1,

    dadurch gekennzeichnet,

    daß das Register als Stapelregister ausgeführt ist.
  3. Halbleiterspeicheranordnung nach Anspruch 2,

    dadurch gekennzeichnet,

    daß das Stapelregister als Assoziativspeicher aufgebaut ist.
  4. Halbleiterspeicheranordnung nach einem der Ansprüche 1 bis 3,

    dadurch gekennzeichnet,

    daß dem Register (12) ein fehlerbehafteter Teil eines DRAMs zugeordnet ist, in welchem Teilergebnisse von Tests abspeicherbar sind.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com