PatentDe  


Dokumentenidentifikation DE19943146C1 25.01.2001
Titel Brückenschaltung zum Schalten hoher Ströme
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Gantioler, Josef, 81925 München, DE
Vertreter Westphal, Mussgnug & Partner, 80336 München
DE-Anmeldedatum 09.09.1999
DE-Aktenzeichen 19943146
Veröffentlichungstag der Patenterteilung 25.01.2001
Veröffentlichungstag im Patentblatt 25.01.2001
IPC-Hauptklasse H03K 17/12
IPC-Nebenklasse H03K 17/687   H01L 27/085   H01L 23/50   
Zusammenfassung Die Erfindung betrifft eine Brückenschaltung zum Schalten hoher Ströme, mit n (n = eine natürliche ganze Zahl) Low- und Highside-Schaltern (T1 bis T4), die als vertikal strukturierte MOS-Transistoren auf zwei getrennte Chips (1, 2) ausgebildet sind, wobei der Highside-Schalter (T1, T2) in DMOS-Technologie gebildet ist. Erfindungsgemäß ist vorgesehen, daß daß die Lowside-Schalter (T3, T4) in Common-Source-Technologie mit auf der Chip-Rückseite angeordneter Source und auf der Chip-Vorderseite angeordnetem Drain gebildet sind, der mit der Source des zugehörigen Highside-Schalters (T1, T2) verbunden ist.

Beschreibung[de]

Die vorliegende Erfindung betrifft eine Brückenschaltung zum Schalten hoher Ströme mit n (n = natürliche ganze Zahl) Low- und Highside-Schaltern, die als MOS-Transistoren auf zwei getrennten Chips ausgebildet sind, wobei der Highside-Schalter in DMOS-Technologie gebildet ist.

Eine derartige Brückenschaltung wird typischerweise eingesetzt, um Motoren im Gleichstrom- und pulsbreitenmodulierten Betrieb anzusteuern oder um Ventile zu schalten. Diese Brückenschaltung kann mit unterschiedlichen Anzahlen von Schaltern realisiert sein, wobei im Fall von n = 1 eine Halbbrücke, im Fall von n = 2 eine Vollbrücke bzw. H-Brücke, im Fall von n = 3 eine Dreiphasen-Brücke und im Fall n eine n- Phasen-Brücke realisiert ist.

Eine eingangs genannte Brückenschaltung ist aus der DE 196 35 582 C1 bekannt. Bei dieser bekannten Brückenschaltung sind sämtliche Schalter, also zusätzlich zu dem Highside-Schalter auch Lowside-Schalter in DMOS-Technologie gebildet. Um eine Steuerung mit hohem Stromwert zu ermöglichen, sind die Chips übereinander in sogenannter Chip-on-Chip-Montage angeordnet und die Laststrecken zwei einander zugeordneter Transistoren sind durch die Montage in Reihe geschaltet. Eine Ausführungsform sieht zwei Highside-Transistoren auf einem gemeinsamen Chip integriert und zwei Lowside-Transistoren auf getrennten Chips vor. Die Chip-on-Chip-Montage dieser bekannten Brückenschaltung ist ein relativ komplizierter Prozeß, der insbesondere ein kompliziertes Bonden erfordert.

Ferner ist es bekannt, Brückenschaltungen als monolithische Schaltungen für den Einsatzbereich kleiner Ströme, insbesondere in BCD-MOS-Technologie zu realisieren. Der Hauptnachteil dieser Realisierung liegt in den relativ niedrigen Arbeitsströmen.

Aus der US 5,406,104 ist eine Brückenschaltung zum Schalten hoher Ströme bekannt, die n Low- und Highside-Schalter aufweist, die als lateral strukturierte MOS-Transistoren auf zwei getrennten Chips angeordnet sind. Die Highside-Schalter sind bei der bekannten Schaltung in DMOS-Technologie ausgebildet und die Lowside-Schalter sind in der sogenannten Common-Source-Technologie ausgebildet. Die Drain-Anschlüsse der Lowside-Schalter sind an die Source-Anschlüsse der Highside- Schalter angeschlossen.

In Fig. 2 der US 5,703,390 ist ein Teil einer Brückenschaltung beschrieben, die einen einzelnen vertikal strukturierten DMOS-Transistor in Common-Drain-Technologie aufweist, wobei die anderen Transistoren eine gleiche Struktur besitzen. Die Fig. 6 und 9 dieser Veröffentlichung zeigen des weiteren eine Brückenschaltung mit vier Transistoren, bei der alle Transistoren in einem Chip integriert sind. Die beiden Highside-Schalter sind dabei vertikale DMOS-Transistoren in Common-Drain-Technologie und die beiden Lowside-Schalter sind laterale DMOS-Transistoren.

Schließlich ist es auch bekannt, die Brückenschaltung mittels diskreter Leistungstransistoren, d. h. mittels vier Leistungstransistoren bei H-Brückenschaltung und zusätzlich einer Treiberschaltung zu realisieren, die entweder diskret aufgebaut oder integriert ausgelegt ist. Der diskrete Aufbau dieser Schaltungsvariante erlaubt zwar das Schalten großer Stromlasten, ist jedoch Zeit- und platzaufwendig.

Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Brückenschaltung der eingangs genannten Art zu schaffen, die kostengünstig realisierbar ist und das Schalten großer Ströme gewährleistet.

Gelöst wird diese Aufgabe durch die kennzeichnenden Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Demnach sieht die Erfindung bei Realisierung der Lowside- Schalter den Einsatz einer Common-Source-Technologie mit auf der Chip-Rückseite angeordneter Source und auf der Chip-Vorderseite angeordnetem Drain vor. Auf diese Weise wird eine Brückenschaltung realisiert, bei welcher sämtliche Transistoren auf aktiver Fläche gebondet werden und damit hohe Ströme bei niedrigstmöglichen Ron geschaltet werden können. Diese Schaltung hat zudem den Vorzug, daß auf lediglich zwei Chips sämtliche möglichen Konfigurationen der Brückenschaltung mit 1, 2, 3 und mehr Transistoren pro Chip realisiert werden können. Die integrierte Herstellbarkeit hat deutliche Kostenvorteile im Vergleich zu den bisherigen, eingangs gewürdigten Brückenschaltungen.

Vorteilhafterweise sind die Drains der Transistoren der Highside-Schalter miteinander verbunden. Dieses Verbinden der Drains der Transistoren erfolgt in einfacher Weise mit Hilfe von in die Chips integrierten Leadframes bzw. Anschlußrahmen, die außerdem Anschlüsse für externe Bauelemente bereitstellen.

Während bisher die Steuerschaltungen für die Highside- und Lowside-Schalter auf getrennten Chips oder diskret aufgebaut realisiert wurden, ist erfindungsgemäß vorteilhafterweise vorgesehen, daß ein Steuer-IC zur gemeinsamen Ansteuerung der Highside- und Lowside-Schalter, in den die Highside- oder die Lowside-Schalter enthaltenden Chip integriert sind. Alternativ hierzu können zwei getrennte Steuer-ICs vorgesehen sein, von denen einer speziell zur Ansteuerung der Highside-Schalter genutzt wird, während der andere zur Steuerung der Lowside-Schalter genutzt wird. Der jeweilige Steuer-IC ist platzsparend auf dem zugehörigen Chip, d. h. dem Chip, auf welchem die Lowside-Schalter integriert sind bzw. dem Chip, auf welchem die Highside-Schalter integriert sind, realisiert und erlaubt bei geeigneter Technologie eine vereinfachte Herstellung, vor allem unter Einsatz der Bipolar-CMOS-Technologie.

Nachfolgend wird die Erfindung anhand der Zeichnung beispielhaft näher erläutert; es zeigen:

Fig. 1 schematisch eine erste Ausführungsform der erfindungsgemäßen Brückenschaltung,

Fig. 2 schematisch eine zweite Ausführungsform der erfindungsgemäßen Brückenschaltung, und

Fig. 3 schematisch den Schichtaufbau des Highside-Chip von Fig. 1 im Bereich von einem Transistor und dem Steuer-IC.

In Fig. 1 ist eine Ausführungsform der erfindungsgemäßen Brückenschaltung, basierend auf einem ersten Chip 1 und einem zweiten Chip 2 gezeigt. Diese Chips 1, 2 sind unmittelbar nebeneinander angeordnet und umfassen jeweils zwei Transistoren, welche die Schaltelemente der Brückenschaltung bilden. Demnach umfaßt der erste Chip 1 zwei Highside-Schalter in Gestalt eines Transistors T1 und eines Transistors T2 und der zweite Chip 2 enthält zwei Highside-Schalter in Gestalt von Transistoren T3 und T4. Diese Schalterkonfiguration wird als H-Brücke bezeichnet. Außerdem umfaßt die in Fig. 1 gezeigte Schaltung eine erste Leadframe-Insel 3 in Verbindung mit dem ersten Chip 1 und eine zweite Leadframe-Insel 4 in Verbindung mit dem zweiten Chip 2.

Bei den Transistoren T1 und T2 handelt es sich typischerweise um vertikale DMOS-Transistoren, also um sogenannte SFETs. Alternativ können die Transistoren T1 und T2 in der sogenannten vertikalen Smart-Technologie als S-Smart realisiert sein. Die Wahl der jeweiligen Technologie hängt von den speziellen Anforderungen an die Brückenschaltung ab. Wesentlich ist, daß mit Hilfe beider Technologien ein niedriger Ron realisiert werden kann, und zwar abhängig von der jeweiligen Technologiegeneration.

Die Drains der Transistoren T1 und T2 sind aufgrund der Herstellungstechnologie miteinander verbunden und stehen außerdem im Kontakt mit der Leadframe-Insel 3.

Bei den Transistoren T3 und T4 auf dem zweiten Chip 2 handelt es sich um sogenannte Common-Source-Transistoren, die aufgrund ihres Herstellungsprozesses eine gemeinsame Source aufweisen und mit der Leadframe-Insel 4 in Kontakt stehen. Die Common-Source-Technologie ist vorzugsweise so gestaltet, daß sie einen vertikalen MOS-Transistor enthält, dessen Source an der Rückseite und dessen Drain an der Vorderseite liegt.

Der Brückenschaltungstechnik entsprechend sind die Transistoren T1 bis T4 miteinander paarweise verbunden.

Sämtliche Transistoren T1 bis T4, nämlich sowohl die in Common-Source-Technologie realisierten Transistoren T3 und T4 wie die alternativ in DMOS-Technologie oder Smart-Technologie realisierten Transistoren T1 und T2 zeichnen sich durch jeweils einen niedrigstmöglichen Ron aus, so daß diese Brückenschaltung in der Lage ist, auch hohe Ströme problemlos zu schalten.

Eine Besonderheit der Brückenschaltung von Fig. 1 besteht außerdem darin, daß auf dem Chip 2 zusätzlich zu den Transistoren T3 und T4 eine Steuerschaltung zwischen den beiden Transistoren T3 und T4 realisiert ist. Diese Steuerschaltung ist in Bipolar-CMOS-Technologie integriert und erlaubt es, die vier Transistoren T1 bis T4 entsprechend dem Grundprinzip der Brückenschaltung zu steuern, wie in Fig. 1 schematisch durch Steuerleitungen 5, 6, 7, 8 gezeigt, die zu den Transistoren T1 bis T4 verlaufen. Außerdem steht der IC1 über eine Leitung 9 im Kontakt mit der Leadframe-Insel 4.

Fig. 2 zeigt eine Abwandlung der Brückenschaltung von Fig. 1, wobei für gleiche Bauteile bei beiden Schaltungen dieselben Bezugsziffern verwendet sind und im folgenden nur der Unterschied der Schaltung gemäß Fig. 2 von derjenigen gemäß Fig. 1 erläutert ist. Dieser Unterschied besteht darin, daß auch in den ersten Chip 1 eine Steuerschaltung in Form eines IC2 integriert ist. Dieser IC2 dient zur Steuerung der Transistoren T1 und T2 auf dem ersten Chip 1, während der IC1, der auf dem zweiten Chip 2 realisiert ist, zur Steuerung der Transistoren T3 und T4 dient. Die Steuerung erfolgt über Steuerleitungen, wobei der IC1 über eine Steuerleitung 10 mit dem Transistor T3 und eine Steuerleitung 11 mit dem Transistor T4 verbunden ist. In ähnlicher Weise ist der IC2 über eine Steuerleitung 12 mit dem Transistor T1 und über eine Steuerleitung 13 mit dem Transistor T2 verbunden. Ferner stehen die beiden Steuerschaltungen IC1 und IC2 über eine Leitung 13a miteinander in Verbindung.

Fig. 3 zeigt den Schichtaufbau des zweiten Chip 2 von Fig. 1 bzw. von Fig. 2 im Bereich von einem der dort vorgesehenen Transistoren T3 bzw. T4 und der Steuerschaltung, dem IC1.

Im einzelnen ist in Fig. 3 die Transistorstruktur mit T bezeichnet, während die IC-Struktur mit IC bezeichnet ist.

Wie bereits vorher erläutert, ist der Transistor T in Common- Source-Technologie aufgebaut und umfaßt ein Substrat 14, das gleichzeitig die Source des Common-Source-Transistors T bildet. Das Kanalgebiet dieses Transistors ist mit der Bezugsziffer 15 bezeichnet. Das Driftgebiet dieses Transistors ist mit der Bezugsziffer 16 bezeichnet. Der Gate dieses Transistors ist mit der Bezugsziffer 17 bezeichnet und der Drain- Anschluß dieses Transistors ist mit der Bezugsziffer 18 bezeichnet. Die n--Insel, hergestellt durch einen BICMOS-Prozeß und isoliert von den umliegenden p-Gebieten ist mit der Bezugsziffer 19 bezeichnet. In diesen Inseln können die verschiedensten Bauelemente als Bestandteile der Steuerschaltung realisiert sein, nämlich beispielsweise ein Niederspannungs- CMOS-Transistor, ein NPN-Transistor, ein PNP-Transistor, ein DMOS-Transistor, eine Zener-Diode und dergleichen. Lediglich beispielhaft ist ein NPN-Transistor dargestellt. Dessen Emitter ist mit der Bezugsziffer 20 bezeichnet, während seine Basis mit der Bezugsziffer 21 bezeichnet ist. Mit der Bezugsziffer 22 ist eine Burried Layer bezeichnet und mit der Bezugsziffer 23 ist die Kollektortiefe bezeichnet. Bezugszeichenliste 1 Chip

2 Chip

3 Leadframe-Insel

4 Leadframe-Insel

5 Steuerleitung

6 Steuerleitung

7 Steuerleitung

8 Steuerleitung

9 Leitung

10 Steuerleitung

11 Steuerleitung

12 Steuerleitung

13 Steuerleitung

13a Leitung

14 Substrat

15 Kanalgebiet

16 Driftgebiet

17 Gate

18 Drain-Anschluß

19 n--Insel

20 Emitter

21 Basis

22 Burried. Layer

23 Kollektortiefe

T1 Transistor

T2 Transistor

T3 Transistor

T4 Transistor

IC1 Steuer-IC

IC2 Steuer-IC


Anspruch[de]
  1. 1. Brückenschaltung zum Schalten hoher Ströme, mit n Low- und Highside-Schaltern (T1 bis T4), die als vertikal strukturierte MOS-Transistoren auf zwei getrennten Chips (1, 2) ausgebildet sind, wobei der Highside- Schalter (T1, T2) in DMOS-Technologie gebildet ist, dadurch gekennzeichnet, daß die Lowside- Schalter (T3, T4) in Common-Source-Technologie mit auf der Chip-Rückseite angeordneter Source und auf der Chip-Vorderseite angeordnetem Drain gebildet sind, der mit der Source des zugehörigen Highside-Schalters (T1, T2) verbunden ist.
  2. 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Drains der Transistoren (T1, T2) der Highside-Schalter miteinander verbunden sind.
  3. 3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Steuer-IC (IC1) zur Ansteuerung der High- und Lowside-Schalter (T1 bis T4) in dem die Highside- oder die Lowside-Schalter enthaltenden Chip (1 oder 2) integriert ist.
  4. 4. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Steuer-IC (IC2) zur Ansteuerung der Highside-Schalter (T1, T2) in den diese enthaltenden Chip (1) und ein weiterer Steuer-IC (IC1) zur Steuerung der Lowside-Schalter (T1, T2) iu den die Lowside-Schalter (T3, T4) enthaltenden Chip (2) integriert sind.
  5. 5. Schaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Steuer-IC (IC1) bzw. die Steuer-ICs (IC1, IC2) in Bipolar-CMOS-Technologie realisiert in den Chip (2) integriert ist bzw. in die Chips (1, 2) integriert sind.
  6. 6. Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß jeder der beiden Chips (1, 2) einen eigenen Leadframe bzw. Anschlußrahmen (3, 4) zur gegenseitigen Verbindung der Transistoren (T1 bis T4) und zum Bereitstellen eines Anschlusses für externe Bauelemente umfaßt.
  7. 7. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Highside- Schalter (T1, T2) alternativ in Smart-Technologie gebildet sind.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com