PatentDe  


Dokumentenidentifikation DE10035183A1 15.02.2001
Titel Verfahren zur mathematischen Verarbeitung zweier Werte in einer elektrischen Schaltung
Anmelder Anadec GmbH, Cham, CH
Erfinder Helfenstein, Markus, Luzern, CH;
Loelinger, Hans-Andrea, Zürich, CH;
Lustenberger, Felix, Cham, CH;
Tarköy, Felix, Basel, CH
Vertreter Patentanwälte Dr. Boeters, Bauer, Dr. Forstmeyer, 81541 München
DE-Anmeldedatum 20.07.2000
DE-Aktenzeichen 10035183
Offenlegungstag 15.02.2001
Veröffentlichungstag im Patentblatt 15.02.2001
IPC-Hauptklasse G06G 7/12
IPC-Nebenklasse H03D 7/14   
IPC additional class // H03M 13/00  
Zusammenfassung Das beschriebene Verfahren dient zur Addition mindestens zweier Werte einer Verknüpfungsschaltung (1). Diese besitzt zwei Stromeingänge (Ex, 0) und (Ex, 1) für einen der Werte, zwei Spannungseingänge (Ey, 0) und (Ey, 1) für den anderen Wert und zwei Stromausgänge (A0) und (A1) für das Ergebnis und weist vier Transistoren (T0,0; T0,1; T1,0; T1,1) auf. Der Quotient der durch die Stromeingänge fließenden Ströme entspricht dem Exponentialwert eines der Werte, die Differenz zwischen den Spannungseingängen dem anderen Wert. Die Transistoren sind so miteinander verbunden, dass der Quotient der Ausgangsströme dem Produkt der Exponentialwerte der beiden Werte entspricht. Durch Logarithmieren kann deren Summe berechnet werden. Das Verfahren ist für eine Vielzahl von Anwendungen geeignet und die Schaltung kann mit gleichen oder anderen Bausteinen kaskadiert werden.

Beschreibung[de]

Die Erfindung betrifft ein Verfahren zur mathematischen Verarbeitung zweier Werte in einer Verknüpfungsschaltung.

Addierer in Analogtechnik basieren üblicherweise auf dem Prinzip der Stromaddition. Diese sind jedoch nur bedingt geeignet zur Implementation in integrierten Schaltungen.

Es stellt sich deshalb die Aufgabe, das eingangs genannte Verfahren zur Addition so weiterzuentwickeln, dass dieser Nachteil vermieden oder zumindest reduziert wird.

Diese Aufgabe wird vom Verfahren gemäss Anspruch 1 gelöst. Das Verfahren basiert also auf einer Verknüpfungsschaltung, die nur aus Transistoren besteht. Jeder Wert wird als Paar von Strömen oder als Spannung über zwei Spannungseingängen dargestellt. Wird ein Wert r als Strompaar dargestellt, so entspricht das Verhältnis der beiden Ströme dem Wert er. Wird er als Spannung dargestellt, so entspricht die Spannung dem Wert r. Umwandlungen zwischen diesen beiden Darstellungsweisen lassen sich ebenfalls in einfacher Weise mittels einzelner Transistoren realisieren, so dass ausschliesslich Schaltelemente zum Einsatz kommen, welche in einfacher und preiswerter Weise auch in integrierten Schaltungen realisiert werden können.

In den Arbeiten [1] bis [3] (Referenzen am Ende der Beschreibung) wurde ein Typ von Transistor- Netzwerken vorgestellt, mit denen vielfältige Signalverarbeitungs-Algorithmen - insbesondere die Dekodierung von fehlerkorrigierenden Kodes - realisiert werden können. Diese analogen Netzwerke arbeiten mit Grössen, die Wahrscheinlichkeiten darstellen. Die vorliegende Erfindung erweitert die Anwendungen solcher Netzwerke auf Aufgaben, die auf den ersten Blick nichts mit Wahrscheinlichkeiten zu tun haben. Insbesondere wird eine Schaltung von (1) nun als Addierer verwendet. Damit können z. B. zeitdiskrete adaptive analoge Filter und andere Signalverarbeitungsalgorithmen mit günstigen Eigenschaften realisiert werden; insbesondere eignen sich Netze mit solchen Addierern und Gilbert-Multiplizierern zur Vorverarbeitung von Daten, die anschliessend mit den Wahrscheinlichkeitsnetzen von [1] weiterverarbeitet werden.

Das erfindungsgemässe Verfahren kann in verschiedenster Weise eingesetzt werden, z. B. in Korrelatoren und Filtern.

Weitere bevorzugte Ausführungsarten des Verfahrens sowie Anwendungen ergeben sich aus den abhängigen Ansprüchen, sowie aus der nun folgenden Beschreibung anhand der Figuren. Dabei zeigen:

Fig. 1 eine Vektor-Logarithmierschaltung zur Umwandlung von der Strom- in die Spannungsdarstellung,

Fig. 2 eine Vektor-Exponentierschaltung zur Umwandlung von der Spannungs- in die Stromdarstellung,

Fig. 3 eine Vektor-Exponentierschaltung mit integriertem Skalierer zur Umwandlung von der Spannungs- in die Stromdarstellung,

Fig. 4 eine "soft-exklusiv-ODER"-Schaltung bzw. einen Gilbert-Multiplizierer,

Fig. 5 eine Addierschaltung mit Ein- und Ausgängen in der Stromdarstellung,

Fig. 6 den Kern der Addierschaltung,

Fig. 7 eine Schalterkonfiguration zur Erzeugung einer negierten Eingangsspannung,

Fig. 8 das Blockschaltbild einer möglichen Implementation der Skalierung von Eingangsdaten mit einer endlichen Anzahl diskreter Werte,

Fig. 9 die Verknüpfung von Modulen nach Fig. 6 mit Levelshiftern über Eingangs- und Ausgangsspannungen,

Fig. 10 ein lineares FIR Filter mit n Filterkoeffizienten,

Fig. 11 das Blockschaltbild eines Decision- Feedback Equalizers (DFE),

Fig. 12 das Blockschaltbild eines Akkumulators,

Fig. 13 ein Strom-Speicherelement,

Fig. 14 ein adaptives FIR Filter mit n adaptierbaren Filterkoeffizienten,

Fig. 15 das Blockschaltbild eines Datenempfängers.

Bevor eine konkrete Implementierung der Erfindung beschrieben wird, werden im Folgenden die wichtigsten theoretischen Grundlagen der verwendeten Schaltelemente zusammengefasst.

Wie in [1][2] können die im Folgenden beschriebenen Schaltungen sowohl mit Feldeffekt-Transistoren als auch mit bipolaren Transistoren realisiert werden. Der Einfachheit halber sind die Schaltbilder nur für Feldeffekttransistoren gezeigt. Im Folgenden werden die Transistoren in der Regel als ideale spannungsgesteuerte Stromquellen modelliert, bei denen der Drain-Strom (bzw. der Kollektorstrom) exponentiell von der Gate-Source- Spannung (bzw. der Basis-Emitter-Spannung) abhängt:



Idrain = I0.e(K.Vgate - Vsource)/UT (1)



für Feldeffekt-Transistoren bzw.



Icoll = I0.e(Vbasis - Vemit)/UT (2)



für bipolare Transistoren, wobei κ eine dimensionslose technologieabhängige Konstante und UT die sogenannte thermische Spannung ist. Gleichungen (1) und (2) gelten für MOS Transistoren mit schwach invertierten Kanälen in Sättigung bzw. vorwärtspolarisierte Bipolar-Transistoren. Um die beiden Transistortypen gemeinsam behandeln zu können, wird für bipolare Transistoren κ = 1 angenommen.

Die Netzwerke von [1] arbeiten mit Wahrscheinlichkeitsfunktionen (Wahrscheinlichkeitsverteilungen) der Form py: Y→(0,1), wobei Y = {y1, . . ., yn} eine endliche Menge ("Alphabet") ist und py(y1)+py(y2)+. . .+py(yn) = 1 gilt. Solche Wahrscheinlichkeitsfunktionen können durch die Liste (bzw. den "Vektor") [py(y1), py(y2), . . ., py(yn)] der Funktionswerte beschrieben werden; in den Schaltungen werden sie durch einen Strom-Vektor (I1, . . ., In) mit Ii = Iy.py(y1) und einem beliebigen Summenstrom Iy oder durch einen Spannungs-Vektor [V1, . . ., Vn] mit Vi = Vr+(UT/κ).ln(py(yi)) und einem beliebigen Referenzpotential Vr = Vsource/κ dargestellt. Die Umwandlung von der Stromin die Spannungsdarstellung kann durch die diodenverbundenen Transistoren (Gate und Source bzw. Basis und Kollektor sind miteinander verbunden) aus der Schaltung von Fig. 1 erfolgen. Die umgekehrte Umwandlung kann mit der Schaltung von Fig. 2 implementiert werden, wobei dies die einfachste Realisierung darstellt. Fig. 3 stellt eine weitere Variante der Exponentierung mit integriertem Skalierer nach [5] dar. Man beachte, dass das Potential Vref in Fig. 1 nicht mit obigem Potential Vr identisch ist. Eine Wahrscheinlichkeitsverteilung py, die auf dem binären Alphabet Y = {0,1} definiert ist, ist durch die Zahl



ry = ln(py(0)/py(1)), (3)



vollständig bestimmt. Dieser Wert erscheint in der Spannungsdarstellung als die Differenz der beiden Spannungen (skaliert mit UT/κ):



(Vr+(UT/κ).ln(py(0))) - (Vr+(UT/κ).ln(py(1))) = (UT/κ).ry. (4)

Zwei wichtige Schaltungsmodule aus der grossen Familie von Schaltungen nach [1] sind in Fig. 4 und Fig. 5 gezeigt. In beiden Fällen sind die beiden Eingangsalphabete X und Y sowie das Ausgangsalphabet Z binär: X = Y = Z = {0,1). Die Schaltung 2 von Fig. 4, welche als Gilbert-Multiplizierer bezeichnet wird, berechnet



pZ(0) = px(0).py(0) + px(1).py(1)



pz(1) = px(0).py(1) + px(1).py(0) (5)



(die "soft-exklusiv-ODER"-Funktion); die Schaltung von Fig. 5 berechnet



pz(0) = γ.px(0).py(0)



pz(1) = γ.px(1).py(1), (6)



wobei der wegen pz(0)+ pz(1) = 1 mathematisch notwendige Skalierungsfaktor γ in der Interpretation der Ausgangsströme Iz implizit berücksichtigt ist und in der Schaltung nicht vorkommt. Hingegen kann es aus praktischen Gründen günstig oder erforderlich sein, Stromvektoren auf einen gewünschten Summenstrom zu skalieren; eine entsprechende Schaltung ergibt sich aus der Kaskadierung der Schaltungen von Fig. 1 und Fig. 3, siehe [1]-[3][5]. In Fig. 4 und Fig. 5 sind alle Ein- und Ausgangsgrössen px, py und pz durch Ströme dargestellt. Wie der Vergleich mit Fig. 1 zeigt, werden aber in Fig. 4 und

Fig. 5 die Eingangssignale px und py zuerst in die Spannungsdarstellung umgewandelt, und auch das Ausgangssignal pz ist in Form der Gatespannungen bzw. Basisspannungen innerhalb der Stromspiegel in der Spannungsdarstellung vorhanden. Durch Weglassen der entsprechenden Transistoren können daher einfach Eingangs- oder Ausgangsgrössen in der Spannungsdarstellung eingespiesen bzw. ausgelesen werden.

Fig. 6 zeigt den innersten Kern der Schaltung von Fig. 5 nach Weglassen aller Transistoren, die nicht an der eigentlichen Rechnung beteiligt sind. Diese Schaltung wird als Verknüpfungsschaltung 1 bezeichnet. Sie besitzt zwei Stromeingänge Ex,0 und Ex,1 für px, zwei Spannungseingänge Ey,0 und Ey,1 für py, zwei Stromausgänge A0 und A1 für das Ergebnis rz und vier Transistoren T0,0- T0,1, T1,0, T1,1.

Die Source bzw. der Emitter der Transistoren T0,0 und T0,1 sind mit Ex,0 verbunden, die Source bzw. der Emitter der Transistoren T1,0 und T1,1 mit Ex,1, das Gate bzw. die Basis der Transistoren T0,0 und T1,0 mit Ey,0, das Gate bzw. die Basis der Transistoren T0,1 und T1,1 mit Ey,1, der Drain bzw. Kollektor des Transistors T0,0 mit A0, der Drain bzw. Kollektor des Transistors T1,1 mit A1, und der Drain bzw. Kollektor der Transistoren T0,1 und T1,0 mit einem die Sättigung bzw. die Vorwärts-Polarisation gewährleistenden Referenzpotential. Der Quotient der aus Ex,0 und aus Ex,1 gezogenen Ströme ist gleich erx und die zwischen Ey,0 und Ey,1 angelegte Spannung ist proportional zu ry. Damit wird der Quotient der Ausgangsströme der Stromausgänge A0 und A1 gleich erx.ery.

Aus dem Quotient der Ausgangsströme kann also die Summe der Werte rx und ry mittels Logarithmierung ermittelt werden, z. B. indem die Ausgangsströme je durch einen diodenverbundenen Transistor Tz0a bzw. Tz1a geführt werden, wie dies in der Ausführung nach Fig. 5 dargestellt ist. In der Ausführung nach Fig. 5 wird diese Spannung jedoch nicht direkt abgegriffen. Die Transistoren TzOa bzw. Tzla bilden je die Hälfte zweier Stromspiegel mit entsprechenden Gegentransistoren Tz0b bzw. Tz1b, so dass die Ausgänge Izpz(0) und Izpz(1) wiederum Ströme tragen, deren Quotient gleich erx.ery ist und die an weitere Verarbeitungsstufen z. B. nach Fig. 4 oder 5 weitergeleitet werden können.

Die Eingangsströme für die Stromeingänge Ex,0 und Ex,1 werden, wie in Fig. 5 dargestellt, vorzugsweise dadurch erzeugt, dass der Wert rx als Spannungsdifferenz mit dem Gate bzw. der Basis zweier Transistoren Tx0a, Tx1a verbunden wird. In Fig. 5 bilden die Transistoren Tx0a, Tx1a wiederum je eine Hälfte eines Stromspiegels, zusammen mit den Transistoren Tx0b bzw. Tx1b. Die Eingänge Ixpx(0) und Ixpx(1) führen also Ströme, deren Quotient gleich erx ist.

Die Eingangsspannungen für die Spannungseingänge Ey,0 und Ey,1 werden in der Ausführung nach Fig. 5 erzeugt, indem die Eingangsströme Iypy(0) bzw. Iypy(1), deren Quotient gleich ery ist, je durch einen diodenverbundenen Transistor Ty0a, Ty1a geführt werden.

Die Eingangsströme an den Stromeingängen Ex,0 und Ex,1 und/oder die Ausgangsströme an den Stromausgängen A0 und A1 und/oder zwei zur Erzeugung der Eingangsspannungen verwendete Ströme (wie z. B. die Ströme Iypy(0) bzw. Iypy(1)) können skaliert werden, indem sie erzeugt werden mittels zweier Transistoren TV1, TVn, deren Source bzw. Emitter mit einer Stromquelle (Iref) verbunden sind, d. h. mit einer Schaltung, wie sie in Fig. 3 dargestellt ist. Dadurch ist gewährleistet, dass die Stromsumme jeweils einem vorgegebenen Wert entspricht, was es erlaubt, die hier gezeigten Schaltungen beliebig zu kaskadieren.

Insbesondere können die Stromeingänge, die Spannungseingänge und/oder die Stromausgänge mit mindestens einer weiteren Verknüpfungsschaltung 1 und/oder mindestens einem Gilben-Multiplizierer 2 verbunden werden. Die Verknüpfung kann direkt oder indirekt geschehen, z. B. indem

  • - die Eingänge bzw. Ausgänge über Stromspiegel miteinander verbunden sind; derartige Stromspiegel sind z. B. in den Schaltungen nach Fig. 4 und 5 vorgesehen;
  • - Spannungseingänge bzw. -ausgänge über Levelshifter verbunden werden, wie dies weiter unten beschrieben wird.

Längst vor ihrer Verwendung als "soft-exklusiv- ODER" Funktion (5) war die Schaltung von Fig. 4 als "Gilbert-Transkonduktanz-Multiplizierer" [4] bekannt. Von der Schaltung von Fig. 5 und Fig. 6 hingegen war bisher nicht bekannt, dass sie auch als Addierer verwendet werden kann.

Addition und Multiplikation

Sowohl die Additionsfunktion der Schaltung von Fig. 5 und Fig. 6 als auch die (bekannte) Multiplikationsfunktion der Schaltung von Fig. 4 ergibt sich, wenn die Gleichungen (6) bzw. (5) mit dem logarithmierten Quotienten (3) geschrieben werden. Aus (5) ergibt sich (nach einiger Rechnung)



tanh(rz/2) = tanh(rx/2).tanh(ry/2) (7)



was (bis auf einen Faktor 2) für hinreichend kleine Werte rx und ry eine gute Approximation der Multiplikation rz = rx.ry ist. Der Vollständigkeit halber sei hier erwähnt, dass die Schaltung von Fig. 4 auch noch in einem anderen Sinn als Multiplikator verwendet werden kann: für die Grössen qx = 2.px(0)/px(1)-1 (und entsprechend qy und qz) gilt nämlich qz = qx.qy [4].

Aus (6) ergibt sich unmittelbar



rz = rx + ry (8)



Nun kann aber eine beliebige reelle Zahl r mittels p(0) = er/(1+er) und p(1) = 1/(1+er) wie in (3) als r = ln(p(0)/p(1)) ausgedrückt werden. Die entsprechende Wahrscheinlichkeitsfunktion (definiert auf dem Alphabet (0,1}) wird im Folgenden als die Wahrscheinlichkeitsdarstellung von r bezeichnet.

Somit ist die Schaltung von Fig. 5 bzw. Fig. 6 ein allgemeiner Addierer. Die Summanden rx und ry und das Ergebnis rz sind direkt als Spannungsdifferenzen (4) und/oder als Wahrscheinlichkeitsfunktionen px, py und pz dargestellt.

Die Vertauschung von p(0) und p(1) in (3) entspricht einem Vorzeichenwechsel von r. Ein solcher Vorzeichenwechsel wird daher einfach durch Vertauschen der dem Wert r zugeordneten beiden Leitungen erzielt. Mit entsprechend gesteuerten Schaltern 3 (Fig. 7) können somit Multiplikationen mit +/-1 vorgenommen werden. Gemäss Fig. 7 wird bei geschlossenen Schaltern S2 (und offenen Schaltern S1) eine negative Ausgangsspannung aus der Eingangsspannung erzeugt. Bleiben hingegen die Schalter S1 geschlossen (und die Schalter S2 offen), wird die Eingangsspannung nicht verändert.

Falls keiner der Multiplikanden binär (+/- 1) ist aber einer davon nur endlich viele verschiedene, a priori bekannte, diskrete Werte annimmt (z. B. {±1, ±3 und ±5} oder {1, 1.414, 1.731}), kann statt eines Gilbert- Multiplizierers auch die in Fig. 8 gezeigte Technik angewandt werden. Bei einem Summen-Produkt-Rechner reduziert sich dabei das Problem auf eine Addition der mit einem vorbestimmten Faktor skalierten Eingangs- oder Koeffizientensequenz, wobei für jeden Eingangswert oder Koeffizienten ein eigener Skalierungsfaktor vorbestimmt sein kann. Eine mögliche Realisierung der Methode nach Fig. 8 kann durch eine Kombination aus V/I-Konverter, Stromskalierung und I/V-Konverter vorgenommen werden. Die Stromskalierung kann zum Beispiel durch eine diskrete und endliche Anzahl geschalteter Stromquellen (analog einem D/A- Konverter) implementiert werden. Alternativ kann die Spannungsskalierung mit einem steuerbaren Spannungsverstärker direkt oder über geschaltete Kapazitäten vorgenommen werden. Ein Vorzeichenwechsel kann zum Beispiel durch eine Kaskadierung mit der Schaltung nach Fig. 7 erreicht werden.

Wie in [1][2] gezeigt, können Schaltungsmodule wie in Fig. 4-6 kaskadiert, "gestapelt" und/oder mit Skalierungsschaltungen [5][2] kombiniert werden. Die Kaskadierung kann neben einer Stromverbindung auch über Spannungen erfolgen. Dies ist in Fig. 9 dargestellt. Dabei werden die Ausgangsspannungen an den Dioden-verbundenen Transistoren über einen Levelshifter 4 auf die Eingänge der nächsten Stufe gegeben. Dies kann z. B. über Sourcefolgerschaltungen geschehen. Weitere Schaltungsvarianten ergeben sich durch den Einsatz von "Kopfüber"- Modulen, bei denen n-Kanal-Transistoren (bzw. NPN- Transistoren) durch p-Kanal-Transistoren (bzw. PNP- Transistoren) ersetzt werden. Auch können für manche Transistoren "Supertransistoren", z. B. Darlington-Transistoren oder Kaskoden eingesetzt werden. Im Falle der bipolaren Transistoren kann bei manchen Transistoren eine Basisstrom-Kompensation verwendet werden.

Die Funktion der Schaltungen nach Fig. 4 und Fig. 5 kann auch durch Transistoren mit nichtexponentieller, insbesondere durch solche mit quadratischer Kennlinie, angenähert werden. Auch können einzelne Transistoren den gesättigten bzw. den vorwärts-polarisierten Bereich teilweise verlassen.

Im Gegensatz zu üblichen Addierschaltungen für Spannungen, die meistens auf der Addition von Strömen bzw. dem Ladungserhaltungsprinzip beruhen und daher eine lineare Umwandlung der Spannungen in Ströme bzw. Ladungen benötigen, weist die Schaltung von Fig. 5 bzw. Fig. 6 als Addierer für allgemeine reelle Zahlen den Vorteil auf, dass sie sowohl mit sich selbst als auch mit den anderen Schaltungen von [1] und insbesondere mit dem Gilbert- Multiplizierer 2 frei zusammengeschaltet werden kann. Durch die differenzielle Darstellung der Daten als Strom- oder Spannungsvektor ist die Schaltung ausserdem ziemlich robust.

Anwendungsbeispiele

Eine grosse Klasse von Anwendungen benötigt die Bildung von Korrelationen Σi = 0. . .k ui.bi oder Faltungssummen Σi = 0. . .k ui.bk-i. Solche Aufgaben können mit Netzwerken aus Addierern nach Fig. 5 bzw. Fig. 6 und Gilbert- Multiplizierern (Fig. 4) gelöst werden. Dies gilt insbesondere für FIR-Filter (Fig. 10) mit einer endlichen Impulsantwort, deren Ausgang als Faltungssumme von zeitverzögerten Eingangswerten und den Koeffizienten der Impulsantwort geschrieben werden kann. In ähnlicher Weise können die beschriebenen Techniken auch bei IIR-Filtern (mit einer unendlichen Impulsantwort) verwendet werden. Falls entweder die Daten ui oder die Koeffizienten bi in den Korrelationen und Faltungssummen nur die Werte +1 und -1 annehmen, genügen zur Realisation Addierer und Schalter, wobei die Schalter die dem jeweiligen Wert zugeordneten zwei Spannungen bzw. Ströme vertauschen, wie dies in Fig. 7 dargestellt ist. Dieser wichtige Spezialfall tritt z. B. in folgenden Anwendungen auf:

  • - In "Spread-Spectrum"-Systemen (z. B. Code-Division Multiple-Access, CDMA) wird die gewünschte Vergrösserung der Bandbreite oft durch eine binäre Spreizsequenz erreicht. Für ein zu sendendes Datum xi wird eine Folge yi,k = xi.ci,k, k = 0. . .N-1, übertragen, wobei die Elemente ci,k der Spreizsequenz die Werte +/-1 annehmen können. Oft wird nun im Empfänger die empfangene Folge yi,k' mit der binären Spreizsequenz korreliert, was als "Despreading" bezeichnet wird, um eine Schätzung xi' = const.Σk = 0. . .N-1 ci,k.y1,k' des gesendeten Datums zu erhalten.
  • - Eine bekannte Methode zur Messung von Signallaufzeiten (z. B. in der Radar- und Ultraschall-Messtechnik) besteht darin, eine binäre (+/-1) Sequenz auszusenden und die von einem oder mehreren Objekten erzeugten Reflexionen dieser Sequenz zu empfangen. Durch Korrelation des empfangenen Signals mit der gesendeten Sequenz können die Laufzeiten des Signals für die einzelnen Reflexionen bestimmt werden; die Laufzeiten entsprechen den Positionen der lokalen Maxima des Absolutwerts der Korrelationsfunktion. Die Laufzeit dient in vielen Anwendungen zur indirekten Bestimmung weiterer Grössen, wie z. B. der Distanz, der Schichtdicke oder der Geschwindigkeit eines Objekts.
  • - In vielen Anwendungen der Datenübertragung wird im Empfänger die Entscheidung über ein gesendetes Datum geeignet auf den Empfängereingang zurückgeführt und vom empfangenen Signal subtrahiert, um die Interferenz auf andere Daten zu reduzieren. Damit kann die Qualität (z. B. die Fehlerrate) der Entscheidungen für zukünftige Daten verbessert werden. Beispiele für solche Verfahren sind der "Decision-Feedback-Equalizer" (s. Fig. 11) und "Interference cancellation"-Verfahren in Mehrbenutzersystemen (multiple-access systems). Oft wird im Rückwärtspfad ein geeignetes lineares Filter eingesetzt, welches eine Faltung seines Eingangs mit den Filterkoeffizienten bewirkt. Falls die übertragenen Daten (und damit die Entscheidungen über diese Daten, die ins Filter gehen) binär (+/-1) sind, tritt wieder der oben beschriebene Spezialfall auf.
  • - In vielen Anwendungen müssen für ein bestimmtes Systemmodell für viele oder alle Kombinationen von Eingangsdaten die resultierenden Ausgangsdaten berechnet werden. Oft ist das Systemmodell eine Faltung des Eingangs mit bestimmten Koeffizienten. Ein Beispiel dafür ist die Datenübertragung über gedächtnisbehaftete Kanäle ("channels with memory"). Der oben beschriebene Spezialfall tritt auf, wenn die Eingänge des Systemmodells (z. B. die zu übertragenden Daten) binär sind. Diese Art von Berechnungen tritt u. a. bei der Metrikberechnung in Viterbi-Dekodern und verwandten Verfahren wie Reduced-State-Sequenz-Ästimatoren (6 und die darin enthaltenen Referenzen) auf.

Neben den Korrelationen und Faltungssummen mit ±1-wertigen (binären) Daten oder Koeffizienten (oder entsprechend skalierten und/oder mit Offset behafteten Versionen davon), können die Multiplizierer auch bei der Korrelation oder Faltungssumme mit einer endlichen Menge a priori bekannter Werte weggelassen und durch Schalter und Skalierer ersetzt werden, wie es früher in diesem Dokument schon beschrieben wurde.

Die Additionen können entweder durch k parallel arbeitende Addierer oder - z. B. falls die Produktterme seriell anfallen - durch einen einzigen Akkumulator 5 ausgeführt werden, wie dies schematisch in Fig. 12 gezeigt wird. Der Ausgang wird gespeichert und in der nächsten Taktphase zu einem der Eingänge zurückgeführt. Das notwendige Speicherelement kann z. B. mit Spannungsspeichern oder mit "Stromspeichern" 6, wie in Fig. 13 skizziert, realisiert werden; viele Ausführungen solcher Stromspeicher sind aus der Switched-Current-Technik bekannt (7 und die darin enthaltenden Referenzen).

Eine weitere Anwendung ist die Bildung von allgemeinen Erwartungswerten einer diskreten Zufallsvariablen X, was formal ebenfalls als Korrelation geschrieben werden kann: E[f(X)] = Σi=0. . .k f(xi).p(xi), wobei die Funktion f(.) für alle xi einen endlichen Wert annimmt. Auch hier sind die f(xi) a priori bekannt und können deshalb wie oben beschrieben voreingestellt werden. Verwendet werden diese Erwartungswerte z. B. in "Decision-Feedback Equalizern" mit "soft-feedback". Dabei wird statt einer harten Entscheidung ("hard decision") ein Wert zurückgeführt, der die Qualität der Entscheidung berücksichtigt. Dazu eignet sich z. B. der bedingte Erwartungswert E[X|Y = y] des zu entscheidenden Datums X, gegeben das empfangene Signal Y = y, wobei y entweder ein Skalar oder ein Vektor ist.

Die genannten Anwendungen entstehen besonders auch in Empfängern für digitale Datenübertragung (z. B. über Draht oder Funk). Solche Empfänger enthalten oft eine Vorverarbeitung mit linearen adaptiven Filtern (Fig. 14) und einen nichtlinearen Dekoder, siehe Fig. 15.

(Nichtlineare Dekoder sind z. B. "Decision-Feedback- Equalizer" und Viterbi-Dekoder.) Falls letzterer ein Wahrscheinlichkeitsnetz nach [1] benutzt, und/oder die oben beschriebenen Techniken verwendet werden, kann auch die Realisierung der linearen Filter mit den oben beschriebenen Techniken attraktiv sein. Im Gegensatz zu FIft-Filtern mit fixen Koeffizienten bi (Fig. 10) sind im adaptiven Fall (Fig. 14) die Koeffizienten bi kontinuierlich oder diskret einstellbar. Dies geschieht im allgemeinen durch einen Algorithmus, der ein beliebiges, für die Anwendung optimales Kriterium minimiert. In ähnlicher Weise können auch adaptive IIR-Filter implementiert werden.

Rechennetze mit Addierern nach Fig. 5 bzw. Fig. 6 und Gilbert-Multiplizierern nach Fig. 4 sind wegen der eingebauten Nichtlinearität (7) auch zum Einsatz in "neuronalen" Netzen [8] geeignet, die ebenfalls durch Summen und Produkte mit zusätzlichen Nichtlinearitäten beschrieben werden können. Referenzen [1] H.-A. Loeliger, F. Lustenberger, M. Helfenstein, F. Tarköy, "Probability Propagation and Decoding in Analog VLSI", Proc. of 1998 IEEE Intl. Symposium on Information Theory, Cambridge, MA, 16-21 August 1998, p. 146

[2] F. Lustenberger, M. Helfenstein, H.-A. Loeliger, F. Tarköy, and G. S. Moschytz, "Analog Decoding Technique for Digital Codes", Proceedings of ISCAS '99, Orlando, Florida, May 30 - June 2, 1999, vol. 11, pp. 428-431.

[3] H.-A. Loeliger, F. Tarköy, F. Lustenberger, M. Helfenstein, "Decoding in Analog VLSI", IEEE Communications Magazine, vol. 37, no. 4, April 1999, pp. 99-101.

[4] B. Gilbert, "A precise four-quadrant multiplier with subnanosecond response," IEEE Journal of Solid- State Circuits, vol. 3, pp. 365-373, 1968

[5] B. Gilbert, "A Monolitic 16-Channel Analog Array Normalizer, "IEEE Journal of Solid-State Circuits, vol. 19, pp. 956-963, 1984

[6] M.V. Eyuboglu, S.U.H. Qureshi, "Reduced-State Sequence Estimation with Set Partioning and Decision Feedback", IEEE Transactions of Communications, Vol. 36, No. 1, pp. 13-20, Jan. 1988.

[7] C. Toumazou, J. B. Hughes, and N.C. Battersby, "Switched-Currents. An Analogue Technique for Digital Technology", lEE Circuits and Systems Series 5. Peter Peregrinus Ltd., 1993.

[8] S. Haykin, "Neural Networks", IEEE Press, 1994, New York.


Anspruch[de]
  1. 1. Verfahren zur mathematischen Verarbeitung mindestens zweier Werte rx und ry in einer Verknüpfungsschaltung (1) dadurch gekennzeichnet, dass: die Verknüpfungsschaltung zwei Stromeingänge Ex,0 und Ex,1 für Wert rx, zwei Spannungseingänge Ey,0 und Ey,1 für Wert ry, zwei Stromausgänge A0 und A1 für das Ergebnis rZ und vier Transistoren T0,0, T0,1, T1,0, T1,1 aufweist, wobei die Source bzw. der Emitter der Transistoren T0,0 und T0,1 mit Ex,0 verbunden sind, die Source bzw. der Emitter der Transistoren T1,0 und T1,1 mit Ex,1 verbunden sind, das Gate bzw. die Basis der Transistoren T0,0 und T1,0 mit Ey,0 verbunden sind, das Gate bzw. die Basis der Transistoren T0,1 und T1,1 mit Ey,1 verbunden sind, der Drain bzw. Kollektor des Transistors T0,0 mit A0 verbunden ist, der Drain bzw. Kollektor des Transistors T1,1 mit A1 verbunden ist, und der Drain bzw. Kollektor der Transistoren T0,1 und T1,0 mit einem die Sättigung bzw. die Vorwärts-Polarisation gewährleistenden Referenzpotential verbunden sind, wobei der Quotient der durch die Stromeingänge Ex,0 und aus Ex,1 fliessenden Eingangsströme Ixpx(0) bzw. Ixpx(1) gleich er" ist und die zwischen Ey,0 und Ey,1 angelegte Spannung proportional zu ry ist, so dass der Quotient der Ausgangsströme der Stromausgänge A0 und A1 gleich erx+ry ist, wobei aus den Ausgangsströmen die Summe der Werte rx und ry ermittelt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass aus dem Quotient der Ausgangsströme die Summe der Werte rx und ry mittels Logarithmierung ermittelt wird, insbesondere indem die Ausgangsströme je durch einen diodenverbundenen Transistor Tz0a, Tz1a geführt werden, wobei die Transistoren Tz0a und Tz1a vorzugsweise Teile zweier Stromspiegel sind.
  3. 3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Wert rx als Spannungsdifferenz mit dem Gate bzw. der Basis zweier Transistoren Tx0a, Tx1a verbunden wird um die Eingangsströme zu erzeugen, und insbesondere dass die Transistoren Tx0a, Tx1a Teile zweier Stromspiegel sind.
  4. 4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die an den Spannungseingängen Ey,0 und Ey,1 anliegenden Spannungen erzeugt werden, indem Eingangsströme Iypy(0) bzw. Iypy(1), deren Quotient gleich ery ist, je durch einen diodenverbundenen Transistor Ty0a, Ty1a geführt werden.
  5. 5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Eingangsströme und/oder Ausgangsströme und/oder zwei zur Erzeugung der Eingangsspannungen verwendete Ströme skaliert werden, indem sie erzeugt werden mittels zweier Transistoren TV1, TVn, deren Sources bzw. Emitter mit einer gemeinsamen Stromquelle (Iref) verbunden sind.
  6. 6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein Teil der Stromeingänge, Spannungseingänge und/oder Stromausgänge mit mindestens einer weiteren Verknüpfungsschaltung (1) und/oder mindestens einem Gilbert-Multiplizierer (2) verbunden werden.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zur Verbindung verschiedener Verknüpfungsschaltungen (1) bzw. Gilbert-Multiplizierer (2) Stromspiegel und/oder Levelshifter (4) verwendet werden.
  8. 8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zum Vorzeichenwechsel mindestens einer der Werte mindestens ein Schalter (3) zum Vertauschen der entsprechenden Ströme bzw. Spannungen verwendet wird.
  9. 9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Stromeingänge und/oder -ausgänge mit mindestens einem Stromspeicher (6) verbunden werden, und insbesondere dass der Stromspeicher einen Strom-Spannungs-Wandler, mindestens einen Speicherkondensator und einen Spannungs-Stromwandler aufweist.
  10. 10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zur Bildung eines Akkumulators die Stromausgänge der Verknüpfungsschaltung über einen Stromspeicher mit den Stromeingängen und/oder über einen Spannungspeicher mit den Spannungseingängen verbunden werden.
  11. 11. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die zwischen Ey,0 und Ey,1 angelegte Spannung gleich (UT/κ).ry ist, wobei UT die thermische Spannung der Transistoren und κ eine dimensionslose, technologieabhängige Konstante ist.
  12. 12. Verwendung des Verfahrens nach einem der vorangehenden Ansprüche zur Berechnung einer Korrelation und/oder Faltung, wobei mehrere Werte in Multiplikationsschaltungen zur Bildung von Produkten mit Koeffizienten multipliziert und die Produkte in mindestens einer Verknüpfungsschaltung (1) addiert werden.
  13. 13. Verwendung nach Anspruch 12, dadurch gekennzeichnet, dass die Werte und/oder Koeffizienten diskrete Werte annehmen, und insbesondere dass die Werte und/oder Koeffizienten binäre Werte annehmen und die Multiplikationsschaltungen Umschalter (3) sind, welche zwei jedem Wert zugeordnete Spannungen bzw. Ströme vertauschen.
  14. 14. Verwendung des Verfahrens nach einem der vorangehenden Ansprüche in einem linearen Filter, in einem adaptiven Filter, in einem Decision-Feedback-Filter, in einem Viterbi-Equalizer und/oder in der Metrikberechnung.
  15. 15. Verwendung des Verfahrens nach einem der vorangehenden Ansprüche zur Berechnung einer Korrelation oder zum Despreading von Sequenzen.
  16. 16. Verwendung des Verfahrens nach einem der vorangehenden Ansprüche zur Berechnung von Funktionen der Form Σi=0. . .k f(xi) p(xi), wobei die Summe Σi=0. . .k in mindestens einer Verknüpfungsschaltung (1) ausgeführt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com