PatentDe  


Dokumentenidentifikation DE19944519A1 22.03.2001
Titel Schaltungsanordnung zum Ansteuern einer Last
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Taghizadeh-Kaschani, Karim-Thomas, Dr., 82008 Unterhaching, DE
Vertreter Westphal, Mussgnug & Partner, 80336 München
DE-Anmeldedatum 16.09.1999
DE-Aktenzeichen 19944519
Offenlegungstag 22.03.2001
Veröffentlichungstag im Patentblatt 22.03.2001
IPC-Hauptklasse H03K 17/042
IPC-Nebenklasse H03K 17/687   H03F 3/217   
Zusammenfassung Es wird eine Schaltungsanordnung zum wechselnden Verbinden einer Last mit einem hohen und einem niederen Versorgungspotential nach Maßgabe eines Ansteuersignals an einem Eingang vorgeschlagen. Die Schaltungsanordnung weist eine erste Gegentaktendstufe aus einem ersten und einem zweiten Halbleiterschalter auf. Diese ist zwischen einem ersten und einem zweiten Versorgungspotentialanschluß verschalten. Eine Last ist mit dem Verbindungspunkt des ersten und des zweiten Halbleiterschalters verbunden. Weiterhin ist eine zweite Gegentaktendstufe aus einem dritten und einem vierten Halbleiterschalter vorgesehen, die zwischen dem ersten und dem zweiten Versorgungspotentialanschluß verschalten ist, wobei ein Halbleiterschalter der zweiten Gegentaktendstufe erst dann leitet, wenn ein Halbleiterschalter der ersten Gegentaktendstufe sperrt. Als Last ist insbesondere ein Leistungs-Halbleiterschalter vorgesehen, der in Verbindung mit der Spule eines Transformators die Grundelemente einer getakteten Stromversorgung bildet.

Beschreibung[de]

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum wechselnden Verbindenden einer Last mit einem hohen und einem niederen Versorgungspotential nach Maßgabe eines Ansteuersignals an einem Eingang.

Derartige Schaltungsanordnungen weisen beispielsweise eine Gegentaktendstufe auf. Eine Gegentaktendstufe besteht aus zwei Halbleiterschaltern, die mit ihren Laststrecken seriell miteinander verschalten sind. Die Serienschaltung aus dem ersten und dem zweiten Halbleiterschalter ist zwischen einem hohen und einem niederen Versorgungspotentialanschluß verschalten. Mit dem Verbindungspunkt des ersten und des zweiten Halbleiterschalters ist eine Last verbunden. Die Last kann resistiver, kapazitiver oder induktiver Art sein. Eine gattungsgemäße Schaltungsanordnung ist beispielsweise aus dem Fachbuch "Tietze, Schenk; Halbleiterschaltungstechnik; 10. Auflage; Springer Verlag; 1993; Seiten 513 ff." bekannt.

Es ist auch denkbar, als Last einen Leistungstransistor zu verwenden. In Verbindung mit einem seriell mit dem Leistungs- Halbleiterschalter verschaltenen Transformator bildet die Anordnung ein Schaltnetzteil. Als Halbleiterschalter wird vorzugsweise ein Leistungs-MOSFET verwendet. Um den Leistungs- Halbleiterschalter eines Schaltnetzteils sowohl verlustarm als auch mit ausreichender Geschwindigkeit ansteuern zu können, ist ein entsprechend schneller Gate-Treiber mit einer entsprechen großen Stromverstärkung erforderlich. Die große Stromverstärkung wird benötigt, um die vergleichsweise große Gate-Kapazität des zu treibenden Leistungs-Halbleiterschalters in kurzer Zeit auf- und wieder entladen zu können. Die Schaltungsanordnungen zum Ansteuern des Leistungs-Halbleiterschalters weisen deshalb in der Regel eine Gegentaktendstufe auf, die es ihnen ermöglicht, sowohl die hohen Lade- als auch Entladeströme zu treiben. Um einen schnellen und verlustarmen Betrieb der Gegentaktendstufe zu gewährleisten, dürfen die beiden Halbleiterschalter der Gegentaktendstufe nicht gleichzeitig eingeschaltet sein. Wäre dies der Fall, so könnte ein Querstrom zwischen den beiden Versorgungspotentialanschlüssen fließen, was gleichbedeutend mit hohen Verlusten ist.

Bei derartigen Schaltungsanordnungen wird daher üblicherweise ein so genannter Klasse B-Betrieb der beteiligten Halbleiterschalter gefordert, bei dem immer nur einer der beiden Transistoren eingeschaltet, d. h. leitend ist. Gleichzeitig ist jedoch auch sicherzustellen, daß immer einer der beiden Halbleiterschalter eingeschaltet ist, damit das Gate des zu treibenden Leistungs-Halbleiterschalters immer niederohmig mit dem hohen oder dem niederen Versorgungspotentialanschluß verbunden ist. Andernfalls könnte es durch Störimpulse, die über parasitäre Kapazitäten auf das Gate des zu treibenden Leistungs-Halbleiterschalters eingekoppelt werden können, zu einem unbeabsichtigten Schalten des Halbleiterschalters kommen. Diese unerwünschten Schaltvorgänge können die Funktionsweise der gesamten Schaltungsanordnung, insbesondere einer geschalteten Stromversorgung, negativ beeinflussen.

Die aus dem Stand der Technik bekannte Schaltungsanordnung ist zu langsam.

Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, eine gattungsgemäße Schaltungsanordnung zum wechselnden Verbinden einer Last mit einem hohen und einem niederen Versorgungspotential nach Maßgabe eines Ansteuersignals an einem Eingang vorzusehen, die schnell und verlustarm arbeitet und ferner eine wesentlich geringere Anfälligkeit gegen von außen verursachte Störimpulse aufweist.

Diese Aufgabe wird bei einer gattungsgemäßen Schaltungsanordnung erfindungsgemäß dadurch gelöst, daß eine zweite Gegentaktendstufe aus einem dritten und einem vierten Halbleiterschalter vorgesehen ist, die zwischen dem ersten und dem zweiten Versorgungspotentialanschluß verschalten ist, wobei ein Halbleiterschalter der zweiten Gegentaktendstufe erst dann leitet, wenn ein Halbleiterschalter der ersten Gegentaktendstufe sperrt.

Während die erste Gegentaktendstufe lediglich dazu dient, die Last, zum Beispiel das Gate eines zu treibenden Halbleiterschalters, möglichst schnell umzuladen und nach erfolgter Umladung sofort wieder abgeschaltet wird, sorgt die zweite Gegentaktendstufe dafür, daß die Last ausreichend niederohmig mit dem ersten bzw. mit dem zweiten Versorgungspotentialanschluß verbunden bleibt bis eine neue Umladung der Last unmittelbar bevorsteht. Auf diese Weise ist sichergestellt, daß es zu keinem Zeitpunkt zu Querströmen durch die erste oder zweite Gegentaktendstufe kommen kann.

In einer vorteilhaften Ausgestaltung werden die Halbleiterschalter der ersten und der zweiten Gegentaktendstufe von einer Steuervorrichtung abhängig von der Spannung am Ausgang gesteuert. Die Steuervorrichtung ermittelt den Abschluß eines Umladevorganges durch den Vergleich der Spannung am Ausgang mit einer Referenzspannung.

Vorteilhafterweise weist die Steuervorrichtung deshalb einen ersten Komparator auf, der ausgangsseitig mit dem ersten und dem dritten Halbleiterschalter gekoppelt ist und der an seinem invertierenden Eingang mit dem Ausgang der Schaltungsanordnung und mit seinem nichtinvertierenden Eingang über eine erste Spannungsquelle mit dem ersten Versorgungspotentialanschluß verbunden ist. Die Steuervorrichtung weist weiterhin vorteilhafterweise einen zweiten Komparator auf, der ausgangsseitig mit dem zweiten und dem vierten Halbleiterschalter gekoppelt ist und der an seinem invertierenden Eingang mit dem Ausgang der Schaltungsanordnung und mit seinem nicht- invertierenden Eingang über eine zweite Spannungsquelle mit dem zweiten Versorgungspotentialanschluß verbunden ist. Der Abschluß eines Umladevorganges wird durch Vergleich der Spannung am Ausgang mit Hilfe des ersten und des zweiten Komparators durchgeführt. Sobald die Ausgangsspannung über die Differenz aus dem ersten Versorgungspotential abzüglich der von der ersten Spannungsquelle produzierten Spannung angestiegen ist, wird der erste Halbleiterschalter (der ersten Gegentaktendstufe) abgeschaltet. Gleichzeitig wird über den ersten Komparator der dritte Halbleiterschalter (der zweiten Gegentaktendstufe) eingeschaltet, um den Ausgang weiterhin niederohmig mit dem ersten Versorgungspotential zu verbinden.

Die Funktionsweise der Schaltungsanordnung ist analog, wenn der Ausgang mit dem zweiten Versorgungspotential verbunden werden soll. Sobald die Ausgangsspannung unter den von der zweiten Spannungsquelle festgelegten Wert gefallen ist, wird der zweite Halbleiterschalter (der ersten Gegentaktendstufe) abgeschaltet. Gleichzeitig wird über den zweiten Komparator der vierte Halbleiterschalter der zweiten Gegentaktendstufe eingeschaltet, um den Ausgang niederohmig mit dem zweiten Versorgungspotential zu verbinden.

In einer weiteren vorteilhaften Ausgestaltung weisen der erste und der zweite Komparator jeweils einen weiteren invertierenden Eingang auf, der mit dem Eingang der Schaltungsanordnung verbunden ist. Es ist somit möglich, einen direkt über einen der Komparatoren angesteuerten Halbleiterschalter der zweiten Gegentaktendstufe abzuschalten, bevor der entgegengesetzte Halbleiterschalter der ersten Gegentaktendstufe einschaltet. Hierdurch wird auch ein Querstrom zwischen den beiden Gegentaktendstufen vermieden.

In einer weiteren vorteilhaften Ausgestaltung ist ein erstes Logikelement vorgesehen, das das Ausgangssignal des ersten Komparators mit dem Ansteuersignal verknüpft und dem Steuereingang des ersten Halbleiterschalters zuführt. Ferner ist ein zweites Logikelement vorgesehen, das das Ausgangssignal des zweiten Komparators mit dem Ansteuersignal verknüpft und dem Steuereingang des zweiten Halbleiterschalters zuführt. Die logische Verknüpfung ermöglicht es der Schaltungsanordnung, den zuvor eingeschalteten Halbleiterschalter der ersten Gegentaktendstufe abzuschalten, sobald der Umladevorgang der am Ausgang angeschlossenen Last abgeschlossen ist.

Vorteilhafterweise ist zwischen dem Ausgang des ersten Logikelementes und dem Steuereingang des ersten Halbleiterschalters sowie dem Ausgang des zweiten Logikelementes und dem Steuereingang des zweiten Halbleiterschalters jeweils ein Treiber angeordnet. Ein noch schnelleres Abschalten der Halbleiterschalter der zweiten Gegentaktendstufe läßt sich durch Einführung eines dritten und vierten Logikelementes erreichen. Werden zusätzlich die Ausgänge des ersten und des zweiten Komparators jeweils einem dritten und einem vierten Logikelement zugeführt und jeweils mit dem Eingangssignal verknüpft, wobei das Ergebnis der Verknüpfung des dritten Logikelementes dem Steuereingang des dritten Halbleiterschalters zugeführt wird und das Ergebnis der Verknüpfung des vierten Logikelementes dem Steuereingang des vierten Halbleiterschalters zugeführt wird, so ergibt sich folgende vorteilhafte Wirkung.

Sobald das Ansteuersignal am Eingang von H auf L fällt, wird der dritte Halbleiterschalter über eine separate Leitung und das dritte Logikelement sofort abgeschaltet. Dieser Wechsel wird auch an den zweiten Halbleiterschalter (der ersten Gegentaktendstufe) weitergegeben. Da jedoch die Zeitverzögerung bis zum Einschalten des zweiten Halbleiterschalters aufgrund der erforderlichen großen Stromverstärkung durch den zwischen dem zweiten Logikelement und dem Halbleiterschalter vorgesehenen Treiber deutlich länger ist als die Zeit, die zum Abschalten des dritten Halbleiterschalters benötigt wird, so kann es zu keinem Querstrom zwischen dem dritten und dem zweiten Halbleiterschalter kommen.

Die Schaltungsanordnung arbeitet in entsprechender Weise, wenn das Ansteuersignal am Eingang von L auf H ansteigt. Der vierte Halbleiterschalter wird über eine separate Leitung und das vierte Logikelement sofort abgeschaltet. Dieser Wechsel wird auch an den ersten Halbleiterschalter weiter gegeben. Aufgrund des Treibers zwischen dem ersten Logikelement und dem ersten Halbleiterschalter tritt eine Zeitverzögerung bis zum Einschalten des ersten Halbleiterschalters aufgrund der großen Stromverstärkung des Treibers auf. Diese Zeit ist länger als diejenige, die zum Abschalten des vierten Halbleiterschalters benötigt wird.

In einer vorteilhaften Ausgestaltung weisen die Halbleiterschalter der ersten Gegentaktendstufe eine wesentlich höhere Stromtragfähigkeit als die Halbleiterschalter der zweiten Gegentaktendstufe auf. Werden als Halbleiterschalter MOSFETs, die in DMOS-Technologie gefertigt werden, verwendet, so wird die höhere Stromtragfähigkeit durch eine entsprechend größere Anzahl an Zellen bewirkt. Werden die Halbleiterschalter in CMOS-Technologie realisiert, so kann durch Variation der Kanalweite in bekannter Weise die Stromtragfähigkeit des ersten und des zweiten Halbleiterschalters gegenüber dem dritten und dem vierten Halbleiterschalter wesentlich vergrößert werden. Es ist sogar denkbar, die Halbleiterschalter der ersten und der zweiten Gegentaktendstufe in Bipolar-Technologie auszuführen. In diesem Fall muß zur Erzielung einer unterschiedlich hohen Stromtragfähigkeit die Emitterfläche in bekannter Weise variiert werden.

Der Vorteil der Verwendung einer unterschiedlich hohen Stromtragfähigkeit der Halbleiterschalter in der ersten und der zweiten Gegentaktendstufe besteht darin, daß für eine schnelle Umladung der Spannung am Ausgang Halbleiterschalter mit einer hohen Stromtragfähigkeit benötigt werden. Da die Halbleiterschalter der zweiten Gegentaktendstufe ausschließlich dazu dienen, den Ausgang nach der Umladung ausreichend niederohmig mit dem ersten bzw. dem zweiten Versorgungspotential zu verbinden, können die Halbleiterschalter der zweiten Gegentaktendstufe klein dimensioniert werden. Weiterhin wird dadurch die Gefahr eines Querstromes reduziert.

Der dritte und der vierte Halbleiterschalter werden vorteilhafterweise von entgegengesetzten Leitfähigkeitstyp realisiert. Der dritte Halbleiterschalter wird dann vom p-leitenden Typ gewählt. Der erste, der zweite und der vierte Halbleiterschalter sind vorteilhafterweise vom n-leitenden Typ.

N-leitende Halbleiterschalter weisen den Vorteil auf, daß sie flächensparend sind und eine hohe Stromtragfähigkeit aufweisen. Der dritte Halbleiterschalter, der vom p-leitenden Typ ist, und in High-Side Konfiguration verschalten ist, weist zwar einen schlechteren Einschaltwiderstand und eine größere Fläche auf, jedoch kann er als Ausgangsspannung die gesamte, am ersten Versorgungspotentialanschluß anliegende Spannung erzeugen.

Wird als Last ein Leistungshalbleiterschalter verwendet, so ist die Schaltungsanordnung insbesondere für eine getaktete Stromversorgung vorteilhaft einsetzbar. Da die Last bei einer getakteten Stromversorgung kapazitiver Art ist, muß der Leistungshalbleiterschalter dann zwingend als MOSFET oder IGBT ausgeführt werden.

Werden die Halbleiterschalter der ersten und zweiten Gegentaktendstufe als Bipolartransistoren ausgeführt, so müssen diese in einer Kollektorschaltung betrieben werden. Dies ist notwendig, damit sich die Schaltgeschwindigkeit in Folge von Sättigungseffekten nicht drastisch reduziert. Der erste und der dritte Halbleiterschalter, d. h. die in High-Side-Konfiguration verschaltenen Halbleiterschalter der ersten und zweiten Gegentaktendstufe würden dann als npn-Transistoren ausgeführt. Der zweite und der vierte Halbleiterschalter, d. h. die in Low-Side-Konfiguration ausgeführten Halbleiterschalter, würden durch pnp-Transistoren ersetzt.

Die Vorteile und Eigenschaften der vorliegenden Erfindung werden anhand der nachstehenden Figuren näher erläutert. Es zeigen:

Fig. 1 ein erstes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung und

Fig. 2 ein zweites Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung.

Fig. 1 zeigt ein erstes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zum wechselnden Verbinden einer Last mit einem hohen und einem niederen Versorgungspotential nach Maßgabe eines Ansteuersignals. Im vorliegenden Ausführungsbeispiel ist als Last ein Halbleiterschalter M5 vorgesehen, der als n-Kanal-MOSFET ausgeführt ist. Dieser kann source- oder drainseitig mit der Spule eines Transformators versehen sein, und somit die Grundbestandteile einer getakteten Stromversorgung bilden. Das Gate des MOSFETs M5 ist mit dem Ausgang der Schaltungsanordnung verbunden. Die erfindungsgemäße Schaltungsanordnung weist eine erste Gegentaktendstufe 3, die zwischen einem ersten Versorgungspotentialanschluß 1 und einem zweiten Versorgungspotentialanschluß 2 verschalten ist. Am ersten Versorgungspotentialanschluß 1 liegt ein hohes Versorgungspotential Vs, während am zweiten Versorgungspotentialanschluß 2 ein tieferes Bezugspotential, z. B. das Massepotential anliegt.

Der ersten Gegentaktendstufe 3 ist eine zweite Gegentaktendstufe 4 parallel geschalten, die ebenfalls zwischen dem ersten und dem zweiten Versorgungspotentialanschluß 1, 2 gelegen ist. Die erste Gegentaktendstufe 3 weist einen ersten Halbleiterschalter M1 und einen zweiten Halbleiterschalter M2 auf. Diese sind beide als n-Kanal-MOSFETs ausgeführt. Der erste Halbleiterschalter M1 könnte auch vom p-leitenden Typ ausgeführt sein. Vorteilhafterweise wird jedoch ein NMOS- Transistor verwendet, um die höhere Schaltgeschwindigkeit gegenüber einem entsprechenden PMOS-Transistor auszunutzen. Der Drain-Anschluß des ersten Halbleiterschalters M1 ist mit dem ersten Versorgungspotentialanschluß 1 verbunden. Source-seitig ist der erste Halbleiterschalter M1 mit dem Ausgang Out und mit dem Drain-Anschluß des zweiten Halbleiterschalters M2 verbunden. Der Source-Anschluß des zweiten Halbleiterschalters M2 steht mit dem zweiten Versorgungspotentialanschluß 2 in Verbindung.

Die zweite Gegentaktendstufe 4 besteht aus einem dritten Halbleiterschalter M3 und einem vierten Halbleiterschalter M4. Der dritte Halbleiterschalter M3 ist als p-Kanal-MOSFET ausgeführt. Der Source-Anschluß des dritten Halbleiterschalters M3 ist mit dem ersten Versorgungspotentialanschluß 1 verbunden. Sein Drain-Anschluß ist mit dem Drain-Anschluß des vierten Halbleiterschalters M4 verbunden, der als n-Kanal- MOSFET realisiert ist. Der Source-Anschluß des vierten Halbleiterschalters M4 steht mit dem zweiten Versorgungspotentialanschluß 2 in Verbindung. Der Verbindungspunkt zwischen dem dritten und dem vierten Halbleiterschalter M3, M4 ist mit dem Ausgang Out der Schaltungsanordnung verbunden. Der Ausgang Out ist mit dem Gate-Anschluß des Leistungs-Halbleiterschalters M5 verbunden.

Die Halbleiterschalter M3, M4 der zweiten Gegentaktendstufe 4 werden von einer Steuervorrichtung 5 angesteuert. Die Steuervorrichtung 5 weist einen ersten Komparator K1 und einen zweiten Komparator K2 auf. Der nichtinvertierende Eingang des ersten Komparators K1 ist über eine Spannungsquelle V1 mit dem ersten Versorgungspotentialanschluß 1 verbunden. Sein invertierender Eingang ist mit dem Ausgang Out verbunden. Der invertierende Eingang des zweiten Komparators K2 ist gleichfalls mit dem Ausgang Out, d. h. mit dem Gate des Leistungs- Halbleiterschalters 5 verbunden. Der nichtinvertierende Eingang des zweiten Komparators K2 ist über eine zweite Spannungsquelle V2 mit dem zweiten Versorgungspotentialanschluß 2 verbunden. Der Ausgang des ersten Komparators K1 ist mit dem Steueranschluß des dritten Halbleiterschalters M3 verbunden. Der Ausgang des zweiten Komparators K2 ist hingegen mit dem Steueranschluß des vierten Halbleiterschalters M4 verbunden.

Der Ausgang des ersten Komparators K1 wird weiterhin einem Eingang 9a eines Logikelements 9 zugeführt. Das Logikelement 9 erhält als zweites Eingangssignal 9b ein Ansteuersignal von einem Eingang In der Schaltungsanordnung. Nach einer logischen UND-Verknüpfung wird das Ergebnis über den Ausgang 9c dem Steueranschluß des ersten Halbleiterschaltelementes M1 zugeführt.

Das Ansteuersignal am Eingang In wird weiterhin einem ersten Eingang 10a eines zweiten Logikelementes 10 zugeführt. Der zweite Eingang 10b des zweiten Logikelementes 10 ist mit dem Ausgang des zweiten Komparators K2 verbunden. Der Ausgang des zweiten Logikelementes 10c ist mit dem Steuereingang des zweiten Halbleiterschalters M2 verbunden. Das zweite Logikelement 10 ist als ODER NICHT-Verknüpfung ausgeführt.

Das Ansteuersignal am Eingang In wird ferner jeweils einem zweiten invertierenden Eingang des ersten und des zweiten Komparators K1, K2 zugeführt. Die jeweils zwei invertierenden Eingänge des ersten und des zweiten Komparators K1, K2 sind intern über eine ODER-Verknüpfung miteinander verbunden.

Die Funktionsweise der erfindungsgemäßen Schaltungsanordnung wird im folgenden näher erläutert. Es wird zunächst davon ausgegangen, daß das Ansteuersignal am Eingang In ein logisches L ist. Dies hat zur Folge, daß sich der Leistungs-Halbleiterschalter M5 im ausgeschalteten oder sperrenden Zustand befindet. Zu diesem Zweck ist es notwendig, daß sich das Gate des Leistungs-Halbleiterschalters M5 auf einem niedrigen Versorgungspotential befindet. Der vierte Halbleiterschalter M4 befindet sich deshalb im leitenden Zustand, d. h. an seinem Gate liegt ein H an. Das H am Gate des vierten Halbleiterschalters M4 ist Resultat des Vergleichs des zweiten Komparators K2, an dessen invertierenden Eingang 16a ein logisches L anliegt, wobei das Signal einen kleineren Wert als die Referenzspannung V2 am nichtinvertierenden Eingang 16c darstellt. Das logische H am Ausgang des zweiten Komparators K2 wird dem Eingang 10b des zweiten Logikelementes 10 zugeführt. Das Logikelement 10 ist als ODER-NICHT Element ausgeführt. Dies hat zur Folge, daß am Gate des zweiten Halbleiterschalters M2 ein logisches L anliegt. Der Halbleiterschalter M2 befindet sich deshalb im gesperrten Zustand.

Der Vergleich der Referenzspannung V1 am nichtinvertierenden Eingang des ersten Komparators K1 mit dem logischen L des Ansteuersignals am Eingang In erzeugt an dessen Ausgang ein logisches H. Der dritte Halbleiterschalter M3 ist deshalb gesperrt. Das logische H am Ausgang des ersten Komparators K1 wird über das erste Logikelement 9, welches als UND-Gatter ausgeführt ist, mit dem logischen L am Eingang In verglichen, so daß an dessen Ausgang ein logisches L erzeugt wird. Der erste Halbleiterschalter M1 befindet sich deshalb ebenfalls im gesperrten Zustand.

Steigt das Ansteuersignal am Eingang In nun von einem logischen L auf ein logisches H, so wird der vierte Halbleiterschalter M4 über den zweiten Komparator K2, an dessen Ausgang nun ein logisches L anliegt, abgeschaltet. Der zweite Halbleiterschalter M2 bleibt über die ODER-NICHT-Verknüpfung des zweiten Logikelementes 10 ebenfalls gesperrt. Trotz des Wechsels des Ansteuersignals am Eingang In wechselt der Ausgang des ersten Komparators K1 zunächst nicht sein Ausgangssignal. Das logische H beläßt den dritten Halbleiterschalter M3 ausgeschaltet, während über das erste Logikelement 9 der erste Halbleiterschalter M1 leitend geschalten wird. Die Spannung am Ausgang Out beginnt nun zu steigen. Dieser Spannungsanstieg wird über den ersten Komparator K1 detektiert, der beim Überschreiten der Differenz aus der ersten Versorgungsspannung VS minus der Referenzspannung V1 am Ausgang auf ein logisches L wechselt, was zu einem Sperren des ersten Halbleiterschalters M1 führt. Gleichzeitig wird jedoch der dritte Halbleiterschalter M3 leitend geschalten, der nun den Ausgang Out, d. h. das Gate des Leistungs-Halbleiterschalters M5 niederohmig mit dem ersten Versorgungspotential 1 verbindet.

Aufgrund eines zeitverzögernden Schaltens des vierten Halbleiterschalters M4 und des ersten Halbleiterschalters M1 ist sichergestellt, daß kein Querstrom zwischen dem ersten und dem zweiten Versorgungspotentialanschluß 1, 2 auftreten kann.

Sinkt am Eingang In das Ansteuersignal von einem logischen H auf ein logisches L ab, so verlaufen die Schaltvorgänge nun in umgekehrter Reihenfolge. Zuerst wird der dritte Halbleiterschalter M3 abgeschalten. Mit einer kurzen Zeitverzögerung wird der zweiten Halbleiterschalter M2 leitend geschalten, so daß die Spannung am Ausgang Out absinken kann. Das Absinken der Spannung wird über den zweiten Komparator K2 detektiert, der beim Unterschreiten der Referenzspannung V2 den zweiten Halbleiterschalter M2 abschaltet und den vierten Halbleiterschalter M4 leitend schaltet. In diesem Fall ist der Ausgang Out wiederum niederohmig mit dem zweiten Versorgungspotentialanschluß 2 verbunden.

Dadurch daß der erste und der zweite Halbleiterschalter M1, M2 eine wesentlich höhere Stromtragfähigkeit als der dritte und der vierte Halbleiterschalter M3, M4 aufweisen, ist eine schnelle Umladung des Gates des Leistungs-Halbleiterschalters M5 gewährleistet. Nach der erfolgten Umladung werden die entsprechenden Halbleiterschalter der ersten Gegentaktendstufe abgeschaltet. Dann sorgen die Halbleiterschalter der zweiten, kleineren Gegentaktendstufe dafür, daß der Ausgang Out ausreichend niederohmig mit dem ersten oder dem zweiten Versorgungspotentialanschluß verbunden bleibt bis eine neue Umladung des Ausgangs Out unmittelbar bevorsteht.

Fig. 2 zeigt ein zweites Ausführungsbeispiel und eine Erweiterung der aus Fig. 1 dargestellten erfindungsgemäßen Schaltungsanordnung. Zwischen das erste Logikelement 9 und den ersten Halbleiterschalter M1 ist ein erster Buffer 11 geschalten. Gleichfalls ist zwischen das zweite Logikelement 10 und den zweiten Halbleiterschalter M2 ein zweiter Buffer 12 geschalten. Die Ausgänge des ersten bzw. zweiten Buffers 11, 12 sind dabei mit dem Steueranschluß des ersten bzw. zweiten Halbleiterschalters M1, M2 verbunden.

Ferner ist eine weitere Logikanordnung 6 vorgesehen, die zwischen die Steuervorrichtung 5 und die zweite Gegentaktendstufe 4 geschalten ist. Die Logikvorrichtung 6 umfaßt ein drittes Logikelement 7 und ein viertes Logikelement 8. Das dritte Logikelement 7 ist als ODER-Verknüpfung ausgeführt. Das vierte Logikelement 8 hingegen ist ein UND-Gatter. Jeweils ein Eingang 7b, 8b des dritten und vierten Logikelementes 7, 8 ist mit dem Eingang In verbunden. Die Eingänge 7b, 8b stellen dabei invertierende Eingänge des jeweiligen Logikelementes dar. Der jeweils andere Eingang des dritten bzw. vierten Logikelementes 7, 8 ist mit dem Ausgang 13 bzw. 14 des ersten bzw. zweiten Komparators K1, K2 verbunden. Ausgangsseitig ist das dritte Logikelement 7 mit dem Steueranschluß des dritten Halbleiterschalters M3 verbunden. Der Ausgang 8c des vierten Logikelementes 8 ist mit dem Steuereingang des vierten Halbleiterschalters M4 verbunden.

Gegenüber dem Ausführungsbeispiel aus Fig. 1 ist es nun möglich, den dritten bzw. vierten Halbleiterschalter M3, M4 beim Wechsel des Ansteuersignals am Eingang In noch etwas schneller abzuschalten, da nun die Laufzeit der Komparatoren entfällt. Der Wechsel des Ansteuersignales am Eingang In wird zwar auch an die Halbleiterschalter der ersten Gegentaktendstufe weitergegeben. Aufgrund der Zeitverzögerung bis zum Einschalten des entsprechenden Halbleiterschalters der ersten Gegentaktendstufe aufgrund der erforderlichen großen Stromverstärkung des jeweiligen Buffers 11, 12 wird hierfür jedoch deutlich mehr Zeit benötigt als zum Abschalten des Halbleiterschalters der zweiten Gegentaktendstufe. Somit ist sichergestellt, daß es zu keinen Querströmen zwischen dem ersten Halbleiterschalter M1 und dem vierten Halbleiterschalter M4 bzw. dem dritten Halbleiterschalter M3 und dem zweiten Halbleiterschalter M2 kommen kann. Bezugszeichenliste 1 Versorgungspotentialanschluß

2 Versorgungspotentialanschluß

3 Erste Gegentaktendstufe

4 Zweite Gegentaktendstufe

5 Steuervorrichtung

6 Logikanordnung

7 Drittes Logikelement

7a, 7b Eingang drittes Logikelement

7c Ausgang drittes Logikelement

8 Viertes Logikelement

8a, 8b Eingang viertes Logikelement

8c Ausgang viertes Logikelement

9 Erstes Logikelement

9a, 9b Eingang erstes Logikelement

9c Ausgang erstes Logikelement

10 Zweites Logikelement

10a, 10b Eingang zweites Logikelement

10c Ausgang zweites Logikelement

11 Erster Buffer

11a Eingang erster Buffer

11b Ausgang erster Buffer

12 Zweiter Buffer

12a Eingang zweiter Buffer

12b Ausgang zweiter Buffer

13 Ausgang erster Komparator

14 Ausgang zweiter Komparator

15a, 15b, 15c Eingang erster Komparator

16a, 16b, 16c Eingang zweiter Komparator

M1. . .M5 Halbleiterschalter

In Eingang

V1 Referenzspannungsquelle

V2 Referenzspannungsquelle

K1, K2 Komparator

Out Ausgang

Vs hohe Versorgungsspannung


Anspruch[de]
  1. 1. Schaltungsanordnung zum wechselnden Verbinden einer Last (M5) mit einem hohen und einem niederen Versorgungspotential (VS, GND) nach Maßgabe eines Ansteuersignals an einem Eingang (In) mit folgenden Merkmalen:
    1. - einer ersten Gegentaktendstufe (M1, M2) aus einem ersten und einem zweiten Halbleiterschalter,
    2. - die erste Gegentaktendstufe ist zwischen einem ersten und einem zweiten Versorgungspotentialanschluß (1, 2) verschalten
    3. - die Last (M5) ist mit dem Verbindungspunkt (Out) des ersten und des zweiten Halbleiterschalters verbunden gekennzeichnet durch folgendes weiteres Merkmal:
    4. - eine zweite Gegentaktendstufe (M3, M4) aus einem dritten und einem vierten Halbleiterschalter ist vorgesehen, die zwischen dem ersten und dem zweiten Versorgungspotentialanschluß (1, 2) verschalten ist, wobei ein Halbleiterschalter (M3, M4) der zweiten Gegentaktendstufe erst dann leitet, wenn ein Halbleiterschalter (M1, M2) der ersten Gegentaktendstufe sperrt.
  2. 2. Schaltungsanordnung nach Patentanspruch 1, dadurch gekennzeichnet, daß die Halbleiterschalter der ersten und der zweiten Gegentaktendstufe (M1, M2, M3, M4) von einer Steuervorrichtung (5) abhängig von der Spannung am Ausgang (Out) gesteuert werden.
  3. 3. Schaltungsanordnung nach Patentanspruch 2, dadurch gekennzeichnet, daß die Steuervorrichtung einen ersten Komparator (K1) aufweist, der ausgangsseitig mit dem ersten und dritten Halbleiterschalter gekoppelt ist und der an seinem invertierenden Eingang mit dem Ausgang (Out) der Schaltungsanordnung und mit seinem nichtinvertierenden Eingang über eine erste Spannungsquelle (V1) mit dem ersten Versorgungspotentialanschluß verbunden ist und daß die Steuervorrichtung einen zweiten Komparator (K2)aufweist, der ausgangsseitig mit dem zweiten und dem vierten Halbleiterschalter (M4) gekoppelt ist und der an seinem invertierenden Eingang mit dem Ausgang (Out) der Schaltungsanordnung und mit seinem nichtinvertierenden Eingang über eine zweite Spannungsquelle (V2) mit dem zweiten Versorgungspotentialanschluß verbunden ist.
  4. 4. Schaltungsanordnung nach 2 oder 3, dadurch gekennzeichnet, daß der erste und/oder der zweite Komparator (K1, K2) jeweils einen weiteren invertierenden Eingang 15a bzw. 16a aufweisen, der mit dem Eingang (In) der Schaltungsanordnung verbunden ist.
  5. 5. Schaltungsanordnung nach 3 oder 4, dadurch gekennzeichnet, daß ein erstes Logikelement (9) vorgesehen ist, das das Ausgangssignal des ersten Komparators (K1) mit dem Ansteuersignal (In) verknüpft und dem Steuereingang des ersten Halbleiterschalters (M1) zuführt und daß ein zweites Logikelement (10) vorgesehen ist, das das Ausgangssignal des zweiten Komparators (K2) mit dem Ansteuersignal verknüpft und dem Steuereingang des zweiten Halbleiterschalters (M2) zuführt.
  6. 6. Schaltungsanordnung nach 5, dadurch gekennzeichnet, daß zwischen dem Ausgang (9c) des ersten Logikelementes (9) und dem Steuereingang des ersten Halbleiterschalters (M1) sowie dem Ausgang des zweiten Logikelementes (10c) und dem Steuereingang des zweiten Halbleiterschalters (M2) jeweils ein Treiber (11, 12) angeordnet ist.
  7. 7. Schaltungsanordnung nach einem der Patenansprüche 3 bis 6, dadurch gekennzeichnet, daß die Ausgänge (13, 14) des ersten und des zweiten Komparators jeweils einem dritten und vierten Logikelement (7, 8) zugeführt und jeweils mit dem Eingangssignal (In) verknüpft werden, wobei das Ergebnis der Verknüpfung des dritten Logikelementes (7) dem Steuereingang des dritten Halbleiterschalters (M3) zugeführt wird und das Ergebnis der Verknüpfung des vierten Logikelementes (8) dem Steuereingang des vierten Halbleiterschalters (M4) zugeführt wird.
  8. 8. Schaltungsanordnung nach einem der Patentansprüche 1 bis 7, dadurch gekennzeichnet, daß die Halbleiterschalter der ersten Gegentaktendstufe (M1, M2) eine wesentlich höhere Stromtragfähigkeit als die Halbleiterschalter der zweiten Gegentaktendstufe (M3, M4) aufweisen.
  9. 9. Schaltungsanordnung nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, daß der dritte Halbleiterschalter (M3) und der vierte Halbleiterschalter (M4) vom entgegengesetzten Leitfähigkeitstyp sind.
  10. 10. Schaltungsanordnung nach einem der Patentansprüche 1 bis 9, dadurch gekennzeichnet, daß die Last (M5) ein Leistungs-MOSFET oder IGBT für eine getaktete Stromversorgung ist.
  11. 11. Schaltungsanordnung nach einem der Patentansprüche 1 bis 10, dadurch gekennzeichnet, daß der erste, der zweite und der vierte Halbleiterschalter n- leitend sind.
  12. 12. Schaltungsanordnung nach einem der Patentansprüche 1 bis 11, dadurch gekennzeichnet, daß der erste bis vierte Halbleiterschalter MOSFETS oder Bipolar- Transistoren sind.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com