PatentDe  


Dokumentenidentifikation DE19942450A1 29.03.2001
Titel Nachlauf-Analog/Digital-Wandler
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Draxelmayr, Dieter, Dr., Villach, AT
Vertreter Jannig & Repkow Patentanwälte, 86199 Augsburg
DE-Anmeldedatum 06.09.1999
DE-Aktenzeichen 19942450
Offenlegungstag 29.03.2001
Veröffentlichungstag im Patentblatt 29.03.2001
IPC-Hauptklasse H03M 1/48
Zusammenfassung Nachlauf-Analog/Digital-Wandler mit einer Vergleichsschaltung (10) zum Vergleich eines analogen Eingangssignals mit einem analogen Vergleichssignal, wobei die Vergleichsschaltung (10) ein Komparatorausgangssignal abgibt, und einer Auswerteschaltung (12) zur Auswertung des Komparatorausgangssignals; einer Zählereinrichtung (14) mit einstellbarer Zählerschrittweite zur Abgabe eines digitalen Zählwertes; einen Digital/Analog-Wandler (18) zur Umwandlung des digitalen Zählwertes in das analoge Vergleichssignal, wobei die Auswerteschaltung (12) die Zählerschrittweite in Abhängigkeit von dem ausgewerteten Komparatorausgangssignal einstellt.

Beschreibung[de]

Die Erfindung betrifft einen Nachlauf-Analog/Digital-Wandler mit automatischer Schrittweiteneinstellung.

Ein Analog/Digital-Wandler ist eine elektrische Schaltung, die ein analoges Eingangssignal in ein digitales Ausgangssignal umwandelt. Bei sequentiellen Analog/Digital-Wandlern werden die Bits des Digitalwortes sukzessive ermittelt. Inkrementale Analog/Digital-Wandler vergleichen die analoge Eingangsspannung mit diskreten einstellbaren Vergleichsspannungen, die von einem Digital/Analog-Wandler geliefert werden.

Fig. 1 zeigt einen inkrementalen Analog/Digital-Wandler nach dem Stand der Technik. Ein analoges Eingangssignal wird an einen Eingang E des Analog/Digital-Wandlers angelegt und über eine Leitung einem Subtrahierer S zugeführt. Der Subtrahierer S subtrahiert von dem analogen Eingangssignal eine Vergleichsspannung, die durch einen Digital/Analog-Umsetzer DAU erzeugt wird. Die von dem Subtrahierer S erzeugte Differenzspannung wird dem nicht-invertierenden Eingang eines Komparators K zugeführt. Der Komparator K vergleicht das am nicht- invertierenden Eingang anliegende analoge Differenzsignal mit einem Referenzpotential, beispielsweise Masse, und gibt ein Komparatorausgangssignal über eine Komparatorausgangsleitung an einen Zähler Z ab. Der Zähler Z ist ein Aufwärts- /Abwärtszähler, der durch einen Taktgenerator T getaktet wird. Der Zähler Z bildet an seinem Ausgang einen digitalen Wert, der wiederum dem Digital/Analog-Umsetzer zugeführt wird. Der Komparator K bildet mit dem Aufwärts-/Abwärtszähler Z und dem Digital/Analog-Umsetzer DAU einen Regelkreis, der das Differenzsignal am Ausgang des Subtrahierers S minimiert. Sobald ein analoges Eingangssignal an dem Eingang E angelegt wird, zählt der Aufwärts-/Abwärtszähler so lange, bis das analoge Differenzsignal am Ausgang des Subtrahierers S nahezu null wird. Damit ist gewährleistet, daß der digitale Ausgangswert am Ausgang des Zählers Z der Größe des analogen Eingangssignals am Eingang E entspricht. Der digitalisierte Wert wird dann am Ausgang A des Nachlauf-Analog/Digital- Wandlers ausgegeben.

Der in Fig. 1 gezeigte Nachlauf-Analog/Digital-Wandler nach dem Stand der Technik weist den Nachteil auf, daß bei einem sich schnell ändernden analogen Eingangssignal und/oder einem analogen Eingangssignal mit großer Amplitude die Umwandlung des analogen Eingangssignals um den digitalen Ausgangswert lange dauert, wenn die Schrittweite des digitalen Zählers relativ klein ist. Bei großer Schrittweite des digitalen Zählers Z nimmt wiederum die Auflösung des Analog/Digital- Wandlers ab. Analog/Digital-Wandler müssen verschiedenen Qualitätskriterien genügen, wie beispielsweise einer hohen Auflösung, einer hohen Umwandlungsgeschwindigkeit, einem geringen Leistungsverbrauch sowie einer möglichst geringen Schaltungskomplexität. Dabei besteht die Anforderung, daß ein unbekanntes analoges Eingangssignal mit einer bestimmten festgelegten prozentualen Genauigkeit digital umgesetzt werden soll. Analoge Eingangssignale mit einer großen Amplitude können daher mit einer geringeren Auflösung umgesetzt werden als analoge Eingangssignale mit kleiner Amplitude. Da die Amplitude und der Arbeitspunkt des analogen Eingangssignals jedoch nicht von vornherein bekannt sind, führt dies üblicherweise dazu, daß Analog/Digital-Wandler eingesetzt werden, die die Anforderungen in jedem Fall bei einem beliebigen analogen Eingangssignal erfüllen und deshalb so das tatsächlich auftretende analoge Eingangssignal in den meisten Fällen überspezifiziert sind.

Es ist daher die Aufgabe der vorliegenden Erfindung, einen Nachlauf-Analog/Digital-Wandler zu schaffen, der eine geringe Schaltungskomplexität aufweist und ein analoges Eingangssignal mit beliebiger Signalform mit einer vorgegebenen Auflösungsgenauigkeit innerhalb kurzer Zeit in einen digitalen Ausgangswert umwandelt.

Diese Aufgabe wird erfindungsgemäß durch einen Nachlauf- Analog/Digital-Wandler mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.

Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen Nachlauf-Analog/Digital-Wandlers sind in den Unteransprüchen angegeben.

Die Erfindung schafft einen Nachlauf-Analog/Digital-Wandler mit einer Vergleichsschaltung zum Vergleichen eines analogen Eingangssignals mit einem analogen Vergleichssignal, wobei die Vergleichsschaltung ein Komparatorausgangssignal abgibt, einer Auswerteschaltung zur Auswertung des Komparatorausgangssignals,

einer Zählereinrichtung mit einstellbarer Schrittweite zur Abgabe eines digitalen Zählwertes,

einem Analog/Digital-Wandler zur Umwandlung des digitalen Zählwertes in das analoge Vergleichssignal,

wobei die Auswerteschaltung die Zählerschrittweite in Abhängigkeit von dem ausgewerteten Komparatorausgangssignal einstellt.

Die Grundidee der Erfindung besteht darin, die Schrittweite der Zählereinrichtung nicht konstant zu halten, sondern in Abhängigkeit von dem Komparatorausgangssignal zu verändern.

Bei einer vorteilhaften Ausgestaltung des erfindungsgemäßen Nachlauf-Analog/Digital-Wandlers weist die Vergleichsschaltung einen Subtrahierer auf, der das analoge Vergleichssignal von dem analogen umzuwandelnden Eingangssignal subtrahiert und ein analoges Differenzsignal abgibt, sowie einen Komparator, der das Differenzsignal mit einem Referenzpotential vergleicht und das Komparatorausgangssignal abgibt.

Vorzugsweise ist das von der Vergleichsschaltung abgegebene Komparatorausgangssignal eine binäre Signalfolge.

Die Auswerteschaltung enthält bei einer bevorzugten Ausführungsform einen Zwischenspeicher zur Abspeicherung einer Datensequenz der binären Signalfolge.

Dieser Zwischenspeicher ist vorzugsweise ein getaktetes Schieberegister.

Bei einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Nachlauf-Analog/Digital-Wandlers erhöht die Auswerteschaltung bei einer im wesentlichen konstanten binären Signalfolge die Zählerschrittweite des Zählers und erniedrigt umgekehrt die Zählerschrittweite, wenn eine im wesentlichen alternierende binäre Signalfolge von der Vergleichsschaltung abgegeben wird.

Die Auswerteschaltung enthält ferner vorzugsweise eine Logikschaltung zur logischen Auswertung der in dem Zwischenspeicher abgespeicherten Datensequenz.

Bei einer bevorzugten Weiterbildung weist die Auswerteschaltung eine Zählerschrittweiten-Einstelleinrichtung zur Einstellung der Zählerschrittweite auf, wobei die Zählerschrittweite in Abhängigkeit von einem Logik-Auswertesignal einstellbar ist, das von der Logikschaltung an die Zählerschrittweiten-Einstelleinrichtung abgegeben wird.

Die Logikschaltung besteht vorzugsweise aus logischen Gattern, deren logische Eingänge mit dem Zwischenspeicher verbunden sind.

Bei einer bevorzugten Weiterbildung ist die Zählerschrittweiten-Einstelleinrichtung ein Aufwärts-/Abwärtszähler, der die Zählerschrittweite für die Zählereinrichtung in Abhängigkeit von dem Logik-Auswertesignal erhöht, erniedrigt oder konstant läßt.

Der in der Auswerteschaltung vorhandene Aufwärts-/Abwärtszähler weist vorzugsweise eine Überlaufschutzschaltung auf.

Bei einer bevorzugten Weiterbildung des erfindungsgemäßen Nachlauf-Analog/Digital-Wandlers weist die Zählereinrichtung mit einstellbarer Schrittweite einen synchronen Aufwärts- /Abwärtszähler auf, der aus mehreren in Reihe geschalteten steuerbaren Zählerzellen besteht.

Bei einer weiteren bevorzugten Weiterbildung weist die Zählereinrichtung mit einstellbarer Schrittweite eine Logik- Decodierschaltung zur Ansteuerung der Zählerzellen in Abhängigkeit von der eingestellten Zählerschrittweite auf.

Die Logik-Decodierschaltung ist vorzugsweise eine Thermometer-Decodierschaltung.

Bei einer bevorzugten Weiterbildung werden die steuerbaren Zählerzellen in Abhängigkeit von der eingestellten Zählerschrittweite durch die Logik-Decodierschaltung zum Zähler gesperrt oder freigegeben.

Im weiteren werden bevorzugte Ausführungsformen des erfindungsgemäßen Nachlauf-Analog/Digital-Wandlers zur Erläuterung erfindungswesentlicher Merkmale unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.

Es zeigen:

Fig. 1 einen Nachlauf-Analog/Digital-Wandler nach dem Stand der Technik;

Fig. 2 ein Blockschaltbild des erfindungsgemäßen Nachlauf- Analog/Digital-Wandlers;

Fig. 3 ein Blockschaltbild der erfindungsgemäßen Auswerteschaltung;

Fig. 4 ein Blockschaltbild der erfindungsgemäßen Zählereinrichtung mit einstellbarer Schrittweite;

Fig. 5 Zeitablaufdiagramme zur Erläuterung der Funktionsweise des erfindungsgemäßen Nachlauf-Analog/Digital-Wandlers.

Fig. 2 zeigt ein Blockdiagramm des erfindungsgemäßen Nachlauf-Analog/Digital-Wandlers. Der Nachlauf-Analog/Digital- Wandler weist einen Eingangsanschluß 1 zum Anlegen eines zu wandelnden analogen Signals auf. Der Eingangsanschluß 1 ist über eine Leitung 2 mit einem Subtrahierer 3 verbunden, der ein an einer Leitung 4 anliegendes analoges Vergleichssignal von dem an der Leitung 2 anliegenden analogen Eingangssignal subtrahiert und über eine Leitung 5 das so gebildete analoge Differenzsignal an den nicht-invertierenden Eingang 6 eines Komparators 7 abgibt. Der Komparator 7 vergleicht das an dem nicht-invertierenden Eingang 6 anliegende analoge Differenzsignal mit einem Referenzpotential, das über eine Leitung 8 an dem invertierenden Eingang 9 des Komparators 8 angeschlossen ist. Das Referenzpotential ist vorzugsweise Masse. Der Subtrahierer 3 und der Komparator 7 bilden zusammen eine Vergleichsschaltung 10 zum Vergleichen des am Eingangsanschluß 1 anliegenden analogen Eingangssignals mit einem Vergleichssignal, das an der Leitung 4 dem Subtrahierer 3 zugeführt wird. Der Komparator 7 der Vergleichsschaltung 10 gibt über eine Ausgangsleitung 11 ein Komparatorausgangssignal an eine Auswerteschaltung 12 ab. Die Auswerteschaltung 12 wertet das Komparatorausgangssignal aus und gibt über Leitungen 13a, 13b ein Zählerschrittweiten-Einstellsignal an eine Zählereinrichtung 14 mit einstellbarer Schrittweite ab. Die absolute Höhe der Zählerschrittweite wird über Einstellleitungen 13a der Zählereinrichtung 14 zugeführt. Über eine Leitung 13b wird das Vorzeichen der Zählerschrittweite eingestellt. Das Vorzeichen wird durch die Auswerteschaltung 12 direkt aus dem an der Leitung 12 anliegenden Komparator-Ausgangssignal ermittelt. Tritt ein logisch hohes Bit H auf, wird ein positives Schrittweitenvorzeichen eingestellt und tritt umgekehrt ein logisch niedriges Bit L auf, wird das Zählerschrittweitenvorzeichen negativ eingestellt. Die Zählereinrichtung 14 wird über eine Taktleitung 15 von einem Taktgenerator 16 mit einem Taktsignal versorgt und gibt über Ausgangsleitungen 17 einen digitalen Zählwert an einen Analog/Digital-Wandler 18 zur Umwandlung des digitalen Zählwertes in das analoge Vergleichssignal ab. Nach erfolgter Analog/Digital-Wandlung wird der an den Leitungen 17 anliegende digitale Endwert über Leitungen 19 an einem Ausgangsanschluß 20 des erfindungsgemäßen Nachlauf-Analog/Digital-Wandlers ausgelesen.

Das von der Vergleichsschaltung 10 über die Leitung 11 abgegebene Komparatorsignal ist eine binäre Signalfolge. Wenn das an dem Eingangsanschluß 1 anliegende analoge Eingangssignal sich schnell ändert, liefert der Komparator 7 an seinem Ausgang eine Reihe gleicher Entscheidungen bzw. binärer Ausgangssignale. Das Komparatorausgangssignal an der Leitung 11 besteht dann entweder aus einer längeren Folge von logisch niedrigen Bits L oder einer längeren Folge von logisch hohen Bits H.

Verändert sich das analoge Eingangssignal am Anschluß 1 des Analog/Digital-Wandlers relativ langsam, pendelt der digitale Ausgangswert am Ausganganschluß 20 des Analog/Digital- Wandlers um den exakten digitalen Wert, so daß die binäre Ausgangssignalfolge des Komparators 7 eine alternierende Folge von logisch niedrigen Bits L und logisch hohen Bits H ist.

Bei einem sich schnell ändernden analogen Eingangssignal ergibt sich beispielsweise die folgende binäre Signalfolge: Komparatorausgangssignalfolge = LLLL. . .

Bei einem sich langsam verändernden analogen Eingangssignal ergibt sich beispielsweise folgende binäre Komparatorausgangssignalfolge:

Komparatorausgangssignalfolge = LHLHLH. . .

Die Auswerteschaltung 12 wertet die an der Leitung 11 anliegende Komparatorausgangssignalfolge logisch aus und gibt in Abhängigkeit von dem Auswertungsergebnis ein Zählerschrittweiten-Einstellsignal über die Leitung 13 an den Zähler 14 ab.

Bei einer im wesentlichen konstanten binären Signalfolge an der Leitung 11, d. h. bei einem sich schnell ändernden analogen Eingangssignal, wird die Zählerschrittweite durch die Auswerteschaltung 12 erhöht.

Bei einer im wesentlichen alternierenden binären Signalfolge an der Leitung 11, d. h. bei einem sich vergleichsweise langsam verändernden analogen Eingangssignal, erniedrigt die Auswerteschaltung 12 die Zählerschrittweite.

Die Zählerschrittweite der Zählerrichtung 14 wird auf diese Weise dem analogen Eingangssignal am Anschluß 1 des erfindungsgemäßen Nachlauf-Analog/Digital-Wandlers angepaßt.

Fig. 3 zeigt ein Blockschaltbild der in Fig. 2 dargestellten erfindungsgemäßen Auswerteschaltung 12.

Die Auswerteschaltung 12 besitzt einen Eingangsanschluß 21, der mit der Ausgangsleitung 11 des Komparators 7 verbunden ist, und einen Ausgangsanschluß 22, der über die Einstelleitungen 13a, 13b mit der Zählereinrichtung 14 verbunden ist. Das an dem Eingangsanschluß 21 der Auswerteschaltung 12 anliegende Komparatorausgangssignal gelangt über eine interne Datenleitung 23 in einen Zwischenspeicher 24 zur Abspeicherung einer Datensequenz der anliegenden binären Komparatorsignalfolge. Der Zwischenspeicher 24 ist vorzugsweise ein getaktetes Schieberegister. Die in dem Schieberegister zwischengespeicherte Datensequenz wird über Leitungen 25 durch eine Logikschaltung 26 zur logischen Auswertung ausgelesen. Die Logikschaltung 26 besteht vorzugsweise aus logischen Gattern, deren logische Eingänge über die Leitungen 25 mit dem Zwischenspeicher 24 verbunden sind. Die Logikschaltung 26 erzeugt ein Logik-Auswertesignal, das über Leitungen 27 einer Zählerschrittweiten-Einstelleinrichtung 28 zugeführt wird. Die Zählerschrittweiten-Einstelleinrichtung 28 stellt die Zählerschrittweite in Abhängigkeit von dem Logik- Auswertesignal ein, das durch die Logikschaltung 26 erzeugt wird. Die Zählerschrittweiten-Einstelleinrichtung 28 ist vorzugsweise ein Aufwärts-/Abwärtszähler, der die Zählerschrittweite in Abhängigkeit von dem Logik-Auswertesignal erhöht, erniedrigt oder konstant beläßt. Dabei weist der Aufwärts- /Abwärtszähler vorzugsweise eine Überlaufschutzschaltung auf, zum Schutz vor einem Zählerüberlauf und einem Zählerunterlauf.

Da bei einer Änderung der Zählerschrittweite nicht sicher ist, daß bereits unmittelbar die nächste Komparatorentscheidung die Wirksamkeit dieser Maßnahme widerspiegelt, wird im Falle einer vorgenommenen Schrittweitenänderung eine vorhandene Sperrschaltung aktiviert, die für eine bestimmte Anzahl von Takten eine weitere Schrittweitenänderung sperrt. Bei einer bevorzugten Ausführung wird hierzu ein Bit der anliegenden Datensequenz invertiert abgespeichert und somit die Datensequenz derart geändert, daß ihre logische Auswertung keine Schrittweitenänderung auslöst. Erst wenn eine neue Datensequenz in das Schieberegister geladen ist, kann ein neues Logik-Auswertesignal zur Schrittweitenveränderung erzeugt werden. Die durch die Zählerschrittweiten-Einstelleinrichtung 28 eingestellte Zählerschrittweite wird über Leitungen 29, den Ausgangsanschluß 22 sowie die Einstelleitungen 13a, 13b an die Zählereinrichtung 14 abgegeben. Die Auswerteschaltung 12 wird über eine Taktleitung 42 durch den Taktgenerator 16 getaktet.

Fig. 4 zeigt ein Blockschaltbild der Zählereinrichtung 14 des erfindungsgemäßen Nachlauf-Analog/Digital-Wandlers. Die Zählereinrichtung 14 mit einstellbarer Schrittweite weist vorzugsweise einen synchronen Aufwärts-/Abwärtszähler 30 mit mehreren in Reihe geschalteten steuerbaren Zählerzellen 31, 32, 33 auf. Die Anzahl der in Reihe geschalteten steuerbaren Zählerzellen 31, 32, 33 ist beliebig hoch. Die Zählereinrichtung 14 besitzt ferner eine Logik-Decodierschaltung 34, die über Steuerleitungen 35, 36, 37 die Zählerzellen 31, 32, 33 ansteuern. Die Logik-Decodierschaltung 34 ist vorzugsweise eine Thermometer-Decodierschaltung. Die Zählereinrichtung 14 besitzt einen Eingangsanschluß 38, der über eine interne Leitung 39 mit der Logik-Decodierschaltung 34 verbunden ist. Die Logik-Decodierschaltung 34 besteht vorzugsweise aus mehreren kombinatorischen logischen Gattern. Über die Einstelleitung 13, den Eingangsanschluß 38 und die interne Leitung 39 wird der Logik-Decodierschaltung die eingestellte Zählerschrittweite zugeführt und decodiert. Über die Ansteuerleitung 35, 36, 37 werden die steuerbaren Zählerzellen 31, 32, 33 und die Logik-Decodierschaltung 34 zum Zählen gesperrt oder freigegeben. Der Steuerbefehl gibt der Zählerzelle an, ob sie selbst einen Zählvorgang vornehmen soll oder ob sie zwar selber nicht zählen soll, aber trotzdem an die nachgeschaltete Zählerzelle einen eventuellen Zählbefehl weitergeben soll. Hierzu weist jede steuerbare Zählerzelle 31, 32, 33 ein erstes Gatter auf, welches steuert, ob die Zählerzelle zählt oder nicht, sowie weitere Gatter, die steuern, ob die Zählerzelle ein aktiver Bestandteil des synchronen Aufwärts- /Abwärtszählers 30 ist oder ob eventuelle Zählbefehle lediglich von der Zählerzelle an die nächste Zählerzelle durchgereicht werden sollen.

Der digitale Ausgangswert des synchronen Aufwärts-/Abwärtszählers 30 innerhalb der Zähleinrichtung 14 wird über interne Ausgangsleitungen 40 und Ausgangsanschlüsse 41 an die Ausgangsleitungen 17 abgegeben.

Fig. 5 zeigt Zeitablaufdiagramme zur Erläuterung der Funktionsweise des erfindungsgemäßen Nachlauf-Analog/Digital- Wandlers.

Fig. 5A zeigt ein an dem Eingangsanschluß 1 des Analog/Digitalwandlers anliegendes analoges Eingangssignal.

Fig. 5B stellt den digitalisierten Ausgangswert am Ausgangsanschluß 20 des erfindungsgemäßen Analog/Digitalwandlers dar.

Fig. 5C zeigt die Veränderung der Schrittweite der Zählereinrichtung 14 in Abhängigkeit von dem anliegenden analogen Eingangssignal.

Wie man durch Vergleich der Fig. 5a bis 5c feststellen kann, vergrößert sich bei einem steileren Signalverlauf des analogen Eingangssignals E die Schrittweite der Zählereinrichtung 14. Bei einem flachen Signalverlauf des analogen Eingangssignals E wird die Schrittweite der Zählereinrichtung 14 reduziert. Beispielsweise beträgt die Schrittweite bei steilem Signalverlauf "4", während bei der Sinuskuppe des sinusförmigen Signalverlaufs, wie er in Fig. 5a dargestellt ist, die Schrittweite der Zählereinrichtung 14 "0" beträgt. Die Schrittweiten sind binär gestuft, so daß die Schrittweite "4" 16-mal so groß ist wie die Schrittweite "0". Bezugszeichenliste 1 Eingangsanschluß

2 Leitung

3 Subtrahierer

4 Leitung

5 Leitung

6 nicht-invertierender Eingang

7 Komparator

8 Leitung

9 invertierender Eingang

10 Vergleichsschaltung

11 Leitung

12 Auswerteschaltung

13a, 13b Leitungen

14 Zählereinrichtung

15 Taktleitung

16 Taktgenerator

17 Leitungen

18 Digital/Analog-Wandler

19 Leitungen

20 Ausgangsanschluß

21 Anschluß

22 Anschluß

23 Leitung

24 Zwischenspeicher

25 Leitungen

26 Logik-Auswerteschaltung

27 Leitungen

28 Schrittweiten-Einstelleinrichtung

29 Leitung

30 Aufwärts-/Abwärtszähler

31, 32, 33 Zählerzellen

34 Logik-Decodierschaltung

35, 36, 37 Ansteuerleitungen

38 Anschluß

39 Leitungen

40 Leitungen

41 Anschluß

42 Taktleitung


Anspruch[de]
  1. 1. Nachlauf-Analog/Digital-Wandler mit

    einer Vergleichsschaltung (10) zum Vergleich eines analogen Eingangssignals mit einem analogen Vergleichssignal, wobei die Vergleichsschaltung (10) ein Komparatorausgangssignal abgibt, und

    einer Auswerteschaltung (12) zur Auswertung des Komparatorausgangssignals;

    einer Zählereinrichtung (14) mit einstellbarer Zählerschrittweite zur Abgabe eines digitalen Zählwertes;

    einem Digital/Analog-Wandler (18) zur Umwandlung des digitalen Zählwertes in das analoge Vergleichssignal,

    wobei die Auswerteschaltung (12) die Zählerschrittweite in Abhängigkeit von dem ausgewerteten Komparatorausgangssignal einstellt.
  2. 2. Nachlauf-Analog/Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Vergleichsschaltung (10) einen Subtrahierer (3), der das analoge Vergleichssignal von dem analogen Eingangssignal subtrahiert und ein analoges Differenzsignal abgibt, und einen Komparator (7) aufweist, der das Differenzsignal mit einem Referenzpotential vergleicht und das Komparatorausgangssignal abgibt.
  3. 3. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Komparator (7) das Komparatorausgangssignal in Form einer binären Signalfolge abgibt.
  4. 4. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Auswerteschaltung (12) bei einer im wesentlichen konstanten binären Signalfolge die Zählerschrittweite erhöht und bei einer im wesentlichen alternierenden Signalfolge die Zählerschrittweite erniedrigt.
  5. 5. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Auswerteschaltung (12) einen Zwischenspeicher (24) zur Abspeicherung einer Datensequenz der binären Signalfolge aufweist.
  6. 6. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Zwischenspeicher (24) ein getaktetes Schieberegister ist.
  7. 7. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Auswerteschaltung (12) eine Logikschaltung (26) zur logischen Auswertung der in dem Zwischenspeicher (24) abgespeicherten Datensequenz aufweist.
  8. 8. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Auswerteschaltung (12) eine Zählerschrittweiten- Einstelleinrichtung (28) zur Einstellung der Zählerschrittweite aufweist, wobei die Zählerschrittweite in Abhängigkeit von einem Logik-Auswertesignal einstellbar ist, das von der Logikschaltung (26) an die Zählerschrittweiten-Einstelleinrichtung 28 abgegeben wird.
  9. 9. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Logikschaltung (26) aus logischen Gattern besteht, deren logische Eingänge mit dem Zwischenspeicher (24) verbunden sind.
  10. 10. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Zählerschrittweiten-Einstelleinrichtung (28) ein Aufwärts-/Abwärtszähler ist, der die Zählerschrittweite in Abhängigkeit von dem Logik-Auswertesignal erhöht, erniedrigt oder konstant beläßt.
  11. 11. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Aufwärts-/Abwärtszähler eine Überlaufschutzschaltung aufweist.
  12. 12. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Zählereinrichtung (14) mit einstellbarer Schrittweite einen synchronen Aufwärts-/Abwärtszähler (30) aufweist, der mehrere in Reihe geschaltete, steuerbare Zählerzellen (31, 32, 33) enthält.
  13. 13. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Zählereinrichtung (14) eine Logik-Decodierschaltung (34) zur Ansteuerung der Zählerzellen (31, 32, 33) in Abhängigkeit von der Zählerschrittweite aufweist.
  14. 14. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Logik-Decodierschaltung (34) eine Thermometer-Decodierschaltung ist.
  15. 15. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Logik-Decodierschaltung (34) die steuerbaren Zählerzellen (31, 32, 33) in Abhängigkeit von der eingestellten Schrittweite zum Zählen sperrt oder freigibt.
  16. 16. Nachlauf-Analog/Digital-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Auswechselschaltung (12) eine Sperrschaltung aufweist, die bei einer vorgenommenen Schrittweitenänderung eine weitere Änderung der Schrittweite für eine vorbestimmte Anzahl von Takten sperrt.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com