PatentDe  


Dokumentenidentifikation DE19947041A1 05.04.2001
Titel Integrierter dynamischer Halbleiterspeicher mit redundanten Einheiten von Speicherzellen und Verfahren zur Selbstreparatur
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Pöchmüller, Peter, Dr., 81739 München, DE
Vertreter Epping, Hermann & Fischer GbR, 80339 München
DE-Anmeldedatum 30.09.1999
DE-Aktenzeichen 19947041
Offenlegungstag 05.04.2001
Veröffentlichungstag im Patentblatt 05.04.2001
IPC-Hauptklasse G11C 29/00
Zusammenfassung Ein integrierter dynamischer Halbleiterspeicher weist Speicherzellen (MC) auf, die zu einzeln adressierbaren normalen Einheiten (WL) und redundanten Einheiten (RWL) zum Ersetzen jeweils einer der normalen Einheiten (WL) zusammengefaßt sind, sowie Speichereinheiten (11; 14) zum Speichern jeweils einer Adresse einer zu ersetzenden normalen Einheit (WL). Eine Selbsttesteinheit (2) führt eine Funktionsprüfung der Speicherzellen (MC) mit einer definierten Haltezeit des Speicherzelleninhalts und eine Analyse durch, welche der normalen Einheiten (WL) durch welche der redundanten Einheiten (RWL) zu ersetzen sind. Die Speichereinheiten (11; 14) werden entsprechend dem Analyseergebnis programmiert und die Haltezeit im Anschluß an die Programmierung erhöht. Die Funktionsprüfung, die Analyse und die Programmierung werden so lange wiederholt, bis alle Speichereinheiten (11; 14) programmiert sind. Dadurch wird es ermöglicht, eine hohe Qualität des Halbleiterspeichers hinsichtlich seiner Haltezeit des Speicherzelleninhalts zu erzielen bei einem vergleichsweise geringen Test- und Reparaturaufwand.

Beschreibung[de]

Die vorliegende Erfindung betrifft einen integrierten Halbleiterspeicher mit redundanten Einheiten von Speicherzellen zum Ersatz von normalen Einheiten von Speicherzellen und ein Verfahren zur Selbstreparatur des Halbleiterspeichers.

Integrierte Halbleiterspeicher weisen im allgemeinen zur Reparatur fehlerhafter Speicherzellen redundante Wortleitungen oder redundante Bitleitungen auf, die reguläre Leitungen mit defekten Speicherzellen adressenmäßig ersetzen können. Dabei wird der integrierte Speicher beispielsweise mit einer externen Prüfeinrichtung oder einer Selbsttesteinrichtung geprüft und anschließend eine Programmierung der redundanten Elemente vorgenommen. Eine Redundanzschaltung weist dann programmierbare Elemente z. B. in Form von Laser-Fuses oder elektrisch programmierbaren Fuses auf, die zum Speichern der Adresse einer zu ersetzenden Leitung dienen. Sie werden beispielsweise im Laufe des Herstellungsprozesses des Speichers mittels eines Laserstrahls bzw. einer sogenannten Brennspannung programmiert.

Eine Funktionsüberprüfung eines Halbleiterspeichers mit einer anschließenden Reparatur erfolgt üblicherweise in mehreren Schritten: In einer ersten Prüfanordnung werden Funktionstests an einem ungehäusten Halbleiterbaustein vorgenommen (Wafer-Level-Test) und festgestellte Defekte mittels einer Programmierung der Laser-Fuses repariert. Diese Tests laufen üblicherweise in komplexen Testsystemen hochparallel für mehrere Halbleiterbausteine ab um Testzeit und -kosten gering zu halten. In einer weiteren Prüfanordnung werden Funktionstests an dem gehäusten Halbleiterbaustein vorgenommen (Bausteintest). Dort erkannte Defekte werden im Gegensatz zu Defekten, die in einem Wafer-Level-Test festgestellt werden, nicht mittels Laser-Fuses repariert. Eine Reparatur an dem gehäusten Halbleiterbaustein kann in der entsprechenden Prüfanordnung über eine Programmierung von elektrischen Fuses erfolgen, da diese auch nach dem Einbau des Halbleiterbausteins in ein Gehäuse über elektrische Kontaktierung programmierbar sind.

Einer der Tests, die bisher auf Wafer-Ebene durchgeführt werden, ist ein sogenannter Retention Test. Dort werden Speicherzellen eines Halbleiterspeichers hinsichtlich deren Haltezeit des Speicherzelleninhalts geprüft. Insbesondere bei dynamischen Halbleiterspeichern ist in Betriebszeiten, in denen auf Speicherzellen nicht zugegriffen wird, ein sogenannter Self-Refresh-Betrieb notwendig, um den Speicherzelleninhalt, der sich beispielsweise durch Leckströme verflüchtigen kann, aufzufrischen und somit dauerhaft zu erhalten. Die maximal erzielbare Haltezeit des Speicherzelleninhalts einer Speicherzelle ist ausschlaggebend für die Bestimmung der Zeitdauer, die zwischen zwei Self-Refresh-Zyklen benötigt wird. Im Interesse einer möglichst geringen Stromaufnahme ist es hierbei Ziel, daß die Zeitdauer zwischen zwei Self- Refresh-Zyklen möglichst groß ist.

Bei der Durchführung eines Retention Tests wird die Haltezeit üblicher Weise in diskreten Schritten erhöht, beispielsweise von 256 ms auf 384 ms und 512 ms. Abhängig vom Testergebnis werden die getesteten Halbleiterspeicher in unterschiedliche Qualitätsgruppen sortiert. Die Zahl der zu ersetzenden Speicherzellen ist in der Praxis stark abhängig von der getesteten Haltezeit, wobei die Anzahl der fehlerhaften Speicherzellen üblicherweise exponentiell mit der Haltezeit steigt. Dem Ziel einer möglichst hohen Haltezeit eines Halbleiterspeicherbausteins steht eine begrenzte Anzahl von redundanten Einheiten von Speicherzellen gegenüber. Das bedeutet, daß im Falle einer hohen erforderlichen Haltezeit die Anzahl fehlerhafter Speicherbausteine steigt.

Dadurch, daß eine große Anzahl von Speicherbausteinen parallel getestet wird, ist die Testzeit im Verhältnis zur Anzahl fehlerfreier Speicherbausteine relativ hoch. So wird beispielsweise in einem fortgeschrittenen Teststadium ein Retention Test mit erhöhter Haltezeit für alle parallel zu testenden Speicherbausteine durchgeführt, obwohl bereits ein Teil der Speicherbausteine die Anforderungen eines vorhergehenden Retention Tests nicht erfüllt. Um die Testzeit nicht zu hoch werden zu lassen, wird üblicherweise bis zu einer definierten Haltezeit getestet. Dies führt dazu, daß bezüglich der Haltezeit potentiell höherwertige Speicherbausteine nicht erkannt werden.

Die Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung eines integrierten dynamischen Halbleiterspeichers mit redundanten Einheiten von Speicherzellen zum Ersatz von normalen Einheiten von Speicherzellen anzugeben, die es ermöglicht, eine möglichst hohe Qualität des Halbleiterspeichers hinsichtlich seiner Haltezeit des Speicherzelleninhalts zu erzielen bei einem vergleichsweise geringen Test- und Reparaturaufwand. Weiterhin besteht die Aufgabe, ein Verfahren zur Selbstreparatur eines derartigen Halbleiterspeichers anzugeben, das eine höchstmögliche Haltezeit des Speicherzelleninhalts des Halbleiterspeichers ermöglicht und die Test- und Reparaturzeit vergleichsweise gering hält.

Die Aufgabe betreffend die Schaltungsanordnung wird gelöst durch die Merkmale des Patentanspruchs 1. Die Aufgabe betreffend das Verfahren wird gelöst durch die Merkmale des Patentanspruchs 7. Vorteilhafte Aus- und Weiterbildungen sind Gegenstand abhängiger Ansprüche.

Der integrierte dynamische Halbleiterspeicher weist Speicherzellen auf, die zu einzeln adressierbaren normalen Einheiten zusammengefaßt sind, und Speicherzellen, die zu einzeln adressierbaren redundanten Einheiten zum Ersetzen jeweils einer der normalen Einheiten zusammengefaßt sind. Ferner weist der Halbleiterspeicher Speichereinheiten auf, die redundanten Einheiten jeweils zugeordnet sind, zum Speichern jeweils einer Adresse einer zu ersetzenden normalen Einheit. Mittels einer Selbsttesteinheit wird eine Funktionsprüfung der Speicherzellen durchgeführt mit einer definierten Haltezeit des Speicherzelleninhalts (Retention Time). Anschließend wird eine Analyse durchgeführt, welche der normalen Einheiten durch welche der redundanten Einheiten zu ersetzen sind. Entsprechend dem Analyseergebnis werden die Speichereinheiten von der Selbsttesteinheit programmiert. Im Anschluß an die Programmierung der Speichereinheiten wird von der Selbsttesteinheit die Retention Time erhöht. Die Selbsttesteinheit wiederholt die Schritte der Funktionsprüfung, der Analyse und der Programmierung solange, bis alle Speichereinheiten und damit alle redundanten Einheiten programmiert sind.

Die Erfindung eignet sich für beliebige dynamische Speicher, bei denen eine Reparatur von defekten Einheiten durch redundante Einheiten erfolgt. Bei den normalen Einheiten handelt es sich beispielsweise um reguläre Wort- oder Bitleitungen, bei den redundanten Einheiten um redundante Wort- oder Bitleitungen. Es besteht jedoch auch die Möglichkeit, statt einzelner Wort- oder Bitleitungen größere Einheiten von Speicherzellen, beispielsweise einzelne Speicherzellenblöcke, durch entsprechende redundante Einheiten zu ersetzen.

Mit dem erfindungsgemäßen Halbleiterspeicher bzw. dem erfindungsgemäßen Verfahren kann wie bisher ein mehrstufiger Test durchgeführt werden. Auf Wafer-Ebene wird vorteilhafterweise ein paralleler Retention Test durchgeführt, bei dem eine relativ niedrige Retention Time gewählt wird, die für die grundlegende Baustein-Spezifikation erforderlich ist. Dies gewährleistet die höchstmögliche Ausbeute an funktionsfähigen Speicherbausteinen nach einem Retention Test und eine relativ niedrige Testdauer. Zu einem späteren Zeitpunkt, beispielsweise nach der Einhäusung der Speicherbausteine, kann ein weiterer Retention Test mit Hilfe einer erfindungsgemäßen Selbsttesteinrichtung (Built-In-Self-Test BIST) durchgeführt werden. Dieser Retention Test wird vorteilhafterweise für jeden Speicherchip getrennt durchgeführt. Die Programmierung der redundanten Einheiten erfolgt dabei beispielsweise mittels elektrisch programmierbarer Fuses, die durch die Selbsttesteinheit programmierbar sind. Die Retention Time wird während des Retention Tests erhöht, bis alle verfügbaren Speichereinheiten und damit verfügbaren redundanten Einheiten programmiert sind. Der Retention Test ist dann beendet. So wird für jeden zu testenden Speicherchip die größtmögliche Qualität hinsichtlich seiner Retention Time erreicht und die Testzeit auf die dazu erforderliche Dauer begrenzt. Durch das Vorsehen der Selbsttesteinheit zur Durchführung eines Retention Tests ist keine aufwendige Testvorrichtung notwendig.

In einer vorteilhaften Ausführungsform der Erfindung weist der Halbleiterspeicher wenigstens eine weitere, nicht flüchtige Speichereinheit auf, die einer der redundanten Einheiten zugeordnet ist und die Information darüber enthält, ob die zugeordnete redundante Einheit bereits zum Ersatz einer normalen Einheit verwendet ist. Diese redundante Einheit kann beispielsweise zur Reparatur eines Defekts verwendet worden sein, der während eines Retention Tests auf Wafer-Ebene festgestellt wurde. Demzufolge kann die weitere, nicht flüchtige Speichereinheit durch programmierbare Elemente wie beispielsweise Laser-Fuses ausgeführt werden. Eine programmierte weitere, nicht flüchtige Speichereinheit zeigt der Selbsttesteinrichtung an, daß die zugeordnete redundante Einheit bereits zur Reparatur verwendet wurde. Diese kann in einem folgenden Retention Test durch die Selbsttesteinheit nicht mehr verwendet werden.

In einer weiteren Ausführungsform der Erfindung weist der Halbleiterspeicher eine Speichereinrichtung auf, in der die Retention Time nach einem Retention Test gespeichert ist. Dieser Wert kann beispielsweise in binärer Form in elektrisch programmierbaren Elementen gespeichert werden. Ist diese Information über externe Anschlüsse des Halbleiterspeichers zugänglich, kann auf diese Art die Qualität des Speicherbausteins hinsichtlich der Retention Time ermittelt werden. Mit Hilfe dieses Wertes läßt sich die Zeitdauer zwischen zwei Self-Refresh-Zyklen auf den maximalen Wert einstellen. Eine hohe Retention Time ist insbesondere für Halbleiterspeicher vorteilhaft, die in mobilen Anwendungen wie z. B. Laptops eingesetzt werden. Deren Energieverbrauch, beispielsweise in einem sogenannten Power-Down-Mode, wird dadurch maßgeblich gesenkt.

In einer weiteren Ausführungsform weist der Halbleiterspeicher eine weitere Speichereinrichtung auf zur Speicherung eines Testergebnisses. Dieses gibt beispielsweise an, welche und/oder wie viele der redundanten Einheiten zur Reparatur verwendet wurden. Diese Information kann anschließend oder zu einem späteren Zeitpunkt ausgelesen und beispielsweise statistisch ausgewertet werden. Die verwendete Speichereinrichtung kann ebenso wie die Speichereinrichtung zur Speicherung der Retention Time mittels elektrisch programmierbarer Elemente realisiert werden, die durch die Selbsttesteinheit programmierbar sind.

Ein Speicherzellenfeld eines Halbleiterspeichers ist im allgemeinen in mehrere Bereiche unterteilt. Ein Teilbereich, innerhalb dessen eine redundante Einheit eine reguläre Einheit ersetzen kann, wird auch als Redundanz-Domain bezeichnet. Innerhalb einer Redundanz-Domain werden beispielsweise fehlerhafte reguläre Einheiten durch redundante Einheiten des selben Bereichs ersetzt. Demzufolge ist es vorteilhaft, daß ein Retention Test durch eine Selbsttesteinheit jeweils getrennt für einen der Teilbereiche durchgeführt wird.

Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren näher erläutert. Es zeigen:

Fig. 1 eine schematische Darstellung eines matrixförmigen Speicherzellenfeldes eines Halbleiterspeichers,

Fig. 2 eine Schaltungsanordnung eines in Blöcken unterteilten Speicherzellenfeldes mit einer Selbsttesteinheit,

Fig. 3 eine Ausführung einer nicht flüchtigen Speichereinheit,

Fig. 4 eine Ausführung zur Auslese von Speichereinheiten.

Fig. 1 ist ein matrixförmig organisiertes Speicherzellenfeld beispielsweise eines DRAM zu entnehmen, das reguläre Wortleitungen WL, Bitleitungen BL und redundante Wortleitungen RWL aufweist, in deren Kreuzungspunkten Speicherzellen MC angeordnet sind. Die Speicherzellen MC des gezeigten Speichers beinhalten jeweils einen Auswahltransistor und einen Speicherkondensator. Dabei sind Steuereingänge der Auswahltransistoren mit einer der Wortleitungen WL bzw. redundanten Wortleitungen RWL verbunden, während ein Hauptstrompfad der Auswahltransistoren zwischen dem Speicherkondensator der jeweiligen Speicherzelle MC und einer der Bitleitungen BL angeordnet ist.

Fig. 2 zeigt eine Ausführungsform einer erfindungsgemäßen Schaltungsanordnung mit einem in Blöcken unterteilten Speicherzellenfeld. Das Speicherzellenfeld 3 des in Fig. 2 dargestellten Halbleiterspeichers 1 ist hier in vier Blöcke 30 bis 33 unterteilt. Jeder der Blöcke 30 bis 33 enthält mehrere Wortleitungen WL und in diesem Beispiel jeweils zwei redundante Wortleitungen, in den Blöcken 30 und 31 RWL1, RWL2 bzw. RWL3, RWL4. Die Auswahlschaltung DEC zur Auswahl einer Speicherzelle ist mit einem Adreßbus ADR verbunden, auf dem eine Speicherzellenadresse anlegbar ist.

Der Halbleiterspeicher 1 enthält weiterhin Speichereinheiten 11 bis 14, die der Reihe nach den redundanten Einheiten RWL1 bis RWL4 zugeordnet sind. Die Speichereinheiten 11 bis 14 dienen jeweils zum Speichern jeweils einer Adresse einer zu ersetzenden normalen Einheit WL.

Der Halbleiterspeicher 1 weist ferner eine Selbsttesteinheit 2 auf, die mit dem Adreßbus ADR, mit dem Datenbus DA und mit den Speichereinheiten 11 bis 14 verbunden ist. Während eines Retention Tests führt die Selbsttesteinheit 2 eine Funktionsprüfung der Speicherzellen MC mit einer definierten Retention Time durch. Die Selbsttesteinheit 2 ist weiterhin mit den nicht flüchtigen Speichereinheiten 21 bis 24 verbunden, die ebenfalls der Reihe nach jeweils einer der redundanten Einheiten RWL1 bis RWL4 zugeordnet sind. Die Speichereinheiten 21 bis 24 enthalten Information darüber, ob eine der zugeordneten redundanten Einheiten RWL1 bis RWh4 bereits zum Ersatz einer der normalen Einheiten WL verwendet ist.

Im folgenden wird die Funktionsweise der in Fig. 2 dargestellten Schaltungsanordnung näher erläutert.

Es wird ein Retention Test zunächst für eine Redundanz-Domain vorgenommen. Eine Redundanz-Domain des Speicherzellenfeldes 3 umfaßt in diesem Beispiel zwei Blöcke, also beispielsweise die Blöcke 30 und 31. Es stehen zur Reparatur der Blöcke 30 und 31 die vier redundanten Wortleitungen RWh1 bis RWL4 zur Verfügung. Es wird angenommen, daß die redundante Wortleitung RWL1 bereits in einem vorhergehenden Test zur Reparatur einer regulären Wortleitung WL verwendet wurde. Zu Beginn eines Retention Tests stellt die Selbsttesteinheit 2 fest, wie viele der redundanten Einheiten RWL1 bis RWL4 zur Reparatur zur Verfügung stehen. Dazu wird der Inhalt der Speichereinheiten 21 bis 24 von der Selbsttesteinheit 2 ausgelesen. Die Speichereinheit 21 zeigt dabei an, daß die redundante Einheit RWL1 bereits zur Reparatur verwendet wurde. Es stehen also nur noch die redundanten Einheiten RWL2 bis RWL4 zur Verfügung.

Im nächsten Schritt führt die Selbsttesteinheit 2 eine Funktionsprüfung von Speicherzellen MC mit einer definierten Retention Time durch, anschließend eine Analyse, welche der regulären Wortleitungen WL durch welche der redundanten Wortleitungen RWL zu ersetzen sind. Im Anschluß daran wird ein Teil der Speichereinheiten 11 bis 14 entsprechend dem Analyseergebnis mit jeweils einer Adresse einer zu ersetzenden regulären Wortleitung WL programmiert. Die Retention Time wird im Anschluß an die Programmierung der Speichereinheiten 11 bis 14 von der Selbsttesteinheit 2 erhöht.

Durch die höheren Anforderungen an die Speicherzellen infolge einer größeren Retention Time werden von der Selbsttesteinheit 2 in einer erneuten Funktionsprüfung wiederum fehlerhafte reguläre Wortleitungen WL festgestellt. Nach einer erneuten Analyse der Selbsttesteinheit 2 werden weitere Speichereinheiten der Speichereinheiten 11 bis 14 mit jeweils einer Adresse einer zu ersetzenden regulären Wortleitung WL programmiert. Nach einer erneuten Erhöhung der Retention Time werden die Schritte der Funktionsprüfung, der Analyse und der Programmierung demnach solange wiederholt, bis alle Speichereinheiten 11 bis 14 programmiert sind. Ein solcher Ablauf eines Retention Tests wird für alle Redundanz-Domains des Halbleiterspeichers 1 durchgeführt. Die kleinste über alle Redundanz-Domains ermittelte Retention Time ist die letztendlich erzielbare Retention Time des Halbleiterspeichers 1.

Diese für den gesamten Halbleiterspeicher 1 ermittelte Retention Time kann beispielsweise in einer Speichereinrichtung 4 gespeichert werden. Die Speichereinrichtung 4 weist hier elektrisch programmierbare Fuses auf. Ebenso weist die vorliegende Schaltungsanordnung eine Speichereinrichtung 5 auf, die zur Speicherung von Information dient, welche und/oder wie viele der redundanten Wortleitungen RWL zur Reparatur verwendet sind. Die Speichereinrichtung 5 kann beispielsweise wie die Speichereinrichtung 4 elektrisch programmierbare Fuses aufweisen. Beide Speichereinrichtungen 4 und 5 sind mit den Signalen 40 bzw. 50 über externe Anschlüsse des Halbleiterspeichers 1 auslesbar.

In Fig. 3 ist eine Ausführung einer der nicht flüchtigen Speichereinheiten 21 bis 24 dargestellt. Diese weist ein nicht flüchtiges Speicherelement in Form einer Laser-Fuse F auf sowie ein Fuse-Latch in Form einer Halteschaltung bestehend aus zwei antiparallelen Invertern I. Mit Hilfe des Signals 80 wird über das Schaltelement T1 der Knoten A zunächst mit einem Wert "log. 1", der beispielsweise dem Wert eines internen Versorgungspotentials V1 entspricht, vorbelegt. Durch eine anschließende Ansteuerung des Transistors T2 mit dem Signal 70 wird der Knoten A abhängig vom Zustand der Fuse F auf den Wert "log. 0", der beispielsweise einem Bezugspotential V2 entspricht, zurückgesetzt, oder er wird im Zustand "log. 1" belassen. Der Potentialwert des Knotens A wird am Anschluß B ausgelesen.

In Fig. 4 ist eine Ausführung einer Schaltungsanordnung zur Auslese der Speichereinheiten 21 bis 24 dargestellt. Die Speichereinheiten 21 bis 24 sind in Form eines Schieberegisters miteinander verbunden. Sie sind jeweils an den Anschlüssen A und B über Schaltelemente TT miteinander verbunden. Die Schaltelemente TT werden beispielsweise von einem internen Taktsignal CLK angesteuert, wobei jedes zweite der Schaltelemente TT mit dem invertierten Signal des Taktsignals CLK angesteuert wird.


Anspruch[de]
  1. 1. Integrierter dynamischer Halbleiterspeicher
    1. - mit Speicherzellen (MC), die zu einzeln adressierbaren normalen Einheiten (WL) zusammengefaßt sind,
    2. - mit Speicherzellen (MC), die zu einzeln adressierbaren redundanten Einheiten (RWL) zum Ersetzen jeweils einer der normalen Einheiten (WL) zusammengefaßt sind,
    3. - mit Speichereinheiten (11; 14), die redundanten Einheiten (RWL1; RWL4) jeweils zugeordnet sind, zum Speichern jeweils einer Adresse einer zu ersetzenden normalen Einheit (WL),
    4. - mit einer Selbsttesteinheit (2),
    5. - die mit Speicherzellen (MC) verbunden ist zur Durchführung einer Funktionsprüfung der Speicherzellen (MC) mit einer definierten Haltezeit des Speicherzelleninhalts und zur Durchführung einer Analyse, welche der normalen Einheiten (WL) durch welche der redundanten Einheiten (RWL) zu ersetzen sind,
    6. - die mit den Speichereinheiten (11; 14) verbunden ist zur Programmierung der Speichereinheiten (11; 14) entsprechend dem Analyseergebnis,
    7. - zur Erhöhung der Haltezeit im Anschluß an die Programmierung der Speichereinheiten (11; 14),
    8. - zur Wiederholung der Funktionsprüfung, der Analyse und der Programmierung bis alle Speichereinheiten (11; 14) programmiert sind.
  2. 2. Integrierter Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterspeicher (1) wenigstens eine weitere, nicht flüchtige Speichereinheit (21) aufweist, die einer der redundanten Einheiten (RWL1) zugeordnet ist und die Information darüber enthält, ob die zugeordnete redundante Einheit (RWL1) bereits zum Ersatz einer der normalen Einheiten (WL) verwendet ist.
  3. 3. Integrierter Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterspeicher (1) eine erste Speichereinrichtung (4) aufweist zur Speicherung der Haltezeit.
  4. 4. Integrierter Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterspeicher (1) eine zweite Speichereinrichtung (5) aufweist zur Speicherung von Information, welche und/oder wie viele der redundanten Einheiten (RWL) zur Reparatur verwendet sind.
  5. 5. Integrierter Halbleiterspeicher nach Anspruch 3, dadurch gekennzeichnet, daß die erste Speichereinrichtung (4) elektrisch programmierbare Fuses aufweist.
  6. 6. Integrierter Halbleiterspeicher nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Speichereinrichtung (5) elektrisch programmierbare Fuses aufweist.
  7. 7. Verfahren zur Selbstreparatur von Speicherzellen eines integrierten dynamischen Halbleiterspeichers
    1. - mit Speicherzellen (MC), die zu einzeln adressierbaren normalen Einheiten (WL) zusammengefaßt sind,
    2. - mit Speicherzellen (MC), die zu einzeln adressierbaren redundanten Einheiten (RWL) zum Ersetzen jeweils einer der normalen Einheiten (WL) zusammengefaßt sind,
    3. - mit Speichereinheiten (11; 14), die redundanten Einheiten (RWL1; RWL4) jeweils zugeordnet sind, mit den Merkmalen:
    4. - es wird eine Funktionsprüfung der Speicherzellen (MC) mit einer definierten Haltezeit des Speicherzelleninhalts und eine Analyse durchgeführt, welche der normalen Einheiten (WL) durch welche der redundanten Einheiten (RWL) zu ersetzen sind,
    5. - die Speichereinheiten (11; 14) werden entsprechend dem Analyseergebnis mit jeweils einer Adresse einer zu ersetzenden normalen Einheit (WL) programmiert,
    6. - die Haltezeit wird im Anschluß an die Programmierung der Speichereinheiten (11; 14) erhöht,
    7. - die Verfahrensschritte der Funktionsprüfung, der Analyse und der Programmierung werden so lange wiederholt, bis alle Speichereinheiten (11; 14) programmiert sind.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Speicherzellen (MC) des Halbleiterspeichers (1) in einem Speicherzellenfeld (3) in Teilbereiche (30; 33) unterteilt sind und das Verfahren zur Selbstreparatur jeweils getrennt für einen der Teilbereiche (30, 31) durchgeführt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com