PatentDe  


Dokumentenidentifikation DE69613266T2 20.09.2001
EP-Veröffentlichungsnummer 0735541
Titel Leseverfahren eines ferroelektrischen Speichers unter Verwendung von unterschiedlichen Lese- und Schreibespannungen
Anmelder Ramtron International Corp., Colorado Springs, Col., US
Erfinder Golabi, Manooch, Colorado Springs, US;
Ruesch, Rodney A., Eau Claire, US
Vertreter Strehl, Schübel-Hopf & Partner, 80538 München
DE-Aktenzeichen 69613266
Vertragsstaaten DE, GB
Sprache des Dokument EN
EP-Anmeldetag 12.03.1996
EP-Aktenzeichen 963016696
EP-Offenlegungsdatum 02.10.1996
EP date of grant 13.06.2001
Veröffentlichungstag im Patentblatt 20.09.2001
IPC-Hauptklasse G11C 11/22

Beschreibung[de]
HINTERGRUND DER ERFINDUNG

Die Erfindung betrifft allgemein ferroelektrische Speicherzellen. Genauer gesagt, betrifft die Erfindung ein Verfahren zum Betreiben einer ferroelektrischen Speicherzelle und einer zugehörigen Einrichtung zum Verbessern der Aufrechterhaltefunktion, d. h. der Fähigkeit der Speicherzelle, Daten aufrechtzuerhalten, wenn sie über die Zeit betrieben wird.

In Fig. 1 ist eine ferroelektrische Speicherzelle 10 mit zwei Transistoren und zwei Kondensatoren ("2T-2C") dargestellt. Die ferroelektrische Speicherzelle 10 verfügt über zwei MOS-Transistoren 12 und 14, die mit zwei ferroelektrischen Kondensatoren 16 bzw. 18 verbunden sind. Der Datenzustand der Speicherzelle 10 wird durch die entgegengesetzten Polarisationszustände der ferroelektrischen Kondensatoren 16 und 18 bestimmt, wie es unten detaillierter erläutert ist. Der Datenzustand "eins" kann durch den Polarisationszustand "aufwärts" im ferroelektrischen Kondensator 16 und den Polarisationszustand "abwärts" im ferroelektrischen Kondensator 18 repräsentiert sein, wohingegen der Datenzustand "null" durch den Polarisationszustand "abwärts" im ferroelektrischen Kondensator 16 und den Polarisationszustand "aufwärts" im ferroelektrischen Kondensator 18 repräsentiert sein kann. Die Korrelation zwischen Datenzuständen einer Speicherzelle und der Polarisation der ferroelektrischen Kondensatoren in der Speicherzelle ist wahlfrei und kann geändert werden. Die Kondensatoren 16 und 18 müssen jedoch für einen gültigen Datenzustand entgegengesetzte Polarisationen aufweisen.

Die Gateelektroden der Zugriffstransistoren 12 und 14 sind mit einer Wortleitung 20 verbunden, die auch mit anderen ferroelektrischen Speicherzellen (in Fig. 1 nicht dargestellt) in einer Zeile eines Felds derartiger Zellen verbunden ist. Die Wortleitung 20 aktiviert die Zugriffstransistoren 12 und 14 auf selektive Weise, um ferroelektrische Kondensatoren 16 und 18 mit einer Differenzbitleitung aus einer Bitleitung 24 und einer invertierten Bitleitung 26 zu verbinden. Die Bitleitung 24 und die invertierte Bitleitung 26 sind auch mit anderen ferroelektrischen Speicherzellen (in Fig. 1 nicht dargestellt) in einer Spalte eines Felds derartiger Zellen verbunden. Die Bitleitung 24 und die Bitleitung 26 empfangen die durch das Laden (Spannungsimpulsversorgung) der ferroelektrischen Kondensatoren 16 und 18 entwickelte Ladung, die später zu einem vollständigen Differenzsignal einer Logikspannung, im Allgemeinen fünf Volt und Masse, entwickelt wird. Die ferroelektrischen Kondensatoren 16 und 18 sind auch mit einer Aktivplattenleitung 22 verbunden, die auch mit anderen ferroelektrischen Speicherzellen (in Fig. 1 ebenfalls nicht dargestellt) in einer Zeile eines Felds derartiger Zellen verbunden ist.

In den Fig. 2A - D ist der Betrieb eines ferroelektrischen Kondensators wie des ferroelektrischen Kondensators 16 oder 18 in der Speicherzelle 10 mittels einer Reihe von Hystereseschleifediagrammen 28A - D und entsprechenden Spannungsverlaufsdiagrammen 38A - D veranschaulicht. Die Hystereseschleifediagramme 28A - D zeigen die elektrische Funktion eines ferroelektrischen Kondensators, wobei die x-Achse die an den Kondensator angelegte Spannung repräsentiert und die y-Achse die von diesem auf die angelegte Spannung hin aufgebaute Ladung repräsentiert. Entsprechende Signalverlaufsdiagramme 38A - D entsprechen einer Reihe zweier positiver Spannungsimpulse und zweier negativer Spannungsimpulse, die mit einer bekannten Abfolge, die das gesamte elektrische Verhalten eines ferroelektrischen Kondensators veranschaulicht, an einen solchen angelegt werden.

Das Hystereseschleifediagramm 28A der Fig. 2A enthält eine Hystereseschleife 30 und einen anfänglichen Arbeitspunkt 32. Der Arbeitspunkt 32 repräsentiert einen ferroelektrischen Kondensator, der, gemäß Übereinkunft, den Polarisationszustand "aufwärts" einnimmt, wobei jedoch keine Spannung an ihn angelegt ist. Der anfängliche Arbeitspunkt 32 wird dadurch erhalten, dass zunächst eine negative Spannung an den Kondensator angelegt und dann weggenommen wird. Der Arbeitspunkt des ferroelektrischen Kondensators bewegt sich beim Anlegen eines positiven Spannungsimpulses vom Arbeitspunkt 32 zu einem Arbeitspunkt 34. Der Arbeitspunkt 34 repräsentiert den Betriebszustand eines vollständig gesättigten ferroelektrischen Kondensators, d. h., dass eine weitere Erhöhung der angelegten Spannung zu keiner wesentlichen zusätzlichen Ladung führt. Die Menge der vom Arbeitspunkt 32 zum Arbeitspunkt 34 aufgebauten Ladung (Differenz der Werte entlang der y-Achse) ist mit "P" bezeichnet. Die Ladung "P" wird als "geschaltete Ladung" bezeichnet, da das Anlegen des externen Spannungsimpulses den Polarisationszustand des ferroelektrischen Kondensators umschaltet. Die Vorderflanke des ersten positiven Impulses im Signalverlaufsdiagramm 38A ist ebenfalls mit "P" gekennzeichnet. Wenn der positive Impuls "P" einmal weggenommen wird, bewegt sich der Arbeitspunkt entlang der Hystereseschleife 30 vom Arbeitspunkt 34 zum Arbeitspunkt 36. Die Menge der vom Arbeitspunkt 34 zum Arbeitspunkt 36 aufgebauten Ladung wird als "Pa" (für "P"-anschließend) bezeichnet. Die Ladung "Pa" wird als "lineare Ladung" bezeichnet, da ein Wegnehmen des externen Spannungsimpulses den Polarisationszustand des ferroelektrischen Kondensators nicht umschaltet und sich die vom Kondensator aufgebaute Ladung ungefähr linear mit der angelegten Spannung ändert.

Das Hystereseschleifediagramm 28B der Fig. 2B beinhaltet eine Hystereseschleife 30 und einen anfänglichen Arbeitspunkt 36. Der Arbeitspunkt 36 repräsentiert einen ferroelektrischen Kondensator mit, gemäß Übereinkunft, dem Polarisationszustand "abwärts", wobei am Kondensator keine Spannung anliegt. Der Arbeitspunkt des ferroelektrischen Kondensators bewegt sich vom Arbeitspunkt 36 zum Arbeitspunkt 34, wenn ein zweiter positiver Spannungsimpuls angelegt wird. Die Menge der vom Arbeitspunkt 36 zum Arbeitspunkt 34 aufgebauten Ladung ist als "U" bezeichnet, und es handelt sich um eine lineare Ladung. Die Vorderflanke des zweitpositiven Impulses im Signalverlaufsdiagramm 38B ist ebenfalls mit "U" bezeichnet. Wenn der positive Impuls "U" weggenommen wird, bewegt sich der Arbeitspunkt entlang der Hystereseschleife 30 vom Arbeitspunkt 34 zurück zum Arbeitspunkt 36. Die Menge der vom Arbeitspunkt 34 zum Arbeitspunkt 36 aufgebauten Ladung wird als "Ua" (für "U"-anschließend) bezeichnet, und sie entspricht ungefähr den Ladungskomponenten "U" und "Pa".

Das Hystereseschleifediagramm 28C der Fig. 2C beinhaltet eine Hystereseschleife 30 und einen anfänglichen Arbeitspunkt 36. Der Arbeitspunkt des ferroelektrischen Kondensators bewegt sich beim Anlegen eines ersten negativen Spannungsimpulses vom Arbeitspunkt 36 zum Arbeitspunkt 40. Die Menge der vom Arbeitspunkt 36 zum Arbeitspunkt 40 aufgebauten Ladung ist mit "N" bezeichnet, und es handelt sich um eine geschaltete Ladung. Die Vorderflanke des ersten negativen Impulses im Signalverlaufsdiagramm 38C ist ebenfalls mit "N" gekennzeichnet. Wenn der negative Impuls "N" einmal weggenommen wird, bewegt sich der Arbeitspunkt entlang der Hystereseschleife 30 vom Arbeitspunkt 40 zurück zum anfänglichen Arbeitspunkt 32. Die Menge der vom Arbeitspunkt 40 zum anfänglichen Arbeitspunkt 32 aufgebauten Ladung wird als "Na" (für "N"-anschließend) bezeichnet.

Das Hystereseschleifediagramm 28D der Fig. 2D beinhaltet eine Hystereseschleife 30 und einen anfänglichen Arbeitspunkt 32. Der Arbeitspunkt des ferroelektrischen Kondensators bewegt sich beim Anlegen eines zweiten negativen Spannungsimpulses vom Arbeitspunkt 32 zum Arbeitspunkt 40. Die Menge der vom Arbeitspunkt 32 zum Arbeitspunkt 40 aufgebauten Ladung ist als "D" bezeichnet, und es handelt sich um eine lineare Ladung. Die Vorderflanke des zweiten negativen Impulses im Signalverlaufsdiagramm 38D ist ebenfalls mit "D" gekennzeichnet. Wenn der negative Impuls "D " einmal weggenommen wird, bewegt sich der Arbeitspunkt entlang der Hystereseschleife 30 vom Arbeitspunkt 40 zurück zum Arbeitspunkt 32. Die Menge der vom Arbeitspunkt 40 zum Arbeitspunkt 32 aufgebauten Ladung wird als "Da" (für "D"-anschließend) bezeichnet, und sie entspricht ungefähr den Ladungskomponenten "D" und "Na".

Es wird erneut auf Fig. 2E Bezug genommen, gemäß der ein ferroelektrisches Material oder ein Kondensator in den Arbeitspunkten 34 und 40 der Hystereseschleife 30 als "vollständig gesättigt" bezeichnet wird. Die in den Sättigungspunkten extern angelegte entsprechende Spannung wird als "Vsat", für Sättigungsspannung, bezeichnet. Das Anlegen einer externen Spannung über der Sättigungsspannung führt zu Verlängerungen 33A und 33B der Hystereseschleife, in denen immer weniger ferroelektrische "Domänen" auf die angelegte Spannung hin umschalten. Ein "teilweise gesättigtes" ferroelektrisches Material oder Kondensator ist als "Unterschleife" 35 dargestellt, wie sie auf eine extern angelegte Spannung unter der Sättigungsspannung erzeugt wird. Ein anderer Weg zum Erkennen des Unterschieds zwischen voller und teilweise voller Sättigung besteht darin, dass ein teilweise gesättigtes ferroelektrisches Material in eine Unterschleife verfällt, während ein vollständig gesättigtes ferroelektrisches Material in eine vollständig erstreckte Hystereseschleife, wie die in Fig. 2E dargestellte Hystereseschleife 30, verfällt. Ein für ferroelektrische Kondensatoren verwendetes typisches ferroelektrisches dielektrisches Material ist Bleizirkonattitanat ("PZT"). Wenn das Material PZT verwendet wird, beträgt die Sättigungsspannung Vsat ungefähr fünf Volt. Für vollständige Sättigung wird ein extern angelegter Spannungsimpuls von ungefähr sechs bis sieben Volt verwendet. Dies gewährleistet, dass praktisch alle ferroelektrische Domänen im Material umgeschaltet haben, mit Arbeitspunkten entlang den Abschnitten 33A und 33B der Hystereseschleife 30. Für teilweise Sättigung wobei es sich um einen Betrieb auf einer Unterschleife mit Spannungen unter der Sättigungsspannung handelt, wird ein Spannungsimpuls von ungefähr vier Volt verwendet. Ein Impuls von vier Volt gewährleistet, dass, während das ferroelektrische Material nicht vollständig gesättigt ist, eine ausreichende Ladungsmenge aufgebaut wird, die von einer herkömmlichen Speicherleseschaltung erfasst werden kann.

Es wird nun auf Fig. 3 Bezug genommen, in der ein Signalverlaufsdiagramm Signalverläufe auf der Wortleitung (WL), der Plattenleitung (PL) und einer kombinierten Bit/Invertiertbit-Leitung (BIT und /BIT) zeigt, wie sie in Zusammenhang mit dem Lese- und Wiederherstellvorgang für die ferroelektrische 2T-2C-Speicherzelle 10 der Fig. 1 auftreten. Zu einem Zeitpunkt t1 befinden sich alle drei Signale auf logisch null oder dem Massepotential. Zu einem Zeitpunkt t2 wird das Signal WL auf das Potenzial logisch eins, im Allgemeinen fünf Volt, aktiviert. Während sich das Signal WL auf logisch eins befindet, werden die Gateelektroden der Zugriffstransistoren 12 und 14 aktiviert, jedoch existiert kein Stromfluss durch die Transistoren, da sich die Signale PL, BIT und /BIT auf logisch null befinden. Zu einem Zeitpunkt t3 wird das Signal PL aktiviert und es wird Ladung auf die Bitleitung und die invertierte Bitleitung 24 und 26 ausgegeben.

Die Ladungskomponenten sind im Bitleitungs-Signalverlauf als Pegel 44 und 46 dargestellt, die Ladungskomponenten P und U entsprechen. Zu einem Zeitpunkt t4 wird der Impuls PL weggenommen und die Ladung der Bitleitung wird modifiziert. Die P-Ladungskomponente 44 wird durch Abziehen der Pa-Ladungskomponente modifiziert, wodurch eine (P-Pa) entsprechende Ladung verbleibt, die im Bitleitungs-Signalverlauf als Pegel 45 dargestellt ist. Die U-Ladungskomponente 46 wird ebenfalls durch Abziehen der Ua-Ladungskomponente modifiziert, wodurch eine sehr kleine Ladung verbleibt, wie sie im Bitleitungs-Signalverlauf als Pegel 47 dargestellt ist. Wenn sich die Ladungspegel 45 und 47 einmal aufgebaut haben, werden sie auf herkömmliche Weise erfasst und in vollständige Logikpegel umgesetzt (gestrichelte Linie zwischen den Zeitpunkten t4 und t5). Zum Zeitpunkt t5 sind die vollständigen logischen Pegel aufgebaut. In Fig. 3 ist dargestellt, dass die Bitleitung den logischen Pegel eins, im Allgemeinen fünf Volt, aufweist und die invertierte Bitleitung den logischen Pegel null, im Allgemeinen das Massepotential, aufweist. Zu einem Zeitpunkt t6 wird das Signal PL erneut auf logisch eins gepulst, um den ursprünglichen Datenzustand in der ferroelektrischen Speicherzelle 10 wiederherzustellen. Zu einem Zeitpunkt t7 wird das Signal PL in den logischen Zustand null zurückgeführt und zu einem Zeitpunkt t8 wird das Signal WL in den logischen Zustand null zurückgeführt. Nun ist die ferroelektrische Speicherzelle 10 in denselben Ruhezustand zurückgeführt, wie er zum Zeitpunkt t1 existierte, und sie ist für einen anderen Lese- und Wiederherstellzyklus bereit. Der unter Bezugnahme auf Fig. 3 demonstrierte Lese/Wahrnehm/Wiederherstell-Betrieb ist in der Stand der Technik als "Auf-ab"-Wahrnehmverfahren" bekannt, da die Plattenteilung Übergänge nach oben und unten erfahren muss, bevor die Bitleitungsladung wahrgenommen und in vollständige logische Pegel umgesetzt wird.

Dasselbe Wortleitungssignal und Plattenleitungssignal, wie sie in Fig. 3 dargestellt sind, können für einen Schreibvorgang verwendet werden. Der einzige Unterschied besteht darin, dass vor dem Wahrnehmvorgang auf die Bitleitungen 24 und 26 geschrieben wird, d. h., dass sie zwangsweise in einen Datenempfangszustand gebracht werden, der den in Fig. 3 dargestellten Pegeln 45 und 47 entspricht oder dazu entgegengesetzt sein kann. Die neuen Bitleitungs-Ladungspegel werden erneut auf herkömmliche Weise zu vollständigen logischen Pegeln entwickelt, mit den genauen Signalverläufen WL und PL, wie sie in Fig. 3 dargestellt sind.

Unabhängig davon, ob die Speicherzelle 10 ein Lese- und Wiederherstellvorgang oder ein Schreibvorgang ausgeführt wird, ist es wichtig zu beachten, dass im Stand der Technik die Impulse für die erste und zweite Plattenleitung dieselbe Spannungsstärke, ungefähr fünf Volt, aufweisen. Der erste Impuls wird dazu verwendet, den Datenzustand der Speicherzelle 10 zu lesen, und er hat eine Impulsspannung von ungefähr fünf Volt. Der zweite Plattenleitungsimpuls wird entweder zum Wiederherstellen des ursprünglich gelesenen Datenzustands oder zum Einschreiben eines neuen Datenzustands in die Speicherzelle 10 verwendet. In jedem Fall weist der zweite Impuls beim Stand der Technik auch eine Impulsspannung von ungefähr fünf Volt auf.

Die oben unter Bezugnahme auf die Fig. 1-3 beschriebenen Vorgänge des Lesens, Wiederherstellens und Schreibens betreiben eine ferroelektrische Speicherzelle 10 in zweckdienlicher Weise so, dass sie als permanente oder nichtflüchtige Speicherzelle arbeitet. Wenn die Speicherzelle 10 jedoch für eine lange Zeitspanne betrieben wird, verliert sich schließlich die Fähigkeit, Daten aufrechtzuerhalten. Es wird angenommen, dass verschiedene Mechanismen, wie eine Kompensation beweglicher Ionen innerhalb des ferroelektrischen dielektrischen Materials in den ferroelektrischen Kondensatoren 16 und 18, zumindest teilweise für das Fehlen des Datenaufrechterhaltevermögens verantwortlich sind.

Es ist ein anderes Verfahren zum Betreiben einer Speicherzelle 10 in solcher Weise erwünscht, dass erwartet werden kann, dass das Datenaufrechterhaltevermögen über demjenigen liegt, das mit der vorstehend beschriebenen aktuellen bekannten Technik möglich ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist wünschenswert, das Datenaufrechterhaltevermögen eines ferroelektrischen Speichers zu verbessern.

Es ist ebenfalls wünschenswert, die Nutzungsdauer eines ferroelektrischen Speichers zu verlängern.

Es ist auch wünschenswert, die Ausbeute ferroelektrischer Speicher zu verbessern.

Es ist ein Vorteil der Erfindung, dass das verbesserte Verfahren ausgeübt werden kann, ohne die Chipgröße der integrierten Schaltung des ferroelektrischen Speichers deutlich zu erhöhen,

Durch die Erfindung ist ein Verfahren zum Betreiben einer nichtflüchtigen ferroelektrischen Speicherzelle geschaffen, wie es im Anspruch 1 dargelegt ist.

Durch die Erfindung ist auch ein Verfahren zum Betreiben einer nichtflüchtigen ferroelektrischen Speicherzelle geschaffen, wie es im Anspruch 4 dargelegt ist.

Das Verfahren kann entweder bei einer ferroelektrischen Speicherzelle mit einem Transistor und einem Kondensator ("1T-1C") oder einer solchen mit zwei Transistoren und zwei Kondensatoren ("2T-2C") ausgeübt werden. Während eines Lese- und Wiederherstellvorgangs bei einer Ausführungsform wird die Plattenleitung der Speicherzelle mit ersten und, zweiten Spannungsimpulsen gepulst, die jeweils eine Spannungsstärke unter dem normalen Logikimpuls von fünf Volt, z. B. vier Volt, aufweisen, wenn das ferroelektrische PZT verwendet wird. Während eines Schreibvorgangs bei einer Ausführungsform wird die Plattenleitung der Speicherzelle mit einer Spannung gepulst, die eine Stärke über dem normalen Logikimpuls von fünf Volt, z. B. sechs bis sieben Volt, aufweist, wenn das ferroelektrische Material PZT verwendet wird. Die Kombination aus Plattenleitungsimpulsen niedrigen und hoher Spannung hält das Aufrechterhaltevermögen der ferroelektrischen Speicherzelle aufrecht.

Die normale Architektur eines ferroelektrischen Speichers kann so modifiziert werden, dass sie eine Ladungspumpe/Spannungsregler-Schaltung in Kombination mit den Treiberschaltungen für die Plattenleitung und die Wortleitung sowie andere Zeitsteuerungsschaltungen aufweist, um die erforderlichen Masse-, niedrigen und hohen Spannungen selektiv an die Wort- und Plattenleitungen anzulegen.

Die vorstehenden und andere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung eines bevorzugten Ausführungsbeispiel der Erfindung, die unter Bezugnahme auf die beigefügten Zeichnungen erfolgt, besser ersichtlich werden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein schematisches Diagramm einer bekannten ferroelektrischen 2T-2C-Speicherzelle mit getrennten Wort-Platten- und Bitleitungen;

fig. 2A - D bilden eine Reihe von vier Hystereseschleifediagrammen und vier entsprechenden zeitbezogenen Signalverlaufsdiagrammen, die dazu dienen, das elektrische Funktionsvermögen eines ferroelektrischen Kondensators zu veranschaulichen.

Fig. 2E ist ein Diagramm einer Hystereseschleife und einer Unterschleife zum Definieren der Sättigungsspannung eines ferroelektrischen Materials;

Fig. 3 ist ein zeitbezogenes Diagramm zum Veranschaulichen des bekannten "Auf-ab"-Verfahrens für Lese-, Wahrnehm- und Wiederherstellvorgänge betreffend eine ferroelektrische Speicherzelle;

Fig. 4A ist ein zeitbezogenes Diagramm zum Veranschaulichen eines Verfahrens betreffend Lese- und Schreibvorgänge für eine ferroelektrischen Speicherzelle gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 4B ist ein zeitbezogenes Diagramm zum Veranschaulichen eines Verfahrens betreffend Lese- und Wiederherstellvorgänge für eine ferroelektrische Speicherzelle gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 5 ist ein Blockdiagramm der Architektur eines ferroelektrischen Speichers, die so modifiziert ist, dass mit ihr das Verfahren gemäß einem Ausführungsbeispiel der Erfindung ausführbar ist;

Fig. 6A und 6B sind schematische Diagramme/Blockdiagramme zweier Ausführungsbeispiele eines in Fig. 5 dargestellten Ladungspumpeblocks, der dazu in der Lage ist, niedrige und hohe Spannungen zu erzeugen, wie sie beim Verfahren des Ausführungsbeispiels der Erfindung erforderlich sind; und

Fig. 7 ist ein Kurvenbild zur Ausbeute integrierter Schaltungen mit ferroelektrischem Speicher über der Zeit für ausgewählte Kombinationen von Lese- und Schreibspannungen.

DETAILLIERTE BESCHREIBUNG

Es wird nun auf die Fig. 4A und 4B, nämlich zwei Sätze von Signalverlaufsdiagrammen, Bezug genommen, die jeweils Signalverläufe für eine Wortleitung (WL), eine Plattenleitung (PL) und eine Kombination Bitleitung/invertierte Bitleitung (BIT und /BIT), und auch einen Signalverlauf "Ladungspumpenspannung" in Zusammenhang mit dem Lese- und Schreibvorgang (Fig. 4A) und dem Lese- und Wiederherstellvorgang (Fig. 4B) der ferroelektrischen 2T-2C-Speicherzelle 10 der Fig. 1 enthalten. Die Ladungspumpenspannung steuert auf indirekte Weise die Spannungspegel der Plattenleitungsimpulse sowie der Wortleitungsimpulse, wie es unten unter Bezugnahme auf die Fig. 5, 6A und 68 detaillierter beschrieben ist.

Es wird nun speziell auf Fig. 4A Bezug genommen, gemäß der sich zu einem Zeitpunkt t1 die Signale für WL, PL und die Bitleitung auf logisch null oder dem Massepotenzial befinden. Außerdem beträgt die Ladungspumpenspannung ungefähr vier Volt, oder sie liegt ein Volt unter der Nennversorgungsspannung von fünf Volt. Zu einem Zeitpunkt t2 wird das Signal WL auf das Potenzial logisch null aktiviert, jedoch beim Pegel der Ladungspumpenspannung von vier Volt. Das Signal WL von vier Volt reicht immer noch dazu aus, die Gateelektroden der Zugriffstransistoren 12 und 14 zu aktivieren, wobei wiederum zum Zeitpunkt t2 kein Stromfluss vorliegt. Zu einem Zeitpunkt t3 wird das Signal PL durch einen Impuls von vier Volt aktiviert, und es wird erneut Ladung auf die Bitleitung 24 und die invertierte Bitleitung 26 ausgegeben. Die Ladungskomponenten sind im Bitleitungs-Signalverlauf als Pegel 48 und 50 dargestellt, was geringfügig verkleinerten Ladungskomponenten P und U entspricht. Diese Ladungskomponenten sind geringfügig verringert, da der Plattenleitungsimpuls von vier Volt nicht dazu ausreicht, die Hystereseschleife 30 der ferroelektrischen Kondensatoren 16 und 18 vollständig zu sättigen. Zum Zeitpunkt t4 wird der Impuls PL weggenommen und die Bitleitungsladungen werden wie beim bekannten Schema modifiziert, jedoch ausgehend von den kleineren Pegeln, die dem Plattenleitungsimpuls von vier Volt entsprechen. Wenn sich die modifizierten Ladungspegel 49 und 51 einmal aufgebaut haben, sind sie von ausreichender Stärke, dass sie immer noch auf herkömmliche Weise wahrgenommen und in vollständige Logikpegel umgesetzt (gestrichelte Linie zwischen den Zeitpunkten t4 und t5). Zum Zeitpunkt t5 sind die vollständigen Logikpegel für Masse und vier Volt aufgebaut. Zu einem Zeitpunkt t6 wird der Verlauf der Ladungspumpenspannung auf einen Pegel von sechs Volt stufenförmig angehoben, der seinerseits die Logikpegelspannungen auf den Bitleitungen auf sechs Volt und Masse anhebt und auch das Signal WL auf sechs Volt anhebt. Zu einem Zeitpunkt t7 wird das Signal PL erneut auf logisch eins gepulst, jedoch diesmal auf einen Pegel von sechs Volt, um den gewünschten Datenzustand dadurch in die ferroelektrische Speicherzelle 10 einzuschreiben, dass die Speicherzellenkondensatoren 16 und 18 vollständig gesättigt werden. Zu einem Zeitpunkt t8 wird das Signal PL auf den Zustand logisch null zurückgeführt, und zu einem Zeitpunkt t9 wird das Signal WL auf den Zustand logisch null zurückgeführt. Zu einem Zeitpunkt t10 wird die Ladungspumpenspannung auf den ursprünglichen Wert von vier Volt zurückgeführt. Nun ist die ferroelektrische Speicherzelle in denselben Ruhezustand zurückgeführt, wie er zum Zeitpunkt t1 existierte, und sie ist für einen anderen Lese- und Schreibzyklus bereit.

Es zeigte sich empirisch, dass der unter Bezugnahme auf Fig. 4A beschriebene verbesserte Lese- und Schreibbetrieb die Aufrechterhalteeigenschaften der Speicherzelle 10 verbessert. Die Verbesserung des Aufrechterhaltevermögens wird unter Bezugnahme auf Fig. 7 unten detaillierter erläutert.

In Fig. 4B ist ein Lese- und Wiederherstellvorgang dargestellt, bei dem die ferroelektrischen Kondensatoren 16 und 18 nicht vollständig gesättigt werden. Der Vorgang läuft bis zum Zeitpunkt t4 identisch wie der Lese- und Schreibvorgang der Fig. 4A ab. Auch werden keine Daten auf die Bitleitungen gebracht, und die einzige vorhandene Ladung sind die Ladungskomponenten 49 und 51, die vom Lesevorgang zu den Zeitpunkten t1 - t4 herrühren. Zu einem Zeitpunkt t5 sind erneut die vollständigen Logikpegel entsprechend Masse und vier Volt aufgebaut. Der Signalverlauf der Ladungspumpenspannung während dieses Vorgangs verbleibt jedoch auf dem Pegel von vier Volt. Zu einem Zeitpunkt t6 wird das Signal PL erneut auf logisch eins gepulst, jedoch auf den Pegel von vier Volt, um den vorhandenen Datenzustand in der ferroelektrischen Speicherzelle 10 dadurch wiederherzustellen, dass die Speicherzellenkondensatoren 16 und 18 teilweise gesättigt werden. Zu einem Zeitpunkt t7 wird das Signal PL in den Zustand logisch null zurückgeführt, und zu einem Zeitpunkt t8 wird das Signal WL in den Zustand logisch null zurückgeführt. Zu einem Zeitpunkt t9 werden die Bitleitungen zurückgesetzt, und nun ist die ferroelektrische Speicherzelle in denselben Ruhezustand zurückgeführt, wie er zum Zeitpunkt t1 existierte, und sie ist für einen weiteren Lese- und Wiederherstellzyklus bereit.

In den Fig. 4A und 4B beträgt die dargestellte Gesamtzykluszeit ungefähr 250 Nanosekunden, wobei der Schreibimpuls in Fig. 4A und der Wiederherstellimpuls in Fig. 4B eine Impulsbreite von ungefähr 20 Nanosekunden aufweisen. Die Impulsbreite des anfänglichen Leseimpulses ist ungefähr dieselbe wie die des Schreib- und Wiederherstellimpulses.

Eine Architektur 56 einer integrierten Schaltung mit ferroelektrischem Speicher, die das Verfahren des vorliegenden Ausführungsbeispiels der Erfindung ausführen kann, ist in Fig. 5 dargestellt. Die meisten der im Blockdiagramm der Fig. 5 dargestellten Funktionsblöcke sind herkömmlich, entsprechend dem Design eines DRAM und eines ferroelektrischen Speichers, mit der Ausnahme eines Ladungspumpe/Regler-Blocks 68, der nachfolgend detaillierter beschrieben wird.

Ein Kantenerkennungs/Steuerungs-Latchblock 66 wird dazu verwendet, gültige Übergänge von Eingangssignalen Chipaktivierung (CE = Chip Enable), Schreibaktivierung (WE = Write Enable) und Ausgabeaktivierung (OE = Output Enable) zu erfassen und zu bestimmen. Die Signale sind dann gültig, wenn sie von logisch eins auf die Pegel logisch null übergehen, und für ungefähr 15 ns auf logisch null gehalten werden. Die Steuerungs-Latcheinheiten erfassen die gültigen Signale und halten sie aufrecht, bis ein Funktionszyklus abgeschlossen ist. Ein Block 58 für eine Adresse führt einen Latchvorgang zur Werteerfassung aus, und er hält die Adresse aufrecht, wenn das Chipaktivierungssignal als gültig erkannt wird. Der Adressenlatchblock 58 empfängt die Adresse auf einem als AO- AX bezeichneten Adressenbus. Am Ausgang des Latchblocks 58 wird eine eingespeicherte Ausgangsadresse (AL) aufrechterhalten. Ein Spalten/Zeilen-Decodierer 60 empfängt die eingespeicherte Adresse AL und wählt aus den beim Start des Funktionszyklus erfassten Adressen die geeignete Spalte im Speicherfeld aus. Das Spaltendecodiersignal (COLDEC) wird an ein Feld 62 von in Zeilen und Spalten angeordneten ferroelektrischen Speicherzellen geliefert. Der Zeilendecodiererabschnitt wählt aus der zu Beginn des Zyklus erfassten Adress die geeignete Wortleitung und Plattenleitung für Zugriff auf das Speicherfeld 62 aus. Der Zeilendecodiererabschnitt erzeugt ein Zeilendecodiersignal (ROWDEC). Ein Block von Taktsignaltimern 63 wird durch Auslösen eines Chipaktivierungs- Latchsignals (CEL = chip enable latch) bei Beginn eänes gültigen Lese/Wiederherstell- oder Lese/Schreib-Zyklus gesteuert. Der Taktsignaltimer-Block 63 erzeugt eine geeignete Impulssequenz für einen Block 64 von Wortleitungs- und Plattenleitungstreibern. Der Block 64 von Wortleitungs- und Plattenleitungstreibern wird ferner durch das Signal ROWDEC gesteuert, um geeignete Wortleitungs(WL)- und Plattenleitungs(PL)-Signale an die ausgewählte Zeile ferroelektrischen Speicherzellen zu liefern.

Eine Ladungspumpe/Regler-Einrichtung 68 liefert eine doppelwertige Versorgungsspannung VCP an Wortleitungstreiber und Plattenleitungstreiber im Block 64 sowie an die Bitleitungen im Speicherarray 62 über den Leseverstärkerblock 62. Die durch eine integrierte Schaltung mit ferroelektrischem Speicher empfangene externe Versorgungsspannung Vcc weist einen Nennwort von fünf Volt auf. Die Versorgungsspannung Vcc wird am Anfang und Ende jedes Funktionszyklus schrittweise auf ungefähr vier Volt herabgebracht, und sie wird durch die interne Ladungspumpenspannung (Vcp) an die geeigneten Schaltkreise angelegt. Wenn die Funktion einem Lesevorgang entspricht, bleibt das Schreiberfassungssignal (WD) niedrig, und der Pegel Vcp bleibt vier Volt. Wenn die Funktion ein Schreibvorgang ist, setzt ein Steuerlogikblock 70 das Signal WD auf logisch eins, und er aktiviert die Ladungspumpe/Regler-Einrichtung 68. Diese Ladungspumpe/Regler-Einrichtung 68 bringt das Signal Vcp auf ungefähr 6,5 V hoch und hält diesen Pegel, bis die Schreibimpulssequenz abgeschlossen ist. Das Signal WD wird vom Steuerlogikblock 70 ausgegeben, und das Signal Vcp wird in einem Schritt auf ungefähr vier Volt zurückgebracht.

I/O-Puffer 74 empfangen die Daten vom Speicher und steuern diesen damit an. Die I/O-Puffer 74 werden durch den Zustand der Steuerungslatcheinheiten 66 mittels des Signals OEL gesteuert. Während eines Lesevorgangs werden die I/O-Puffer 74 in einen Modus zum Empfangen von Daten (OUTDAT) vom Feld 62 über Leseverstärker 72 gebracht. Während eines Schreibvorgangs werden die I/O-Puffer 74 in einem Modus zum Empfangen von Daten von den I/O-Kontakten gebracht, und sie leiten diese Daten (INDAT) über Leseverstärker 72 an das Feld 62 weiter. Die Leseverstärker 72 empfangen komplementäre Daten von Bitleitungen des Speicherfeld 62. Ein Leseverstärker vergleicht die zwei Pegel auf jeder Differenz- oder Unterscheidungsbitleitung und bestimmt den Zustand einzelner ferroelektrischer Speicherzellen. Der Zustand jeder einzelnen Speicherzelle wird wiederhergestellt, nachdem er gelesen wurde. Während eines Lesevorgangs werden Daten mittels des Signals OUTDAT von den Leseverstärkern 72 an den I/O-Puffer 74 übertragen. Im Schreibmodus übersteuern die Daten von den I/O-Puffern die Leseverstärker 72 mit den Signalen INDAT. Die Leseverstärker 72 bringen die in die Zellen einzuspeichernden Daten unter Verwendung der zeitlichen Schreibsequenz auf die Bitleitungen auf.

Die Ladungspumpe/Regler-Einrichtung 68 ist eine Einrichtung zum Liefern der auswählbaren Versorgungsspannung Vcp an die Wort- und Plattenleitungstreiber 64. Der Ladungspumpe/Regler-Block 68 ist in den Fig. 6A und 6B detaillierter dargestellt. In Fig. 6A ist eine Ladungspumpe/Regler-Einrichtung 68A eine Kombination aus einer Ladungspumpe 78 und einem Spannungsregler 76. Der Spannungsregler 76 verfügt über einen Eingang zum Empfangen der Versorgungsspannung Vcc von fünf Volt sowie einen Ausgang zum Erzeugen einer geregelten Ausgangsspannung von vier Volt auf einem Leiter 77A. Die Ladungspumpe 78 verfügt über einen Eingang, der ebenfalls mit der Versorgungsspannung Vcc von fünf Volt verbunden ist, und einen Ausgang zum Erzeugen einer angehobenen Spannung zwischen sechs und sieben Volt auf einem Leiter 79. Ein Multiplexer 80 verfügt über einen ersten und einen zweiten Eingang, die mit den Ausgängen des Spannungsreglers 76 und der Ladungspumpe 78 verbunden sind, einen dritten Steuerungseingang, der das Steuerungssignal WD an einem Knoten 75 empfängt und einen Ausgang zum Liefern der auswählbaren Versorgungsspannung Vcp an einem Knoten 81.

In Fig. 6B ist eine alternative Einrichtung 68B zum Liefern der Versorgungsspannung Vcp dargestellt. In bestimmten Fällen kann der Spannungsregler 76 weggelassen werden, wenn die Versorgungsspannung Vcc ausreichend niedrig dafür ist, dass sie die ferroelektrischen Kondensatoren im ferroelektrischen Speicherfeld der integrierten Schaltung nur teilweise sättigt. Zum Beispiel kann eine integrierte Schaltung eine Versorgungsspannung von 3,3 Volt aufweisen. Diese Versorgungsspannung von 3,3 Volt kann, ohne dass ein zwischengeschalteter Spannungsregler 76 erforderlich ist, direkt auf einem Leiter 77B in den Multiplexer 80 eingespeist werden. Die sich ergebende Doppelpegel-Ausgangsspannung Vcp am Knoten 81 weist Spannungspegel von 3,3 Volt und sechs Volt auf. Damit diese Kombination von Spannungen von Nutzen ist, müsste das verwendete ferroelektrische Material bei 3,3 Volt teilweise gesättigt sein und ausreichend Ladungen erzeugen, die herkömmlich erfasst werden können.

Fig. 7 ist ein Kurvenbild 88 für die Ausbeute einer integrierten Schaltung mit ferroelektrischem Speicher über der Zeit für ausgewählte Kombinationen von Lese- und Schreibspannungen. Die dargestellten variierenden Ausbeuten sind hauptsächlich durch die Aufrechterhaltefunktion beeinflusst. Es wurden fünf verschiedene Kombinationen von Schreib/Lese- Spannungen verwendet, mit sich ergebenden Datenpunkten (Buchstaben) und Kurvenverläufen (gestrichelte und durchgezogene Linien) gemäß der folgenden Tabelle:

Die integrierte Spannung mit ferroelektrischem Speicher wurde für die im Kurvenbild 88 angegebene Zeitspanne auf einer erhöhten Heiztemperatur von 150ºC gehalten, nachdem sie zunächst parametrisch getestet und mit einem vorbestimmten Datenmuster programmiert worden war. Die Beschleunigungszeit von zehn Stunden (erster Datenpunkt) bei 150ºC entspricht ungefähr vier Jahren bei 70ºC oder 25 Jahren bei 75ºC. Dann wurde der Speicher beim ersten Datenpunkt getestet, um zu ermitteln, ob das anfangs gespeicherte Muster aufrechterhalten war oder nicht. Bei einem Leseimpuls von sechs Volt beträgt die Ausbeute am ersten Datenpunkt ungefähr 83%, wobei es sich um die höchsten aller verwendeten Schreib/Lese- Spannungen handelt. Die Ausbeute (d. h. die Anzahl guter Chips integrierter Schaltungen geteilt durch die Gesamtanzahl getesteter Chips) wurde fortlaufend an drei anderen Datenpunkten bei 35 Stunden, ungefähr 60 Stunden und ungefähr 107 Stunden aufgezeichnet. Es zeigte sich, dass die Kombination mit Leseimpulsen von vier Volt und Schreibimpulsen von sechs Volt bei allen restlichen Datenpunkten die beste Ausbeute zeigte.

Nachdem die Prinzipien der Erfindung für ein bevorzugtes Ausführungsbeispiel derselben beschrieben und veranschaulicht wurden, erkennt der Fachmann, dass die Erfindung in ihrer Anordnung und in Einzelheiten modifiziert werden kann, ohne von diesen Prinzipien abzuweichen. Zum Beispiel können andere ferroelektrische Materialien verwendet werden, wie mit Lanthan dotiertes PZT ("PLZT"), Bismuttitanat, wie auch viele andere, in welchem Fall die entsprechenden Werte von Vcp für die hohe und niedrige Spannung entsprechend der Sättigungsspannung des ferroelektrischen Materials zu modifizieren sind. Daher werden alle Modifizierungen und Variationen beansprucht, die im Schutzumfang der folgenden Ansprüche fallen.


Anspruch[de]

1. Verfahren zum Betreiben einer permanenten, ferroelektrischen Speicherzelle mit einem polarisierten ferroelektrischen Kondensator, wobei das Verfahren folgende Schritte umfaßt:

während eines Lesevorgangs, das Lesen und Wiederherstellen eines ersten Polarisierungszustands des ferroelektrischen Kondensators bei einer Spannung, die nicht ausreicht, um den ferroelektrischen Kondensator vollständig zu sättigen, aber ausreicht, um eine erfaßbare Ladungsmenge freizusetzen, die dem ersten Polarisierungszustand entspricht; und

während eines Schreibvorgangs, das Schreiben eines zweiten Polarisierungszustandes in den ferroelektrischen Kondensator bei einer Spannung, die ausreicht, um den ferroelektrischen Kondensator vollständig zu sättigen.

2. Verfahren nach Anspruch 1, bei dem der Lese- und Wiederherstellschritt folgende Schritte umfaßt:

Anlegen eines ersten Spannungsimpulses am ferroelektrischen Kondensator;

Erfassen der Ladung am ferroelektrischen Kondensator; und

Anlegen eines zweiten Spannungsimpulses am ferroelektrischen Kondensator, wobei die Höhe der ersten und zweiten Spannungsimpulse nicht ausreicht, um den ferroelektrischen Kondensator vollständig zu sättigen.

3. Verfahren nach Anspruch 1, bei dem der Schreibschritt den Schritt umfaßt, einen Spannungsimpuls am ferroelektrischen Kondensator anzulegen, der ausreicht um diesen vollständig zu sättigen.

4. Verfahren zum Betrieb einer permanenten, ferroelektrischen Speicherzelle mit einem Paar polarisierter ferroelektrischer Kondensatoren (16, 18), einer Unterscheidungsbit-Leitung (24, 26), einer Wortleitung (20) und einer Plattenleitung (22), wobei das Verfahren die Schritte umfaßt:

im Lesebetrieb,

Anlegen eines ersten Spannungsimpulses an der Plattenleitung, der nicht ausreicht, um die ferroelektrischen Kondensatoren (16, 18) vollständig zu sättigen, aber ausreicht, um eine erfaßbare Ladungsmenge an die Unterscheidungs-Bitleitung (24, 26) abzugeben, die einem ersten Datenzustand entspricht,

Abbauen der Ladung an der Unterscheidungs-Bitleitung (24, 26), und Anlegen eines zweiten Spannungsimpulses an der Plattenleitung (22), der nicht ausreicht, um die ferroelektrischen Kondensatoren (16, 18) vollständig zu sättigen, der aber ausreicht, um den ersten Datenzustand wiederherzustellen;

im Schreibbetrieb,

Anlegen eines ersten Spannungsimpulses an der Plattenleitung (22), der nicht ausreicht, um die ferroelektrischen Kondensatoren (16, 18) vollständig zu sättigen,

Aufbringen einer Ladung, die einem angestrebten, zweiten Datenzustand entspricht, auf die Unterscheidungs-Bitleitung (24, 26)

Abbauen der Ladung an der Unterscheidungs-Bitleitung (24, 26), und

Anlegen eines zweiten Spannungsimpulses an der Plattenleitung (22), der ausreicht, um die ferroelektrischen Kondensatoren (16, 18) vollständig zu sättigen, um einen zweiten Datenzustand einzurichten.

5. Verfahren nach Anspruch 4, bei dem die Pulsschritte, die bei einer Spannung ausgeführt werden, die nicht ausreicht, um die ferroelektrischen Kondensatoren (16, 18) vollständig zu sättigen, jeweils das Pulsen der Plattenleitung (22) mit einer Spannung von etwa 4 Volt umfassen.

6. Verfahren nach Anspruch 4, bei dem der Pulsschritt, der bei einer Spannung durchgeführt wird, die ausreicht, um die ferroelektrischen Kondensatoren (16, 18) vollständig zu sättigen, das Pulsen der Plattenleitung mit einer Spannung von etwa 6 bis 7 Volt umfaßt.

7. Verfahren nach Anspruch 4, ferner das Pulsen der Wortleitung 20 mit einem Spannungsimpuls umfassend, der während des Schreibvorgangs einen ersten, niedrigen Spannungsabschnitt und einen zweiten, höheren Spannungsabschnitt hat.

8. Verfahren nach Anspruch 7, bei dem der erste niedrige Spannungsabschnitt während des ersten Plattenleitungs-Spannungsimpulses auftritt, und der zweite, höhere Spannungsabschnitt während des zweiten Plattenleitungs-Spannungsimpulses auftritt.

9. Verfahren nach Anspruch 4, ferner den Schritt des Pulsens der Wortleitung 20 während des Schreibvorgangs umfassend, wobei der Spannungsimpuls einen 4 Volt- Abschnitt und einen 6 Volt-Abschnitt hat.

10. Verfahren nach Anspruch 4, in dem:

der Abbauschritt während des Lesevorgangs das Konvertieren der Unterscheidungsbit-Leitungsladung in ein erstes logisches Unterscheidungssignal niedriger Spannung umfaßt; und

der Abbauschritt während des Schreibvorgangs das Konvertieren der Unterscheidungsbit-Leitungsladung in ein logisches Unterscheidungssignal höherer Spannung umfaßt.

11. Verfahren nach Anspruch 10, bei dem der Abbauschritt während des Lesevorgangs das Konvertieren der Unterscheidungsbit-Leitungsladung in ein logisches 4 Volt-Unterscheidungssignal umfaßt.

12. Verfahren nach Anspruch 10, bei dem der Abbauschritt während des Schreibvorgangs das Umwandeln an der Unterscheidungsbit-Leitungsladung in ein logisches 6 - 7 Volt-Unterscheidungssignal umfaßt.

13. Ferroelektrischer Speicher, umfassend:

eine ferroelektrische Speicherzelle (62), die einen ferroelektrischen Kondensator, eine Wortleitung, eine Plattenleitung und eine Bitleitung enthält; und

eine Einrichtung (64), um wahlweise eine Erdungsspannung, eine erste, niedrige Spannung und eine zweite, hohe Spannung an die Wort- und Plattenleitungen anzulegen, wobei die erste, niedrige Spannung nicht ausreicht, um den ferroelektrischen Kondensator vollständig zu sättigen und die zweite, hohe Spannung ausreicht, um den ferroelektrischen Kondensator vollständig zu sättigen.

14. Ferroelektrischer Speicher nach Anspruch 13, in dem die Einrichtung (64), um wahlweise eine Erdungsspannung, eine erste, niedrige Spannung und eine zweite, hohe Spannung an den Wort- und Plattenleitungen anzulegen, umfaßt:

eine Einrichtung, um wahlweise entweder einen niedrigen Spannungsimpuls oder einen Impuls mit einem ersten, niedrigen Spannungsabschnitt und einen zweiten, hohen Spannungsabschnitt an die Wortleitung zu liefern; und

eine Einrichtung, um wahlweise entweder erste und zweite niedrige Spannungsimpulse oder einen ersten, niedrigen Spannungsimpuls und einen zweiten, hohen Spannungsimpuls an die Plattenleitung zu liefern.

14. Ferroelektrischer Speicher nach Anspruch 13, bei dem die erste niedrige Spannung etwa 4 Volt und die zweite hohe Spannung etwa 6 bis 7 Volt beträgt.

16. Ferroelektrischer Speicher nach Anspruch 13, bei dem die Einrichtung (64), um wahlweise eine Erdungsspannung, eine erste, niedrige Spannung und eine zweite, hohe Spannung anzulegen, folgendes umfaßt:

einen Wortleitungstreiber, der an die Wortleitung gekoppelt ist;

einen Plattenleitungstreiber, der an die Plattenleitung gekoppelt ist; und

eine Einrichtung 68, um eine wählbare Versorgungsspannung an die Wort- und Plattenleitungstreiber zu liefern.

17. Ferroelektrischer Speicher nach Anspruch 16, bei dem die Einrichtung (68A) zum Liefern einer wählbaren Versorgungsspannung an die Wort- und Plattenleitungstreiber die Kombination aus einer Ladungspumpe (78) und einem Spannungsregulierer (76) umfaßt.

18. Ferroelektrischer Speicher nach Anspruch 16, bei dem die Einrichtung zum Liefern einer wählbaren Versorgungsspannung an die Wort- und Plattenleitungstreiber folgendes umfaßt:

einen Spannungsregulierer (76) mit einem Eingang zum Aufnehmen einer Versorgungsspannung und einem Ausgang;

eine Ladungspumpe (78) mit einem Eingang zum Aufnehmen einer Versorgungsspannung und einem Ausgang; und

einen Multiplexer (80) mit ersten und zweiten Eingängen, die an die Ausgänge des Spannungsregulierers und der Ladungspumpe gekoppelt sind, einem dritten Eingang, der ein Steuersignal empfängt, und einem Ausgang zum Liefern einer wählbaren Versorgungsspannung.

19. Ferroelektrischer Speicher nach Anspruch 16, bei dem die Einrichtung zum Liefern einer wählbaren Versorgungsspannung an die Wort- und Plattenleitungstreiber folgendes umfaßt:

eine Ladungspumpe (78) mit einem Eingang zum Aufnehmen einer Versorgungsspannung und einem Ausgang; und

einen Multiplexer (80) mit ersten und zweiten Eingängen zum Aufnehmen der Versorgungsspannung und der Ausgabe der Ladungspumpe, einem dritten Eingang, der ein Steuersignal empfängt, und einem Ausgang zum Liefern der wählbaren Versorgungsspannung.

20. Ferroelektrischer Speicher nach Anspruch 13, bei dem die Speicherzelle Teil eines Feldes (62) solcher Zellen ist, die in Reihen und Spalten angeordnet sind.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com