PatentDe  


Dokumentenidentifikation DE69521159T2 28.02.2002
EP-Veröffentlichungsnummer 0671745
Titel Halbleiterspeicheranordnung
Anmelder Hitachi, Ltd., Tokio/Tokyo, JP
Erfinder Honjo, Shigeru, Ohtsuki-shi, Yamanashi, JP;
Yanagisawa, Kazumasa, Kokubunji-shi, Tokyo, JP;
Inoue, Kiyoshi, Tokyo, JP
Vertreter Strehl, Schübel-Hopf & Partner, 80538 München
DE-Aktenzeichen 69521159
Vertragsstaaten DE, FR, GB, IT
Sprache des Dokument EN
EP-Anmeldetag 23.02.1995
EP-Aktenzeichen 953011921
EP-Offenlegungsdatum 13.09.1995
EP date of grant 06.06.2001
Veröffentlichungstag im Patentblatt 28.02.2002
IPC-Hauptklasse G11C 11/22

Beschreibung[de]

Die Erfindung betrifft einen Halbleiterspeicher, spezieller eine Technik, die in geeigneter Weise bei einem Halbleiterspeicher unter Verwendung eines Speicherelements aus einem ferroelektrischen Kondensator und einem Adressenauswähl-MOS- FET angewandt wird.

Beispiele von Halbleiterspeichern unter Verwendung ferroelektrischer Kondensatoren als Speicherelementen, die zwischen einem nichtflüchtigen Modus und einem flüchtigen Modus umgeschaltet werden können, sind in den japanischen Patentoffenlegungen Nr. 5996/1991, 283079/1991 und 283176/1991 angegeben.

Der Erfinder hinsichtlich der vorliegenden Erfindung hat einen Halbleiterspeicher mit einer neuartigen Funktion erfunden, die Nachteile dahingehend berücksichtigt, dass ein Hauptteil des Stromverbrauchs in einem DRAM (dynamischer RAM) beim Auffrischvorgang verwendet wird und dass die Polarisationseigenschaften eines ferroelektrischen Speichers unter Verwendung eines ferroelektrischen Kondensators schlechter werden, wenn die Anzahl von Umschreibvorgängen zunimmt, und bei dem diese zwei Nachteile durch Kombinieren derselben überwunden werden.

US-A-5250827 offenbart eine integrierte Halbleiterschaltung mit einer Zelleneinheit eines dynamischen RAM (DRAM) und einer bekannten flüchtigen Zelleneinheit, bei der die DRAM- Zelleneinheit einen paraelektrischen Kondensator aufweist und die bekannte flüchtige Zelleneinheit einen ferroelektrischen Kondensator aufweist. Die DRAM-Zelleneinheit besteht aus einem ersten Transistor, dessen Gate mit einer Wortleitung verbunden, dessen Source mit einer Bitleitung verbunden ist und dessen Drain mit dem paraelektrischen Kondensator verbunden ist, dessen andere Elektrode mit einer ersten Leitung verbunden ist. Die nichtflüchtige RAM-Zelleneinheit besteht aus einem zweiten Transistor, dessen Gate mit einer zweiten Leitung verbunden ist, dessen Source mit der Bitleitung verbunden und dessen Drain mit dem ferroelektrischen Kondensator verbunden ist, dessen andere Elektrode mit einer dritten Leitung verbunden ist. An den ferroelektrischen Kondensator wird zum Auslesen seines Signals eine Umkehrspannung angelegt. Eine derartige Umkehrspannung wird an den paraelektrischen Kondensator nicht angelegt. Ein Transistor wirkt als Schalter zum Laden und Entladen des ferroelektrischen Kondensators. Wenn die Schaltung als flüchtiger Speicher verwendet wird, wird der Transistor ausgeschaltet und die DRAM-Zelleneinheit und die nichtflüchtige Zelleneinheit werden elektrisch voneinander getrennt, so dass nur der Betrieb des DRAM ausgeführt wird.

Es ist ein Ziel der Erfindung, einen Halbleiterspeicher mit niedrigem Energieverbrauch zu schaffen, bei dem Grenzen hinsichtlich der Anzahl von Umschreibvorgängen praktische beseitigt sind.

Gemäß einer ersten Erscheinungsform der Erfindung ist ein Halbleiterspeicher geschaffen, der Folgendes aufweist:

ein Speicherfeld mit mehreren Speicherelementen mit jeweils einem ferroelektrischen Kondensator, wobei das Speicherfeld in einem flüchtigen Modus, in dem die Speicherelemente eine Volatilität aufweisen, oder in einem nichtflüchtigen Modus arbeitet, in dem die Speicherelemente keine Volatilität aufweisen, und das Speicherfeld eine Schreib-, eine Lese- oder eine Auffrischoperation durchführt, wenn das Speicherfeld im flüchtigen Modus arbeitet; wobei

ein Steuerkreis, der dazu vorgesehen ist, das Speicherfeld so zu steuern, dass es seinen Arbeitsmodus vom flüchtigen Modus in den nichtflüchtigen Modus umstellt, wenn das Speicherfeld in einem vorbestimmten Zeitraum weder eine Schreib- noch eine Leseoperation durchführt und das Speicherfeld im flüchtigen Modus arbeitet.

Gemäß einer zweiten Erscheinungsform der Erfindung ist ein Verfahren zum Betrieb eines Halbleiterspeichers mit einem Speicherfeld, das mehrere Speicherelemente aufweist, die jeweils einen ferroelektrischen Kondensator umfassen, geschaffen, wobei das Verfahren die folgenden Schritte beinhaltet:

(1) Schreiben von Daten in mindestens eines der Speicherelemente des Speicherfeldes in einem flüchtigen Modus, in dem die Speicherelemente Daten flüchtig speichern;

(2) Lesen von Daten aus mindestens einem der Speicherelemente des Speicherfeldes im flüchtigen Modus;

(3) Auffrischen von Daten der Speicherelemente des Speicherfeldes im flüchtigen Modus;

(4) Schreiben von Daten in mindestens eines der Speicherelemente des Speicherfeldes im nichtflüchtigen Modus, in dem die Speicherelemente Daten nicht flüchtig speichern;

(5) Lesen von Daten aus mindestens einem der Speicherelemente des Speicherfeldes im nichtflüchtigen Modus; und

(6) Umstellen des Speicherfeldes vom flüchtigen Modus in den nichtflüchtigen Modus, wenn weder der Schreibschritt (1) noch der Leseschritt (2) für einen bestimmten Zeitraum ausgeführt wurde und das Speicherfeld im flüchtigen Modus arbeitet.

Das Speicherfeld (die Speichermatrix), das in einer Matrix angeordnete Speicherelemente enthalten kann, von denen jedes aus einem ferroelektrischen Kondensator und einem Adressenauswähl-MOSFET besteht, kann für jede Wortleitung in mehrere Speicherblöcke unterteilt sein. So ist jeder der Speicherblöcke mit einem Modus-Speicherelement versehen, das einen DRAM-Modus (flüchtiger Modus) oder eine NV-Modus (nichtflüchtiger Modus) in eineindeutiger Entsprechung zu jedem Speicherblock speichert, und mit einem Auffrischvorgangs- Zählelement, das für jeden Speicherblock die Anzahl aufeinanderfolgend ausgeführter Auffrischvorgänge zählt. Während des Auffrischvorgangs n (wobei n eine vorbestimmte Anzahl von Malen ist) erfolgt ein Speicherzugriff zum zeitweiligen Ändern der Plattenspannung des ferroelektrischen Kondensators von einer Spannung auf eine andere, und gleichzeitig wird das Modus-Speicherelement vom DRAM- auf den NV-Modus umgeschaltet. Wenn ein Lese- oder Schreibvorgang aus bzw. in ein Speicherelement im Speicherblock ausgeführt wird, wird das Modus-Speicherelement vom NV-in den DRAM-Modus umgeschaltet. Ein Auffrischvorgang wird für einen Speicherblock ausgelassen, der gemäß der gespeicherten Information im Modus-Speicherelement auf den NV-Modus gestellt wurde. Diese Operation erlaubt eine wesentliche Verringerung des Energieverbrauchs, und die Polarisation wird nur beim Umschalten in den NV-Modus umgekehrt, so dass die Beschränkung hinsichtlich der Anzahl von Umschreibvorgängen praktisch beseitigt werden kann.

Durch die oben genannten Maßnahme wird, da ein Speicherblock, auf den nicht zugegriffen wird, in einen NV-Modus versetzt wird, in dem der Auffrischvorgang weggelassen wird, eine beträchtliche Einsparung beim Energieverbrauch erzielt. Ferner kann die Einschränkung hinsichtlich der Anzahl von Umschreibvorgängen praktisch beseitigt werden, da die Polarisation nur beim Umschalten in den NV-Modus umgekehrt wird.

In den Zeichnungen ist Folgendes dargestellt.

Fig. 1 ist ein Funktionsblockdiagramm, das ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiterspeichers zeigt;

Fig. 2 ist ein Diagramm zu Zustandsübergängen, das dazu verwendet wird, den Modusumschaltvorgang beim erfindungsgemäßen Halbleiterspeicher zu erläutern;

Fig. 3 ist ein schematisches Blockdiagramm, das, als ein Ausführungsbeispiel der Erfindung, eine Speichermatrix und eine Steuerschaltung für die Anzahl kontinuierlicher Auffrischvorgänge beim erfindungsgemäßen Halbleiterspeicher zeigt;

Fig. 4 ist ein Blockdiagramm eines Ausführungsbeispiels eines Halbleiterspeichers unter Anwendung der Erfindung;

Fig. 5 ist ein Gesamtblockdiagramm eines Ausführungsbeispiels eines Halbleiterspeichers unter Anwendung der Erfindung;

Fig. 6 ist eine Schaltungsanordnung eines Speicherelements unter Verwendung eines ferroelektrischen Kondensators beim erfindungsgemäßen Halbleiterspeicher;

Fig. 7 zeigt Verläufe von Betriebssignalen, wenn ein Speicherelement gemäß Fig. 6, das auf hohem Pegel speichert, in den nichtflüchtigen Modus umgeschaltet wird;

Fig. 8A und 8B zeigen das Verhalten der Polarisation hinsichtlich der Hysteresecharakteristik eines ferroelektrischen Films, entsprechend der Fig. 7;

Fig. 9 zeigt Verläufe von Betriebssignalen, wenn ein Speicherelement gemäß Fig. 6, das auf niedrigem Pegel speichert, in den NV-Modus umgeschaltet wird;

Fig. 10A und 10B zeigen das Verhalten der Polarisation hinsichtlich der Hysteresecharakteristik eines ferroelektrischen Films, entsprechend der Fig. 9;

Fig. 11 ist ein Blockdiagramm eines anderen Ausführungsbeispiels eines Halbleiterspeichers unter Anwendung der Erfindung;

Fig. 12 skizziert ein Computersystem unter Verwendung eines erfindungsgemäßen Halbleiterspeichers und

Fig. 13 skizziert ein schnurloses Telefonsystem mit einem erfindungsgemäßen Halbleiterspeicher.

Fig. 1 zeigt ein Funktionsblockdiagramm eines Halbleiterspeichers als ein Ausführungsbeispiel der Erfindung. Schaltungsblöcke im Diagramm werden jeweils auf einem einzelnen Halbleitersubstrat aus z. B. einkristallinem Silicium durch eine bekannte Herstelltechnik für integrierte Halbleiterschaltungen hergestellt. Der Halbleiterspeicher dieses Ausführungsbeispiels verfügt im Wesentlichen über einen herkömmlichen dynamischen RAM (einfacher als DRAM bezeichnet) - mit einer Speichermatrix (oder einem Speicherelementfeld), einem X-Decodierer, einem Y-Decodierer, einem Y-Schalter, einer Auffrisch-Aktivierungsschaltung, einer Adressenauswählschaltung für das X-System und einer Adressenauswählschaltung für das Y-System - und auch eine Steuerschaltung für die Anzahl kontinuierlicher Auffrischvorgänge, eine Modus-Umschaltstufe, einen Modusspeicher und eine Modus-Entscheidungsschaltung. Ferroelektrische Kondensatoren werden als Informationsspeicherkondensatoren von Speicherelementen verwendet.

Die Speichermatrix verwendet ferroelektrische Kondensatoren als die Speicherelemente aufbauende Informationsspeicherkondensatoren. In anderer Hinsicht hat die Speichermatrix ähnliche Konfiguration wie die Matrix eines bekannten dynamischen RAM-Speichers oder ein Speicherfeld. Es ist zu beachten, dass die Speichermatrix zugehörige Leseverstärker und Bitleitungs-Vorabladeschaltungen enthält.

Der ferroelektrische Kondensator wird durch ein bekanntes Verfahren hergestellt, z. B. durch Abscheiden einer ferroelektrischen Substanz aus z. B. PZT auf einer Elektrode, die einen Speicherknoten eines ein dynamisches Speicherelement bildenden Kondensators bildet, wobei dann eine obere Elektrode aus z. B. Pt hergestellt wird. Die ferroelektrische Substanz kann BaMgF&sub4; sein. Das Verfahren zum Herstellen einer derartigen ferroelektrischen Schicht ist im Einzelnen in der Zeitschrift "Semiconductor World", Ausgabe Dezember 1991, S. 122-125 beschrieben.

Die Adressenauswählschaltung für das X-System ist ein Adressenpuffer für das X-System, der ein synchron mit einem Zeilenadressen-Abtastsignal zugeführtes Adressensignal aufnimmt und hält. Die Adressenauswählschaltung für das Y-System ist ein Adressenpuffer für das Y-System, der ein synchron mit einem Spaltenadressen-Abtastsignal geliefertes Adressensignal aufnimmt und hält.

Der X-Decodierer decodiert ein Adressensignal für das X-System zum Auswählen einer Wortleitung in der Speichermatrix. Der X-Decodierer enthält einen Wortleitungstreiber, der eine Wortleitung ansteuert. Der Y-Decodierer decodiert ein Adressensignal für das Y-System zum Erzeugen eines Spaltenauswählsignals für komplementäre Datenleitungen (oder Bitleitungen) in der Speichermatrix, um dadurch den Y-Schalter zu steuern. Der Y-Schalter verbindet durch das Spaltenauswählsignal ausgewählte komplementäre Datenleitungen mit einer Eingangs/Ausgangs-Schaltung IOB.

Die Timing-Steuerschaltung unterscheidet, auf ein empfangenes Zeilenadressen-Abtastsignal, ein Spaltenadressen-Abtastsignal und ein Schreibfreigabesignal hin, zwischen den Betriebsmodi des Schreibens, Lesens und Auffrischens, und sie erzeugt ein dem Modus entsprechendes internes Timingsignal. Die Auffrisch-Aktivierschaltung enthält einen Adressenzähler und sie gibt während des Auffrischmodus eine Auffrischadressen an den X-Decodierer aus.

In einem Speicher unter Verwendung einer externen Schnittstelle, über die die Adressensignale für das X- und das Y- System von unabhängigen Anschlüssen eingegeben werden, wie bei einem statischen RAM, anstatt dass ein Adressenmultiplexsystem wie bei einem dynamischen RAM verwendet wird, empfängt die Timing-Steuerschaltung ein Chipauswählsignal, ein Schreibfreigabesignal und ein Ausgabe-Freigabesignal. Die Auffrischaktivierschaltung ist mit einer Timerschaltung versehen, die, wenn das Auffrischsteuersignal auf dem aktiven Pegel gehalten wird, Impulse erzeugt, um einen Auffrischvorgang periodisch zu aktivieren. Das heißt, dass diese Konfiguration einem bekannten pseudostatischen RAM ähnlich ist, der dynamische Speicherelemente für die Speichermatrix verwendet, während gleichzeitig für eine externe Schnittstelle gesorgt ist, die mit der eines statischen RAM kompatibel ist.

Bei einem Halbleiterspeicher mit einer Konfiguration ähnlich der des oben genannten dynamischen RAM oder des pseudostatischen RAM ist die Begrenzung hinsichtlich der Anzahl der Umschreibvorgänge, die zu invertierter Polarisation des ferroelektrischen Kondenators führen, praktisch beseitigt, und der den Auffrischvorgang beim dynamischen RAM begleitende Stromverbrauch ist unter Verwendung ferroelektrischer Kondensatoren für Speicherelemente und durch Hinzufügen der folgenden Schaltkreise wesentlich verringert.

Die Speichermatrix aus in einer Matrix angeordneten Speicherelementen, die jeweils aus einem ferroelektrischen Kondensator und einem Adressenauswähl-MOSFET bestehen, ist in mehrere Speicherblöcke jeweils einer oder zwei Wortleitungen unterteilt. Für diese Speicherblöcke sind Modus-Speicherelemente in eineindeutiger Entsprechung vorhanden. Es existieren zwei Modi: ein DRAM-Modus (flüchtiger Modus) und ein NV- Modus (nichtflüchtiger Modus). Demgemäß ist jedem Speicherblock ein Informationsbit zur Spezifizierung des Modus zugewiesen. Der Modusspeicher kann z. B. aus einer statischen Speicherschaltung bestehen.

Die Steuerschaltung für die Anzahl kontinuierlicher Auffrischvorgänge zählt die Auffrischvorgänge in jedem Speicherblock. Wenn in ein in jedem Speicherblock enthaltenes Speicherelement eingeschrieben oder aus ihm ausgelesen wird, wird der Zählwert für Auffrischvorgänge rückgesetzt (gelöscht). Das heißt, dass die Steuerschaltung für die Anzahl von Auffrischvorgängen verfolgt, wie oft ein Auffrischvorgang aufeinanderfolgend für jeden Speicherblock ausgeführt wurde.

Wenn ein Auffrischvorgang von der Auffrischaktivierschaltung auszuführen ist, liest die Modusentscheidungsschaltung die im Modus-Speicherelement gespeicherte Modusinformation entsprechend dem Auffrischadressensignal, um zu bestimmen, ob sich ein die aufzufrischende Wortleitung enthaltender Speicherblock im DRAM-Modus oder im NV-Modus befindet. Wenn er sich im DRAM-Modus befindet, wird der Auffrischvorgang ausgeführt, wobei der Zählwert der Steuerschaltung für die Anzahl kontinuierlicher Auffrischvorgänge inkrementiert wird. Wenn er sich im NV-Modus befindet, wird der Auffrischvorgang weggelassen. Das heißt, dass kein Wortleitungs-Auswählvorgang vom X-Decodierer und keine Aktivierung des Leseverstärkers ausgeführt werden.

Wenn die Adressenauswählschaltung für das X-System einen Speicherzugriff zum Schreiben oder Lesen ausführt, setzt die Modusentscheidungsschaltung die Anzahl von Auffrischvorgängen in der Steuerschaltung für die Anzahl kontinuierlicher Auffrischvorgänge für den entsprechenden Speicherblock auf null zurück, und sie ändert gleichzeitig mittels der Modusänderungsschaltung das Modus-Speicherelement auf den DRAM- Modus. Diese Modusänderung kann weggelassen werden, wenn sich der Speicherblock im DRAM-Modus befindet. Zum Speicherzugriff für einen Schreib- oder einen Lesevorgang gehört, wie bei einem herkömmlichen dynamischen RAM oder einem pseudostatischen RAM, das Auswählen einer Wortleitung der Speichermatrix durch den X-Decodierer, das Aktivieren eines Leseverstärkers, das Auswählen eines Y-Schalters durch den Y- Decodierer und, im Fall des Schreibens über den Eingangs/- Ausgangs-Puffer 10B, das Aufladen des ferroelektrischen Kondensators des ausgewählten Speicherelements auf hohen oder niedrigen Pegel entsprechend der Schreibinformation oder, im Fall eines Lesevorgangs, das Ausgeben eines durch den Leseverstärker verstärkten Signals über den Eingangs/Ausgangs- Puffer IOB.

Wenn die vorbestimmte Anzahl von Auffrischvorgängen ausgeführt wurde, spezifiziert die Steuerschaltung für die Anzahl kontinuierlicher Auffrischvorgänge eine Modusänderung an die Modusänderungsschaltung. Die Modusänderungsschaltung erhöht zum Zeitpunkt eines Auffrischvorgangs vorübergehend die Plattenspeicherung der Speichermatrix ausgehend von einem niedrigen Pegel von z. B. dem Massepotenzial des Schaltkreises auf einen hohen Pegel von z. B. der Versorgungsspannung VCC, um einen Schreibvorgang auszuführen, der zu umkehrter Polaristation des ferroelektrischen Kondensators führt. Dann wird der NV-Modus in den Modusspeicher eingespeichert. Für einen Speicherblock, der eine Anzahl von Wortleitungen enthält, wird die Plattenspannung, wie oben angegeben, während der Auswahl aller Wortleitungen für Auffrischvorgänge zeitweilig geändert, um alle Speicherelemente auf den NV-Modus umzuschalten.

Fig. 2 zeigt ein Diagramm für Zustandsübergänge, das dazu verwendet wird, den Modusänderungsvorgang beim erfindungsgemäßen Halbleiterspeicher zu erläutern. Modusinformation FN(i) im Modusspeicher, die einem Speicherblock i unter der Vielzahl getrennter Speicherblöcke oder, wenn der Speicherblock durch Wortleitungen gekennzeichnet wird, einer Wortleitung i entspricht, wird auf "1" (hoher Pegel) gesetzt, wenn sich der Block im DRAM-Modus befindet, oder auf "0" (niedriger Pegel), wenn er sich im NV-Modus befindet.

Im DRAM-Modus wird jedesmal dann, wenn ein Lese/Schreib(W/- R)-Vorgang ausgeführt wird, der Zählwert FT(i) für kontinuierliche Auffrischvorgänge rückgesetzt oder auf null gelöscht. Jedesmal dann, wenn ein Auffrischvorgang (REF) ausgeführt wird, wird der Zählwert FT(i) für kontinuierliche Auffrischvorgänge um eins inkrementiert. Wenn zwischen einem Auffrischvorgang und dem nächsten kein R/W-Vorgang ausgeführt wird, wird der Zählwert FT(i) für kontinuierliche Auffrischvorgänge sukzessive inkrementiert. Während dieser Periode wird der Auffrischvorgang normal ausgeführt, da sich der Speicherblock im DRAM-Modus befindet. Das heißt, es wird eine Wortleitung ausgewählt; im ausgewählten Speicherelement gespeicherte Information wird auf die komplementären Datenleitungen gegeben; und der Leseverstärker wird aktiviert, um eine kleine Potenzialdifferenz zwischen den komplementären Datenleitungen auf die Spannungsdifferenz zwischen der Versorgungsspannung und dem Massepotenzial der Schaltung zu erhöhen und die verstärkte Spannung im Speicherkondensator wiederherzustellen.

Wenn der Zählwert FT(i) für kontinuierliche Auffrischvorgänge einen vorbestimmten Wert N erreicht, wird der Modus auf den NV-Modus umgeschaltet, d. h., die Modusinformation FN(i) wird von 1 auf 0 geändert. Bei diesem Auffrischvorgang N wird, da der Modus auf den NV-Modus geändert ist, eine Wortleitung ausgewählt, wie dies später beschrieben wird, und der Leseverstärker wird aktiviert, um die Plattenleitung und den ferroelektrischen Kondensator zeitweilig vom Massepotenzial der Schaltung auf die Versorgungsspannung zu ändern - wobei die Potenziale der mit den Speicherelementen verbundenen komplementären Datenleitungen auf den hohen Pegel der Versorgungsspannung und den niedrigen Pegel des Massepotenzials der Schaltung gesetzt werden -, um einen Schreibvorgang auszuführen, der zu umgekehrter Polarisation des Kondensators führt.

Danach wird selbst dann, wenn ein Auffrischvorgang für den Speicherblock (Wortleitung) i ausgelöst wird, der Auffrischvorgang für diesen Speicherblock weggelassen. Das heißt, dass weder eine Auswahl einer Wortleitung noch eine Aktivierung des Leseverstärkers ausgeführt werden, mit der Ausnahme, dass die Auffrischadresse aktualisiert wird. Indessen ist in der Figur der Zählwert FT(i) für den kontinuierlichen Auffrischvorgang im NV-Modus auf N gehalten, jedoch hat dieser Zählwert eine Bedeutung und er kann im Verlauf der Zeit praktisch auf null gelöscht werden, wenn Speicherblöcke vorliegen, die dynamische Speicherelemente als Speicherschaltungen verwenden.

Wenn ein R/W-Speicherzugriff auf den Speicherblock (oder die Wortleitung) i erfolgt, der in den NV-Modus versetzt ist, wird der fragliche Speicherblock auf den DRAM-Modus umgeschaltet und der Zählwert FT(i) für kontinuierliche Auffrischvorgänge wird auf null gesetzt. Dann wird ein Schreib- oder Lesevorgang ähnlich dem oben beschriebenen ausgeführt.

Fig. 3 zeigt als ein Ausführungsbeispiel ein schematisches Blockdiagramm der Speichermatrix und der Steuerschaltung für die Anzahl kontinuierlicher Auffrischvorgänge beim erfindungsgemäßen Halbleiterspeicher. Dieses Ausführungsbeispiel betrifft einen Fall, bei dem die Speichermatrix für jede Wortleitung unterteilt ist, und die Figur zeigt in repräsentativer Weise eine der i-ten Wortleitung WLi entsprechende Schaltung.

Bei diesem Ausführungsbeispiel ist die Steuerschaltung für die Anzahl kontinuierlicher Auffrischvorgänge mit einer Anzahl von dynamischen Speicherelementen an derselben Wortleitung WLi wie bei einer Speichermatrix 10, die als Zählwert- Speicherelement für kontinuierliche Auffrischvorgänge arbeitet. Wenn z. B. davon ausgegangen wird, dass ein Auffrischvorgang drei aufeinanderfolgende Male auszuführen ist, sind zwei Speicherelemente M1i und M2i als Speicher zum Speichern des Zählwerts FT(i) für kontinuierliche Auffrischvorgänge vorhanden. Diese Speicherelemente M1i, M2i bestehen jeweils aus einem Adressenauswähl-MOSFET und einem Speicherkondensator. Da bei diesem Ausführungsbeispiel Kondensatoren C1i, C2i als dynamische Speicherelemente verwendet sind, müssen sie keine ferroelektrische Kondensatoren sein. Jedoch bestehen sie aus ferroelektrischen Kondensatoren, da der Herstellprozess für den Speicherkondensator Cmi der Speichermatrix genutzt werden kann.

Die Speicherelemente M1i, M2i sind jeweils mit den ersten komplementären Datenleitungen DL1, DL2 verbunden. Diese ersten komplementären Datenleitungen DL1, DL2 sind jeweils mit zweiten komplementären Datenleitungen /DL1, /DL2 (nicht dargestellt) versehen, die parallel zu den ersten Leitungen verlaufen. Eine FTRW-Schaltung ist eine Steuerschaltung, die den in den Speicherelemente M1i, M2i gespeicherten Zählwert liest und ihn um eins inkrementiert und das Ergebnis in den Speicherelemente M1i, M2i wiederherstellt. Für einen solchen Lesevorgang sind die komplementären Datenleitungen mit ähnlichen Leseverstärkern versehen, wie sie in der Speichermatrix verwendet werden.

Genauer gesagt, erfassen und verstärken die Leseverstärkung der FTRW-Schaltung, wie oben beschrieben, eine kleine, aus den Speicherelemente M1i, M2i ausgelesene Spannung auf den komplementären Datenleitungen DL1, DL2 entsprechend dem ausgewählten Zustand der Wortleitung WLi während des Auffrischvorgangs, wobei die halbe Vorladespannung der zweiten komplementären Datenleitung /DL1, /DL2 (nicht dargestellt) als Bezugsspannung verwendet wird. Dieses verstärkte Signal wird durch eine Addierschaltung um eins inkrementiert und in den Speicherelemente M1i, M2i wiederhergestellt. Die FTRW-Schaltung ignoriert andererseits, wenn die Wortleitung während des Schreib/Lese-Vorgangs ausgewählt wird, das Lesesignal, und sie schreibt den Wert null (niedriger Pegel) in die beiden Speicherelemente M1i, M2i ein, um sie so wiederherzustellen.

Beim dritten Auffrischvorgang, bei dem die gespeicherte Information in den Speicherzellen M1i und M2i jeweils eins ist, wird ein Timingimpuls ΦVPL erzeugt und an einen Eingang einer Torschaltung G gegeben - deren zweiter Eingang mit einem Auswählsignal für die Wortleitung WLi versorgt wird -, um die Plattenspannung VPLi eines ferroelektrischen Kondensators Cmi, entsprechend der Wortleitung WLi, die gerade aufgefrischt wird, zeitweilig auf hohem Pegel zu halten. Im Ergebnis wird, während des dritten aufeinanderfolgenden Auffrischvorgangs, die Polarisationsrichtung der mit der Wortleitung WLi verbundenen Speicherelemente entsprechend der gespeicherten Information beim Umschreiben bestimmt. Das heißt, dass in die mit der Wortleitung WLi verbundenen Speicherelemente wie bei einem FRAM geschrieben wird. Danach werden die Auffrischvorgänge auf Grund der Modusänderung in den nichtflüchtigen Modus weggelassen, solange nur der Auffrischvorgang andauert.

Ein Wechsel auf den NV-Modus unmittelbar nach dem dritten aufeinanderfolgenden Auffrischvorgang führt jedoch zu einem sehr häufigen Umschalten zwischen dem DRAM-Modus und dem NV- Modus, was die Beeinträchtigung der Eigenschaften, die mit der beim Umschalten in den NV-Modus ausgeführten Polarisationsumkehr einhergehen, auf ein nicht vernachlässigbares Maß bringt. Demgemäß wird die Anzahl kontinuierlicher Auffrischvorgänge vor dem Umschalten auf den NV-Modus in der Praxis auf 127, 255 oder 511 eingestellt. Wenn z. B. die Anzahl 127 ist, ist der Speicherabschnitt für FT(i) mit sieben derartigen Speicherelementen versehen; wenn sie 255 ist, sind acht derartige Speicherelemente vorhanden; und wenn sie 511 ist, sind neun derartige Speicherelemente vorhanden.

Fig. 4 zeigt ein beispielhaftes Blockdiagramm eines Ausführungsbeispiels eines die Erfindung anwendenden Halbleiterspeichers. Bei diesem Ausführungsbeispiel ist die externe Schnittstelle mit einem dynamischen RAM kompatibel.

Bei diesem Ausführungsbeispiel verfügt die Speichermatrix über vier Speicherelementfelder, wobei ein n-Kanal-MOSFET (NMOS) und einem p-Kanal-MOSFET (PMOS), die Leseverstärker bilden, die gesondert auf jeder Seite der einzelnen Speicherelementfelder angeordnet sind. Die vier Speicherelementfelder sind in zwei Gruppen von zwei Speicherelementfelder unterteilt, wobei ein Speicherdecodierer und ein Treiber zwischen den zwei Speicherelementfeldern jeder Gruppe für gemeinsame Verwendung angeordnet sind. Benachbart zum Spaltendecodierer und dem Treiber ist ein Eingangs/Ausgangs-Bus vorhanden, wobei zu beachten ist, dass dieser den Y-Schalter enthalten soll.

Der Zeilenadressenpuffer nimmt Adressensignale A0 - A8 auf, die synchron mit einem Zeilenadressen-Abtastsignal/RAS geliefert werden, und er liefert er an den Zeilendecodierer. Vier Zeilendecodierer sind in eineindeutiger Entsprechung für die vier Speicherelementfelder vorhanden. Das vom Zeilenadresspuffer an den Decodierer gelieferte Adressensignäl wird, was jedoch nicht dargestellt ist, über einen Adressenbus übertragen, der der Reihe nach die vier Zeilendecodierer durchläuft. Ein Worttreiber steuert eine Wortleitung an, die durch das Ausgangssignal des Zeilendecodierers ausgewählt wird.

Der Spaltenadresspuffer nimmt Adressensignale A0 - A8 auf, die synchron mit einem Spaltenadressen-Abtastsignal/CAS geliefert werden, und er liefert sie an den Spaltendecodierer. Der Spaltendecodierer verbindet die komplementären Datenleitungen eines durch Ansteuern des Y-Schalters mittels des Treibers ausgewählten Speicherelementfelds an den Eingangs/Ausgangs-Bus. Beim Schreibvorgang wird das von den externen Anschlüssen I/01 - I/04 eingegebenes Schreibsignal von jedem Speicherelement fällt über den I/O-Puffer, den Eingangs/Ausgangs-Bus, den Y-Schalter und die komplementären Datenleitungen ausgewählt und dann in jedes Speicherelement eingeschrieben. Beim Lesevorgang wird die in ein ausgewähltes Speicherelement in jedem Speicherfeld eingespeicherte Information über die komplementären Datenleitungen, den Leseverstärker, den Y-Schalter, den Eingangs/Ausgangs-Bus, den Eingangs/Ausgangs-Puffer und die externen Anschlüsse I/01 - I/04 ausgegeben. Die Steuerschaltung bestimmt, auf die Steuersignale /RAS, /CAS, die Schreibfreigabesignale /WE und das Ausgabe-Freigabesignal /OE hin, den Betriebsmodus, wie einen Schreib-, Lese-Auffrischvorgang, und sie erzeugt einen jedem Modus entsprechenden Timingimpuls.

Die Steuerschaltung ist mit der Auffrischaktivierschaltung, der Modusentscheidungsschaltung, der Steuerschaltung für die Anzahl kontinuierlicher Auffrischvorgänge, dem Modusspeicher und der Modusänderungsschaltung versehen. Der Worttreiber verfügt über eine Plattenspannungs-Ansteuerschaltung als Teil der Modusänderungsschaltung.

Fig. 5 zeigt das gesamte Blockdiagramm eines Ausführungsbeispiels eines erfindungsgemäßen Halbleiterspeichers. Jeder der Schaltungsblöcke im Diagramm, wie beim vorigen Ausführungsbeispiel, durch eine bekannte Herstelltechnik für interierte Halbleiterschaltungen auf einem Halbleitersubstrat aus z. B. einkristallinem Silicium hergestellt.

Die Speichermatrix kann so hergestellt werden, dass sie über eine Speicherkapazität von 1024 · 1024 (ungefähr 1 M Bits) verfügt. Anders gesagt, verfügt die Speichermatrix über 1024 Wortleitungen und 1024 Paare komplementärer Datenleitungen. 1024 Leseverstärker sind eineindeutiger Entsprechung zu den 1024 Paaren komplementärer Datenleitungen vorhanden. Der Y- Schalter YSW wählt ein Paar komplementärer Datenleitungen aus den 1024 Paaren aus und verbindet es mit dem Eingangs/Ausgangs-Puffer IOB.

Dieses Ausführungsbeispiel ist mit einer FT-Speichermatrix benachbart zur Speichermatrix versehen, um den Zählwert für kontinuierliche Auffrischvorgänge zu speichern, wie beim vorigen Ausführungsbeispiel der Fig. 3. Bei diesem Ausführungsbeispiel ist die Speichermatrix für jede Wortleitung WL in Speicherblöcke unterteilt. Demgemäß sind die FT-Speicher zum Speichern des Zählwerts für kontinuierliche Auffrischvorgänge für jede Wortleitung vorhanden. Bei diesem Ausführungsbeispiel verfügt der FT-Speicher über acht Bits, um dafür zu sorgen, dass der Modus auf den NV-Modus umgeschaltet wird, wenn ein Auffrischvorgang aufeinanderfolgend 255 mal ausgeführt wurde. Daher verfügt die FT-Speichermatrix über eine Konfiguration von 1024 · 8 mit acht Leseverstärkern SA, wie in der Speichermatrix.

Das Lesesignal von der FT-Speichermatrix wird, während des Auffrischvorgangs, an die Steuerschaltung FTCONT geliefert, die +1 zum Lesesignal addiert und das Additionsergebnis in dasselbe Speicherelement einschreibt, um so den Zählwert für kontinuierliche Auffrischvorgänge zu aktualisieren. Während eines Schreib- oder Lesevorgangs löscht die Steuerschaltung FTCONT die gespeicherte Information im entsprechenden Speicherelement auf insgesamt null. Wenn die gespeicherte Information in den acht Speicherzellen jeweils eins ist, d. h., wenn aufeinanderfolgend jeweils 255 Auffrischvorgänge ausgeführt wurden, spezifiziert die Steuerschaltung FTCONT einen Schalter für eine später beschriebene Modusentscheidungs- Steuerschaltung FNCONT auf den NV-Modus, und sie sorgt dafür, dass der X-Decodierer XDEC einen einmaligen Impuls erzeugt, um die Plattenspannung des ferroelektrischen Kondensators zeitweilig auf dem hohen Pegel der Versorgungsspannung zu halten, um ein Umschreiben in den NV-Modus auszuführen.

Ein von einem Auffrischadressenzähler in der Auffrischsteuerschaltung REFCT erzeugtes Adressensignal und das Ausgangssignal eines X-Adressenpuffers XAB, der ein Adressensignal für das X-System von der externen Schaltung aufnimmt, werden über einen Multiplexer MPX in die interne Schaltung aufgenommen. Das heißt, dass der Multiplexer MPX während eines normalen Schreib/Lese-Vorgangs das Adressensignal vom X-Adresspuffer XAB an den X-Decodierer XDEC überträgt. Während eines Auffrischvorgangs liefert der Multiplexer MPX das von der Auffrischsteuerschaltung REFCT erzeugte Auffrischadresssignal an den X-Decodierer XDEC.

Bei diesem Ausführungsbeispiel ist der Ausgang des Multiplexers MPX mit einem FN-Speicher zum Speichern von Modusinformation für die mit jeder Wortleitung verbundenen Speicherelemente versehen. Dieses Ausführungsbeispiel verwendet ein statisches Speicherelement (statische Flipflopschaltung) als FN-Speicher. Für die oben genannte Moduseinstellung durch individuelle Wortleitungen sind 1024 Speicherelemente, deren Anzahl der Anzahl von Wortleitungen entspricht, und die Auswählschaltung vorhanden.

Der FN-Speicher decodiert ein über den Multiplexer MPX während des Auffrischmodus geliefertes Adressensignal, er liest die Modusinformation und er speist diese in die Modusentscheidungs-Steuerschaltung FNCONT ein. Die Modusentscheidungs-Steuerschaltung FNCONT gibt, wenn das Lesesignal null ist, was den NV-Modus repräsentiert, ein Signal an den X-Decodierer aus, um ihn 2u deaktivieren. Dies deaktiviert die Auswahl der Wortleitung im NV-Modus und die Aktivierung der Leseverstärker.

Die Modusentscheidungs-Steuerschaltung FNCONT schreibt, wenn von der Steuerschaltung FNCONT das Umschalten in den NV-Modus spezifiziert wird, null in den ausgewählten FN-Speicher ein. Ferner schreibt die Modusentscheidungs-Steuerschaltung FNCONT, wenn von der Timingsteuerschaltung CONT ein Lese- oder Schreibvorgang spezifiziert wird, eins in den entsprechenden FN-Speicher ein, um den Modus auf den DRAM-Modus umzuschalten. Zusätzlich zu den obigen Vorgängen bestimmt die Timingsteuerschaltung CONT den Modus, wie den Lese-, Schreib- oder Auffrischmodus, entsprechend dem von außen gelieferten Steuersignal, und sie erzeugt ein entsprechendes Timingsignal.

Ein Y-Adresspuffer YAB nimmt ein Adresssignal für das Y-System auf und liefert es an den Y-Decodierer YDEC. Dieser Y- Decodierer YDEC decodiert das Y-Adresssignal zum Erzeugen eines Y-Auswählsignals zum Steuern des Y-Schalters, um dadurch das über den Eingangs/Ausgangs-Puffer IOB gelieferte Schreibsignal im Fall eines Schreibvorgangs im das ausgewählte Speicherelement der Speichermatrix einzuschreiben und um, im Fall eines Lesevorgangs, die gespeicherte Information im Speicherelement nach Verstärkung durch den ausgewählten Leseverstärker über den Eingangs/Ausgangs-Puffer IOB auszugeben.

Als Nächstes wird unter Bezugnahme auf die Fig. 6, 7, 8A, 8B, 9, 10A und 10B der Umschaltbetrieb vom DRAM-Modus in den NV-Modus beschrieben.

Fig. 6 zeigt den Schaltungsaufbaus eines Speicherelements unter Verwendung eines ferroelektrischen Kondensators im erfindungsgemäßen Halbleiterspeicher. Im Speicherelement der Figur besteht der Informationsspeicherkondensator des bekannten dynamischen Speicherelements aus einem ferroelektrischen Kondensator. Es sei jedoch darauf hingewiesen, dass die Plattenspannung VPL nicht fixiert ist, sondern dass sie sich abhängig vom Betriebsmodus ändert. Die Polarisationsrichtung des ferroelektrischen Kondensators wird so bestimmt, dass die Richtung, gesehen von der Seite des Schalters MOSFETQm oder der Seite des Speicherknotens, wie durch den Pfeil gekennzeichnet, als positive Polarität angenommen wird.

Fig. 7 zeigt Betriebssignalverläufe, wenn eine den hohen Pegel speicherndes Speicherelement in den nichtflüchtigen Modus umgeschaltet wird. Die Fig. 8A und 8B zeigen das Polarisationsverhalten in der Hysteresecharakteristik des ferroelektrischen Films. Wenn in einem Speicherelement ein hoher Pegel gespeichert ist, wie oben angegegen, und eine Wortleitung ausgewählt wird, wird vom Leseverstärker eine kleine gespeicherte Information, wie sie auf der Bitleitung (oder Datenleitung) BL auftritt, auf einen hohen Pegel von 5 V verstärkt, wie bei einem Auffrischvorgang. In diesem Zustand wird der ferroelektrische Film entsprechend 5 V polarisiert, wie es durch den Zustand 1 im Charakteristikdiagramm der Fig. 8A repräsentiert ist.

Wenn die Bitleitung BL auf hoch gehalten wird, wie oben angegeben, wird die Plattenspannung VPL auf denselben hohen Pegel von 5 V geändert. In diesem Zustand 2 tritt, da der ferroelektrische Film auf dasselbe Potenzial gebracht wird, eine der Spannung 0 V entsprechende Polarisation auf, wie es in Fig. 8B dargestellt ist.

Wenn die Plattenspannung VPL wieder auf den niedrigen Pegel gebracht wird, werden erneut 5 V an den ferroelektrischen Film angelegt, um eine Polarisation zu erzeugen, wie sie im Zustand 3 dargestellt ist. Dies bedeutet, dass durch die im Speicherknoten aufrechterhaltene Spannung selbst dann, wenn die Wortleitung WL auf den niedrigen Pegel abgewählt wird, eine ähnliche Polarisation erzeugt wird. Das heißt, dass keine Polarisationsumkehr, die die Polarisationsrichtung umkehren würde, auftritt, da das Umschalten auf den NV-Modus den vorigen Polarisationszustand unverändert lässt.

In einem derartigen NV-Modus senkt der Leckstrom, da anschließend kein Auffrischvorgang ausgeführt wird, das Potenzial des Speicherknotens auf den niedrigen Pegel, wie es im Zustand 4 dargestellt ist, so dass am ferroelektrischen Film keine Spannung mehr anliegt, wodurch die durch die Restpolarisation erhaltene Information verbleibt, wie es im Zustand 4 der Fig. 8B dargestellt ist.

Fig. 9 zeigt Betriebssignalverläufe, wenn ein den niedrigen Pegel speicherndes Speicherelement auf den NV-Modus umgeschaltet wird. Die Fig. 10A und 10B zeigen das Polarisationsverhalten in der Hysteresecharakteristik des ferroelektrischen Films. Beim Betreiben eines Speicherelements mit positiver Polarisation im DRAM-Modus wird, wenn bei einem den niedrigen Pegel speichernden Speicher eine Wortleitung ausgewählt wird, eine auf der Bitleitung BL auftretende kleine gespeicherte Information wie beim Auffrischvorgang durch den Leseverstärker auf den niedrigen Pegel von 0 V verstärkt. In diesem Zustand 1 existiert, da am ferroelektrischen Film dieselben 0 V anliegen, eine 0 V entsprechende Polarisation, wie es im Zustand 1 des Charakteristikdiagramms der Fig. 10A dargestellt ist.

Wenn die Bitleitung BL auf den niedrigen Pegel gesetzt ist, wie oben angegeben, ändert sich die Plattenspannung VPL auf denselben hohen Pegel von 5 V. In diesem Zustand 2 wird, da am ferroelektrischen Film -5 V anliegen, wie von der Seite des Speicherknotens aus gesehen, die Polarisation entsprechend der Spannung von -5 V umgekehrt wie es in Fig. 10B dargestellt ist.

Wenn die Plattenspannung VPL wieder auf den niedrigen Pegel gebracht wird, liegen am ferroelektrischen Film dieselben 0 V an, und es liegt eine Polarisation vor, wie sie im Zustand 3 dargestellt ist, entsprechend einer negativen, nicht positiven, Restpolarisation auf Grund der obigen Polarisationsumkehr. Dies bedeutet, dass durch die 0 V, wie sie selbst bei auf den niedrigen Pegel abgewählter Wortleitung WL im Speicherknoten aufrechterhalten werden, eine ähnliche Polarisation erzeugt wird. In einem derartigen NV-Modus senkt der Leckstrom, da anschließend kein Auffrischvorgang ausgeführt wird, das Potenzial des Speicherknotens auf den niedrigen Pegel, wie im Zustand 4 dargestellt, so dass am ferroelektrischen Film keine Spannung mehr anliegt, wodurch die negative Restpolarisation aufrechterhalten wird, wie es im Zustand 4 der Fig. 105 dargestellt ist.

Daher wird, wenn durch einen Lesevorgang eine Wortleitung ausgewählt wird und der Speicherzustand dergestalt ist, wie es im Zustand 4 der Fig. 7 dargestellt ist, ein kleiner hoher, der Restpolarisation entsprechender Pegel in Bezug auf die halbe Vorladespannung von 2,5 V als Bezugsspannung an die Bitleitung ausgegeben. Wenn der Speicherzustand dergestalt ist, wie es als. Zustand 4 in Fig. 9 dargestellt ist, wird ein kleiner niedriger Pegel ausgegeben. Der hohe oder niedrige Ausgangspegel wird durch den Leseverstärker verstärkt, und der verstärkte hohe oder niedrige Pegel wird in den ferroelektrischen Kondensator neu eingeschrieben, so dass ein der Polarisationsrichtung entsprechendes Lesesignal, wie als Zustand 1 in Fig. 8A oder als Zustand 2 in Fig. 10B dargestellt, erhalten werden kann. Danach wird der Vorgang wie im DRAM-Modus ausgeführt.

Im DRAM-Modus wird, da die Plattenspannung VPL auf das Massepotenzial der Schaltung fixiert ist, die Information von hohem oder niedrigem Pegel durch die positive oder negative Polarisation gespeichert. Das heißt, dass der ferroelektrische Kondensator als einfacher Kondensator wirkt.

Wenn bei diesem Ausführungsbeispiel für eine spezifizierte Zeitperiode kein Speicherzugriff vorgenommen wird, werden, wie oben angegeben, alle Wortleitungen auf den NV-Modus umgeschaltet, damit Information selbst dann aufrechterhalten werden kann, wenn keinerlei Auffrischvorgang mehr ausgeführt wird. Dies senkt den Stromverbrauch während des Batteriebetriebs praktisch auf null. Wenn alle Wortleitungen dadurch auf den NV-Modus umgeschaltet werden, dass kein Lese/- Schreib-Vorgang für eine spezifizierte Periode ausgeführt wird, kann Information selbst dann aufrechterhalten werden, wenn die Spannung weggenommen wird. Anstatt darauf zu warten, dass eine spezifizierte Periode verstreicht, wie oben beschrieben, ist es auch möglich, für einen Betriebsmodus zu sorgen, der nach einem Auffrischvorgang-Zyklus für ein erzwungenes Umschalten auf den NV-Modus sorgt und die Spannungsversorgung abtrennt.

Fig. 11 zeigt ein Blockdiagramm eines anderen Ausführungsbeispiels eines Halbleiterspeichers unter Anwendung der Erfindung. Dieses Ausführungsbeispiel ist für einen pseudostatischen RAM vorgesehen, dessen externe Schnittstelle mit der eines statischen RAM kompatibel ist.

Bei diesem Ausführungsbeispiel werden Adressensignale A0 - A10 in die Adressenlatch-Steuerschaltung aufgenommen. Die Adressensignale A0 - A10 werden als Adressensignal für das X-System an den Zeilendecodierer geliefert, der ein Wortleitungs-Auswählsignal erzeugt. Adressensignale A11 - A18 werden in die Adressenlatch-Steuerschaltung aufgenommen und als Adressensignal für das Y-System an einen Spaltendecodierer geliefert, der ein Auswählsignal für eine Spalten-Eingangs/- Ausgangs-Schaltung mit einem Spaltenschalter erzeugt. Auf diese Weise wird die externe Schnittstelle, die mit einem statischen RAM kompatibel ist, mit Adressensignalen für das X- und das Y-System von gesonderten externen Anschlüssen versorgt.

Eine Speichermatrix beinhaltet, wie beim vorigen Ausführungsbeispiel, Adressenauswähl-MOSFETs und Informationsspeicherkondensatoren aus ferroelektrischen Kondensatoren. Ein an den Eingangs/Ausgangs-Anschlüssen I/00 - I/07 eingegebenes Schreibsignal wird in eine Eingangsdaten-Steuerschaltung aufgenommen und mittels der Spalten-Eingangs/Ausgangs-Schaltung in ausgewählte Speicherelemente in der Speichermatrix eingeschrieben. Ein über die Spalten-Eingangs/Ausgangs- Schaltung eingelesenes Signal wird über den Ausgangspuffer an die externen Anschlüsse I/00 - I/07 ausgegeben.

Eine Timingimpuls-Erzeugungsschaltung und eine Lese/Schreib- Steuerschaltung bestimmen den Betriebsmodus und sie erzeugen entsprechende Timingimpulse auf von den externen Anschlüssen gelieferte Steuersignale hin /OE*/RFSH (Ausgabe-Freigabesignal und Auffrischsteuersignal), /CE (Chipfreigabesignal) und /WE (Schreibfreigabesignal). Das Steuersignal /OE*/RFSH ist an einem externen Anschluss mit den zwei Funktionen des Ausgabe-Freigabesignals und des Auffrischsteuersignals versehen.

Die Auffrischsteuerschaltung kann wie folgt aufgebaut sein. Wenn nämlich das Steuersignal /CE hoch ist, was den Zustand mit nicht ausgewähltem Chip repräsentiert, und das als Auffrischsteuersignal aufgenommene Signal /OE*/RFSH für eine kurze Zeitperiode auf niedrig gehalten wird, inkrementiert die Auffrischsteuerschaltung die Auffrischadresse zum Ausführen des Auffrischvorgangs für diese Dauer; wenn das Signal /OE*/RFSH für eine ausreichend lange Zeitperiode auf niedrig gehalten wird, wird die Auffrischsteuerschaltung durch den von der Timerschaltung erzeugten Impuls aktiviert, um einen Auffrischvorgang für diese Periode auszuführen.

Die oben genannte Auffrischsteuerschaltung und die Lese/- Schreib-Steuerschaltung sind mit einer Auffrischaktivierschaltung, einer Modusentscheidungsschaltung, einer Steuerschaltung für die Anzahl kontinuierlicher Auffrischvorgänge, einem Modusspeicher und einer Modusänderungsschaltung versehen. Der X-Decodierer enthält eine Plattenspannungs-Ansteuerschaltung als Teil der Modusänderungsschaltung. Auf diese Weise wird auch der pseudostatische RAM automatisch in den NV-Modus umgeschaltet, nachdem der Auffrischvorgang eine vorbestimmte Anzahl von Malen aufeinanderfolgend ausgeführt wurde, wodurch der Auffrischvorgang der Wortleitung angehalten wird. Wenn alle Wortleitungen in den NV-Modus versetzt sind, arbeiten praktisch nur die Auffrischtimerschaltung und der Adressenzähler. Dies bedeutet, dass dann, wenn der pseudostatische RAM in den Aufrecherhaltungszustand für Information versetzt ist, eine wesentliche Verringerung des Energieverbrauchs erzielt werden kann. Es ist auch möglich, den Informationsaufrechterhaltemodus und den NV-Modus einzustellen und gleichzeitig den Betrieb der Timerschaltung selbst zu stoppen.

Fig. 12 zeigt schematisch ein Computersystem unter Verwendung eines erfindungsgemäßen Halbleiterspeichers (D&FRAM). Dieses Computersystem verfügt über eine zentrale Verarbeitungseinheit CPU als Informationsverarbeitungsvorrichtung; einen I/O-Bus, der in das Informationsverarbeitungssystem eingebaut ist; eine Buseinheit; eine Speichersteuereinheit, die auf einen Hochgeschwindigkeitsspeicher wie einen Hauptspeicher und einen erweiterten Speicher zugreift; einen D&FRAM als Hauptspeicher; einen das Grundsteuerprogramm enthaltenden ROM und eine mit einer Tastatur verbundene Tastatursteuerung KBDC.

Mit einem Ende des I/O-Busses ist ein Displayadapter verbunden, und am anderen Ende befindet sich ein Display. Der I/O- Bus ist mit einem Parallelport I/F, einem seriellen Port I/F für eine Maus, einem Diskettenlaufwerk FDD und einer Puffersteuerung HDD-Puffer zum Umsetzen von Daten vom I/O-Bus in HDDI/F versehen. Die Speichersteuereinheit ist mit dem Erweiterungs-RAM und dem D&FRAM als Hauptspeicher verbunden.

Nun wird der Betrieb dieses Computersystems erläutert. Wenn die Spannung des Computersystems eingeschaltet wird, greift die CPU als Erstes über den I/O-Bus auf den ROM zu, um eine anfängliche Diagnose und eine anfängliche Einstellung vorzunehmen. Dann lädt sie das Systemprogramm für die Hilfsspeichereinrichtung in den D&FRAM als Hauptspeicher. Gleichzeitig aktiviert die CPU die HDD-Steuerung über den I/O-Bus, um auf das HDD zuzugreifen. Wenn das Systemprogramm vollständig geladen ist, führt die CPU eine Verarbeitung entsprechend Anforderungen vom Benutzer aus.

Der Benutzer führt Eingabe/Ausgabe-Handhabungen über die Tastatursteuerung KBDC und den Displayadapter am I/O-Bus aus. Mit dem Parallelport I/F und dem seriellen Port I/F verbundene Eingabe/Ausgabe-Vorrichtungen werden nach Bedarf verwendet.

Wenn das Speichervermögen des Hauptspeichers unzureichend ist, wird fehlendes Speichervermögen des D&FRAM als Hauptspeicher durch den Erweiterungs-RAM ausgeglichen. Wenn es der Benutzer wünscht, eine Datei zu lesen, fordert er an, auf den Hilfsspeicher zuzugreifen, wobei angenommen wird, dass das HDD den Hilfsspeicher bildet. Dann akzeptiert das durch den erfindungsgemäßen D&FRAM erzeugte Dateispeichersystem diese Anforderung, und es greift auf die entsprechenden Dateidaten zu.

Beim Hauptspeicher D&FRAM ist es allgemein der Fall, dass nicht auf den gesamten Speicherbereich zugegriffen wird, sondern dass nur auf einen sehr kleinen Teil des Speicherbereichs häufig zugegriffen wird, während auf den restlichen Teil beinahe nicht zugegriffen wird. In diesem Fall ist der Energieverbrauch wesentlich verringert, da beinahe der gesamte Speicherbereich automatisch in den NV-Modus versetzt wird und vom Auffrischvorgang befreit wird. Wenn der D&FRAM im Dateispeicher verwendet wird, ist die Wahrscheinlichkeit eines Zugriffs noch weiter verringert. Daher wird beinahe der gesamte Bereich in den NV-Modus versetzt, in dem der Auffrischvorgang weggelassen wird, was wiederum zu einer wesentlichen Absenkung des Stromverbrauchs führt.

Bei batteriebetriebenen Computersystemen, wie solchen vom Stifteingabetyp und vom Palm-Top-Typ kann die Verwendung des oben genannten D&FRAM als Speicher zu einer beträchtlichen Verringerung des Energieverbrauchs führen und dadurch die Batterielebensdauer verringern.

Fig. 13 zeigt schematisch ein schnurloses Telefonsystem mit einem erfindungsgemäßen Halbleiterspeicher (D&FRAM). Ein von einer Antenne empfangenes Funksignal wird über einen analogen Eingangsabschnitt einer digitalen Modulationsschaltung in einem Grundbandabschnitt zugeführt, wo eine Signalverlaufsentzerrung und eine Analog/Digital-Umsetzverarbeitung erfolgen. Das Ausgangssignal der digitalen Modulationsschaltung wird einer Kanalcodierschaltung zugeführt, die Fehlerkorrektur- und Rahmentrennvorgänge für das Signal ausführt. Das Ausgangssignal der Kanalcodierschaltung wird an eine Sprach-Codec-Schaltung geliefert, wo es einer Digital/Analog-Umsetzung und einer Sprachsignalexpansion unterzogen wird, bevor es an den Lautsprecher des schnurlosen Telefons geliefert wird.

Nachfolgend wird erläutert, wie vom schnurlosen Telefonsystem mit dem erfindungsgemäßen D&FRAM Sprache übertragen wird. In das Mikrofon des schnurlosen Telefons eingegebene Sprache wird in die Sprach-Codecschaltung im Grundbandabschnitt eingegeben, wo sie einer Analog/Digital-Umsetzung und einer Sprachkompression unterzogen wird. Dann wird sie an die Kanalcodierschaltung geliefert, die eine Fehlerkorrektur und eine Rahmenzusammenstellung ausführt. Dann wird das Signal einer Signalverlaufsentzerrung und einer Digital/Analog-Umsetzung unterzogen, bevor es über den analogen Eingangsabschnitt an die Antenne übertragen wird.

Im Steuerabschnitt mit dem Mikroprozessor und dem erfindungsgemäßen D&FRAM sind sowohl der Mikroprozessor als auch der D&FRAM in bidirektionaler Beziehung miteinander verbunden. Auf ein über Tasten des schnurlosen Telefons eingegebenes Signal hin führt der Mikroprozessor einen Steuerungsvorgang zum Einschreiben einer Kurzwahlnummer und eines Codes in den erfindungsgemäßen D&FRAM aus. Der Mikroprozessor liest auch die Kurzwahlnummer und den Code aus, wie sie in den erfindungsgemäßen D&FRAM eingespeichert sind.

Die digitale Modulationsschaltung und die Sprach-Codecschaltung werden vom Mikroprozessor gesteuert. Auf diese Weise wird unter Verwendung des erfindungsgemäßen FRAM im Steuerabschnitt des schnurlosen Telefons eine Größenverringerung des Steuerungsabschnitts erzielt, und daher wird eine Verringerung der Größe, des Gewichts und des Energieverbrauchs des schnurlosen Telefonsystems erzielt. Es ist auch ein Lesen einer großen Menge an Information mit hoher Geschwindigkeit möglich, wodurch die Verarbeitungsfähigkeit des Systems insgesamt verbessert ist. Ferner kann die Schlagfestigkeit, die ein wesentlicher Punkt für ein tragbares Telefon ist, verbessert werden, was die Zuverlässigkeit des schnurlosen Telefonsystems verbessert.

Die Merkmale und Vorteile der obigen Ausführungsbeispiele werden wie folgt zusammengefasst.

(1) Eine Speichermatrix - die in einer Matrix angeordneten- Speicherelemente beinhaltet, von denen jedes aus einem ferroelektrischen Kondensator und einem Adressenauswähl-MOSFETbesteht - ist für jede Wortleitung in mehrere Speicherblöcke unterteilt. Jeder der Speicherblöcke ist mit einem Modus- Speicherelement versehen, das einen DRAM-Modus oder einen NV-Modus in eineindeutiger Entsprechung für jeden Speicherblock speichert, sowie mit einer Zählschaltung für Auffrischvorgänge, die für jeden Speicherblock die Anzahl aufeinanderfolgend ausgeführter Auffrischvorgänge zählt. Während eines Auffrischvorgangs n (wobei eine n eine vorbestimmte Anzahl von Malen ist) erfolgt ein Speicherzugriff zum zeitweiligen Ändern der Plattenspannung des ferroelektrischen Kondensators von einer Spannung auf eine andere, und gleichzeitig wird das Modus-Speicherelement vom DRAM-Modus auf den NV-Modus umgeschaltet. Wenn ein Lese- oder Schreibvorgang aus einem Speicherelement im Speicherblock oder in dieses ausgeführt wird, wird das Modus-Speicherelement vom NV-Modus auf den DRAM-Modus umgeschaltet. Der Auffrischvorgang wird für einen Speicherblock weggelassen, der entsprechend der gespeicherten Information im Modus-Speicherelement in den NV-Modus versetzt ist. Dieser Vorgang erlaubt eine wesentliche Verringerung des Energieverbrauchs, und die Polarisation wird nur beim Umschalten in den NV-Modus umgekehrt, so dass die Begrenzung hinsichtlich der Anzahl von Umschreibvorgängen praktisch beseitigt ist.

(2) Die Speicherblöcke sind für jede für den Auffrischvorgang verwendete Wortleitung unterteilt. Das Modus-Speicherelement besteht aus einem statischen Speicher mit Speicherbits, von denen jedes einer der einzelnen Wortleitungen entspricht. Diese Konfiguration erlaubt eine Moduseinstellung für jede Auffrischadressen, um dadurch eine wesentliche Verringerung des Energieverbrauchs zu realisieren.

(3) Die Zählschaltung für den Auffrischvorgang weist Folgendes auf: eine Speicherschaltung aus mehreren Speicherelementen mit gemeinsamen Wortleitungen hinsichtlich der Speichermatrix; und eine Steuerschaltung, die bei jeder durch den Auffrischvorgang ausgeführten Wortleitungsauswahl +1 zum aus der Speicherschaltung ausgelesenen Datenwert addiert wird und das Ergebnis im Speicherelement der Speicherschaltung wiederherstellt, wobei jede durch den Lese- oder Schreibvorgang ausgeführte Wortleitungsauswahl gespeicherte Information in der Speicherschaltung zurücksetzt. Dies erlaubt es, die X-Schaltung gemeinsam zu nutzen, was eine Moduseinstellung für jede Wortleitung durch eine einfache Konfiguration ermöglicht.

(4) Auf dieselbe Weise, in der die Speicherblöcke unterteilt werden, wird auch die Platte unterteilt, so dass nur die entsprechende Platte zeitweilig beim Umschalten vom DRAM-Modus in den NV-Modus auf die Versorgungsspannung umgeschaltet wird. Dies erlaubt es, die Plattenspannungs-Treiberschaltung mit einfacher Konfiguration auszubilden, und es wird auch der Stromverbrauch gesenkt.

Vorstehend wurde die Erfindung in Zusammenhang mit beispielhaften Ausführungsformen beschrieben. Es wird darauf hingewiesen, dass die Erfindung nicht auf die obigen Ausführungsformen beschränkt ist, sondern dass verschiedene Modifizierungen vorgenommen werden können, ohne vom Schutzumfang der Erfindung abzuweichen. Die geometrische Anordnung und die Konfiguration des Speicherfelds oder der Speichermatrix auf dem Halbleitersubstrat können eine Vielzahl von Formen aufnehmen. Zum Beispiel kann das Speicherfeld oder die Speichermatrix geometrisch in Speicherblöcke unterteilt sein, wobei die Wortleitungen körperlich in mehrere Gruppen unterteilt sind. Wenn das Speicherfeld in Blöcke unterteilt wird, ist nicht nur auf körperlichen Wortleitungen zu achten, sondern auch auf die gleichzeitig für einen Auffrischvorgang ausgewählten Wortleitungen, und diese gleichzeitig ausgewählten Wortleitungen werden beim Unterteilen des Speicherfelds in Speicherblöcke als Minimaleinheit verwendet. Im Ergebnis kann eine Verringerung des Energieverbrauchs hinsichtlich der Schaltungsanordnung auf effiziente Weise realisiert werden, da ein Auffrischvorgang im NV-Modus weggelassen wird. Die Plattenspannung beim Umschalten auf den NV- Modus kann zeitweilig von der Versorgungsspannung auf das Massepotenzial der Schaltung geändert werden.

Die Erfindung verfügt über einen weiten Bereich von Anwendungen, wobei der Speicher hauptsächlich aus pseudostatischen RAMs besteht, die dynamische DRAMs oder dynamische Speicherelemente verwenden, wobei die externe Schnittstelle kompatibel mit den statischen RAMs ist und in den Speicherelementen ferroelektrische Kondensatoren verwendet werden.

Repräsentative Vorteile der Erfindung können wie folgt zusammengefasst werden. Eine Speichermatrix - die in einer Matrix angeordnete Speicherelemente aufweist, von denen jedes aus einem ferroelektrischen Kondensator und einem Adressenauswähl-MOSFET besteht - wird für jede Wortleitung in mehrere Speicherblöcke unterteilt. Jeder der Speicherblöcke ist mit einem Modus-Speicherelement versehen, das einen DRAM-Modus oder einen NV-Modus in eineindeutiger Entsprechung für jeden Speicherblock speichert, sowie mit einer Auffrischvorgang-Zählschaltung, die für jeden Speicherblock die Anzahl aufeinanderfolgend ausgeführter Auffrischvorgänge zählt. Während des Auffrischvorgangs n (wobei n eine vorbestimmte Anzahl von Malen ist) erfolgt ein Speicherzugriff zum zeitweiligen Ändern der Plattenspannung des ferroelektrischen Kondensators von einer Spannung auf eine andere, und gleichzeitig wird das Modus-Speicherelement vom DRAM-Modus in den NV-Modus umgeschaltet. Wenn ein Lese- oder Schreibvorgang aus einem Speicherelement im Speicherblock bzw. in dieses ausgeführt wird, wird das Modus-Speicherelement vom NV-Modus in den DRAM-Modus umgeschaltet. Der Auffrischvorgang wird für denjenigen Speicherblock weggelassen, der gemäß der gespeicherten Information im Modus-Speicherelement in den NV-Modus versetzt ist. Dieser Vorgang erlaubt eine wesentliche Verringerung des Energieverbrauchs, und die Polarisation wird nur beim Umschalten in den NV-Modus umgekehrt, so dass die Beschränkung hinsichtlich der Anzahl von Umschreibvorgängen praktisch beseitigt werden kann.

Jedem Speicherblock ist eine einzelne Wortleitung für Auffrischvorgänge zugewiesen. Das Modus-Speicherelement besteht aus einem statischen Speicher mit Speicherbits, von denen jedes einer einzelnen der individuellen Wortleitungen entspricht. Diese Konfiguration erlaubt eine Moduseinstellung, sei es für den DRAM-Modus oder den NV-Modus, für jede Auffrischadresse, um so eine deutliche Absenkung des Energieverbrauchs zu realisieren.

Die Auffrischvorgang-Zählschaltung weist Folgendes auf: eine Speicherschaltung aus einer Anzahl von Speicherelementen mit gemeinsamer Nutzung der Wortleitungen hinsichtlich der Speichermatrix; und eine Steuerschaltung, die bei jeder durch einen Auffrischvorgang ausgeführten Wortleitungsauswahl +1 zum aus der Speicherschaltung ausgelesenen Datenwert addiert und das Ergebnis im Speicherelement der Speicherschaltung wiederherstellt, wobei gleichzeitig jede durch eine Lese- oder Schreibvorgang ausgeführte Wortleitungsauswahl gespeicherter Information in der Speicherschaltung rücksetzt. Dies erlaubt es, die X-Decodierschaltung gemeinsam zu verwenden, wodurch die Moduseinstellung, sei es in den DRAM-Modus oder den NV-Modus, für jede Wortleitung durch eine einfache Konfiguration erfolgen kann.

Auf dieselbe Weise, in der die Speicherblöcke unterteilt sind, ist auch die Platte unterteilt, so dass beim Umschalten vom DRAM-Modus in den NV-Modus nur die entsprechende Platte zeitweilig auf die Versorgungsspannung umgeschaltet wird. Dies erlaubt es, die Plattenspannungs-Ansteuerschaltung mit einfacher Konfiguration auszubilden, und es wird auch der Stromverbrauch gesenkt.


Anspruch[de]

1. Halbleiterspeichervorrichtung, umfassend

ein Speicherfeld mit mehreren Speicherelementen mit jeweils einem ferroelektrischen Kondensator, wobei das Speicherfeld in einem flüchtigen Modus, in dem die Speicherelemente eine Volatilität aufweisen, oder in einem nicht-flüchtigen Modus arbeitet, in dem die Speicherelemente keine Volatilität aufweisen, und das Speicherfeld eine Schreib-, eine Lese- oder eine Auffrischoperation durchführt, wenn das Speicherfeld im flüchtigen Modus arbeitet;

gekennzeichnet durch

einen Steuerkreis, der dazu vorgesehen ist, das Speicherfeld so zu steuern, daß es seinen Arbeitsmodus vom flüchtigen Modus in den nicht-flüchtigen Modus umstellt, wenn das Speicherfeld in einem vorbestimmten Zeitraum weder eine Schreib- noch eine Leseoperation durchführt und das Speicherfeld im flüchtigen Modus arbeitet.

2. Halbleiterspeichervorrichtung nach Anspruch 1, wobei der Steuerkreis ein Modusinformations-Speicherelement enthält, das eine erste Information oder eine zweite Information speichert,

wobei das Speicherfeld im flüchtigen Modus arbeitet, wenn das Modusinformations-Speicherelement die erste Information speichert, und im nicht-flüchtigen Modus arbeitet, wenn das Modusinformations-Speicherelement die zweite Information speichert, und

wobei der Steuerkreis das Modusinformations-Speicherelement mit der zweiten Information belegt, wenn in einem vorbestimmten Zeitraum nicht auf das Speicherfeld zugegriffen wird und es im flüchtigen Modus arbeitet.

3. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, wobei der Steuerkreis ferner ein Element zum Festlegen des vorbestimmten Zeitraums enthält.

4. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, wobei der Steuerkreis ferner ein Element zum Zählen des vorbestimmten Zeitraums umfaßt.

5. Halbleiterspeichervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Steuerkreis ferner ein kontinuierliches Auffrischvorgangs-Zählelement umfaßt, das die Anzahl der Auffrischvorgänge zählt.

6. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 4, wobei das Steuerelement ferner ein Auffrischvorgangs- Zählelement umfaßt, das, basierend auf einer Anzahl von Auffrischvorgängen, den vorbestimmten Zeitraum bestimmt.

7. Verfahren zum Betrieb einer Halbleiterspeichervorrichtung mit einem Speicherfeld, das mehrere Speicherelemente aufweist, die jeweils einen ferroelektrischen Kondensator umfassen, wobei das Verfahren die Schritte beinhaltet:

(1) Schreiben von Daten in mindestens eines der Speicherelemente des Speicherfeldes in einem flüchtigen Modus, in dem die Speicherelemente Daten flüchtig speichern;

(2) Lesen von Daten aus mindestens einem der Speicherelemente des Speicherfeldes im flüchtigen Modus;

(3) Auffrischen von Daten der Speicherelemente des Speicherfeldes im flüchtigen Modus;

(4) Schreiben von Daten in mindestens eines der Speicherelemente des Speicherfeldes im nicht-flüchtigen Modus, in dem die Speicherelemente Daten nicht flüchtig speichern;

(5) Lesen von Daten aus mindestens einem der Speicherelemente des Speicherfeldes im nicht-flüchtigen Modus; und

(6) Umstellen des Speicherfeldes vom flüchtigen Modus in den nicht-flüchtigen Modus, wenn weder der Schreibschritt (1) noch der Leseschritt (2) für einen bestimmten Zeitraum ausgeführt wurde und das Speicherfeld im flüchtigen Modus arbeitet.

8. Verfahren zum Betrieb einer Halbleiterspeichervorrichtung nach Anspruch 7, ferner den Schritt umfassend:

Umstellen des Speicherfeldes vom nicht-flüchtigen in den flüchtigen Modus, wenn der Schreibschritt (4) oder der Leseschritt (5) im Speicherfeld ausgeführt wird und das Speicherfeld im nicht-flüchtigen Modus arbeitet.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com