PatentDe  


Dokumentenidentifikation DE10061580A1 27.06.2002
Titel Speichereinrichtung und Verfahren zu deren Betrieb
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Müller, Gerhard, Wappingers Falls, N.Y., US;
Hönigschmid, Heinz, East Fishkill, N.Y., US
Vertreter Müller - Hoffmann & Partner Patentanwälte, 81667 München
DE-Anmeldedatum 11.12.2000
DE-Aktenzeichen 10061580
Offenlegungstag 27.06.2002
Veröffentlichungstag im Patentblatt 27.06.2002
IPC-Hauptklasse G11C 11/22
Zusammenfassung Zur Gewährleistung einer hohen Flexibilität und eines kompakten Aufbaus wird bei einer Speichereinrichtung (1), welche auf der Grundlage eines Hystereseprozesses arbeitet, vorgeschlagen, eine vorhandene Plateleitungseinrichtung (50) zum Erfassen des Zustandes eines Speicherkondensators (10) und somit der gespeicherten Information auszubilden.

Beschreibung[de]

Die Erfindung betrifft eine Speichereinrichtung gemäß dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zum Betreiben einer Speichereinrichtung gemäß dem Anspruch 13.

Bei der Entwicklung moderner Speichertechnologien müssen gleichzeitig verschiedene, sich teilweise zunächst widersprechende Randbedingungen erfüllt werden, um einen effektiven Speicherbaustein zu konzipieren, der dann auch preisgünstig entwickelt und auf dem Markt verbreitet werden kann. Diese grundsätzlichen Anforderungen betreffen die geometrischen Ausdehnungen, die Schaltgeschwindigkeiten sowie die Komplexität des dann im Halbleitersubstrat zu realisierenden Layouts, welches dem jeweiligen Speicherbaustein oder der einzelnen Speicherzelle zugrundeliegt.

Speicherzellen sind in Speichereinrichtungen gewöhnlich in Matrixform angeordnet und werden durch das gleichzeitige Ansprechen über eine zugeordnete Zeilen- oder Wortleitung und eine zugeordnete Spalten- oder Bitleitung aktiviert, um ausgelesen und/oder beschrieben zu werden. Entsprechend der Aktivierung wird dann z. B. auf einen Kondensator oder dergleichen zugegriffen, welcher zur Informationsspeicherung ausgebildet ist. Der herkömmliche Zugriff erfolgt im Wesentlichen über einen Transistor, welcher mit dem Kondensator verbindbar oder verbunden ist, und zwar indem nach Aktivierung das auszulesende und Information tragende Signal auf dem Kondensator über einen entsprechenden Leseverstärker in der Spaltenleitung oder Bitleitung detektiert und entsprechend verstärkt wird, um dann als verstärktes Datensignal abgreifbar weitergeleitet zu werden.

Weitere Anforderungen an den Speichermechanismus, insbesondere das Ziel der Vereinfachung des Speichermanagements sowie der Wunsch nach dem Aufrechterhalten der Speicherinhalte unabhängig von einer Betriebsspannung, haben sogenannte nichtflüchtige Speichertechniken motiviert. Diese beruhen z. B. im Wesentlichen auf einem Hystereseprozess oder -effekt im Speicherelement oder Speicherkondensator. Ihren Niederschlag finden diese Aspekte zum Beispiel in der Entwicklung sogenannter FeRAM-Zellen, MRAM-Zellen oder dergleichen.

Speicherzellen vom nichtflüchtigen Typ, insbesondere FeRAM- Zellen oder dergleichen, sind üblicherweise zwischen einer der Spaltenleitungen oder Bitleitungen und einer zusätzlichen Ladeleitung, die auch als Plateleitung, "Plate" oder Plattenleitung bezeichnet wird, geschaltet. Diese Plateleitung ist gewöhnlich mit einer Treiberschaltung verbunden, durch welche die Plateleitung auf einem vorgegebenen Potential gehalten wird. Beim herkömmlichen Betrieb der Speichereinrichtung weisen die Spaltenleitungen oder Bitleitungen und die Ladeleitungen oder Plateleitungen der Speichereinrichtung jeweils eine aktive und eine inaktive Betriebsart oder einen solchen Zustand auf. Bei der aktiven Betriebsart, bei welcher zum Beispiel der Inhalt einer Speicherzelle ausgelesen wird, ist die entsprechende Spaltenleitung oder Bitleitung mit einem Leseverstärker verbunden. Die Plateleitung oder Ladeleitung liegt dabei an einem vorgegebenen Potential an. Bei der inaktiven Betriebsart sind die entsprechenden Spaltenleitungen oder Bitleitungen und die jeweiligen Ladeleitungen im allgemeinen mit einem Anschluss für ein gemeinsames Versorgungspotential verbunden, insbesondere um unbeabsichtigte Veränderungen des Speicherinhalts, beispielsweise durch Störungen oder dergleichen, zu vermeiden.

Trotz dieser Entwicklungen besteht dennoch weiterhin das Bedürfnis nach einer höheren Integration der einzelnen Speicherzellen im Halbleitersubstrat und nach der Verkürzung von Schaltzeiten. Gleichzeitig soll insgesamt zur Realisierung dieser Konzepte das Layout der jeweiligen Leitungen zu den einzelnen Speicherzellen im gesamten Speicherbaustein mit besonders geringem Flächenbedarf gestaltet sein.

Der Erfindung liegt die Aufgabe zugrunde, eine Speichereinrichtung zu schaffen, welche hinsichtlich des Speicherinhalts zuverlässig ansprechbar ist und welche gleichwohl ein besonders platzsparendes Layout zulässt.

Die Aufgabe wird vorrichtungsmäßig bei einer Speichereinrichtung der eingangs genannten Art erfindungsgemäß mit den kennzeichnenden Merkmalen des Anspruchs 1 und verfahrensmäßig durch ein Verfahren gemäß Anspruch 13 gelöst. Vorteilhafte Weiterbildungen sind jeweils Gegenstand der abhängigen Unteransprüche.

Die vorrichtungsmäßige Lösung sieht vor, dass die Plateleitungseinrichtung zum Auslesen oder Abtasten der Kondensatoreinrichtung, insbesondere des elektromagnetischen und/oder ferroelektrischen Zustandes davon, ausgebildet ist, um auf die dort gespeicherte Information zuzugreifen.

Der elektromagnetische und/oder ferroelektrische Zustand kann insbesondere als Ladungszustand oder Polarisationszustand aufgefasst werden. Es ist aber auch ein Zustand denkbar, welcher sich auf gewisse magnetische Eigenschaften oder Größen bezieht.

Es ist somit eine grundlegende Idee der vorliegenden Erfindung, gegenüber herkömmlichen Speichereinrichtungen auf der Grundlage eines Hystereseprozesses oder -effekts eine vorhandene Plateleitungseinrichtung so zu gestalten und auszubilden, dass sie dem Abtasten oder Auslesen der Kondensatoreinrichtung dienen kann. Das Abtasten oder Auslesen der Kondensatoreinrichtung geschieht über das Erfassen des jeweiligen elektromagnetischen und/oder ferroelektrischen Zustands der Kondensatoreinrichtung. Insgesamt ist also die Plateleitungseinrichtung dazu ausgebildet, auf die in der Kondensatoreinrichtung gespeicherte Information zuzugreifen, sei dies lesend und/oder schreibend.

Durch das Ausbilden der Plateleitungseinrichtung zum Abtasten oder Auslesen des Speicherinhalts wird die bei herkömmlichen Speichereinrichtungen dazu vorgesehene Spaltenleitung oder Bitleitung entlastet. Da dann der Bitleitung diese Aufgabe nicht mehr zukommt, ergibt sich gegebenenfalls eine höhere Flexibilität hinsichtlich des Layouts und des Designs der Bitleitung in bezug auf den gesamten Speicherbaustein und die gleichzeitige Anordnung relativ zu anderen Bitleitungen und relativ zu den Wortleitungen. Somit schafft das Verwenden der Plateleitung zum Abtasten oder Auslesen eine höhere Flexibilität der erfindungsgemäßen Speichereinrichtung gegenüber dem Stand der Technik. Dabei bleiben die kurzen Schaltzeiten und die Nichtflüchtigkeit der Speicherinhalte unabhängig von einer anliegenden Betriebsspannung erhalten. Aufgrund der gesteigerten Flexibilität ist auch eine weitere Miniaturisierung und höhere Integration der erfindungsgemäßen Speichereinrichtung gegenüber dem Stand der Technik denkbar.

Vorangehend und nachfolgend soll unter einem nichtflüchtigen oder remanenten Hystereseprozess oder -effekt ein, vorzugsweise elektromagnetischer und/oder ferroelektrischer, Prozess oder Effekt verstanden werden, welcher in dem die speichernde Information speichernden Bereich der Speichereinrichtungen abläuft oder vorliegt und die elektrischen und/oder magnetischen Eigenschaften oder Größen betrifft. Ferner sind durch den Prozess oder Effekt mehrere, vorzugsweise zwei, voneinander unterscheidbare physikalische Zustände erzeugbar. Diese sind bestimmten Informationsinhalten zugeordnet, welche auch nach Abschalten einer externen Betriebsspannung der Speichereinrichtung erhalten bleiben. Sie sind vorzugsweise im Wesentlichen nur durch explizites und aktives Verändern variierbar.

Um ein Abtasten der Kondensatoreinrichtung durch die Plateleitungseinrichtung zu gewährleisten und verlässlich zu gestalten, ist es gemäß einer bevorzugten Ausführungsform der erfindungsgemäßen Speichereinrichtung vorgesehen, dass die Plateleitungseinrichtung mit einer Leseverstärkereinrichtung verbunden oder verbindbar ausgebildet ist, durch welche abgegriffene Signale erfassbar und verstärkbar sind.

Die Speichereinrichtung kann jeweils im Wesentlichen als, insbesondere elementare, FeRAM-, MRAM-Zelle oder dergleichen ausgebildet sein.

Im Fall einer FeRAM-Zelle besteht der nichtflüchtige Hystereseprozess im Ausbilden einer nichtflüchtigen Polarisation zwischen den Elektroden der Kondensatoreinrichtung.

Entsprechend wird bei einer MRAM-Zelle durch den nichtflüchtigen Hystereseprozess ein Magnetisierungszustand oder dergleichen geeignet geändert. Dabei ist dann statt der Kondensatoreinrichtung in diesem Fall eine derartige elektromagnetische Einrichtung oder ein entsprechendes Speicherelement gemeint, durch welche eben gerade ein entsprechendes Magnetfeld und/oder ein Magnetisierungszustand direkt oder indirekt erzeugbar und/oder abtastbar sind.

Gemäß einer bevorzugten Ausführungsform der erfindungsgemäßen Speichereinrichtung weist die Kondensatoreinrichtung mindestens eine erste und eine zweite Elektrode, damit verbundene erste und zweite Anschlüsse sowie einen zwischen den Elektroden vorgesehenen Influenzbereich mit einem Influenzmedium auf. Dabei wird unter dem Influenzbereich ein räumlicher Bereich verstanden, der zum Übertragen und Auslesen von Information, insbesondere elektromagnetisch, beeinflusst wird. Aufgrund der Beeinflussung werden entsprechende elektrische und/oder magnetische Eigenschaften oder Größen des in diesem Beeinflussungs- oder Influenzbereich enthaltenen Mediums, nämlich des Influenzmediums, ebenfalls beeinflusst. Im Fall einer FeRAM-Zelle handelt es sich beispielsweise bei dem Influenzmedium um ein ferroelektrisches Dielektrikum, dessen Polarisationszustand aufgrund der, insbesondere elektromagnetischen, Beeinflussung geändert und/oder ausgelesen werden kann.

Diese Anordnung ermöglicht den Zugriff auf den elektromagnetischen, insbesondere ferroelektrischen, Zustand des als Speichermedium vorgesehenen Influenzmediums. Die zu speichernde Information wird durch diesen Zustand des Influenzmediums repräsentiert und ist z. B. über die beiden Elektroden der Kondensatoreinrichtung auslesbar und/oder veränderbar.

Vorteilhafterweise ist die Transistoreinrichtung als Feldeffekttransistor ausgebildet und weist einen Source-, Drain- und einen Gatebereich auf. Diese sind jeweils mit ersten Enden ebenfalls vorgesehener erster, zweiter bzw. dritter Anschlussbereiche elektrisch leitend verbindbar. Das zweite Ende des ersten Anschlussbereichs ist mit dem zweiten Anschluss der Kondensatoreinrichtung verbindbar ausgebildet. Durch diese Anordnung wird der Zugriff der Transistoreinrichtung auf die Kondensatoreinrichtung realisiert.

Gemäß einer weiteren Ausführungsform ist eine Bitleitungseinrichtung vorgesehen. Diese ist über den dritten Anschlussbereich mit dem Drainbereich der Transistoreinrichtung elektrisch leitend verbindbar. Vorzugsweise ist diese Bitleitungseinrichtung ausgebildet, im Betrieb mit einer Mehrzahl von weiteren Speichereinrichtungen kontaktiert zu werden.

Weiterhin ist eine Wortleitungseinrichtung vorgesehen. Diese ist über den zweiten Anschlussbereich mit dem Gatebereich der Transistoreinrichtung elektrisch leitend verbindbar. Auch die Wortleitungseinrichtung ist insbesondere dazu ausgebildet, im Betrieb mit einer Mehrzahl von Speichereinrichtungen kontaktiert zu werden.

Gemäß einer weiteren Ausführungsform der erfindungsgemäßen Speichereinrichtung ist das Influenzmedium als ferroelektrisches Medium, insbesondere aus SBT, SrBi2Ta2O9 oder dergleichen, ausgebildet. Ferroelektrische Medien haben besonders günstige Hystereseeigenschaften, welche beim Aufbau sogenannter FeRAM-Zellen genutzt werden können. Bei einem MRAM ist entsprechend ein weichmagnetisches Influenzmedium, insbesondere in Kombination mit einem hartmagnetischen Bereich vorteilhaft.

Zur Hochintegration einer Vielzahl von Speichereinrichtungen ist es vorteilhaft, dass die Speichereinrichtung zumindest als Teil einer integrierten Schaltung in einem Halbleitersubstrat oder dergleichen ausgebildet ist.

Dabei wird dann besonders bevorzugt, dass die Kondensatoreinrichtung als im Wesentlichen vertikal angeordneter Schichtaufbau ausgebildet ist, insbesondere auf dem Halbleitersubstrat.

Je nach Layout und Design eines Speicherbausteins mit einer Vielzahl von Speichereinrichtungen ist es für eine möglichst hohe Packungsdichte von Speichereinrichtungen auf engstem Raum sinnvoll, planare/vertikale Kondensatoreinrichtungen und/oder Transistoreinrichtungen miteinander zu kombinieren oder auch in mehr oder weniger starker Form von der strikten Planarität oder Vertikalität abzuweichen.

Weiterhin vorteilhaft ist es, dass die zweite Elektrode der Kondensatoreinrichtung und die Bitleitungseinrichtung im Wesentlichen aus demselben, vorzugsweise metallischen, Material ausgebildet sind. Dabei wird weiter bevorzugt, dass die zweite Elektrode der Kondensatoreinrichtung und die Bitleitungseinrichtung im Wesentlichen in demselben vertikalen Schichtbereich auf dem Halbleitersubstrat ausgebildet sind.

Dies bringt den Vorteil, dass beim schichtartigen Aufbau eines Speicherbausteins aus einer Mehrzahl erfindungsgemäßer Speichereinrichtungen der bisherige Produktionsprozess nicht grundsätzlich abgeändert werden muss.

Die häufig als sogenannte untere Elektrode oder Bottomelektrode ausgebildete zweite Elektrode der Kondensatoreinrichtung einer FeRAM-Zelle wird aus einem Metall, vorzugsweise aus Platin, im Rahmen einer bestimmten Produktionsstufe auf das Halbleitersubstrat aufgebracht. Durch die beschriebene Ausführungsform ist es möglich, gleichzeitig mit dem Aufbringen der zweiten oder Bottomelektrode auch die sogenannte Bitleitungseinrichtung oder Bitleitung im selben Produktionsschritt auf dem Halbleitersubstrat auszuführen, wobei die Verwendung desselben Materials sowohl produktionstechnische Vorteile liefert als auch elektrochemische Probleme vermeiden hilft. Es ist dann keine zusätzliche und/oder abweichende Metallisierungsschicht für die Bitleitung notwendig.

Produktionstechnisch besonders vorteilhaft ist die erfindungsgemäße Speichereinrichtung, wenn gemäß einer weiteren Ausführungsform die Plateleitungseinrichtung oder Plateleitung im Wesentlichen auf einem Oberflächenschichtbereich auf dem Halbleitersubstrat ausgebildet ist. Dabei wird unter einem Oberflächenschichtbereich z. B. eine Schicht verstanden, welche im Schichtaufbau im Wesentlichen obenauf angeordnet ist.

Im Hinblick auf die Flexibilität des Layouts und des Designs einer Anordnung aus einer Mehrzahl von erfindungsgemäßen Speichereinrichtungen in einem Speicherbaustein liefert das Anordnen der Plateleitung in einem Oberflächenbereich zusätzlich die Möglichkeit einer Entflechtung und Entzerrung von den üblicherweise vorgesehenen Bitleitungen und Wortleitungen. Des Weiteren können dann auch bereits vorhandene Schaltungslayouts auf besonders einfache Art und Weise übernommen werden, wobei dann die Plateleitungseinrichtungen in einem nachgeschalteten Strukturierungsvorgang auf bewährte Layouts quasi aufgesetzt werden können.

Besonders vorteilhaft ist eine Ausführungsform, bei welcher die ohnehin auszubildende erste Elektrode der Kondensatoreinrichtung im Bereich der Plateleitungseinrichtung und insbesondere als Teil davon ausgebildet ist. Somit wird beim Aufbringen der Metallisierungsschicht für die Plateleitung gleichzeitig auch die entsprechende Elektrode oder Kondensatorplatte für die Kondensatoreinrichtung der FeRAM-Zelle gefertigt.

Verfahrensmäßig besteht die erfindungsgemäße Lösung darin, dass beim Verfahren zum Betreiben einer Speichereinrichtung, insbesondere einer erfindungsgemäßen Speichereinrichtung, die Information der Speichereinrichtung über eine in der Speichereinrichtung vorgesehene Plateleitungseinrichtung ausgelesen wird, die insbesondere im Betrieb mit einer ersten Elektrode der Kondensatoreinrichtung der Speicherzelle verbunden ist. Durch diese Vorgehensweise wird gerade die üblicherweise mit dem Auslesen des Speicherinhalts in Zusammenhang stehende Bitleitungseinrichtung von dieser Aufgabe entlastet, wodurch sich eine höhere Flexibilität und Kompaktheit des Layouts und auch des Speichermanagements ergibt.

Besonders vorteilhaft gestaltet sich das Verfahren zum Betreiben einer Speichereinrichtung, wenn gemäß einer bevorzugten Ausführungsform davon bei einem Vorgang des Auslesens eine Wortleitungseinrichtung und/oder eine Bitleitungseinrichtung zum Aktivieren der auszulesenden Speichereinrichtung im Wesentlichen unmittelbar vor dem Beginn des Auslesens von einem relativ niedrigen Potentialwert auf einen relativ hohen Potentialwert hoch und im Wesentlichen unmittelbar nach Beenden des Auslesens von einem relativ hohen Potentialwert auf einen relativ niedrigen Potentialwert heruntergesetzt werden.

Vorteilhafterweise werden die Wortleitung und insbesondere die Bitleitung in im Wesentlichen gepulster Form von einem Nullpotential auf entsprechende Aktivierungspotentiale hochgesetzt, wobei vorzugsweise das Wortleitungspotential vor dem Bitleitungspotential hoch und nach dem Bitleitungspotential wieder heruntergesetzt wird.

Das Aktivieren der entsprechenden Speichereinrichtung mit Hilfe eines gepulsten Bitleitungspotentials kann hier zum ersten Mal vorteilhafterweise gerade im Hinblick auf die erfindungsgemäße Speichereinrichtung angewandt werden. Dies liegt daran, dass durch das Bitleitungspulsen insgesamt ein höherer Signalpegel als bei herkömmlichen Speichereinrichtungen erreicht werden kann, und zwar ohne Zeitverlust. Dabei bestimmt sich die Zeitkonstante t des Anstiegs der Pulsflanke zu τ = R × C, wobei C die Gesamtkapazität des durch die Leitungen angesprochenen Zellenfeldes, nämlich die Summe der parallelgeschalteten Einzelzellenkapazitäten und der Leitungskapazität der Bitleitung, und R der Ohmsche Widerstand der die Kapazitäten verbindenden Bitleitungen bedeuten. Beim herkömmlichen Zellenlayout mit herkömmlichen Bitleitungen waren die entsprechenden ohmschen Widerstände relativ hoch. Bei der erfindungsgemäßen Speichereinrichtung ist jedoch die Bitleitung, wie oben bereits im Detail ausgeführt wurde, in demselben vertikalen Schichtbereich ausgebildet wie die Bottomelektrode oder untere Kondensatorelektrode. Vorzugsweise sind diese aus einem niederohmigen, metallischen Material gefertigt, insbesondere aus Platin, wodurch der ohmsche Widerstand R der Bitleitungseinrichtung drastisch vermindert werden kann und sich somit eine kleine Zeitkonstante τ ergibt, was erst einen gepulsten. Betrieb auf der Bitleitung ermöglicht.

Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsbeispiele weiter erläutert.

Fig. 1 zeigt die grundsätzliche Schaltungsanordnung für eine Ausführungsform der erfindungsgemäßen Speichereinrichtung.

Fig. 2 zeigt die grundsätzliche Anordnung einer Mehrzahl gleichartiger erfindungsgemäßer Speichereinrichtungen in einem Speicherzellenfeld.

Fig. 3 zeigt in einer Querschnittsansicht die Ausgestaltung einer Ausführungsform der erfindungsgemäßen Speichereinrichtung in einem Halbleitersubstrat.

Fig. 4 zeigt eine Draufsicht auf das Layout zur Querschnittsdarstellung aus Fig. 3.

Fig. 5 erläutert ein Betriebsverfahren zum Lesen/Schreiben auf einer erfindungsgemäßen Speichereinrichtung.

Fig. 1 zeigt schematisch eine Schaltungsanordnung für eine Ausführungsform der erfindungsgemäßen Speichereinrichtung 1.

Die Speichereinrichtung 1 ist als sogenannte FeRAM-Zelle ausgebildet. Sie weist einen Speicherkondensator 10 mit einer ersten Elektrode 11 und einer zweiten Elektrode 12 auf. Zwischen diesen ist ein Influenzbereich 15 gebildet wird, der seinerseits mit einem Influenzmedium 16 gefüllt ist.

Des weiteren weist die Speichereinrichtung 1 einen Feldeffekttransistor als Zugriffstransistor 20 mit einem Sourcebereich S, einem Drainbereich D und einen Gatebereich G auf. Über einen ersten Anschlussbereich 25 ist der Sourcebereich S des Zugriffstransistors 20 mit dem zweiten Anschluss 14 des Speicherkondensators 10 und insbesondere mit dessen zweiter Elektrode 12, der unteren Elektrode, verbunden.

Zum Zugriff auf die Speichereinrichtung 1 sind eine Spalten- oder Bitleitung 30 und eine Zeilen- oder Wortleitung 40 vorgesehen. Die Bitleitung 30 ist über den dritten Anschluss 27 mit dem Drainbereich D des Zugriffstransistors 20 verbunden. Die Wortleitung 40 ist über den zweiten Anschlussbereich 26 mit dem Gatebereich G des Zugriffstransistors 20 verbunden.

Zum Zugreifen auf den Speicherinhalt, welcher durch den elektromagnetischen, inbesondere ferroelektrischen Zustand des Influenzmediums 16 im Influenzbereich 15 repräsentiert wird, ist erfindungsgemäß die Plateleitung 50 mit einer Leseverstärkereinrichtung 51 (SA, Senseamplifier) verbunden, durch welchen das abgegriffene Signal identifiziert und zur Weiterleitung verstärkt wird. Die Plateleitung 50 ist über den ersten Anschluss 13 des Speicherkondensators 10 mit dessen erster Elektrode 11, der oberen Elektrode verbunden.

Die Fig. 2 zeigt in Form eines schematischen Schaltbildes die Anordnung eines Zellenfeldes 100 mit einer Mehrzahl, nämlich vier, verschalteter erfindungsgemäßer Speichereinrichtungen I bis IV, die einen identischen Aufbau besitzen. Jede der erfindungsgemäßen verschalteten Speicherzellen I bis IV weist als FeRAM-Zelle einen Speicherkondensator 101, . . ., 104 auf, auf welche jeweils mittels Zugriffstransistoren 201, . . ., 204 zugegriffen wird. Die Zugriffstransistoren 201, . . ., 204 werden über Wortleitungen 401 und 402 sowie Bitleitungen 301 und 302 angesprochen und aktiviert. Die Speicherkondensatoren 201, . . ., 204 sind mit jeweils einem Anschluss mit einer Plateleitung 501 oder 502 und mit ihrer anderen Elektrode mit dem jeweiligen Zugriffstransistor 201, . . ., 203 verbunden. Die Plateleitungen 501 und 502 weisen zum Abtasten, Erfassen und Verstärken der abgegriffenen Signale Leseverstärker 511, und 512 auf.

Fig. 3 zeigt in Form einer geschnittenen Darstellung die Ausbildung einer Ausführungsform der erfindungsgemäßen Speichereinrichtung 1 auf einem Halbleitersubstrat 60.

Im oberen Bereich des Halbleitersubstrats 60 sind der Sourcebereich S und der Drainbereich D des Zugriffstransistors 20 zum Beispiel als n+-dotierte Bereiche im Halbleitersubstrat 60 ausgebildet. In der darüber aufgebrachten Schicht auf dem Halbleitersubstrats 60 ist in der Mitte zunächst der Gatebereich G des Zugriffstransistors 20 ausgebildet. Auf diesem ist direkt eine Schicht aufgebracht, die ihrerseits die sogenannte Wortleitung 40 bildet, welche sich lateral im Halbleitersubstrat 60 erstreckt, also in die Zeichnungsebene der Fig. 2 hinein.

An den Sourcebereich S und an den Drainbereich D schließen sich ein erster und ein dritter Anschlussbereich 25 bzw. 27 an, z. B. in Form sogenannter Plugs. Diese sind mit der unteren oder zweiten Elektrode 12 des Kondensators 10 bzw. mit der Bitleitung 30 verbunden. Ersichtlich ist, dass die untere oder zweite Elektrode 12 des Kondensators 10 und die Bitleitung 30 aus demselben Material, nämlich Platin, gefertigt sind und im selben Schichtbereich auf dem Halbleitersubstrat 60 aufstrukturiert sind. Dabei kann die Bitleitung 30 gegebenenfalls auch als Diffusionsbereich oder dergleichen geführt werden.

Oberhalb der unteren oder zweiten Elektrode 12 des Kondensators 10 ist der Influenzbereich 15 ausgebildet, welcher mit dem Influenzmedium 16 versehen ist. Oberhalb des Influenzbereiches 15 erstreckt sich von links nach rechts die sogenannte Plateleitung 50 in Form einer aufgebrachten Metallisierungsschicht, wobei diese Plateleitung 50 auch gleichzeitig die obere oder erste Elektrode 11 des Kondensators 10 bildet und mit dem Leseverstärker 51 verbunden ist.

Die Figur. 4 zeigt eine Layoutdraufsicht der Anordnung aus Fig. 3, und zwar entlang der Schnittfläche X-X.

Im Zusammenhang zwischen den Fig. 3 und 4 wird deutlich, dass die Wortleitung 40 und die Bitleitung 30 in etwa parallel zueinander verlaufen, und zwar in verschiedenen Schichtbereichen auf dem Halbleitersubstrat 60. Quer dazu verläuft die Plateleitung 50, und zwar in dem in Fig. 3 und 4 gezeigten Ausführungsbeispiel in einem zuoberst angeordneten Schichtbereich auf dem Halbleitersubstrat 60.

Die Fig. 5A und 5B zeigen in Form von Graphen die zeitlichen Verläufe verschiedener Signale, die bei einer Ausführungsform der erfindungsgemäßen Speichereinrichtung auftreten und aus denen eine mögliche Betriebsart der erfindungsgemäßen Speichereinrichtung deutlich wird.

Fig. 5A zeigt den zeitlichen Verlauf des elektromagnetischen oder ferroelektrischen Zustands, nämlich der elektrischen Polarisation P des Influenzmediums 16 des Speicherkondensators 10 der erfindungsgemäßen Speichereinrichtung 1. Je nach Polarisation P des Influenzmediums 16 im Influenzbereich 15 des Kondensators 10 sei definitionsgemäß der Speicherinhalt "0" bzw. "1" realisiert. Die Polarisation P variiert mit der Zeit t, so dass in einem ersten Zeitbereich eine logische "1" und in einem zweiten Zeitbereich eine logische "0" dargestellt ist.

Fig. 5B zeigt die zeitlichen Verläufe der Spannungen WL (Wortleitungsspannung), BL (Bitleitungsspannung) und PL (Plateleitungsspannung) der Wortleitung 40, der Bitleitung 30 sowie der Plateleitung 50 der erfindungsgemäßen Speichereinrichtung 1.

Zum Zeitpunkt t0 wird die erfindungsgemäße Speichereinrichtung 1 durch Hochsetzen der Wortleitungsspannung WL und der Bitleitungsspannung BL aktiviert, um ausgelesen zu werden. Zeitlich versetzt entwickelt sich dann zum Zeitpunkt t1, dem Beginn der Signalentwicklung, auf der Plateleitung 50 der durch den Polarisationszustand P des Influenzmediums 16 beeinflusste Signalpegel. Im Vergleich zu einem Vergleichspegel Uc ergibt: sich aufgrund der Polarisation P ein erhöhter Pegel, und die Plateleitungsspannung PL wird zum Zeitpunkt t2, dem Zeitpunkt des Abtastens und Verstärkens, durch den Leseverstärker 51 "high" gesetzt, was dem Speicherinhalt "1" entspricht. Zum Zeitpunkt t3 wird die Bitleitung BL deaktiviert, um die gelesene Information wieder in die Speicherzelle zurückzuschreiben. Der Rückschreibeprozess ist mit dem Abschalten des Verstärkers bei t4 beendet. Zum Zeitpunkt t5 wird mit Abschalten der Wortleitungsspannung WL die Speicherzelle deaktiviert, wobei aber der Informationsgehalt im Influenzmedium 16 aufgrund des nichtflüchtigen Hystereseprozesses erhalten bleibt.

Für den nachfolgenden Betriebsabschnitt wird vorausgesetzt, dass sich das Influenzmedium 16 im entgegengesetzten Polarisationszustand P befindet, durch welchen eine logische "0" als Speicherinhalt repräsentiert wird.

Zum Zeitpunkt t'0 wird die erfindungsgemäße Speichereinrichtung 1 wiederum durch Hochsetzen der Wortleitungsspannung WL und der Bitleitungsspannung BL aktiviert. Zeitlich etwas verzögert zum Zeitpunkt t'1 wird dann der Signalpegel auf der Plateleitung 50 ausgelesen, welcher wiederum durch den Polarisationszustand P des Influenzmediums 16 beeinflusst ist. Aufgrund der entgegengesetzten Polarisation (einen "0"-Zustand repräsentierend) fällt der Signalpegel unterhalb der Vergleichsspannung Uc ab und wird dann zum Zeitpunkt t'2 durch den Leseverstärker "low" gesetzt, wodurch auf der Plateleitung 50 als entsprechender Wert eine logische "0" erscheint.

Wesentlich an der Vorgehensweise beim Betrieb der erfindungsgemäßen Speichereinrichtung ist unter anderem, dass beim Auslesen der gespeicherten Information aus der erfindungsgemäßen Speichereinrichtung 1 ein zeitlich vorübergehendes Hochsetzen der Bitleitung 30 mit dem entsprechenden Bitleitungssignal BL möglich ist.

Dieser Pulsbetrieb schafft im Hinblick auf den aufzubringenden Zeitaufwand und auch in organisatorischer Hinsicht Vorteile und ist hier zum ersten Mal deshalb möglich, weil die Bitleitung 30 aus dem gleichen Material ausgebildet ist wie die untere zweite Elektrode 12 des Kondensators 10. Erst die niederohmige Ausgestaltung der Bitleitung 30 ermöglicht in vorteilhafter Weise pulsweisen Betrieb auf der Bitleitung 30.

Zusammenfassend ergeben sich als einige wesentliche Aspekte der erfindungsgemäßen Speichereinrichtung sowie des Verfahrens zum Betrieb einer Speichereinrichtung, dass eine vorhandene Plateleitungseinrichtung zum Abtasten oder Auslesen der Information des Speicherkondensators oder dergleichen ausgebildet ist und dazu insbesondere mit einem entsprechenden Leseverstärker oder Senseamplifier verbunden ist, dass ferner die vorhandene Bitleitungseinrichtung um etwa in demselben vertikalen Schichtbereich der unteren Kondensatorelektrode oder Bottomelektrode und/oder aus demselben Material wie die Bottomelektrode ausgeführt ist. Aufgrund des Layouts und des Materialdesigns ergibt sich die Möglichkeit eines gepulsten Betriebes, insbesondere auf der Bitleitungseinrichtung, und zwar ohne Zeitverlust durch Reduzierung der Zeitkonstante der Anstiegsflanke des Bitleitungspotentialpulses durch die entsprechend niederohmig ausgebildete Bitleitungseinrichtung. Bezugszeichenliste 1 Speichereinrichtung

10 Kondensatoreinrichtung, Speicherkondensator

11 erste, obere Elektrode

12 zweite, untere Elektrode

13 erster Anschluß

14 zweiter Anschluß

15 Influenzbereich

16 Influenzmedium

20 Transistoreinrichtung, Zugriffstransistor

25 erster Anschlußbereich

26 zweiter Anschlußbereich

27 dritter Anschlußbereich

30 Bitleitungseinrichtung, Bitleitung

40 Wortleitungseinrichtung, Wortleitung

50 Plateleitungseinrichtung, Plateleitung

BL Bitleitungsspannung

D Drainbereich

G Gatebereich

P Polarisationszustand

S Sourcebereich

Uc Vergleichspegel

WL Wortleitungsspannung

X Schnittlinie


Anspruch[de]
  1. 1. Speichereinrichtung, insbesondere Speicherzelle oder dergleichen, mit

    mindestens einer Kondensatoreinrichtung (10) oder dergleichen, welche zur Speicherung von Information im Wesentlichen auf der Grundlage eines Hystereseprozesses ausgebildet ist,

    mindestens einer Transistoreinrichtung (20), welche zum Zugriff auf die Kondensatoreinrichtung (10), insbesondere zum Lesen und/oder Ändern der Information, ausgebildet ist und welche dazu mit der Kondensatoreinrichtung (10) verbindbar ausgebildet ist, und

    mindestens eine Plateleitungseinrichtung (50), welche über einen freien Anschluss (13) mit der Kondensatoreinrichtung (10) elektrisch leitend verbindbar ist, und

    dadurch gekennzeichnet,

    dass die Plateleitungseinrichtung (50) zum Abtasten des elektromagnetischen Zustands der Kondensatoreinrichtung (10) ausgebildet ist, um auf die dort gespeicherte Information zuzugreifen.
  2. 2. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet dass die Plateleitungseinrichtung (40) eine Leseverstärkereinrichtung (51) o der dergleichen aufweist oder mit einer solchen verbunden oder verbindbar ausgebildet ist, mit welcher abgreifbare Signale detektierbar und verstärkbar sind.
  3. 3. Speichereinrichtung nach einem der vorangehenden Ansprüche, welche im Wesentlichen als FeRAM-, MRAM-Zelle oder dergleichen ausgebildet ist.
  4. 4. Speichereinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kondensatoreinrichtung (10) mindestens eine erste und eine zweite Elektrode (11, 12), damit verbundene erste und zweite Anschlüsse (13, 14) sowie einen zwischen den Elektroden (11, 12) vorgesehenen Influenzbereich (15) mit einem Influenzmedium (16) aufweist.
  5. 5. Speichereinrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Transistoreinrichtung (20) als Feldeffekttransistor ausgebildet ist und einen Source-, Drain- und einen Gatebereich (S, D, G) aufweist, welche jeweils mit ersten Enden vorgesehener erster, zweiter bzw. dritter Anschlussbereiche (25, 26, 27) elektrisch leitend verbindbar ausgebildet sind, wobei das zweite Ende des ersten Anschlussbereichs (25) mit dem zweiten Anschluss (14) der Kondensatoreinrichtung (10) verbindbar ausgebildet ist.
  6. 6. Speichereinrichtung nach Anspruch 5, dadurch gekennzeichnet, dass eine Bitleitungseinrichtung (30) vorgesehen ist, welche über den dritten Anschlussbereich (27) mit dem Drainbereich (D) der Transistoreinrichtung (20) elektrisch leitend verbindbar ist und welche insbesondere ausgebildet ist, im Betrieb mit einer Mehrzahl weiterer Speichereinrichtungen (1) kontaktiert zu werden oder zu sein.
  7. 7. Speichereinrichtung nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass eine Wortleitungseinrichtung (40) vorgesehen ist, welche über den zweiten Anschlussbereich (26) mit dem Gatebereich (G) der Transistoreinrichtung (20) elektrisch leitend verbindbar ist und welche insbesondere ausgebildet ist, im Betrieb mit einer Mehrzahl weiterer Speichereinrichtungen (1) kontaktiert zu werden oder zu sein.
  8. 8. Speichereinrichtung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass als Influenzmedium (16) ein ferroelektrisches Medium, insbesondere SBT, SrBi2Ta2O9 oder dergleichen, vorgesehen ist.
  9. 9. Speichereinrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,

    dass die Speichereinrichtung (1) zumindest als Teil einer integrierten Schaltung in und/oder auf einem Halbleitersubstrat (60) oder dergleichen ausgebildet ist und/oder

    dass die Kondensatoreinrichtung (10) als im Wesentlichen vertikal angeordneter Schichtaufbau ausgebildet ist.
  10. 10. Speichereinrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die zweite Elektrode (12) der Kondensatoreinrichtung (10) und die Bitleitungseinrichtung (30) im Wesentlichen aus demselben, vorzugsweise metallischen, Material und/oder insbesondere auf dem Halbleitersubstrat (60) im Wesentlichen in einem selben vertikalen Schichtbereich ausgebildet sind.
  11. 11. Speichereinrichtung nach einem der Ansprüche 9 bis 10, dadurch gekennzeichnet, dass die Plateleitungseinrichtung (50) im Wesentlichen in einem Oberflächenschichtbereich auf dem Halbleitersubstrat (60) ausgebildet ist.
  12. 12. Speichereinrichtung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die erste Elektrode (11) der Kondensatoreinrichtung (10) im Bereich der Plateleitungseinrichtung (50) und/oder als Teil davon ausgebildet ist.
  13. 13. Verfahren zum Betreiben einer Speichereinrichtung, insbesondere einer Speichereinrichtung nach einem der Ansprüche 1 bis 12, bei welchem eine in der Speichereinrichtung (1) vorgesehene Plateleitungseinrichtung (50) zum Auslesen der Information der Speichereinrichtung (1) verwendet wird, wobei insbesondere im Betrieb eine erste Elektrodeneinrichtung einer Kondensatoreinrichtung (10) mit einer Speicherzelle verbunden oder verbindbar ist.
  14. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass beim Auslesen eine in der Speichereinrichtung (1) vorgesehene Wortleitungseinrichtung (40) und/oder eine Bitleitungseinrichtung (30) zum Aktivieren der auszulesenden Speichereinrichtung (1) im Wesentlichen unmittelbar vor dem Beginn des Auslesens von einem relativ niedrigen Potenzialwert auf einen relativ hohen Potenzialwert hoch- und im Wesentlichen unmittelbar nach Beenden des Auslesens von einem relativ hohen Potenzialwert auf einen relativ niedrigen Potenzialwert heruntergesetzt werden.
  15. 15. Verfahren nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet,

    dass die Wortleitungseinrichtung (40) und/oder Bitleitungseinrichtung (30) in einer im Wesentlichen gepulsten Form von einem Null-Potenzial auf ein entsprechendes Aktivierungspotenzial hochgesetzt wird,

    wobei insbesondere ein Wortleitungspotenzial vor einem Bitleitungspotenzial hoch- und nach dem Bitleitungspotenzial wieder heruntergesetzt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com