PatentDe  


Dokumentenidentifikation DE69524050T2 11.07.2002
EP-Veröffentlichungsnummer 0721658
Titel GEGENIMPLANTATIONSVERFAHREN BEI DER HERSTELLUNG EINER HALBLEITERVORRICHTUNG MIT SELBSTAUSRICHTENDEN ''ANTI-PUNCHTHROUGH''-GEBIETEN
Anmelder National Semiconductor Corp., Sunnyvale, Calif., US
Erfinder KAO, Dah-Bin, Palo Alto, US;
SCOTT, S., Gregory, Mountain View, US
Vertreter Glawe, Delfs, Moll, Patentanwälte, 80538 München
DE-Aktenzeichen 69524050
Vertragsstaaten DE, FR, GB
Sprache des Dokument EN
EP-Anmeldetag 28.07.1995
EP-Aktenzeichen 959274994
WO-Anmeldetag 28.07.1995
PCT-Aktenzeichen PCT/US95/09510
WO-Veröffentlichungsnummer 0009604679
WO-Veröffentlichungsdatum 15.02.1996
EP-Offenlegungsdatum 17.07.1996
EP date of grant 21.11.2001
Veröffentlichungstag im Patentblatt 11.07.2002
IPC-Hauptklasse H01L 21/265
IPC-Nebenklasse H01L 21/336   

Beschreibung[de]
HINTERGRUND DER ERFINDUNG Erfindungsgebiet

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen einer Halbleitervorrichtung und insbesondere ein Herstellungsverfahren, welches einen Anti-Durchstoß-(Anti-Purichthrough)-Schutz schafft.

Beschreibung des Standes der Technik

Mit der Entwicklung der integrierten CMOS-Schaltungstechnologie hat sich die Größe der CMOS-Transistorgeometrie kontinuierlich verringert. Da die CMOS-Gatelängen reduziert werden, steigt das Risiko eines Kurzkanaleffektes, dem so genannten Durchstoß. Der Durchstoß ist ein Schaltkreiszusammenbruch, bei dem die Drainspannung einen ausreichend großen Wert erreicht, der die Sperrschicht, welche dem Drain zugeordnet ist, über das Substrat ausbreitet und die Source erreicht. Dies bewirkt einen destruktiven Source- /Drainleitungspfad oder einen Leckagestrom.

Es wurden verschiedene Versuche unternommen, um Kurzkanaleffekte zu vermeiden. Eine Technik zum Vermeiden des Durchstoßes ist es, die Dotierkonzentration von Well und Substrat anzuheben, die Größe der Verarmungsregion zu verringern, so dass der Durchstoß nicht auftritt, wenn eine Spannung angelegt wird. Das Erhöhen der Well-Konzentration hat jedoch Nachteile. Der hohe Substratdotierpegel verursacht eine hohe Source- /Drainübergangskapazität, eine niedrige Übergangsdurchschlagspannung, ein Ansteigen der Transistorschwellenspannung und hohe Körpereffekte. Weiterhin reduziert eine hohe Well-Konzentration eine Trägermobilität, die zu einem Absenken des Treiberstroms führt.

Als eine Alternative zum generellen Anheben der Dotiermittelkonzentration im Well oder Substrat wurden Anti-Durchstoß-(APT)-Implantate entwickelt. APT-Implantate erhöhen die Dotiermittelkonzentrationen nur in der Nähe des Kanals und der Source-/Drainregion, jedoch nicht über das gesamte Substrat. APT-Implantate leiden jedoch an den gleichen Nachteilen, wie hohem Körpereffekt, niedriger Trägermobilität und hoher Übergangskapazität. Ein spezialisiertes APT-Implantat, genannt HALO-Implantat, ist ein selbstausrichtendes APT-Implantat, bei dem das Polysiliziumgate während der Implantation als Maske wirkt. Diese Maske verhindert, dass die Kanalregion eine Dotiermittelkonzentration erreicht, die zu stark ist. HALO-Implatate führen zu niedrigem Körpereffekt und verhindern eine Mobilitätsverschlechterung, nichtsdestotrotz bleiben und Source- und Drainübergangskapazität erhöht. Verbesserungen an HALO-Implataten haben zu der Entwicklung eines Großwinkel-HALO-Implatats geführt, bei dem die Dotiermittelionen mit einem großen Winkel bombardiert werden, wodurch es möglich ist, dass das APT-Implantat Regionen erreicht, die durch das Polysiliziumgate überlagert sind. Bei Großwinkel-HALO-Implataten bleibt die Übergangskapazität hoch, wenn das Hochwinkelimplantat tiefer als der Source-/Drainübergang ist, aber wenn das Großwinkelimplantat zu Source und Drain ausreichend flach liegt, wird die Übergangskapazität nicht erhöht. Bei einem flachen Großwinkel-HALO-Implatat kann jedoch das Blockieren des Durchstoßpfades unterhalb von Source und Drain fehlschlagen.

Ein viel versprechender APT-Ansatz wird ein selbstausrichtendes Taschenimplantat genannt, bei dem das APT-Implantat als eine kleine Tasche mit einer starken Dotiermittelkonzentration gebildet wird. Die APT-Tasche blockiert den Potentialleckageweg, während sie ermöglicht, dass die Kanalregion eine niedrigere Dotiermittelkonzentration aufrecht erhält. Somit steigert das selbstausrichtende Taschenimplantat die Dotiermittelkonzentrationen nur dort, wo eine erhöhte Dotierung notwendig ist, anstatt, dass die Well-Konzentration gleichmäßig über dem Substrat angehoben ist. Eine selbstausrichtende Taschenimplantattechnik ist von Hori A. ("High Carrier Velocity and Reliability of Quarter-Micron SPI (Self-aligned Pocket Implantation) MOSFETS", IEDM 92-699, Dezember 1992) beschrieben. Beim Befolgen des Verfahrens gemäß dem Hori-Prozess wird ein lokalisierteres Taschenimplantat unter Verwendung der Gateelektrode und Titansilizid (TiSi&sub2;) als selbstausrichtende Masken ausgebildet. Der Hori-Prozess hat einige Nachteile. Die Maskeneigenschaften von TiSi&sub2; sind als nicht gut bekannt, so dass das Maskierungsvermögen und die TiSi&sub2;-Schichtdicke, die benötigt werden, um eine bestimmte Dotierung geeignet zu maskieren, nicht bestimmt wird. Weiterhin kann die TiSi&sub2;-Schichtdicke, die für die Maskierungszwecke notwendig ist, mit den anderen Erfordernissen der integrierten Schaltung inkompatibel sein. Zusätzlich müssen die Abstandshalter entfernt werden, wobei das Silizid (TiSi&sub2;) und die anderen Dielektrika in dem Schaltkreis ungestört bleiben. Das Entfernen der Abstandshalter ist auf diese Art und Weise ein schwieriger Vorgang bei der Herstellung.

Ein selbstausrichtendes Anti-Durchstoß-Implantat dieses allgemeinen Typs ist in der US- PS 4,968,639 gezeigt. Die Source- und Drainimplantate sind innerhalb von APT-Wells ausgebildet.

ZUSAMMENFASSUNG DER ERFINDUNG

Gemäß der Erfindung wird ein Verfahren zum Ausbilden einer Anti-Durchstoß-Struktur in einer Halbleitervorrichtung geschaffen, mit den Schritten: Vorsehen eines Anti-Durchstoß- Implantationsbereiches innerhalb eines Substrats, wobei das Anti-Durchstoß-Implantat die gleiche Leitfähigkeit wie das Substrat aufweist und einen höheren Dotierpegel als das Substrat aufweist, Bilden von Source- und Drainstrukturen mit zum Substrat entgegengesetztem Leitfähigkeitstyp an gegenüber liegenden Seiten eines Kanals, wobei die Source- und Drainstrukturen einen leicht dotierten Implantationsbereich und einen höher dotierten Haupt-Implantationsbereich aufweisen, gekennzeichnet durch einen Schritt des Gegenimplantierens von Ionen des entgegengesetzten Typs zum Substrat in ausgewählte Bereiche des Anti-Durchstoß-Implantats der Gestalt, dass der Anti-Durchstoß-Dotierpegel im Wesentlichen in den ausgewählten Bereichen ausgelöscht wird und eine Anti-Durchstoß-Tasche unterhalb der Source und dem Drain an den Kanalkanten verbleibt.

Der offenbarte Prozess bildet vorteilhafterweise ein verbessertes und durchführbares Verfahren zum Herstellen von MOS-Transistoren mit selbstausrichtenden Taschen mit hoher Fremdatomkonzentration. Dieses Verfahren hat die Schritte der Anwendung eines APT- Implantats und eines Implantats mit leicht dotiertem Drain (LDD), wobei beide Schritte das Transistorgate als eine Maske verwenden, und mittels Löschen des APT-Implantats in allen Bereichen außer denen der gewählten Taschenbereiche einer Gegenimplantationstechnik.

Der gezeigte Prozess ist vorteilhaft, weil er nur dort eine Extradotiermittelkonzentration erzeugt, wo Extradotiermittelfremdatome von Vorteil sind, wodurch die Übergangskapazität verringert wird, der Stromverbrauch gesenkt und die Transistorbetriebsgeschwindigkeit verbessert wird. Der Prozess schafft die Möglichkeit, die Position, die Größe und die Dotiermittelkonzentration der APT-Taschen und der Source- und Drainübergänge präzise zu steuern.

Diese Vorteile werden in einem Prozess erzielt, der keine zusätzlichen Maskierschritte hat und der zusätzlich zu den herkömmlichen MOS-Implantationsschritten für einen Prozess, der keinen APT-Schutz schafft, nur zwei Implantationsschritte hat.

Das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung führt eine Formung einer innerhalb eines Substrats der Halbleitervorrichtung versenkten Schicht durch. Diese Schicht hat die gleiche Leitfähigkeit wie das Substrat, hat jedoch einen höheren Dotiermittelkonzentrationspegel als das Substrat. Das Verfahren hat die Schritte Wählen eines Bereiches der Schicht und Gegenimplantieren von Ionen mit einer Leitfähigkeit entgegengesetzt zur Leitfähigkeit der Schicht, in den gewählten Bereich der Schicht, so dass der Dotierpegel der Schicht in dem gewählten Bereich gesenkt oder im Wesentlichen gelöscht ist und ein Bereich der Schicht außerhalb des gewählten Bereiches, der den höheren Dotierpegel hat, innerhalb des Substrats versenkt bleibt.

Der Schritt des Wählens eines Bereichs der Schicht wird durch mehr als einen Ansatz. Bei einem Ansatz ist auf der Oberfläche des Substrats eine Maske ausgebildet und der Bereich der Schicht außerhalb des gewählten Bereiches ist durch die Maske gegenüber Gegenimplantation geschützt. Vorteilhafterweise wird diese Maske durch eine Komponente der Halbleitervorrichtung gebildet, wie beispielsweise einem Abstandshalter, der mit der Gateelektrode nach der Ausbildung der Schicht mit hoher Dotiermittelkonzentration innerhalb des Substrats verbunden wird, jedoch vor dem Gegenimplantationsschritt.

Bei einem zweiten Ansatz werden sowohl der Ionenimplantationsschritt zum Ausbilden der Schicht mit hoher Dotiermittelkonzentration als auch der Schritt des Gegenimplantierens der Schicht nach dem Maskieren von Teilen der Halbleitervorrichtung durchgeführt. In diesem Fall ist der Implantationsprozess zum Ausbilden der Schicht mit hoher Dotiermittelkonzentration ein Großwinkel-Implantationsprozess, der Ionen unterhalb der maskierenden Struktur implantiert, und der Gegenimplantationsprozess bombardiert Ionen in eine Richtung rechtwinklig zu der Substratoberfläche, so dass Regionen unterhalb der Maskenstruktur gegenüber der Gegenimplantation von Ionen geschützt ist.

Die verschiedenen selbstausrichtenden Masken und Großwinkel-Implantationslösungen können kombiniert werden, um Bereiche mit hoher Dotiermittelkonzentration mit unterschiedlichen Größen und Formen zu bilden.

Gemäß einer weiteren Modifikation des Verfahrens, das bei einem herkömmlichen APT- Vorgang angewandt wird, erstreckt sich das Anti-Durchstoß-Implantat seitlich im Wesentlichen über den Kanal unterhalb der Gateelektrode und den Abstandshaltern in einer versenkten Schicht innerhalb des Halbleitersubstrats.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1a und 1b zeigen jeweils eine Draufsicht und eine Ansicht im Schnitt eines Siliziumgate-MOS-Transistors gemäß dem Stand der Technik;

Fig. 2(a)-2(g) sind jeweils Prozess-Seitenansichten im Schnitt, gemäß einer ersten Ausführungsform in Übereinstimmung mit der Erfindung eines Verfahrens zum Herstellen eines n-Kanal-MOS-Transistors auf einem Halbleiterwafer;

Fig. 3 zeigt eine Prozess-Schnittansicht eines p-Kanal-MOS-Transistors, der aus dem in den Fig. 2(a)-2(g) angegebenen Verfahrens resultiert, der jedoch für die Herstellung von p-Kanal-MOS-Transistoren modifiziert ist; und

Fig. 4(a) bis 4(b) sind Prozess-Schnittansichten einer Ausführungsform eines Verfahrens zum Anpassen eines herkömmlichen APT-Herstellungsvorganges an einen Herstellungsvorgang für die Herstellung eines p-Kanal-MOS-Transistors, der APT- Taschen hat.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

Die Fig. 1(a) und 1(b) zeigen jeweils in der Draufsicht und einer entsprechenden Prozess- Seitenansicht einen typischen herkömmlichen Siliziumgate-MOS-Transistor 100 gemäß dem Stand der Technik und illustrieren die Form des Transistors 100 bezüglich einer Längsachse 102 und einer Breitenabmessung 104. Der Transistor 100 hat ein Substrat 110 (siehe Querschnitt Fig. 1 (b)), eine Polysilizium-Gateelektrode 112, eine Source 114 und ein Drain 116, die mit anderen Teilen einer integrierten Schaltung (nicht dargestellt) unter Verwendung von Metallkontakten einschließlich einem Gatekontakt 122, einem Sourcekontakt 124 und einem Drainkontakt 126 verbunden sind. Eine Schicht aus Siliziumdioxid 132 bildet eine Isolation. Die elektrisch aktiven Teile des Transistors 100 besetzen den Bereich unterhalb der Gateelektrode 112.

Ein verbesserter MOS-Transistor, der im Allgemeinen die Form des MOS-Transistors 100 hat, wird nach Art der Fig. 2(a) bis 2(g) hergestellt, die Prozess-Schnittansichten sind, welche einen Halbleiterwafer 200 an verschiedenen aufeinander folgenden Herstellungsstufen eines n-Kanal-MOS-Transistors 202 in Übereinstimmung mit der Erfindung zeigen. Bei dieser Art und Weise zeigen die Fig. 2(a) bis 2(g) eine erste Ausführungsform eines Verfahrens zur Herstellung des n-Kanal-MOS-Transistors 202 auf dem Halbleiterwafer 200. Die Fig. 2(a) zeigt ein Halbleitersubstrat oder einen Well 204 vom p-Typ, dessen Oberfläche durch eine Schicht aus Gateoxid 206 ausgebildet ist. Die Gateoxidschicht 206 wird unter Verwendung eines Oxidationsprozesses mit einer Dicke im Bereich von ungefähr 2 bis 30 nm ausgebildet. Auf der Oberfläche des Gateoxids 206 wird über dem Substrat 204 durch Abscheiden eines Polysiliziumfilms und anisotropes Ätzen des Polysiliziumfilms eine Gateelektrode 210 auf der Oberfläche des Gateoxids 206 ausgebildet.

Bezugnehmend auf Fig. 2(b) wird innerhalb des Substrats 204 an der Oberfläche des Substrats 204 eine n-Schicht 212 ausgebildet, und zwar unter Verwendung einer Implantationstechnik mit leicht dotiertem Drain (LDD), eines Ionenimplantationsvorganges, der Phosphor als Dotiermittelfremdatom verwendet, um die n-Schicht 212 mit einer relativ leichten Dotiermittelkonzentration zu bilden. Die n-Schicht 212 wird unter Verwendung der Gateelektrode 210 als Maske ausgebildet, so dass die n-Schicht 212 zwei Teile hat, einen Teil in einem Sourcebereich 214 und einen zweiten Teil in einem Drainbereich 216. Anzumerken ist, dass in einem herkömmlichen einzelnen Ionenimplantationsprozess der Bereich, der durch die Gateelektrode geschützt oder abgeschattet ist, unvermeidlich maskiert ist. Der Phosphorionen-LDD-Implantationsprozess wird so angewandt, dass die Ionen auf das Substrat 204 in mehreren Winkeln gerichtet sind. Ionen werden in einer Richtung ungefähr rechtwinklig zur Oberfläche des Substrats 204 implantiert, um ein tiefes Eindringen der Ionen in das Substrat 204 zu erzielen. Der LDD-Implantationsprozess implantiert n-Ionen in einer Tiefe im Substrat 204 im Bereich von ungefähr 0,02 u bis ungefähr 0,50 u. Ionen werden auch orthogonal zur Längsachse des MOS-Transistors 202 gerichtet und in irgendeinem Winkel zum Gate 210 geneigt, aber üblicherweise in einem Winkel, der zwischen 0º und 60º gegenüber dem rechten Winkel zur Substratoberfläche 204 variiert, indem der Wafer 200 beim Beaufschlagen mit Ionen gedreht wird. Die Ionen werden von beiden Seiten des Gates 210 auf das Gate 210 gerichtet, so dass Ionen unter das Gate 210 in einer Breitenrichtung mit Bezug auf den MOS-Transistor 202 für die n-Schicht 212 sowohl in die Sourceregion 214 als auch die Drainregion 216 eindringen. Es werden Ionen, ausgewählt aus den Stoffen Phosphor, Arsen, Antimon und dergleichen, mit einer Energie im herkömmlichen, allgemein bekannten Bereich implantiert, um eine gewählte Source- und Drainfremdatomionenmenge zu erzielen.

Ein in der Fig. 2(c) gezeigtes Anti-Durchstoß-(APT)-Implantat bildet ein p-Schicht-APT- Implantat 222 an dem Übergang von n-Schicht 212 und Substrat 204. Das p-Schicht-APT- Implantat wird wie die n-Schicht 212 unter Verwendung der Gateelektrode 210 als Maske ausgebildet, so dass das p-Schicht-APT-Implantat 222 ebenfalls zwei Teile hat, einen Teil in dem Sourcebereich 212 und einen zweiten Teil im Drainbereich 216. Das APT-Implantat ist ein Ionenimplantationsprozess, der Bor oder BF&sub2; als Dotiermittelfremdatom verwendet, um eine p-Schicht mit einer Dicke im Bereich von ungefähr 0,02 u bis ungefähr 0,50 u und mit einer Dotiermittelkonzentration im Bereich von ungefähr 10¹&sup5; cm&supmin;³ bis ungefähr 10¹&sup8; cm&supmin;³ zu bilden. Das gezeigte APT-Implantat kann durch eine Großwinkel-Anti-Durchstoß-(LATAP)-Implantationstechnik erzielt werden, bei der Ionen in mehrfachen Winkeln auf das Substrat 204 gerichtet werden. Die Ionen werden in einer Richtung rechtwinklig zur Oberfläche des Substrats 204 implantiert, um eine gewählte Eindringtiefe der p-Ionen in das Substrat 204 zu erzielen. Der Wafer 200 wird in gewählten Winkeln gedreht, um die Ionen orthogonal zur Längsachse des MOS-Transistors 202 und zum Gate 210 in einem Neigungswinkel zu richten, der zur Oberfläche des Substrats 204 um ungefähr 0º bis 60º variiert. P-Ionen werden auf das Gate 210 von beiden Seiten des Gates 210 gerichtet, so dass die Ionen unter das Gate 210 in einer Breitenrichtung mit Bezug auf den MOS-Transistor 202 für das p-Schicht-APT-Implantat 222 an einem Übergang zwischen der n-Schicht 212 und dem Substrat 204 eindringen. Es werden Borionen mit einer Energie im herkömmlichen allgemein bekannten Bereich implantiert, um eine gewählte Source-APT- und Drain-APT-Fremdatomionenmenge zu erzielen.

Die in der Fig. 2(e) gezeigten Abstandshalter 226 werden auf die in der Fig. 2(d) gezeigte Art und Weise an den Seiten des Gates 210 durch Abscheiden eines dielektrischen Films 228, wie beispielsweise einem Siliziumdioxid (SiO&sub2;) oder einem Siliziumnitrid (Si&sub3;N&sub4;), durch chemische Dampfabscheidung (CVD-SiO&sub2; oder CVD-Si&sub3;N&sub4;) auf der Oberfläche des Wafers 200 und Ätzen des dielektrischen Films 228 durch anisotropes Ätzen gebildet. Auf diese Art und Weise wird der dielektrische Film 228 auf den ebenen Oberflächen des Wafers 200 entfernt, und Seitenwandabstandshalter 226, die aus dem dielektrischen Film 228 hergestellt sind, bleiben an den Seiten des Gates 210 stehen.

Nachdem die Abstandshalter 226 ausgebildet worden sind, wird ein Gegenimplantationsprozess durchgeführt, um die Fremdatome des p-Schicht-APT-Implantats 222 in allen anderen Flächen als den zwei entsprechenden p-Ionen-Taschen 232 unterhalb der Kanten des Gates 210, die in der Fig. 2(e) gezeigt sind, zu löschen. Somit wird den p-Typ-APT-Implantaten (beispielsweise Bor) durch Implantieren von Ionen vom n-Typ (beispielsweise Phosphor) in den Löschflächen 242 des p-Schicht-APT-Implantats 222 entgegen gewirkt. Die Löschflächen 242 haben p-Fremdatome, die durch das Implantieren von n-Fremdatomen gelöscht sind, weil die Löschflächen anders als die p-Ionen-Taschen 232 nicht durch das Gate 210 und die Abstandshalter 226 maskiert sind. Der Gegenimplantationsprozess mit Ionen vom n-Typ wird so angewendet, dass die Ionen auf das Substrat 204 im Wesentlichen nur in einem Winkel gerichtet sind, der Richtung rechtwinklig zur Oberfläche des Substrats 204. Ionen vom n-Typ werden mit einer Energie im Bereich, die üblich für herkömmliche Implantation von Ionen verwendet wird, gegenimplantiert, um eine gewählte Source- und Drainfremdatomionenmenge zu erzielen. Die p-Ionen-Taschen 232 sind in dem Substrat 204 so ausgebildet, dass der tiefste Teil der Taschen 232 bis in eine Tiefe, ausgehend von der Oberfläche des Substrats 204 im Bereich von ungefähr 0,04 um bis 0,5 um reicht.

Auf diese Weise werden bezugnehmend auf die Fig. 2(f) zwei APT-Taschen 232 unter Verwendung von nur zwei Implantationsschritten ausgebildet, die als Zusatz für die Implantationsschritte zum Herstellen von MOS-Transistoren ohne ein APT-Implantat verwendet werden. Der erste zusätzliche APT-Implantationsschritt ist die APT-Implantation. Der zweite zusätzliche Implantationsschritt ist die Gegenimplantation, die das APT-Implantat mit Ausnahme der Bereiche, welche durch das Gate 210 und die Abstandshalter 226 maskiert oder geschützt sind, löscht. Die Größen, Positionen und Ionenkonzentrationen der APT-Taschen 232 sind durch die Größe des Gates 210 und der Abstandshalter 226, den Winkel der Beaufschlagung des APT-Ionenimplantats, des Typs von Dotiermittel, dem Implantationsprozess und der Ionenimplantationsenergie bestimmt, die alle leicht zu steuern sind. Anzumerken ist, dass der Gegenimplantationsschritt zum Erzeugen der Taschen 232 ohne Abstandsstücke 226 an den Seiten des Gates 210 erzielt werden kann, wenn das APT-Implantat ein Großwinkel-Implantat ist, welches die APT-Endpunkte unterhalb des Gates 210 positioniert.

Bezugnehmend auf Fig. 2(g) wird eine Source-/Drainimplantation durchgeführt, indem Arsen-Ionen (As&spplus;) implantiert werden, um eine Source-/Drainschicht 252 zu bilden und um das Gate 210 mit einem höheren Grad zu dotieren. Das Source-/Drainimplantat 252 hat wie die n-Schicht 212 und das p-Schicht-APT-Implantat 222 einen ersten Teil im Sourcebereich 212 und einen zweiten Teil in dem Drainbereich 216. Die Source-/Drainschicht 252 wird an einem Teil der n-Schicht 212 implantiert, wobei n-Taschen 262 als Rest der n- Schicht 212 belassen werden. Die n-Taschen 262 werden durch die Maske, welche sich durch das Gate 210 und die Abstandshalter 226 ergibt, gegenüber der Source-/Drainimplantation von As&spplus;-Ionen geschützt. Die Source-/Drainschicht 252 wird tiefer in das Substrat 204 als die n-Schicht 212 implantiert. Die tiefste Fläche der n&spplus;-Source-/Drainschicht 252 hat eine Tiefe im Bereich von ungefähr 0,02 um bis 0,5 um, mit einer typischen Tiefe von 0,10 um bis 0,15 um.

Dem Source-/Drainimplantat folgend, hat der MOS-Transistor 202, wie er in der Fig. 2(g) gezeigt ist, ein Substrat 204 vom p-Typ und ein Polysiliziumgate 210, das auf der Oberfläche des Substrats 204 positioniert ist. Siliziumdioxidabstandshalter 226 sind auf den seitlichen Flächen des Gates 210 ausgebildet. Innerhalb des Substrats 204 erstreckt sich die Source-/Drainschicht 252 entlang des Substrats 204 in der Nähe der Oberfläche des Substrats 204. Zwei Teile von Source/Drain 252 enden jeweils an einer Position unterhalb eines Abstandshalters an der Kante des Gates 210. Unter dem Gate 210 erstrecken sich n-Taschen 262 an den Endgrenzen 264 der Source-/Drainschicht 252 vorbei. Jede APT-Tasche 232 ist innerhalb des Substrats 204 in der Nähe und unterhalb entsprechender n-Taschen 262 unter einer Kante des Gates 210 positioniert, und zwar von der Oberfläche des Substrats 204 durch die n-Schicht 212 getrennt. Die Größen, Positionen und Ionenkonzentrationen der APT-Taschen 232 sind durch die Größe der Abstandshalter 226, den Beaufschlagungswinkel der APT-Ionenimplantation, den Typ des Dotiermittels, den Implantationsprozess und die Ionenimplantationsenergie bestimmt, die alle leicht gesteuert werden können.

Das Verfahren, das in den Fig. 2(a) bis 2(g) illustriert ist, ist für die Herstellung eines p- Kanal-MOS-Transistors 302 anwendbar, der in der Fig. 3 gezeigt ist, und zwar mit einer Modifikation, bei der die Polaritäten der implantierten Ionen umgekehrt werden. Der p- Kanal-MOS-Transistor 302 wird unter Verwendung eines Halbleitersubstrats vom n-Typ oder eines n-Wells 304 hergestellt. An der Oberfläche des Substrats 304 wird unter Verwendung einer Bor-LDD-Implantation eine p-Schicht implantiert. Eine n-Schicht-APT- Implantation wird unter Verwendung von Phosphor als Dotiermittelfremdatom beaufschlagt. Der Gegenimplantationsprozess, der Bor als Gegenimplantationsion verwendet, wird durchgeführt, um die Fremdatome des n-Schicht-APT-Implantats in allen anderen Flächen als den zwei jeweiligen n-Ionen-Taschen 323 unterhalb der Kanten des Gates 310 zu löschen. Eine Source-/Drainimplantation verwendet Bor, BF&sub2; oder eine Kombination aus Bor und BF&sub2;, anstatt von Arsen, um die Source-/Drainschicht 352 zu implantieren.

Der in der Fig. 3 gezeigte p-Kanal-MOS-Transistor 302 hat ein Substrat 304 vom n-Typ und ein Polysiliziumgate 310, das auf der Oberfläche des Substrats 304 positioniert ist. Auf den Seitenflächen des Gates 310 sind Siliziumoxidabstandshalter 326 ausgebildet. Im Substrat 304 erstreckt sich eine p&spplus;-Source-/Drainschicht 252 entlang des n-Substrats 304 in der Nähe der Oberfläche des Substrats 304. Die zwei Teile von Source/Drain 352 enden jeweils an einer Position unterhalb eines Abstandshalters an der Kante des Gates 310. Die p- Taschen 362 erstrecken sich unter das Gate 310, vorbei an den Endgrenzen 364 der Source-/Drainschicht 352. Jede der zwei n&spplus;-APT-Taschen 332 ist innerhalb des Substrats 304 in der Nähe von und unterhalb der jeweiligen p-Taschen 362 unter einer Kante des Gates 310 positioniert.

Die Fig. 4(a) bis 4(b) sind Prozess-Schnittansichten, die ein Verfahren zum Anpassen eines herkömmlichen APT-Herstellungsvorganges an einen Herstellungsvorgang zum Herstellen eines p-Kanal-MOS-Transistors, der APT-Taschen hat, zeigen. Ein p-Kanal-MOS-Transistor 402, der ein APT-Implantat hat, wie dies in der Fig. 4(a) gezeigt ist, hat ein Substrat vom n-Typ oder einen n-Well 404 und ein Polysiliziumgate 410, das an der Oberfläche des Substrats 404 positioniert ist. Die Siliziumoxidabstandshalter 426 sind an den Seitenflächen des Gates 410 ausgebildet, und an der Oberfläche des Gates 410 in der Nähe des Substrats 404 ist eine Gateoxidschicht 406 ausgebildet. Innerhalb des Substrats 404 erstreckt sich eine Source-/Drainschicht 452 vom p&spplus;-Typ entlang des Substrats 404 in der Nähe der Oberfläche des Substrats 404. Die zwei Teile von Source/Drain 452 enden jeweils an einer Position unterhalb eines Abstandshalters an der Kante des Gates 410. Ein APT-Implantat 460 vom n-Typ erstreckt sich quer über den Transistor 402 an einem Übergang zwischen Substrat 404 und der Source-/Drainschicht 452 vom p&spplus;-Typ. Die p-Taschen 462 erstrecken sich unter dem Gate 410 an den Endgrenzen 462 der Source-/Drainschicht 452 vorbei.

Es wird ein Gegenimplantationsprozess durchgeführt, um die Fremdatome in dem n- Schicht-APT-Implantat 460 in allen Bereichen, außer dem einer einzelnen n-Ionen-Tasche 432, die sich im Wesentlichen über den Kanal des Substrats 404 unterhalb des Gates 210 erstreckt, zu löschen, wie dies in der Fig. 4(b) gezeigt ist. Auf diese Art und Weise wird einem Phosphor-APT-Implantat vom n-Typ durch Implantieren von p-Bor in den Löschflächen 442 des n-Schicht-APT-Implantats 460 entgegen gewirkt. Die Löschflächen 442 haben n-Fremdatome, die durch das Implantieren von Bor-p-Fremdatomen gelöscht werden, da die Löschflächen nicht durch das Gate 410 und die Abstandshalter 426 maskiert sind, wie dies bei der n-Ionen-Tasche 432 der Fall ist. Der Borionen-Gegenimplantationsprozess wird so angewendet, dass die Ionen auf das Substrat 404 in einer Richtung rechtwinklig zur Oberfläche des Substrats 404 oder in einem geneigten Winkel gerichtet werden. Die einzelne APT-Tasche 432 ist innerhalb des Substrats 404 in der Nähe von und unterhalb der jeweiligen p-Taschen 462 unter einer Kante des Gates 410 positioniert und ist durch die p-Taschen 462 zur Oberfläche des Substrats 404 hin getrennt.

Der in den Fig. 4(a)-4(b) gezeigte Prozess kann modifiziert werden, um ein Verfahren zum Herstellen eines n-Kanal-MOS-Transistors, der APT-Taschen hat, zu schaffen. Bei diesem modifizierten Prozess wird ein Substrat vom p-Typ oder ein p-Well mit Ionen dotiert, die komplementär zum Typ der Dotiermittelionen sind, wie dies in den Fig. 4(a) und 4(b) gezeigt ist.

Anti-Durchstoß-Techniken vermeiden im allgemeinen Kurzkanaleffekte auf Kosten von steigender Source-/Drainübergangskapazität. Die Verbesserung, die durch den Gegenimplantationsprozess erzielt wird, ist als Reduktion der Source-/Drainübergangskapazität auszudrücken, während wirksam ein Durchstoß verhindert wird. Im Allgemeinen wird die Übergangskapazität vorteilhafterweise durch Senken der Größe und Ladungskonzentration des APT-Implantats reduziert. Die Effektivität des APT-Implantats bei der Reduzierung der Kurzkanaleffekte wird jedoch reduziert und das Verhindern des Durchstoßes hängt primär von der Position des APT-Implantats auf dem Weg des Source-/Drainübergangs anstatt von der Größe des APT-Implantats ab, obwohl die Größe und die Ionenfremdatomkonzentration des Implantats ausreichend sein sollte, um Durchstoß zu vermeiden. Die beschriebene Ausführungsform eines Herstellungsprozesses schafft ein Verfahren zum präzisen Steuern der Positionen, Größen und Fremdatomkonzentrationen der Dotiermitteltaschen. Der beschriebene Herstellungsprozess liefert wiederum ein Verfahren zum Steuern der Kurzkanaleffekte, der Übergangskapazität, der Körpereffekte und der Trägermobilität.

Das illustrierende Gegenimplantationsverfahren schafft einen Vorgang zum Verbessern der Übergangskapazität eines Transistors, verglichen mit den herkömmlichen APT-Lösungen. Das illustrierte Gegenimplantationsverfahren schafft jedoch auch einen Prozess, der die Übergangskapazität von Transistoren verbessert, die keine APT-Technik enthalten. Die Übergangskapazität wird unter diejenige eines Transistors, der keine APT-Implantation verwendet, verringert, indem die Well-Dotierung in den Source- und Drainbereichen 242 leichter als in der Kanalregion 218 gemacht wird, wie dies in der Fig. 2(e) gezeigt ist. Dies wird erzielt, indem die Gegenimplantationsdosierung und Energie so gewählt wird, dass die Gegenimplantation das APT-Implantat überkompensiert, wodurch wirksam tiefere und weniger abrupte Source- und Drainübergänge produziert werden. Die Source- und Drainübergänge in dieser Form begünstigen die Verbindungen von Source und Drain mit externen Kontakten und erleichtern vorteilhafterweise die Silizidausbildung. Gleichzeitig kann der Transistor optimiert werden, indem flache Source- und Drainübergänge gebildet werden, die durch Anti-Durchstoß-Taschen begrenzt sind. Somit vermeidet das illustrative Verfahren nicht nur wirksam schädliche Kurzkanaleffekte und Durchstoß, sondern ermöglicht auch eine Verbesserung der Transistorbetriebscharakteristika ungeachtet der APT- Leistung.

Verschiedene andere Ausführungsformen und Modifikationen und Verbesserungen, die hier nicht beschrieben worden sind, liegen innerhalb des Geistes und Schutzumfangs der vorliegenden Erfindung, wie er durch die folgenden Patentansprüche definiert ist.

Beispielsweise ist der illustrierende Prozess bei n-Kanal- und p-Kanal-Transistoren (N- MOSFETs und P-MOSFETs) und bei Oberflächenkanal- sowie auch versenkten Kanal- Transistoren anzuwenden. Die Gegenimplantation muss nicht mit dem APT-Implantat bezüglich Ionengleichgewicht oder bezüglich Tiefe und Position innerhalb des Substrats oder Wellfeldes übereinstimmen.

Weiterhin hat das Verfahren, obwohl der beschriebene Gegenimplantationsprozess als ein Verfahren zum Schaffen eines verbesserten APT-Implantats beschrieben worden ist, eine allgemeinere Anwendbarkeit für präzise zugeschnittene Dotierbereiche, um die Transistorleistung ohne Rücksicht auf die APT-Leistung zu verbessern. Auf diese Art und Weise ist eine "Draintechnik" ermöglicht, bei der Größe und Tiefe des Transistorkanals und der Source-/Drainform fein abgestimmt sind, um die Übergangskapazität, den Leckagestrom und die Ladungsmobilität zu steuern, sowie auch eine adäquate Tiefe der externen Source- /Drainübergänge für elektrische Kontakte und die Silizidierung zu schaffen.


Anspruch[de]

1. Verfahren zur Bildung einer Anti-Druchbruchsstruktur in einer Halbleitervorrichtung mit den Schritten:

Vorsehen eines Anti-Durchstoß-Implantationsbereichs (222; 460) innerhalb eines Substrats (204; 404), wobei das Anti-Durchstoß-Implantat die gleiche Leitfähigkeit wie das Substrat aufweist und einen höheren Dotierpegel als das Substrat aufweist,

Bilden von Source- und Drainstrukturen mit zum Substrat entgegengesetztem Leitfähigkeitstyp an gegenüberliegenden Seiten eines Kanals (218), wobei die Source- und Drainstrukturen einen leicht dotierten Implantationsbereich (262; 462) und einen höher dotierten Hauptimplantationsbereich (252; 452) aufweisen,

gekennzeichnet durch einen Schritt des Gegenimplantierens von Ionen des entgegengesetzten Typs zum Substrat in ausgewählte Bereiche (242; 442) des Anti- Durchbruchs-Implantats derart, dass der Anti-Durchbruchs-Dotierpegel im wesentlichen in den ausgewählten Bereichen ausgelöscht wird und eine Anti-Durchstoßtasche (232; 432) unterhalb der Source und dem Drain an den Kanalkanten verbleibt.

2. Verfahren nach Anspruch 1, wobei die Anti-Durchstoßtasche (432) sich unter dem Kanal zwischen Source und Drain (452) erstreckt.

3. Verfahren nach Anspruch 1, wobei das Anti-Durchstoß-Implantat zwei Bereiche (222) auf gegenüberliegenden Seiten des Kanals aufweist, wobei zwei Anti-Durchstoßtaschen (232) unterhalb von Source bzw. Drain an den Kanten des Kanals verbleiben.

4. Verfahren nach Anspruch 3, wobei die Implantationsschritte die folgende Reihenfolge aufweisen:

a) Ausbilden zweier leicht dotierter Implantationsbereiche (212) vom zum Substrat entgegengesetzten Leitfähigkeitstyp jeweils auf gegenüberliegenden Seiten des Kanals (218),

b) Ausbilden zweier Anti-Durchstoß-Implantationsbereiche (222) unter den leicht dotierten Implantationsbereichen auf gegenüberliegenden Seiten des Kanals,

c) Gegenimplantierung zur Ausbildung der Anti-Durchstoß-Implantationstaschen (232) und

d) Ausbilden der Hauptsource- und der Drain-Implantationsbereiche (252).

5. Verfahren nach einem der Ansprüche 1, 3 oder 4 einschließlich der Ausbildung einer Gate-Elektrode (210) und Verwendung der Gate-Elektrode als Maske für die Implantationen.

6. Verfahren nach einem der vorstehenden Ansprüche mit der Ausbildung einer Gate-Elektrode (210) und Abstandshaltern (226; 426) auf Längsflächen der Gate-Elektrode, wobei das Gate und die Abstandshalter als Masken für den Gegenimplantionsschritt verwendet werden.

7. Verfahren nach Anspruch 6, wobei das Gate und die Abstandshalter als Masken für den Hauptsource- und Drain-Implantationsschritt verwendet werden.

8. Verfahren nach Anspruch 1 oder einem der Ansprüche 3 bis 7, bei dem der Anti- Durchstoß-Implantationsbereich durch einen Großwinkel-Implantationsprozess durchgeführt wird, mit einem Neigungswinkel von einer Richtung senkrecht zu der Substratoberfläche, um Ionen orthogonal zu der Längsachse der Struktur und in Richtung des Kanals derart zu richten, dass die Anti-Durchstoß-Implantate sich unter den Kanten der Implantationsmaske erstrecken.

9. Verfahren nach einem der vorstehenden Ansprüche, bei dem der leicht dotierte Implantationsbereich durch einen Großwinkel-Implantationsprozess gebildet wird, mit einem Neigungswinkel von einer Richtung senkrecht zur Substratoberfläche, um Ionen orthogonal zur Längsachse der Struktur zu richten und in Richtung auf den Kanal, derart, dass die leicht dotierten Implantate sich unter den Kanten der Implantationsmaske erstrecken.

10. Verfahren nach Anspruch 8 oder 9, bei dem der Gegenimplantationsschritt Ionen in einer Richtung im wesentlichen senkrecht zu der Substratoberfläche implantiert.

11. Verfahren nach Anspruch 1 oder einem der Ansprüche 3 bis 10, wobei entweder die Halbleitervorrichtung eine N-Kanalvorrichtung ist, das Halbleitersubstrat eine Leitfähigkeit vom P-Typ hat, die leicht dotierten Implantate ein Ionenimplantat vom N-Typ sind, das Anti-Durchstoßimplantat ein Ionenimplantat vom P-Typ ist, das Gegenimplantat ein Ionenimplantat vom N-Typ ist und das Source/Drainimplantat ein Ionenimplantat vom N- Typ ist oder die Halbleitervorrichtung eine P-Kanal-Vorrichtung ist, das Halbleitersubstrat eine Leitfähigkeit vom N-Typ hat, das leicht dotierte Implantat ein Ionenimplantat vom P- Typ ist, das Anti-Durchstoß-Implantat ein Ionenimplantat vom N-Typ ist, das Gegenimplantat ein Ionenimplantat vom P-Typ ist und das Source/Drainimplantat ein Ionenimplantat vom P-Typ ist.

12. Verfahren nach Anspruch 11, wobei die Halbleitervorrichtung eine N-Kanal-Vorrichtung ist, das leicht dotierte Implantat ein Phosphor-Ionen-Implantat ist, das Anti-Durchstoß-Implantat ein Bor-Ionen-Implantat ist, das Gegenimplantat ein Phosphor-Ionen-Implantat ist und das Source/Drainimplantat ein Arsen-Ion-Implant ist, oder die Halbleitervorrichtung eine P-Kanal-Vorrichtung ist und das leicht dotierte Implantat ein Bor eines BF&sub2;-Ionenimplantats ist, das Anti-Durchstoß-Implantat ein Phosphor-Ionen-Implantat ist, das Gegenimplantat ein Bor-Ionen-Implantat ist und das Source/Drainimplantat ein P-Ionen-Implantat ist, das aus einem Bor-Ionen-Implantat, einem BF&sub2;-Ionen-Implantat und einer Kombination aus Bor und BF&sub2;-Ionen-Implantat ausgewählt ist.

13. Verfahren nach Anspruch 1 oder einem der Ansprüche 3 bis 12, wobei die leicht dotierten Ionen-Implantationsbereiche (212) und die Anti-Durchstoßbereiche (222) durch dieselbe Maske implantiert werden.

14. Verfahren nach einem der vorstehenden Ansprüche, wobei die Gegenimplantation und die Hauptsource- und Drainimplantationen durch dieselbe Maske implantiert werden, um den Anti-Durchstoßbereich unterhalb der Hauptsource- und Drain-Implantationsbereiche auszulöschen.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com