PatentDe  


Dokumentenidentifikation DE69524844T2 19.09.2002
EP-Veröffentlichungsnummer 0709851
Titel Speicherdaten-Sicherung für ferroelektrischen Speicher
Anmelder NEC Corp., Tokio/Tokyo, JP
Erfinder Ohtsuki, Tetsuya, Tokyo, JP;
Koike, Hiroki, Tokyo, JP
Vertreter Glawe, Delfs, Moll, Patentanwälte, 20148 Hamburg
DE-Aktenzeichen 69524844
Vertragsstaaten DE, GB
Sprache des Dokument EN
EP-Anmeldetag 27.10.1995
EP-Aktenzeichen 953077005
EP-Offenlegungsdatum 01.05.1996
EP date of grant 02.01.2002
Veröffentlichungstag im Patentblatt 19.09.2002
IPC-Hauptklasse G11C 11/22
IPC-Nebenklasse G11C 5/14   

Beschreibung[de]

Die vorliegende Erfindung betrifft eine nichtflüchtige Speichereinrichtung und insbesondere Datenschutz einer nichtflüchtigen ferroelektrischen Speichereinrichtung.

Kürzlich wurde ein nichtflüchtiger Speicher, der die Funktion hat, Daten sogar dann zu halten, wenn er nicht unter Spannung steht, durch Verwendung eines ferroelektrischen Materials wie z. B. Bleizirkonattitanat (PZT), das Hysterese-Eigenschaften zeigt, realisiert. Bei Verwendung eines ferroelektrischen Materials in einer Speicherzelle kann der nichtflüchtige Speicher mit einfachem Aufbau erhalten werden. Verschiedene Beispiele der Anwendung sind in den japanischen nicht geprüften Patentveröffentlichungen Nr. 63-201998 und 1-158691 und dem Artikel "A 256 Kb Nonvolatile Ferroelectric Memory at 3 V and 100 ns" (ein 256 kB nichtflüchtiger ferroelektrischer Speicher bei 3 V und 100 ns) (International Solid-State Circuits conference, ISSCC, Digest of Technical Papers, Seiten 268- 269, Feb. 1994) offenbart.

Eine ferroelektrische Speicherzelle soll im folgenden unter Zugrundelegung der oben erwähnten Veröffentlichungen beschrieben werden. Fig. 1A zeigt die Schaltung einer ferroelektrischen Speicherzelle. Eine Speicherzelle MC besteht aus einem Schalttransistor Tr und einem ferroelektrischen Kondensator C (1-Transistor und 1-Kondensator pro bit: 1T/1C). Der Schalttransistor Tr hat zwei Hauptelektroden (Senke und Quelle), die mit einer Elektrode des Kondensators C und einer Bit-Leitung BL verbunden sind, und ist mit seiner Gateelektrode mit einer Wortleitung WL verbunden. Die andere Elektrode des Kondensators C ist mit einer Plattenleitung PL verbunden.

Ein Lese- und Schreibbetrieb der Speicherzelle MC wird unter Bezugnahme auf die Fig. 1B und 1C beschrieben. Zunächst einmal weist, wie dies in den Fig. 1B und 1C gezeigt ist, der ferroelektrische Kondensator C Hysterese-Eigenschaften in bezug auf eine Spannung V über den Kondensator C auf. Daher werden 1-bit-Daten im ferroelektrischen Kondensator C als der Unterschied in der Polarisation P zwischen dem Punkt a und dem Punkt e für V = 0 gespeichert. Insbesondere können die Werte 1 und 0 der 1-bit-Daten entsprechend den Zustandspunkten a und e der Polarisation P sein. Diese Beziehung soll in den folgenden Beispielen verwendet werden.

Wie dies in Fig. 1B gezeigt ist, soll angenommen werden, daß der Datenwert 1 im ferroelektrischen Kondensator C gespeichert ist, dessen Polarisationszustand sich im Punkt a befindet. Wenn der Schalttransistor Tr in den leitenden Zustand gezwungen wird (oder EIN), indem ein Hochspannungspegel (hier die Stromversorgungsspannung Vcc) an die Wortleitung WL angelegt wird und eine negative Spannung -Ve an den ferroelektrischen Kondensator C durch die Bit-Leitung BL und die Plattenleitung PL angelegt wird, wird die Polarisation P vom Zustandspunkt a zum Zustandspunkt d über die Zustandspunkte b und c geändert. Eine Ladung Q1, die diesem Zustandsübergang entspricht, wird zwischen der Bit-Leitung BL und dem ferroelektrischen Kondensator C durch den Schalttransistor Tr übertragen. Die Ladungsübertragung kann durch einen Leseverstärker detektiert werden, der mit der Bit-Leitung BL verbunden ist, was bedeutet, daß der Datenwert 1 von der Speicherzelle MC gelesen wird. Nachdem die Daten von der Speicherzelle MC gelesen sind, werden dieselben Daten "1" auf der Bit- Leitung BL zurück in die Speicherzelle MC geschrieben, indem die Spannung der Plattenleitung PL verringert wird. Diese Schreibsequenz folgt dem umgekehrten Zustandsübergang vom Zustandspunkt e zum Zustandspunkt h über die Punkte f und g.

Andererseits wird, wie das in Fig. 1C gezeigt ist, in dem Falle, daß der Datenwert 0 im ferroelektrischen Kondensator C gespeichert ist, dessen Polarisationszustand sich am Punkt e befindet, die Polarisation P vom Zustandspunkt e zum Zustandspunkt d über den Zustandspunkt c geändert. Die Ladung Q0, die diesem Zustandsübergang entspricht, wird zwischen der Bit-Leitung BL und dem ferroelektrischen Kondensator C durch den Schalttransistor Tr übertragen. Die Ladungsübertragung kann durch den Leseverstärker detektiert werden, der mit der Bit-Leitung BL verbunden ist, was bedeutet, daß der Datenwert 0 von der Speicherzelle MC gelesen wird.

Indem eine Menge von ferroelektrischen Speicherzellen MCs in Reihen und Spalten angeordnet wird, die mit Leseverstärkern, Adressendekodern und anderen notwendigen Schaltungen verbunden sind, kann eine konventionelle ferroelektrische Speichereinrichtung realisiert werden, wie sie in den oben erwähnten Veröffentlichungen beschrieben ist.

Wird jedoch eine plötzliche Spannung an den ferroelektrischen Kondensator C während des Stromeinschaltens oder Stromabschaltens angelegt, besteht die Möglichkeit, daß die in der Speicherzelle MC gespeicherte Daten beschädigt werden. Insbesondere soll angenommen werden, daß der Datenwert 1 im ferroelektrischen Kondensator C gespeichert ist, dessen Polarisationszustand sich am Punkt a befindet, wie dies in Fig. 1B dargestellt ist, und dann wird der Speichereinrichtung die Spannung abgeschaltet. Während des Abschaltens wird, wenn eine Wortleitung WL plötzlich ihre Spannung aufgrund eines Fehlverhaltens des X-Dekoders ändert, was bewirkt, daß der Schalttransistor Tr in den leitenden Zustand gebracht wird, dann die negative Spannung -Ve an den ferroelektrischen Kondensator C bei der Bedingung angelegt, daß die Spannung an der Plattenleitung PL um eine Spannung Ve höher ist als diejenige der Bit-Leitung B1. Als Ergebnis wird die Polarisation P des ferroelektrischen Kondensator C vom Zustandspunkt a zum Zustandspunkt d über die Zustandspunkte b und c verschoben. Daher verbleibt nach dem Abschalten die Polarisation P am Zustandspunkt e, der dem Datenwert 0 entspricht, was bedeutet, daß der Inhalt der Speicherzelle MC beschädigt worden ist.

Eine Aufgabe der vorliegenden Erfindung besteht in der Schaffung einer nichtflüchtigen Speichereinrichtung, die stabil den Inhalt der Speicherzellen hält.

Eine andere Aufgabe der vorliegenden Erfindung besteht in der Schaffung einer nichtflüchtigen Speichereinrichtung und eines Datenschutzverfahrens, die imstande sind, ferroelektrische Speicherzellen vor Datenbeschädigung zu schützen, wenn sich die Stromversorgungsspannung auf einem niedrigen Spannungspegel befindet, z. B. während des Einschaltens oder des Ausschaltens.

In Übereinstimmung mit einem Gesichtspunkt der vorliegenden Erfindung weist eine Speichereinrichtung eine Stromversorgung und eine Speicherzellenanordnung mit einer Mehrzahl von Speicherzellen auf, die in Reihen und Spalten angeordnet sind, und weist weiter einen Plattenspannungspegelgenerator, einen Stromversorgungsspannungsdetektor und eine Schutzsteuerschaltung auf. Der Plattenspannungspegelgenerator erzeugt eine erste vorbestimmte Spannung Vp auf einer Plattenleitung, die mit der einen Elektrode eines ferroelektrischen Kondensators jeder Speicherzelle verbunden ist. Der Stromversorgungsspannungsdetektor detektiert die Spannung Vcc der Stromversorgung, um ein Niedrigspannungsdetektionssignal Vcd zu erzeugen, wenn die Stromversorgungsspannung Vcc kleiner ist als eine vorbestimmte Schwellenspannung Vj. Die Schutzsteuerschaltung, die auf das Niedrigspannungsdetektionssignal reagiert, legt Wortleitungen auf eine zweite vorbestimmte Spannung fest, vorzugsweise den Massespannungspegel, um so den ferroelektrischen Kondensator vor einer Spannungsänderung auf der Datenleitung (BL) zu schützen, welche zweite vorbestimmte Spannung das Potential des Nichtauswahlsignals ist.

Die Schutzsteuerschaltung weist vorzugsweise einen Wortleitungs-Controller und eine Schutzschaltung auf. Der Wortleitungs-Controller gibt entweder ein Auswahlsignal oder ein Nichtauswahlsignal auf die Wortleitung entsprechend eines von außen empfangenen Adressensignals aus. Die Schutzschaltung, die auf das Niedrigspannungsdetektionssignal reagiert, gibt das Nichtauswahlsignal auf die Wortleitungen unabhängig vom Adressensignal aus.

In Übereinstimmung mit einem anderen Gesichtspunkt der vorliegenden Erfindung weist eine Speichereinrichtung eine Stromversorgung und eine Speicherzellenanordnung mit einer Mehrzahl von Speicherzellen auf, die in Reihen und Spalten angeordnet sind, und weist weiter einen Plattenspannungspegelgenerator, einen Stromversorgungsspannungsdetektor und einen Bit-Leitungs-Plattenleitungs-Spannungs-Ausgleicher auf. Der Plattenspannungspegelgenerator erzeugt eine erste vorbestimmte Spannung Vp auf einer Plattenleitung, die mit der einen Elektrode eines ferroelektrischen Kondensators jeder Speicherzelle verbunden ist. Der Stromversorgungsspannungsdetektor detektiert die Spannung Vcc der Stromversorgung, um ein Niedrigspannungsdetektionssignal Vcd zu erzeugen, wenn die Stromversorgungsspannung Vcc niedriger ist als vorbestimmte Schwellenspannung Vj. Der Bit-Leitungs-Plattenleitungs-Spannungs-Ausgleicher reagiert auf das Niedrigspannungsdetektionssignal und legt die Bit-Leitungen auf die erste vorbestimmte Spannung fest, um so den ferroelektrischen Kondensator vor einer Spannungsänderung auf der Datenleitung zu schützen.

Erfindungsgemäß schützt während des Stromeinschaltens und Stromausschaltens, während denen die Wortleitungen dem Einfluß von Fehlfunktionen oder Rauschen ausgesetzt sind, die Schutzsteuerschaltung die ferroelektrischen Kondensatoren vor Datenbeschädigungen, indem keine Spannung an die ferroelektrischen Kondensatoren angelegt wird.

Es zeigen:

Fig. 1A ein Schaltungsdiagramm, das eine 1T/1C ferroelektrische Speicherzelle zeigt;

Fig. 1B eine graphische Darstellung, die die Hysterese- Charakteristiken eines ferroelektrischen Kondensators zeigt, um den Lesebetrieb von Daten "1" erläutern;

Fig. 1C eine graphische Darstellung, die die Hysterese- Charakteristiken eines ferroelektrischen Kondensators zeigt, um den Lesebetrieb von Daten "0" zu zeigen;

Fig. 2 ein Blockdiagramm, das einen Schaltungsaufbau einer nichtflüchtigen Speichereinrichtung einer ersten Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 3 ein Blockdiagramm, das eine detaillierte Schaltung eines WL-Auswahl-Controllers und eines Stromversorgungsspannungsdetektors in der ersten Ausführungsform zeigt;

Fig. 4 ein Wellenformdiagramm, das den Lese- und Schreibbetrieb einer Speicherzelle der ersten Ausführungsform zeigt;

Fig. 5 ein Wellenformdiagramm, das den Schutzbetrieb während des Stromeinschaltens und des Stromausschaltens in der ersten Ausführungsform zeigt;

Fig. 6 ein Schaltungsdiagramm eines anderen Beispiels des Stromversorgungsspannungsdetektors;

Fig. 7 ein Blockdiagramm, das eine detaillierte Schaltung eines WL-Auswahl-Controllers in einer zweiten Ausführungsform der Erfindung zeigt;

Fig. 8 ein Blockdiagramm, das eine detaillierte Schaltung eines WL-Auswahl-Controllers in einer dritten Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 9 ein Blockdiagramm, das einen Schaltungsaufbau einer nichtflüchtigen Speichereinrichtung einer vierten Ausführungsform der vorliegenden Erfindung zeigt;

Fig. 10 ein Schaltungsdiagramm, das eine Schutzschaltung der vierten Ausführungsform zeigt und

Fig. 11 ein Wellenformdiagramm, daß den Übergang während des Stromausschaltens in einer konventionellen Speichereinrichtung zeigt.

ERSTE AUSFÜHRUNGSFORM

Bezugnehmend auf Fig. 2 weist eine Speichereinrichtung gemäß der vorliegenden Erfindung eine Speicherzellenanordnung 1, einen Bit-Leitungsvorlader 2, einen Bezugsspannungspegelgenerator 3, einen Plattenleitungsspannungspegelgenerator 4, einen Wortleitungsauswähl-Controller 5, einen Stromversorgungsspannungsdetektor 6, Leseverstärker SA1-SAm und andere notwendige Schaltungen wie z. B. eine Stromversorgungsschaltung und einen Speicher-Controller (nicht gezeigt) auf.

Die Speicherzellenanordnung 1 besteht aus einer Mehrzahl von Speicherzellen MC11-MCnm, die in m Reihen und n Spalten angeordnet sind. Jede der Speicherzellen besteht aus einem Schalttranssistor Tr und einem ferroelektrischen Kondensator C (1-Transistor und 1-Kondensator pro Bit: 1T/1C). Der Schalttransistor Tr ist mit zwei Hauptelektroden (Senke und Quelle) mit einer Elektrode des Kondensators C und einer Bit- Leitung BL verbunden und ist mit der Gate-Elektrode mit einer Wortleitung WL verbunden. Die andere Elektrode des Kondensators C ist mit einer Plattenleitung PL verbunden.

In der Speicherzellenanordnung 1 sind die entsprechenden Gatter der Schalttransistoren Trs der m Speicherzellen in jeder Spalte gemeinsam mit der Wortleitung verbunden. Insbesondere sind die Speicherzellen MC11-MC1m in der ersten Spalte mit der Wortleitung WL1 verbunden, und die Speicherzellen MC21- MC2m in der zweiten Spalte sind mit der Wortleitung WL2 verbunden. Dies ist das gleiche bei den anderen Spalten. Ein Paar von Bit-Leitungen BLi1 und BLi2 (i = 1, 2, ..., m) ist in jeder Reihe vorgesehen, um Daten von/in eine Speicherzelle zu lesen/schreiben, und die Schalttransistoren der Speicherzellen MC1i-MCni jeder Reihe sind abwechselnd mit einer der Bit-Leitungen BLi1 und BLi2 verbunden. Z. B. ist in der ersten Reihe die Speicherzelle MC11 mit der Bit-Leitung BL11, die Speicherzelle MC21 mit der Bit-Leitung BL12, die Speicherzelle MC31 mit der Bit-Leitung BL11 usw. verbunden. Dies ist bei anderen Reihen ebenso.

Der Bit-Leitungsvorlader 2 besteht aus m Paaren von Transistoren, wobei jedes Paar dem Paar von Bit-Leitungen entspricht. Ein Vorladungssteuersignal wird an die entsprechenden Gatterelektroden jedes Paars der Transistoren zu einem vorbestimmten Zeitpunkt eingegeben, was bewirkt, daß alle Bit-Leitungen auf ein Vorladungspotential PP eingestellt werden. In diesem Falle wird das Vorladungspotential auf das Massepotential eingestellt.

Der Bezugsspannungspegelgenerator 3 besteht aus m Paaren von Schaltungen RLi1 und RLi2, die den Paaren der Bit-Leitungen BLi1 und BLi2 entsprechen. Ein erstes Steuersignal RLC1 wird an die ersten Schaltungen R11-RLm1 angelegt, und ein zweites Steuersignal RLC2 wird an die zweiten Schaltungen RL12-RLm2 angelegt. Gemäß dem ersten Steuersignal RLC1 wird eine Bezugsspannung an die Bit-Leitungen BL11-BLm1 angelegt, und entsprechend dem zweiten Steuersignal RLC2 wird die Bezugsspannung an die Bit-Leitungen BL12-BLm2 angelegt. Die Bezugsspannung wird so bestimmt, daß sie sich in der Mitte zwischen den Bit-Leitungsspannungen des Datenwertes 1 und des Datenwertes 0 befindet (siehe ISSCC, Digest of Technical Papers, Seite 268, Feb. 1994).

Ein Paar von Bit-Leitungen BLi1 und BLi2 ist mit einem Leseverstärker Sai verbunden, der ein Datensignal detektiert, das von einer Speicherzelle MC ausgelesen worden ist, die durch den Wortleitungsauswähl-Controller 5 ausgewählt worden ist. Der Leseverstärker SAi besteht typischerweise aus einem Differenzverstärker, der durch ein Leseverstärkersteuersignal SAC aktiviert wird.

Der Plattenleitungsspannungspegelgenerator 4 liefert eine Plattenleitungsspannung Vp an jede Speicherzelle MC durch die Plattenleitung PL in Übereinstimmung mit einem Steuersignal VPC.

Der Wortleitungsauswähl-Controller 5 gibt ein Auswählsignal (Stromversorgungsspannungspegel Vcc) an eine Wortleitung aus, die aus n Wortleitungen WL1-wLn ausgewählt ist, und ein Nichtauswahlsignal (Massepegel) an die anderen Wortleitungen entsprechend den Reihenadressendaten ADx und einem Reihensteuersignal XC aus, das von außen empfangen wird. Wie dies später beschrieben wird, hat der Wortleitungsauswähl- Controller 5 eine Speicherzellenschutzschaltung, die ein Nichtauswahlsignal an alle Wortleitungen WL1-WLn als Reaktion auf ein Niedrigspannungsdetektionssignal Vcd ausgibt, das niedrig ist, das vom Stromversorgungsspannungsdetektor 6 empfangen wird.

Der Stromversorgungsspannungsdetektor 6 überprüft, ob die Ausgangsspannung der Stromversorgungsschaltung niedriger ist als ein Schwellenspannungspegel. Wenn die Stromversorgungsspannung niedriger ist als der Schwellenspannungspegel, gibt der Stromversorgungsspannungsdetektor 6 das Niedrigspannungsdetektionssignal Vcd an den Wortleitungsauswähl-Controller 5 aus.

Wie dies in Fig. 3 gezeigt ist, besteht der Wortleitungsauswähl-Controller 5 als ein erstes Beispiel aus einem Reihen- Controller 501, einem Adressenpuffer 502, einem Reihendekoder 503 und einer Speicherzellen(MC)-Schutzschaltung 504. Der Reihen-Controller 501 steuert den Eingangs-/Ausgangsbetrieb des Adressenpuffers 502 und den Dekodierbetrieb des Reihendekoders 503 aufgrund des Reihensteuersignals XC. Die Reihenadressendaten ADx werden im Adressenpuffer 502 zurückgehalten und dann in ein Auswahlsignal und in Nichtauswahlsignale durch den Reihendekoder 503 dekodiert. Anders gesagt wählt der Reihendekoder 503 eine der Wortleitungen WL1-WLn und gibt das Auswahlsignal auf die ausgewählte Wortleitung dadurch aus, indem die Reihenadressendaten ADx, die im Adressenpuffer 502 gespeichert sind, dekodiert werden.

Die MC-Schutzschaltung 504 besteht aus n Schalttransistoren Tr51-Tr5n und einer Inverterschaltung IV50. Die entsprechenden Wortleitungen WL1-WLn sind mit dem Massepegel durch die Schalttransistoren Tr51-Tr5n verbunden. Die Gatterelektroden der Schalttransistoren Tr51-Tr5n sind gemeinsam mit dem Stromversorgungsspannungsdetektor 6 durch die Inverterschaltung IV50 verbunden. In diesem Falle nehmen die Schalttransistoren Tr51-Tr5n den EIN-Zustand an, wenn eine hohe Spannung an ihre Gatterelektroden angelegt wird. Wird das Niedrigspannungsdetektionssignal Vcd von dem Stromversorgungsspannungsdetektor 6 empfangen, werden daher die Schalttransistoren Tr51-Tr5n gleichzeitig in den leitenden Zustand gezwungen, um die Wortleitungen WL1-WLn auf den Massepegel einzustellen. Anders gesagt wird das Nichtauswahlsignal an alle Wortleitungen WL1-WLn angelegt.

Der Stromversorgungsspannungsdetektor 6 besteht aus einem p- Kanaltransistor Tr61 mit einer Schwellenspannung Vt1, einem n-Kanal Tr62 mit einer Schwellenspannung Vt2, einem n- Kanaltransistor Tr63 mit einer Schwellenspannung Vt3, einer Inverterschaltung IV60 und Widerständen R1 und R2. Der Transistor Tr61 weist eine Quellenelektrode auf, die die Stromversorgungsspannung Vcc aufnimmt, und die Senken- und Gatterelektroden sind miteinander verbunden. Beim Transistor Tr62 sind die Gatter- und Senkenelektroden miteinander verbunden und weiter mit den Gatter- und Senkenelektroden des Transistors Tr61. Die Quellenelektrode des Transistors Tr62 ist mit Masse über den Widerstand R1 verbunden, dessen Widerstandswert ausreichend größer ist als der Widerstand bei der Leitung der Transistoren Tr61-Tr63. Der Transistor Tr63 ist mit seiner Senkenelektrode mit dem Eingang des Inverters IV60 verbunden und ist weiter mit der Stromversorgungsspannung Vcc durch den Widerstand R2 verbunden, dessen Widerstandswert ausreichend größer ist als der Widerstandswert bei der Leitung der Transistoren Tr61-Tr63. Die Gatterelektrode des Transistors Tr63 ist mit der Quellenelektrode des Transistors Tr62 verbunden, und die Quellenelektrode des Transistors Tr63 ist an Masse gelegt.

Im Stromversorgungsspannungsdetektor 6, der einen solchen Schaltungsaufbau hat, wird die notwendige Bedingung, den Transistor Tr63 leitend zu machen, durch das folgende dargestellt:

Vt3 < = Vcc - Vt1 - Vt2, oder Vcc > = Vt1 + Vt2 + Vt3.

Ist daher der Schwellenpegel Vj des Stromversorgungsspannungsdetektors 6 vorher auf den Spannungspegel (Vt1 + Vt2 + Vt3) eingestellt, wenn die Stromversorgungsspannung Vcc niedriger ist als der Schwellenpegel Vj, so befindet sich der Transistor Tr63 in einem Nichtleitungs(AUS)-Zustand, wobei seine Senkenspannung auf dem hohen Pegel von Vcc gehalten wird, was bewirkt, daß die Ausgangsspannung Vcd der Inverterschaltung IV60 niedrig eingestellt wird, d. h. Massepegel. Daher werden alle Transistoren Tr51-Tr5n der MC- Schutzschaltung 504 in den leitenden Zustand gezwungen, was bewirkt, daß der Wortleitungsauswähl-Controller 5 das Nichtauswahlsignal an alle Speicherzellen MC11-MCnm durch Wortleitungen WL1-WLn unabhängig von den Ausgangssignalen des Reihendekoders 503 ausgibt.

Andererseits ist, wenn die Stromversorgungsspannung Vcc gleich ist oder größer ist als der Schwellenpegel Vj, der Transistor Tr63 im leitenden (EIN)-Zustand, wobei seine Senkenspannung auf dem Massepegel gehalten wird, was bewirkt, daß die Ausgangsspannung Vcd der Inverterschaltung IV60 sich auf hohem Pegel von ungefähr Vcc befindet. Daher werden alle Transistoren Tr51-Tr5n der MC-Schutzschaltung 504 zwangsweise aus dem leitenden Zustand herausgebracht, was bewirkt, daß der Wortleitungsauswähl-Controller 5 die dekodierten Signale des Reihendekoders 503 auf die Speicherzellen MC11-MCnm durch die Wortleitungen WL1-WLn ausgibt.

LESEBETRIEB

Bezugnehmend auf Fig. 4 soll im folgenden der Lese- und Schreibbetrieb der Speichereinrichtung, wie sie in Fig. 1 gezeigt ist, beschrieben werden. Zur Einfachheit wird die Speicherzelle MC11, die mit den Bit-Leitungen BL11 verbunden ist, als Beispiel genommen.

Im Zeitraum T1, wenn sich das Vorladungssteuersignal PC von hoch nach niedrig ändert, stellt der Bit-Leitungsvorlader 2 die Bit-Leitungen BL11-BLm1 und BL12-BLm2 schwebend ein.

Im nachfolgenden Zeitraum T2 gibt der Wortleitungsauswähl- Controller 5 das Auswählsignal auf die Wortleitung WL1 aus, was bewirkt, daß die Schalttransistoren Trs der ersten Spalte in den leitenden Zustand gezwungen werden. Gleichzeitig stellt der PL-Spannungspegelgenerator 4 die PL-Spannung Vp auf der Plattenleitung PL hoch ein. Daher werden Ladungen, die den Datenwerten entsprechen, die in den ferroelektrischen Kondensatoren der Speicherzellen in der ersten Spalte gespeichert sind, auf die schwebenden Bit-Leitungen BL11-BLm1 übertragen. Nimmt das zweite Steuersignal RLC2 einen hohen Wert an, so werden zusätzlich die zweiten Schaltungen RL12-RLm2 die Bit-Leitungen BL12-BLm2 auf die Bezugsspannung einstellen. Wie dies oben erwähnt wurde, wird die Bezugsspannung auf die Mitte zwischen den Bit-Leitungsspannungen des Datenwertes 1 und des Datenwertes 0 eingestellt.

Danach nimmt im Zeitraum T3 das Leseverstärkungssteuersignal SAC hohen Wert ein, und dadurch werden die Leseverstärker SA1-SAm aktiviert, um entsprechende Differenzspannungen zwischen den Bit-Leitungen BLi1 und BLi2 zu verstärken. Auf diese Weise werden die Einwortdaten von den Speicherzellen MC11- MC1m der ersten Spalte ausgelesen.

Jedoch wird, wie dies in den Fig. 1B und 1C gezeigt ist, wenn der Schalttransistor Tr in den leitenden Zustand gezwungen wird, wobei die Plattenspannung Vp hoch ist, die negative Spannung -Ve an den ferroelektrischen Kondensator C durch die Bit-Leitung BL11 und die Plattenleitung PL angelegt. Daher wird die Polarisation P vom Zustandspunkt a oder e zum Zustandspunkt d geändert, wie dies in den Fig. 1B und 1C gezeigt ist. Da die resultierenden Zustandspunkte identisch sind, ist es unmöglich zu entscheiden, welche Daten im ferroelektrischen Kondensator C gespeichert worden sind, "1" oder "0". Daher ist es notwendig, die Lesedaten, die auf der Bit- Leitung BL existieren, zurück in den ferroelektrischen Kondensator C zu schreiben, indem eine Spannung, die dem Lesedatenwert entspricht, an den ferroelektrischen Kondensator C angelegt wird. Ein solcher Datenzurückschreibebetrieb wird während den Zeiträumen T4-T6 durchgeführt, die den Zeiträumen T1-T3 folgen.

Im Zeitraum T4 macht, unter der Bedingung, daß die Wortleitung WL1 ausgewählt ist und der Schalttransistor Tr der Speicherzelle MC11 sich im EIN-Zustand befindet, der PL- Spannungspegelgenerator 4 die Plattenspannung Vp niedrig entsprechend dem Steuersignal VPC. Da das Potential der Bit- Leitung BL11 hoch ist, wenn der Datenwert "1" gelesen worden ist, wird eine positive Spannung +Ve an den ferroelektrischen Kondensator C der Speicherzelle MC11 angelegt. Daher wird die Polarisation P auf den Zustandspunkt h eingestellt, wie dies in Fig. 1C gezeigt ist. Andererseits wird, da das Potential der Bit-Leitung BL11 niedrig ist, wenn der Datenwert "0" gelesen worden ist, keine Spannung an den ferroelektrischen Kondensator C der Speicherzelle MC11 angelegt. Daher verbleibt die Polarisation P am Zustandspunkt e.

Im Zeitraum T5 wird das Leseverstärkersteuersignal SAC niedrig, was bewirkt, daß die Leseverstärker SA1-SAm deaktiviert werden. Zusätzlich nimmt das Vorladesteuersignal PC hohen Wert an, was bewirkt, daß die Bit-Leitungen auf das Vorladepotential PP eingestellt werden, d. h. Massepegel. Daher geht die Polarisation P zurück zum vorherigen Zustand wie im Zeitraum T1.

Schließlich nimmt in dem Zeitraum T6 das Bezugspegelsteuersignal RLC2 niedrigen Wert an, und der Wortleitungsauswähl- Controller 5 gibt das Nichtauswählsignal an die Wortleitung WL1 aus. Da die Spannung der Wortleitung WL1 niedrig wird, werden die Schalttransistoren Trs der Speicherzellen MC11- MC1m aus dem leitenden Zustand gezwungen. Auf diese Weise wird der Lesebetrieb der Speicherzelle MC11 beendet.

SCHREIBBETRIEB

Der Datenschreibbetrieb, so daß ein Datenbit, der von außen empfangen wird, z. B. in die Speicherzelle MC11 geschrieben wird, wird durch die oben erwähnten Vorgänge der Zeiträume T3-T6 durchgeführt. Zuerst wird im Betriebszustand des Zeitraums T3 eine Differenzspannung, die dem Datenbit entspricht, der geschrieben werden soll, an die Bit-Leitungen BL11 und BL12 angelegt.

Anschließend wird wie im Falle des Zeitraums T4 unter der Bedingung, daß die Wortleitung WL1 ausgewählt ist und der Schalttransistor Tr der Speicherzelle MC11 sich im EIN- Zustand befindet, der PL-Spannungspegelgenerator 5 die Plattenspannung Vp niedrig machen entsprechend dem Steuersignal VPC. Da das Potential der Bit-Leitung BL11 hoch ist, wenn der Datenwert "1" eingegeben worden ist, wird eine positive Spannung +Ve an den ferroelektrischen Kondensator C der Speicherzelle MC11 angelegt. Daher wird die Polarisation P auf den Zustandspunkt h eingestellt, wie dies in Fig. 1C gezeigt ist. Da das Potential der Bit-Leitung BL11 niedrig ist, wenn andererseits der Datenwert "0" eingegeben worden ist, wird keine Spannung an den ferroelektrischen Kondensator C der Speicherzelle MC11 angelegt. Daher verbleibt die Polarisation P am Zustandspunkt e.

Auf diese Weise wird der Datenbit "1" oder "0" als ein unterschiedlicher Polarisationszustand a oder e im ferroelektrischen Kondensator C der Speicherzelle MC11 gespeichert. Daher werden die Daten sogar dann gehalten, wenn nach dem Ausschalten keine Spannung über dem ferroelektrischen Kondensator angelegt wird.

DATENSCHUTZBETRIEB

Ein Datenschutzbetrieb soll im Detail im folgenden beschrieben werden. Gemäß der Ausführungsform wird der Datenschutz durch den Wortleitungsauswähl-Controller 5 und die Stromversorgungsspannungsdetektion 6, wie das in Fig. 3 gezeigt ist, durchgeführt.

Bezugnehmend auf Fig. 5 bezeichnen die Zeiträume T8 und T10 Übergänge während des Stromabschaltens und Stromeinschaltens. Der Schwellenpegel Vj ist im Stromversorgungsspannungsdetektor 6 wie oben erwähnt voreingestellt.

Es soll angenommen werden, daß die Stromversorgung normal der Speichereinrichtung zugeführt wird, und daß die Stromversorgungsspannung Vcc in den vorgeschriebenen Bereich für die Zeiträume T7 und T11 fällt. Da das Spannungsdetektionssignal Vcd in diesen Zeiträumen T7 und T11 hoch ist, wird der übliche Zugriffsbetrieb zum Speicher wie oben erwähnt durch den Wortleitungsauswähl-Controller 5 durchgeführt.

Für den Zeitraum T8 des Stromausschaltens wird die Stromversorgungsspannung Vcc von der vorgeschriebenen Spannung reduziert. Wenn sich die Spannung Vcc unter den Schwellenpegel Vj reduziert, wird das Detektionssignal Vcd niedrig. Daher werden die Schalttransistoren Tr51-Tr5n der Schutzschaltung 504 in den leitenden Zustand gezwungen, was bewirkt, daß das Nichtauswählsignal an die Wortleitungen WL1-wLn ausgegeben wird. Anders gesagt werden die Wortleitungen WL1-WLn auf den Massepegel eingestellt. Da alle Schalttransistoren der Speicherzellen das Nichtauswählsignal durch die Wortleitungen WL1-WLn empfangen, werden die Schalttransistoren aus dem leitenden Zustand herausgezwungen, wodurch Datenschutz der ferroelektrischen Kondensatoren vor plötzlichen Spannungsänderungen in der Wortleitung aufgrund von Fehlfunktion des Wortleitungsauswählcontrollers 5 erhalten wird. Daher werden die Daten, die in jedem Kondensator gespeichert sind, während des Stromausschaltvorgangs und im ausgeschalteten Zustand gehalten.

Dasselbe ist der Fall beim Strom Einschalten. Da der Schalttransistor jeder Speicherzelle sich im AUS-Zustand befindet, bis die Stromversorgungspannung Vcc den Schwellenwert Vj überschreitet, wird Datenschutz des Kondensators vor plötzlichen Spannungsänderungen in der Wortleitung WL während des Stromeinschaltens und des eingeschalteten Zustands des Stroms erreicht.

Fig. 6 zeigt ein anderes Beispiel des Stromversorgungsspannungsdetektors 6, der aus einem p-Kanaltransistor Tr64 mit einer Schwellenspannung Vt4, einem n-Kanaltransistor Tr65 mit einem EIN-Widerstand, der ausreichend größer ist als derjenige des p-Kanaltransistor Tr65, und Invertern IV61 und IV62 besteht. Der p-Kanaltransistor Tr64 ist mit seiner Quellenelektrode mit der Stromversorgungsspannung Vcc verbunden, und seine Gatter- und Senkenelektroden sind miteinander verbunden und weiter mit der Senkenelektrode des n-Kanaltransistors Tr65 verbunden. Der n-Kanaltransistor Tr65 ist mit der Gatterelektrode mit der Stromversorgungsspannung Vcc und mit der Quellenelektrode mit Masse verbunden. Der Inverter IV61 invertiert den Senkenspannungspegel des Transistors Tr65, wenn er einen Schwellenpegel Vti überschreitet, der im Inverter IV61 voreingestellt ist. Ähnlich invertiert der Inverter IV62 den Ausgang des Inverters IV61, um das Detektionssignal Vcd an den Wortleitungsauswählcontroller 5 zu liefern. In einer solchen Schaltung ist das Detektionssignal Vcd niedrig, wenn die Stromversorgungsspannung Vcc niedriger ist als ein Spannungspegel Vt4 + Vti, und das Detektionssignal Vcd ist hoch, wenn Vcc nicht niedriger ist als Vt4 + Vti. Daher ist der Schwellenpegel Vj auf den Pegel Vt4 + Vti im Stromversorgungsspannungdetektor 6 voreingestellt, wie dies in Fig. 6 gezeigt ist.

ZWEITE AUSFÜHRUNGSFORM

Wie dies in Fig. 7 gezeigt ist, kann eine Schutzschaltung in einen Spaltendekoder 505 eines Wortleitungsauswählcontrollers 5 eingeschlossen werden. In dieser Figur ist eine Dekodierschaltung zum Dekodieren der Adressendaten ADx in den Reihendekoder 505 eingeschlossen, aber jedoch nicht gezeigt. Die Schutzschaltung besteht aus logischen NAND-Gattern G51-G5n und Invertern IV51-IV5n vom CMOS-Typ, die mit den Wortleitungen WL1-WLn verbunden sind. Der Ausgang jedes NAND-Gatters G5k (k = 1, 2,3, ..., n) wird auf den CMOS-Inverter IV5k gegeben, der, wie dies gut bekannt ist, aus einem p-Kanaltransistor und einem n-Kanaltransistor besteht. Die Quellenelektrode des p-Kanaltransistors jedes CMOS-Inverters IV51 ist mit der Stromversorgungsspannung Vcc verbunden. Die Quellenelektrode des n-Kanaltransistors jedes CMOS-Inverters IV5k ist mit Masse verbunden. Die Senkenelektroden der p-Kanal- und n- Kanaltransistoren sind miteinander verbunden und weiter mit der entsprechenden Wortleitung WLk verbunden.

Die NAND-Gatter G51-G5n empfangen ein dekodiertes Signal, das durch die Dekodierschaltung erhalten wurde, und empfangen weiter ein Steuersignal vom Reihencontroller 501 und das Spannungsdetektionssignal Vcd von dem Stromversorgungsspannungsdetektor 6. Der Stromversorgungsspannungsdetektor 6 ist so, wie er in den Fig. 3 oder 6 gezeigt ist.

Gemäß dieser Ausführungsform verändern sich, wenn das Spannungsdetektionssignal Vcd hoch ist, die Ausgänge der NAND- Gatter G51-G5n entsprechend dem dekodierten Signal der Adressendaten ADx und dem Steuersignal, das vom Reihencontroller 501 empfangen worden ist. Andererseits werden, wenn das Spannungsdetektionssignal Vcd niedrig ist, da alle Ausgänge der NAND-Gatter G51-G5n hoch sind, die Wortleitungen WL1-WLn auf den Massespannungspegel fixiert. Anders gesagt gibt der Wortleitungsauswählcontroller 5 Nicht-Auswählsignale an alle Wortleitungen WL1-WLn unabhängig von den Adressendaten ADx aus.

DRITTE AUSFÜHRUNGSFORM

Bezugnehmend auf Fig. 8 kann der Wortleitungsauswählcontroller 5 aus einem Adressenpuffer 502, einem Reihencontroller 506 und einem Reihendekoder 507 bestehen. Der Reihencontroller 506 empfängt das Detektionssignal Vcd von dem Stromversorgungsspannungsdetektor 6 und gibt das Steuersignal mit dem Wert 1 oder 0 an den Reihendekoder 507 entsprechend dem Detektionssignal Vcd aus. Der Reihendekoder 507 hat eine Schaltung, die ähnlich ist derjenigen des Reihendekoders 507, wie er in Fig. 7 gezeigt ist. Insbesondere besteht der Reihendekoder 507 aus der Dekodierschaltung, den NAND-Gattern G51-G5n und den CMOS-Invertern IV51-IV5n mit der Ausnahme, daß die NAND-Gatter G51-G5n nicht das Spannungsdetektionssignal Vcd empfangen. Da der Reihencontroller 501 das Steuersignal an die NAND-Gatter G51-G5n entsprechend dem Detektionssignal Vcd ausgibt, können die Wortleitungen WL1-WLn auf den Massespannungspegel fixiert werden, wenn das Spannungsdetektionssignal Vcd niedrig ist, wie dies bei der zweiten Ausführungsform erwähnt wurde.

Bei den oben erwähnten Ausführungsformen wird das Nicht- Auswählsignal, das an die Wortleitungen WL1-WLn angelegt ist, auf den Massepegel eingestellt. Da der Massespannungspegel sich nicht ändert, selbst wenn sich die Stromversorgungspannung Vcc während des Stromausschaltens oder des Stromeinschaltens ändert, werden alle Schalttransistoren der Speicherzellen MC11-MCnm sicher dazu gezwungen, nicht zu leiten.

VIERTE AUSFÜHRUNGSFORM

Bezugnehmend auf Fig. 9 ist eine vierte Ausführungsform der vorliegenden Erfindung mit einem BL-PL-Spannungsausgleicher 8 versehen, der mit den Bit-Leitungen BL11-BLm2 und auch mit der Spannungsleitung PL verbunden ist. Der BL-PL-Spannungsausgleicher 8 gleicht die Spannungen der Bit-Leitungen BL11- BLm2 mit derjenigen der Plattenleitung PL gemäß dem Spannungsdetektionssignal Vcd aus, das von dem Stromversorgungsspannungsdetektor 6 empfangen worden ist. Die Wortleitungen WL1-WLn sind mit einem Wortleitungsauswählcontroller 7 verbunden, der keine Schutzschaltung zum Schützen der ferroeletrischen Kondensatoren wie oben erwähnt aufweist. Da andere Schaltungen denselben Aufbau wie in Fig. 2 haben, wird deren Beschreibung weggelassen.

Fig. 10 zeigt eine detaillierte Schaltung des BL-PL- Spannungsausgleichers 8. Der BL-PL-Spannungsausgleicher 8 weist m Paare von Schalttransistoren Tr8ia und Tr8ib (i = 1, 2, 3, ..., m) auf, die die Paare von Bit-Leitungen BLi1 und BLi2 mit der Plattenleitung PL verbinden. Die Schalttransistoren Tr8ia und Tr8ib empfangen das Spannungsdetekionssignal Vcd von dem Stromversorgungsspannungsdetektor 6 und schalten ein, wenn das Spannungsdektektionssignal Vcd niedrig ist. Wird die Stromversorgungsspannung Vcc unterhalb den Schwellenpegel Vj verringert, werden daher alle Schalttransistoren Tr8ia und Tr8ib in den leitenden Zustand gezwungen, um die Spannungen der Bit-Leitungen mit derjenigen der Plattenleitung PL gleichzumachen.

Bei Verwendung eines solchen Schaltungsaufbaus, wie er in den Fig. 9 und 10 gezeigt ist, haben die Bit-Leitungen BL11- BLm2 und die Plattenleitung PL gleiche Spannung, wenn das Spannungsdetektionssignal Vcd niedrig ist. Daher wird keine Spannung über den ferroelektrischen Kondensator jeder Speicherzelle MC angelegt, sogar wenn die Schalttransistoren der m Speicherzellen in einer Spalte durch eine Fehlfunktion des wortleitungsauswählcontrollers 7 während des Stromausschaltens oder Stromeinschaltens eingeschaltet werden.

VERGLEICH

Bezugnehmend auf die Fig. 11 und 5 wird ein Vergleich zwischen der konventionellen Speichereinrichtung und der ersten Ausführungsform der vorliegenden Erfindung gemacht.

Fig. 11 zeigt ein Wellenformdiagramm gemäß der konventionellen Speichereinrichtung. Wie dies oben erwähnt wurde, wird während der Zeitdauer T8 des Stromabschaltens, wenn die Spannung der Wortleitung WL1 plötzlich aufgrund einer Fehlfunktion des Reihenauswählcontrollers anwächst, was bewirkt, daß die Schalttransistoren der ersten Spalte in den leitenden Zustand gezwungen werden, die negative Spannung -Ve an den ferroelektrischen Kondensator C unter der Bedingung angelegt, daß die Spannung Vp der Plattenleitung PL um die Spannung Ve höher ist als die der Bit-Leitung B11. Als Ergebnis wird die Polarisation P des ferroelektrischen Kondensators C vom Zustandspunkt a zum Zustandspunkt d über die Zustandspunkte b und c verschoben. Daher erreicht während des Zeitraums T9 des ausgeschalteten Stroms die Polarisation P den Zustandspunkt e, was dem Datenwert 0 entspricht, was bedeutet, daß der Inhalt der Speicherzelle MC beschädigt worden ist.

Im Gegensatz dazu nimmt erfindungsgemäß, wie dies in Fig. 5 gezeigt ist, wenn sich die Stromversorgungsspannung Vcc bis unterhalb den Schwellenpegel Vj während des Zeitraums T8 des Stromabschaltens verringert, das Detektionssignal Vcd niedrigen Wert an. Daher werden die Schalttransistoren Tr51-Tr5n der Schutzschaltung 504 in den leitenden Zustand gezwungen, was bewirkt, daß das Nicht-Auswählsignal auf die Wortleitungen WL1-wLn ausgegeben wird. Anders gesagt werden die Wortleitungen wL1-WLn auf Massepegel eingestellt. Da alle Schalttransistoren dieser Speicherzellen das Nicht-Auswählsignal durch die Wortleitungen WL1-WLn empfangen, werden die Schalttransistoren in den nichtleitenden Zustand gezwungen, wodurch Datenschutz ferroelektrischen Kondensators vor plötzlichen Spannungsänderungen in den Wortleitungen aufgrund von irgendeiner Fehlfunktion des Wortleitungsauswählcontrollers 5 erhalten wird. Dies ist dasselbe mit dem Schaltungsaufbau, wie er in den Fig. 9 und 10 gezeigt ist.

Jedes in diesen Unterlagen (welchen Ausdruck die Ansprüche einschließt) offenbarte Merkmal und/oder in den Zeichnungen gezeigte Merkmal kann in die Erfindung unabhängig von anderen offenbarten und/oder dargestellten Merkmalen eingefügt werden.

ÜBERSETZUNG DER ZEICHNUNGEN


Anspruch[de]

1. Speichereinrichtung, die aufweist:

Mittel zum Verbinden mit einer Stromversorgung zum Zuführen von Strom zu der Speichereinrichtung; und

eine Speicherzellenanordung (1), die eine Mehrzahl von Speicherzellen (MC11-MCnm) aufweist, wobei jede Speicherzelle einen Schalttransistor (Tr) und einen ferroelektrischen Kondensator (C) aufweist, welcher ferroelektrische Kondensator mit einer Datenleitung (BL) an einer seiner Elektroden durch einen Schalttransistor verbunden ist und mit einer Zellenelektrodenleitung (PL) an einer anderen seiner Elektroden verbunden ist, welcher Schalttransistor weiter mit einer Auswählleitung (WL) an einer Steuerelektrode verbunden ist, welcher Schalttransistor in den leitenden Zustand gezwungen wird, wenn ein Auswählsignal in der Auswählleitung erscheint, und aus dem leitenden Zustand gezwungen wird, wenn ein Nicht-Auswählsignal in der Auswählleitung erscheint;

dadurch gekennzeichnet, daß sie auch aufweist:

Spannungserzeugungsmittel (4) zum Erzeugen einer ersten vorbestimmten Spannung (Vp) in der Zellenelektrodenleitung (PL);

Detektionsmittel (6) zum Detektieren einer Spannung (Vcc) der Stromversorgung, um ein Niedrigspannungsdetektionssignal (Vcd) zu erzeugen, wenn die Spannung der Stromversorgung niedriger ist als ein vorbestimmter Schwellenwert (Vj); und

Schutzsteuermittel (5, 504, 505), die auf das Niedrigspannungsdetektionssignal reagieren, um die Auswählleitung auf eine zweite vorbestimmte fest einzustellen, um so den ferroelektrischen Kondensator vor einer Spannungsänderung in der Datenleitung zu schützen, wobei die zweite vorbestimmte Spannung das Potential des Nicht- Auswählsignals ist.

2. Speichereinrichtung nach Anspruch 1, bei dem die Schutzsteuermittel aufweisen:

einen Auswählleitungscontroller (5) zum Ausgeben entweder des Auswählsignals oder des Nicht-Auswählsignals auf die Auswählleitung entsprechen einem Adressensignal (ADx), das von außen empfangen wird; und

Schutzmittel (504), die auf das Niedrigspannungsdetektionssignal reagieren, um das Nicht-Auswählsignal auf die Auswählleitung unabhängig vom Adressensignal auszugeben.

3. Speichereinrichtung nach Anspruch 2, bei dem die Schutzmittel aufweisen:

einen zweiten Schalttransistor (Tr51-Tr5n), der mit einer ersten Hauptelektrode mit der Auswählleitung verbunden ist und mit einer zweiten Hauptelektrode mit dem Spannungspegel des Nicht-Auswählsignals, wobei das Niedrigspannungsdetektionssignal an eine dritte Elektrode für Ein/Aus-Steuerung des zweiten Schalttransistors angelegt wird.

4. Speichereinrichtung nach Anspruch 2, bei der die Schutzmittel aufweisen:

eine erste Gatter-Schaltung (G51-G5n) zum Durchführen einer logischen UND-Funktion an dem Adressensignal (ADx) und dem Niedrigspannungsdetektionssignal; und

eine zweite Gatterschaltung (IV51-IB5n) zum Durchführen einer logischen inversen Funktion an einem Ausgangssignal der ersten Gatterschaltung, wobei das Niedrigspannungsdetektionssignal das Ausgangssignal der zweiten Gatterschaltung auf den Spannungspegel des Nicht-Auswählsignals verringert.

5. Speichereinrichtung nach Anspruch 1, bei der die Schutzsteuermittel aufweisen:

einen Adressenpuffer (502) zum Speichern eines Adressensignals, das von außen empfangen wird;

einen Dekoder (507) zum Dekodieren des Adressensignals, um entweder das Auswählsignal oder das Nicht- Auswählsignal an die Auswählleitung entsprechend dem Adressensignal auszugeben; und

einen Controller (506), der auf das Niedrigspannungsdetektionssignal reagiert, um den Dekoder so zu steuern, daß er das Nicht-Auswählsignal auf die Auswählleitung unabhängig vom Adressensignal ausgibt.

6. Speichereinrichtung nach Anspruch 5, bei der der Dekoder aufweist:

eine erste Gatter-Schaltung zum Durchführen einer logischen UND-Funktion an dem Adressensignal (ADx) und einem Steuersignal, das von dem Controller empfangen wird; und

eine zweite Gatter-Schaltung zum Durchführen einer logischen inversen Funktion an einem Ausgangssignal der ersten Gatter-Schaltung, welches Steuersignal das Ausgangssignal der zweiten Gatter-Schaltung auf den Spannungspegel des Nicht-Auswählsignals verringert.

7. Speichereinrichtung nach Anspruch 1, bei der die zweite vorbestimmte Spannung den Massespannungspegel hat.

8. Speichereinrichtung nach einem der Ansprüche 2 bis 6, bei der das Nicht-Auswählsignal den Massespannungspegel hat.

9. Speicherschaltung, die aufweist:

Mittel zum Verbinden mit einer Stromversorgung zum Zuführen von Strom zu der Speichereinrichtung; und

eine Speicherzellenanordnung (1), die eine Mehrzahl von Speicherzellen (MC11-MCnm) aufweist, wobei jede Speicherzelle einen Schalttransistor und einen ferroelektrischen Kondensator aufweist, wobei der ferroelektrische Kondensator mit einer Datenleitung (BL) an einer seiner Elektroden über den Schalttransistor verbunden ist und mit einer Zellenelektrodenleitung (PL) an einer anderen seiner Elektroden verbunden ist, welcher Schalttransistor weiter mit einer Auswählleitung (WL) an einer Steuerelektrode verbunden ist, welcher Schalttransistor in den leitenden Zustand gezwungen wird, wenn ein Auswählsignal auf der Auswählleitung erscheint, und aus dem leitenden Zustand herausgezwungen wird, wenn ein Nicht- Auswählsignal auf der Auswählleitung erscheint;

dadurch gekennzeichnet, daß sie auch aufweist:

Spannungserzeugungsmittel (4) zum Erzeugen einer ersten vorbestimmten Spannung in der Zellenelektrodenleitung;

Detektionsmittel (6) zum Detektieren einer Spannung der Stromversorgung, zum Erzeugen eines Niedrigspannungsdetektionssignals, wenn die Spannung der Stromversorgung niedriger ist als eine vorbestimmte Schwellenspannung;

Schutzsteuermittel (8), die auf das Niedrigspannungsdetektionssignal reagieren, um die Datenleitung auf die erste vorbestimmte Spannung fest einzustellen, um so den ferroelektrischen Kondensator vor einer Spannungsänderung in der Datenleitung zu schützen.

10. Speichereinrichtung nach Anspruch 1, bei der die Mehrzahl von Speicherzellen (MC11-MCnm) in einer ersten Anzahl (m) von Reihen und einer zweiten Anzahl (n) von Spalten angeordnet sind, wobei Speicherzellen jeder der Spalten gemeinsam mit einer Wortleitung (WL1-WLn) verbunden sind und Speicherzellen jeder Reihe abwechselnd mit einer eines Paars von Datenleitungen (BL11- BLm1, BL12-BLm2) verbunden sind;

die Speichereinrichtung auch eine erste Anzahl von Leseverstärkern (SA1-SAm) aufweist, die jeweils mit dem Paar von Datenleitungen verbunden sind; und

welche Schutzschaltungsmittel aufweisen:

einen Wortleitungscontroller (5) zum Ausgeben entweder des Auswählsignals oder des Nicht-Auswählsignals auf die Wortleitung entsprechend einem Adressensignal, das von außen empfangen wird; und

eine Schutzschaltung (504, 505), die auch das Niedrigspannungsdetektionssignal reagiert, um das Nicht- Auswählsignal auf die Wortleitung unabhängig von dem Adressensignal auszugeben.

11. Speichereinrichtung nach Anspruch 10, bei dem das Nichtauswählsignal einen Massespannungspegel hat.

12. Speichereinrichtung nach Anspruch 9, bei der:

die Mehrzahl von Speicherzellen (MC11-MCnm) in einer ersten Anzahl (m) von Reihen und einer zweiten Anzahl (n) von Spalten angeordnet ist, wobei Speicherzellen jeder Spalte gemeinsam mit einer Wortleitung (WL1-WLn) verbunden sind und Speicherzellen jeder Reihe alternativ mit einem Paar von Datenleitungen (BL11-BLm1, BL12-BLm2) verbunden ist;

die Speichereinrichtung auch eine erste Anzahl von Leseverstärkern (SA1-SAm) aufweist, die jeweils mit dem Paar von Datenleitungen verbunden ist; und

die Schutzsteuermittel aufweisen:

einen Wortleitungscontroller (7) zum Ausgeben entweder des Auswählsignals oder des Nicht-Auswählsignals auf die Wortleitung gemäß einem von außen empfangenen Adressensignal; und

eine Spannungsausgleichsschaltung (8), die auf das Niedrigspannungsdetektionssignal reagiert, um den Spannungspegel der Datenleitung mit der ersten vorbestimmten Spannung gleichzumachen.

13. Verfahren zum Schützen von Daten, die in einer Dateneinrichtung gespeichert sind, die aufweist:

eine Stromversorgung zum Zuführen von Strom zu der Speichereinrichtung; und

eine Speicherzellenanordnung (1), die eine Mehrzahl von Speicherzellen (MC11-MCnm) aufweist, wobei jede Speicherzelle einen Schalttransistor (Tr) und einen ferroelektrischen Kondensator (C) aufweist, welcher ferroelektrische Kondensator mit einer Datenleitung (BL) an einer seiner Elektroden durch den Schalttransistor verbunden ist und mit einer Zellenelektrodenleitung (PL) an einer anderen seiner Elektroden verbunden ist, welcher Schalttransistor weiter mit einer Auswählleitung (WL) an einer seiner Steuerelektroden verbunden ist, welcher Schalttransistor in den leitenden Zustand gezwungen wird, wenn ein Auswählsignal in der Auswählleitung erscheint, und aus dem leitenden Zustand herausgezwungen wird, wenn ein Nicht-Auswählsignal auf der Auswählleitung erscheint;

welches die Schritte aufweist:

eine erste vorbestimmte Spannung (Vp) in der Zellenelektrodenleitung zu erzeugen;

eine Spannung (Vcc) der Stromversorgung zu detektieren, um ein Niedrigspannungsdetektionssignal (Vcd) zu erzeugen, wenn die Spannung der Stromversorgung niedriger ist als ein vorbestimmter Schwellenwert;

entweder das Auswählsignal oder das Nicht-Auswählsignal auf die Auswählleitung entsprechend einem von außen empfangenen Adressensignal auszugeben; und

das Nicht-Auswählsignal auf die Auswählleitung als Reaktion auf das Niedrigspannungsdetektionssignal unabhängig vom Adressensignal auszugeben.

14. Verfahren zum Schützen von Daten, die in einer Speichereinrichtung gespeichert sind, die aufweist:

eine Stromversorgung zum Zuführen von Strom zu der Speichereinrichtung; und

eine Speicherzellenanordnung (1), die eine Mehrzahl von Speicherzellen (MC11-MCnm) aufweist, wobei jede Speicherzelle einen Schalttransistor und einen ferroelektrischen Kondensator aufweist, welcher ferroelektrische Kondensator mit einer Datenleitung (BL) an einer seiner Elektroden durch den Schalttransistor verbunden ist und mit einer Zellelektrodenleitung (PL) an einer anderen seiner Elektroden verbunden ist, wobei der Schalttransistor weiter mit einer Auswählleitung (WL) an seiner Steuerelektrode verbunden ist, welcher Schalttransistor in den leitenden Zustand gezwungen wird, wenn ein Auswählsignal auf der Auswählleitung erscheint, und aus dem leitenden Zustand herausgezwungen wird, wenn ein Nicht- Auswählsignal auf der Auswählleitung erscheint;

welches Verfahren die Schritte aufweist:

eine erste vorbestimmte Spannung (Vp) in der Zellenelektrodenleitung zu erzeugen;

eine Spannung (Vcc) der Stromversorgung zu detektieren, um ein Niedrigspannungsdetektionssignal (Vcd) zu erzeugen, wenn die Spannung der Stromversorgung niedriger ist als eine vorbestimmte Schwellenspannung (Vj);

entweder das Auswählsignal oder das Nicht-Auswählsignal auf die Auswählleitung gemäß einem von außen empfangenen Adressensignal auszugeben; und

den Spannungspegel der Datenleitung gleichzumachen mit der ersten vorbestimmten Spannung.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com