PatentDe  


Dokumentenidentifikation DE69619794T2 07.11.2002
EP-Veröffentlichungsnummer 0793847
Titel SPEICHERZELLE ZUM LESEN UND SCHREIBEN EINER REGISTERBANK
Anmelder Koninklijke Philips Electronics N.V., Eindhoven, NL
Erfinder ANG, Anthony, Michael, Santa Clara, US
Vertreter derzeit kein Vertreter bestellt
DE-Aktenzeichen 69619794
Vertragsstaaten DE, FR, GB, IE, IT
Sprache des Dokument EN
EP-Anmeldetag 13.09.1996
EP-Aktenzeichen 969286467
WO-Anmeldetag 13.09.1996
PCT-Aktenzeichen PCT/IB96/00941
WO-Veröffentlichungsnummer 0009712370
WO-Veröffentlichungsdatum 03.04.1997
EP-Offenlegungsdatum 10.09.1997
EP date of grant 13.03.2002
Veröffentlichungstag im Patentblatt 07.11.2002
IPC-Hauptklasse G11C 8/00
IPC-Nebenklasse G11C 11/41   

Beschreibung[de]
GEBIET DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf einen elektronischen Schaltkreis mit einem Mehrkanalspeicher, wie in dem Oberbegriff von Anspruch 1 definiert.

DER ERFINDUNG ZUGRUNDE LIEGENDER, ALLGEMEINER STAND DER TECH- NIK

Mehrkanalspeicher sind bekannte Bauelemente, welche mehrere Kanäle aufweisen, um parallele Zugriffe zu dem Speicher, z. B. zum gleichzeitigen Auslesen eines ersten Speicherplatzes über einen ersten Kanal und Beschreiben eines zweiten Speicherplatzes über einen zweiten Kanal, zu ermöglichen. Typischerweise finden Mehrkanalspeicher insbesondere in Datenverarbeitungsgeräten wie Registerdateien oder wie Cache- Speicher Verwendung. Eine Registerdatei ist ein Zwischenpufferspeicher für Zwischenergebnisse und Argumente, welche von den funktionellen Teilen des Datenverarbeitungsgeräts erzeugt und verwendet werden. Ein Cache-Speicher ist ein Schnellspeicher, welcher an einen wesentlich schnelleren und größeren Hauptspeicher gekoppelt ist, um einen schnellen Zugriff zu einem, vorher in den Schnellspeicher geladenen Teil des Inhalts des Hauptspeichers zu ermöglichen. Der einen Schnellspeicher darstellende Cache-Speicher macht sich die Gebundenheit von Referenzen in Computerprogrammen zu Nutze, um Daten zu speichern, welche voraussichtlich in dem Schnellspeicher wieder zu verwenden sind.

US-Patent 5 189 640, ausgegeben an Huard, offenbart eine Zelle eines Mehrkanalspeichers. Die bekannte Zelle weist ein bistabiles Element auf, welches sich aus kreuzgekoppelten Invertern zusammensetzt. Das bistabile Element ist über mehrere Leseschalterpaare mit mehreren Lesebitleitungspaaren und über mehrere Schreibschalterpaare mit mehreren Schreibbitleitungspaaren verbunden. Die Lese- und Schreibschalter werden über Lesefreigabeleitungen und mehrere Schreibfreigabeleitungen gesteuert.

AUFGABE DER ERFINDUNG

Die mehreren Leseschalter, die mehreren Schreibschalter, die mehreren Lesebitleitungen, die mehreren Schreibbitleitungen sowie die mehreren Freigabeleitungen machen bei der bekannten Konfiguration Halbleitersubstratfläche in großem Umfang erforderlich.

Es ist unter anderem Aufgabe der vorliegenden Erfindung, einen elektronischen Schaltkreis vorzusehen, welcher einen Mehrkanalspeicher einer bestimmten Speicherkapazität aufweist, der wesentlich weniger Substratfläche als ein bekanntes Bauelement der gleichen Speicherkapazität benötigt.

ZUSAMMENFASSUNG DER ERFINDUNG

Zu diesem Zweck sieht die vorliegende Erfindung einen elektronischen Schaltkreis mit einem Mehrkanalspeicher vor, welcher mehrere Speicherzellen aufweist. Jede Zelle ist an mehrere, unabhängig steuerbare Bitleitungen gekoppelt. Jede Zelle weist einen Speicher zur Speicherung eines Einzelbits sowie mehrere Schalter auf. Jeder jeweilige Schalter dient dazu, den Speicher mit einer jeweiligen Bitleitung selektiv zu verbinden. Jeder Speicher weist ein Speicherelement zur Speicherung eines Einzelbits sowie ein Schreibfreigabeelement, welches zwischen den mehreren Schaltern und einem Eingang des Speicherelements gekoppelt ist, um das Beschreiben der Zelle zu ermöglichen, sowie ein Lesefreigabeelement, welches zwischen einem Ausgang des Speicherelements und den mehreren Schaltern gekoppelt ist, um das Auslesen der Zelle zu ermöglichen, auf

Im Hinblick auf den Stand der Technik werden die mehreren Leseschalter und mehreren Schreibschalter durch die Kombination aus mehreren Schaltern zusammen mit einem Lesefreigabeelement und einem Schreibfreigabeelement ersetzt. Darüber hinaus werden die Lesebitleitungen und die Schreibbitleitungen kombiniert. Mit anderen Worten, die Schalter der Erfindung dienen dazu, eine oder mehrere bestimmte Bitleitungen mit dem Speicher zu verbinden, während das Lesefreigabeelement eine Übertragung des gespeicherten Bits zu einer oder mehreren bestimmten Bitleitungen oder das Schreibfreigabeelement eine Übertragung eines Bits auf einer bestimmten Bitleitung zu dem Speicher ermöglicht. Es ist außer Zweifel, dass die Speicherkonfiguration gemäß der Erfindung wesentlich weniger Substratfläche und wesentlich weniger Komponenten als der bekannte Speicher benötigt.

KURZBESCHREIBUNG DER ZEICHNUNG

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:

Fig. 1 - ein Blockschaltbild der Speicherzelle gemäß der Erfindung;

Fig. 2 - ein Transistorschaltbild des bevorzugten Ausführungsbeispiels der Zelle; sowie

Fig. 3 - ein Blockschaltbild eines Schaltkreises mit einem Mehrkanalspeicher gemäß der Erfindung.

Gleiche oder ähnliche Merkmale sind in der Zeichnung mit identischen Bezugszeichen versehen.

DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE

Fig. 1 zeigt ein Blockschaltbild einer Speicherzelle 100 gemäß der Erfindung. Zelle 100 weist ein Speicherelement 102 zur Speicherung eines Informationsbits sowie Schalter 104, 106, 108, 110 und 112 zur selektiven Kopplung von Element 102 an eine oder mehrere Bitleitungen 114, 116, 118, 120 und 122 auf. Schalter 104-112 werden durch jeweilige Ansteuersignale WL0, WL1, WL2, WL3 und WL4 gesteuert. Element 102 weist einen Eingang 124 auf, um Daten in Element 102 einzuschreiben und sieht einen Ausgang 126 vor, um in Element 102 gespeicherte Daten abzufragen. Zelle 100 weist ferner ein Schreibfreigabeelement 128 auf, welches sämtliche Schalter 104-112 mit Eingang 124 verbindet, und sieht ein Lesefreigabeelement 130 vor, welches Ausgang 126 mit sämtlichen Schaltern 104-112 verbindet. In diesem Beispiel wird das Schreibfreigabeelement 128 durch ein Schreibfreigabesignal WREN gesteuert, und das Lesefreigabeelement wird automatisch eingeschaltet. Man könnte sich weitere Ausführungsbeispiele (nicht dargestellt) vorstellen, bei welchen das Lesefreigabeelement 130 ein Lesefreigabesignal empfängt und das Schreibfreigabeelement 128 bei Ansteuerung durch die entsprechende Bitleitung bzw. entsprechenden Bitleitungen 114-122 automatisch eingeschaltet wird oder bei welchen beide ohne die Notwendigkeit eines Freigabesignals arbeiten. Da das Schreibfreigabeelement 128 und das Lesefreigabeelement 130 miteinander verbunden sind, muss darauf geachtet werden, dass ein logischer Konflikt vermieden wird.

Fig. 2 zeigt ein Transistorschaltbild einer Speicherzelle 100 in einem SRAM-Ausführungsbeispiel. Das heißt, Speicherelement 102 weist zwei kreuzgekoppelte Inverter, jeweils mit einem PFEF 240, 242 und einem NFET 244, 246 in Reihe zwischen VDD und GND, auf. Durch die symmetrische Beschaffenheit des SRAM-Speicherelements 102 sind nun neben den Schaltern 104-112 und Bitleitungen 114-122 die Schalter 204, 206, 208, 210 und 212 sowie die komplementären Bitleitungen 214, 216, 218, 220 und 222 vorgesehen. Die Schalter 104-112 und 204-212 weisen jeweils einen NFET auf und werden paarweise durch Ansteuersignale WL0-WL4 gesteuert. Ebenso sind neben dem Schreibfreigabeelement 128 und Lesefreigabeelement 130 das Schreibfreigabeelement 228 und das Lesefreigabeelement 230 symmetrisch angeordnet. Das Schreibfreigabeelement 128 weist einen NFET auf, welcher einen Leitungskanal vorsieht, der zum einen zwischen Schaltern 104-112 und zum anderen zwischen einem Eingang von Inverter 240/244 geschaltet ist und das Schreibfreigabesignal WREN empfängt. Das Schreibfreigabeelement 228 weist einen NFET auf, welcher einen Leitungskanal vorsieht, der zum einen zwischen Schaltern 204- 212 und zum anderen zwischen einem Eingang von Inverter 242/246 geschaltet ist und ebenfalls das Schreibfreigabesignal WREN empfängt. Das Lesefreigabeelement 130 weist einen NFET auf, dessen Leitungskanal zwischen Schaltern 104-112 und GND vorgesehen und dessen Steuerelektrode mit dem Ausgang von Inverter 240/244 verbunden ist. Das Lesefreigabeelement 230 weist einen NFET auf, dessen Leitungskanal zwischen Schaltern 204-212 und GND vorgesehen und dessen Steuerelektrode mit dem Ausgang von Inverter 242/246 verbunden ist. Anzumerken ist, dass die Vorladeeigenschaften (nicht dargestellt) zum Vorladen der Bitleitungen 114-122 (214-222) dazu dienen, bei bestimmten Bitleitungen 114-122 (214-222) einen logischen Zustand H hervorzurufen, wenn der Ausgang von Inverter 240/244 (242/246) einen logischen Zustand L aufweist.

Fig. 3 zeigt ein Blockschaltbild eines Teils eines elektronischen Schaltkreises 300 mit einem Mehrkanalspeicher 302, welcher eine große Anzahl Speicherzellen 304, 306, 308 und 310 der in Fig. 1 oder Fig. 2 dargestellten Art aufweist. Speicher 302 wird zum Beispiel als Registerbank in einem Datenverarbeiter verwendet. Um die Zeichnung nicht unklar zu machen, sind die Schalter 104-112 und 204-212 der Fig. 1 und 2 in jeder der Zellen 304-310 zusammengefasst durch die Bezugsziffer 312 gekennzeichnet. Die Zellen 304 und 308 sind an eine Gruppe Bitleitungen 314 gekoppelt. Die Zellen 306 und 310 sind mit einer Gruppe Bitleitungen 316 verbunden. Die Bitleitungen 314 und 316 sind an einen I/O-Speicherschaltkreis 318 angeschlossen, welcher über Kanäle 320, 322, 324, 326 und 328 eine Zuführung von Daten zu oder von bestimmten Zellen 304-310 ermöglicht. Durch den I/O-Schaltkreis 318 können Daten von z. B. einer einzelnen Zelle der Zellen 304-310 zu mehr als einem der Kanäle 320-328 geliefert werden. Die Schalter 312 in Zellen 304 und 306 sowie Schalter 312 in Zellen 308 und 310 empfangen über Wortleitungen 332 und 334 Steuersignale WL0-WL4 von Wortleitungsansteuerungsschaltung 330. Ein Schreibfreigabeschaltkreis 336 dient dazu, dem Schreibfreigabeelement 128 in jeder der Zellen 304-310 ein Schreibfreigabesignal WREN zu übermitteln.


Anspruch[de]

1. Elektronischer Schaltkreis mit einem Mehrkanalspeicher, welcher mehrere Speicherzellen (100) aufweist, wobei

- jede Zelle an mehrere, unabhängig steuerbare Bitleitungen (114, 116, 118, 120, 122) gekoppelt ist;

- jede Zelle aufweist:

- einen Speicher (102, 128, 130) zur Speicherung eines Einzelbits;

- mehrere Schalter (104, 106, 108, 110, 112), wobei jeder jeweilige Schalter dazu dient, den Speicher mit einer jeweiligen Bitleitung selektiv zu verbinden;

- jeder Speicher aufweist;

- ein Speicherelement (102),

dadurch gekennzeichnet, dass der Speicher weiterhin aufweist:

- ein Schreibfreigabeelement (128), welches zwischen den mehreren Schaltern und einem Eingang des Speicherelements (102) gekoppelt ist, um das Beschreiben der Zelle zu ermöglichen;

- ein Lesefreigabeelement (130), welches zwischen einem Ausgang des Speicherelements und den mehreren Schaltern gekoppelt ist, um das Auslesen der Zelle zu ermöglichen.

2. Schaltkreis nach Anspruch 1, wobei zumindest das Lesefreigabeelement oder das Schreibfreigabeelement durch ein Steuersignal eingeschaltet wird.

3. Schaltkreis nach Anspruch 2, wobei

- das Speicherelement ein Paar kreuzgekoppelte Inverter aufweist;

- das Schreibfreigabeelement einen Schreibfreigabetransistor aufweist, welcher einen Leitungskanal, der zwischen den mehreren Schaltern und dem Eingang gekoppelt ist, und eine Steuerelektrode zum Empfang des Steuersignals vorsieht.

4. Schaltkreis nach Anspruch 3, wobei

- das Lesefreigabeelement einen Lesefreigabetransistor aufweist, welcher einen Leitungskanal, der zwischen den mehreren Schaltern und einer Referenzspannung gekoppelt ist, und eine mit dem Ausgang verbundene Steuerelektrode aufweist.

5. Schaltkreis nach Anspruch 1, wobei die Schalter dazu dienen, über mindestens zwei der Kanäle eine gleichzeitige Abfrage einer bestimmten Zelle zu ermöglichen.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com