PatentDe  


Dokumentenidentifikation DE69620654T2 28.11.2002
EP-Veröffentlichungsnummer 0721190
Titel Ferroelektrischer Speicher und Verfahren für seine Betriebswirkung
Anmelder NEC Corp., Tokio/Tokyo, JP
Erfinder Koike, Hiroki, Tokyo, JP;
Kimura, Tohru, Tokyo, JP;
Otsuki, Tetsuya, Tokyo, JP;
Takada, Masahide, Tokyo, JP
Vertreter Glawe, Delfs, Moll, Patentanwälte, 80538 München
DE-Aktenzeichen 69620654
Vertragsstaaten DE, FR, GB, NL
Sprache des Dokument EN
EP-Anmeldetag 04.01.1996
EP-Aktenzeichen 961000767
EP-Offenlegungsdatum 10.07.1996
EP date of grant 17.04.2002
Veröffentlichungstag im Patentblatt 28.11.2002
IPC-Hauptklasse G11C 11/22

Beschreibung[de]
Hintergrund der Erfindung Gebiet der Erfindung

Die vorliegende Erfindung betrifft einen ferroelektrischen Speicher und ein Verfahren zum Steuern des Betriebs desselben.

Beschreibung des verwandten technischen Gebiets

Seit kurzem gibt es einen nichtflüchtigen Speicher mit Speicherzellen, die aus einem ferroelektrischen Material wie Bleizirkonattitanat (PZT) mit solchen Hysteresekennlinien bestehen, dass sogar bei Abschaltung der Stromversorgung ein gespeicherter Inhalt gehalten wird. Einige Beispiele dieses Speichertyps sind beschrieben worden in der japanischen offengelegten Patentanmeldungsveröffentlichung Nr. JP-A-63-201998 (die dem US-Patent 4,873,664 entspricht), 1988 IEEE International Solid State Circuits Conference (ISSCC; Internationale Konferenz über integrierte Schaltungen), 18. Februar, 1988, Digest of Technical Papers [Sammlung technischer Dokumente], Seiten 130-131 und 1994 IEEE International Solid State Circuits Conference (ISSCC), 18. Februar 1994, Digest of Technical Papers, Seiten 268-269.

Nun soll basierend auf diesen Berichten ein Schaltungsaufbau und ein Betrieb des konventionellen nichtflüchtigen ferroelektrischen Speichers beschrieben werden.

Bezugnehmend auf Fig. 1, ist dort eine Schaltung von ferroelektrischen Speicherzellen gezeigt, die in JP-A-63-201998 offenbart ist und in der eine Speicherzelle aus zwei Transistoren und zwei Kondensatoren besteht (im folgenden als "2T/2C" bezeichnet). In Fig. 1 kennzeichnet Bezugsziffer 11 eine Speicherzellen-Auswahlsignalleitung (einfach als "Auswahlsignalleitung" bezeichnet), und Bezugsziffer 13 zeigt eine Plattenleitung. Bezugsziffern 12 und /12 kennzeichnen ein Paar komplementärer Signalleitungen, und Bezugsziffer 101 bezeichnet eine Speicherzelle. Hier in dieser Beschreibung kennzeichnet "/", direkt vor eine Bezugsziffer so wie "12" gesetzt, einen oberen Strich, der der direkt folgenden Bezugsziffer gegeben wird, und bedeutet, einen Zustand zu nehmen, der immer komplementär zu dem Zustand eines solchen ist, dem die gleiche Bezugsziffer ohne "/" gegeben wurde. Bezugsziffern 102 und 103 zeigen Schalttransistoren der Speicherzelle, und Bezugsziffern 104 und 105 kennzeichnen ferroelektrische Kondensatoren.

In der wie oben erwähnten 2T/2C-Speicherzelle werden Daten in die ferroelektrischen Kondensatoren 104 und 105 in solcher Weise eingeschrieben, dass die ferroelektrischen Kondensatoren 104 und 105 immer einander entgegengesetzte Polarisationsrichtungen aufweisen. Elektrische Ladungen von den ferroelektrischen Kondensatoren 104 und 105 weisen immer einander entgegengesetzte Polarisationsrichtungen auf und werden zu dem Paar von Datensignalleitungen 12 und /12 ausgelesen, so dass eine Spannungsdifferenz zwischen dem Paar von Datensignalleitungen erzeugt und durch einen Leseverstärker verstärkt wird, der aus einer Differenzverstärkerschaltung besteht.

Bezugnehmend auf Fig. 2, ist dort eine Art von Hysteresekennlinien der ferroelektrischen Kondensatoren 104 und 105 gezeigt, die eine Beziehung zwischen einer spontanen elektrischen Polarisationsladung Q und einer Spannung V zwischen gegenüberliegenden Elektroden des ferroelektrischen Kondensators anzeigt. Es wird zum Beispiel angenommen, dass, wenn die ferroelektrischen Kondensatoren 104 und 105 in Zuständen A bzw. B polarisiert sind, das Datum "1" gespeichert ist, und wenn die ferroelektrischen Kondensatoren 104 und 105 in Zuständen B bzw. A polarisiert sind, das Datum "0" gespeichert ist. Wenn zu diesem Zeitpunkt eine Spannung von Ve zwischen den gegenüberliegenden Elektroden jedes ferroelektrischen Kondensators angelegt wird, wenn das Datum "1" gespeichert ist, wird eine elektrische Ladung "Q1" von dem Kondensator 104 an die Datensignalleitung 12 ausgegeben, und eine elektrische Ladung "Q0" von dem Kondensator 105 wird an die Signalleitung /12 ausgegeben. Diese elektrischen Ladungen werden eine Spannungsdifferenz zwischen dem Paar von Datensignalleitungen erzeugen, wie oben erwähnt wurde.

In dem oben genannten Speicher, der den ferroelektrischen Kondensator verwendet, werden die Daten nach Abschalten der Stromversorgung gehalten, selbst wenn eine zwischen den gegenüberliegenden Elektroden jedes ferroelektrischen Kondensators angelegte externe Spannung null wird, da die intern in dem ferroelektrischen Material auftretende spontane Polarisation die Daten hält. Mit anderen Worten, ein sogenannter nichtflüchtiger Speicherbetrieb wird realisiert.

Bezugnehmend auf Fig. 3, ist dort eine Teilschaltung eines Speicherzellenarrays in einem ferroelektrischen Speicher gezeigt, der die Speicherzelle des in Fig. 1 gezeigten Typs verwendet. In Fig. 3 kennzeichnen die Bezugsziffern 11A bis 11C eine Auswahlsignalleitung, und Bezugsziffern 12A und /12A und 12B und /12B zeigen eine Datensignalleitung. Bezugsziffern 13A bis 13C zeigen eine Plattenleitung, und Bezugsziffer 14 kennzeichnet eine Datensignalleitungs-Vorladungsspannungsleitung. Bezugsziffer 15 zeigt eine Datensignalleitungs-Vorladungssteuerleitung und Bezugsziffer 16 kennzeichnet eine Leseverstärkersteuerleitung. Bezugsziffern 101A bis 101F kennzeichnen eine Speicherzelle. Bezugsziffern 102A und 103A zeigen einen Schalttransistor der Speicherzelle, und Bezugsziffern 104A und 105A kennzeichnen einen ferroelektrischen Kondensator der Speicherzelle. Bezugsziffern 106A und 106B kennzeichnen eine Datensignalleitungs-Vorladungsschaltung, und Bezugsziffern 107A und 107B zeigen einen Leseverstärker.

Nun soll eine Leseoperation und eine Schreiboperation der Speicherzelle 101A in dem ferroelektrischen Speicher unter Bezugnahme auf Fig. 3 und Fig. 4 beschrieben werden, die ein Zeitdiagramm ist, das eine Operation der in Fig. 3 gezeigten Speicherzelle darstellt. Übrigens entspricht in dieser Beschreibung, wenn nicht anders angegeben, ein logischer "hoher Pegel" einer Stromversorgungsspannung, die von einer Einrichtung außerhalb des Speichers angelegt wird, oder einer Spannung, die in einer internen Spannungserzeugungsschaltung des Speichers erzeugt wird, und ein logischer "niedriger Pegel" ist ein Massepegel. Dementsprechend können diese Spannungen verschiedene Werte annehmen, zum Beispiel 5 V, 3 V, etc. abhängig von dem jeweiligen Fall. Außerdem ist als Hinweis der polarisierte Zustand jedes der ferroelektrischen Kondensatoren 104A und 105A an einem Ende jeder der Zeitspannen (1) bis (6) in Fig. 4 unter dem Zeitdiagramm in Fig. 4 gezeigt.

In Fig. 4 zeigen die Zeitspannen (1) bis (3) die Operation zum Auslesen von Daten aus der Speicherzelle. In der Zeitspanne (1) wird das Datensignalleitungs-Vorladungssteuersignal 14 auf den niedrigen Pegel gebracht, um so den Vorladungszustand der Datensignalleitung aufzuheben. Hier ist der Vorladungspegel der Datensignalleitung der Massepegel.

In der nächsten Zeitspanne (2) werden die Auswahlsignalleitung 11A und die Plattenleitung 13A auf den hohen Pegel gebracht, so dass Datenausgabe aus der Speicherzelle 101A an die Datensignalleitungen 12A und /12A veranlasst wird. Die zu diesem Zeitpunkt ausgegebenen Daten werden durch den internen Polarisationszustand des ferroelektrischen Kondensators bestimmt. Das in Fig. 4 gezeigte Beispiel zeigt das Auslesen des Datums "1", wie der hier vorhergehend abgegebenen Erklärung zu entnehmen sein wird.

In der nachfolgenden Zeitspanne (3) wird die Leseverstärker-Steuerleitung 16 aktiviert, so dass die Spannungsdifferenz zwischen dem Paar von Datensignalleitungen 12A und /12A leseverstärkt wird.

Die Zeitspannen (4) bis (6) zeigen die Operation der Wiedereinschreibung der ausgelesenen Daten in die Speicherzelle. Während der Zeitspanne (2) ist dieses Wiedereinschreiben erforderlich, da die Daten der ausgelesenen Speicherzelle zerstört sind. Übrigens ist es im Fall von Einschreiben in die Speicherzelle mit Daten, die von einer Einrichtung außerhalb des Speichers zugeführt werden, erforderlich, ein Paar von Spannungen, die einem gewünschten einzuschreibenden Datum entsprechen, auf dem Paar von Datensignalleitungen 12A und /12A während der Zeitspanne (3) einzustellen, bevor die Operation der nachfolgenden Zeitspannen (4) bis (6) durchgeführt wird.

Während der Zeitspanne (4) wird die Plattenleitung 13A auf den niedrigen Pegel gebracht. In der nächsten Zeitspanne (5) wird die Leseverstärker-Steuersignalleitung 16 auf den niedrigen Pegel gebracht, um so den Leseverstärker zu deaktivieren, und weiter wird die Vorladungssteuersignalleitung 14 auf den hohen Pegel gebracht und die Datensignalleitungen werden auf den Massepegel gebracht. Mit dieser Anordnung wird die Polarisation der Kondensatoren zu dem Zustand der Zeitspanne (1) vor dem Datenauslesen zurückgeführt. Schließlich wird während der Zeitspanne (6) die Auswahlsignalleitung 11A auf den niedrigen Pegel gebracht, um so die Speicherzellentransistoren (Schalttransistoren) nichtleitend zu machen. Auf diese Weise wird der Zugriff auf die Speicherzelle abgeschlossen.

Hier soll ein Verhältnis zwischen der oben genannten Schaltungsoperation und den Charakteristiken des ferroelektrischen Kondensators erörtert werden. Zum Beispiel entspricht der Zustand der Zeitspanne (2) von Fig. 4, in dem die Auswahlsignalleitung 11A auf den hohen Pegel gebracht wird, um so die Schalttransistoren 102A und 103A einzuschalten, und die Plattenleitung 13A auf den hohen Pegel gebracht wird, dem Zustand, in dem die Spannung von -Ve an den ferroelektrischen Kondensator angelegt wird (unter der Annahme, dass eine Richtung von der Plattenleitung zu der Datensignalleitung eine positive Spannung aufweist). Zu diesem Zeitpunkt wird die elektrische Ladung Q1 oder Q0 an die Datensignalleitung 12A ausgegeben. Ungeachtet dessen, welche der "1" und "0" gespeichert wird, ist die Polarisation des ferroelektrischen Kondensators in diesem Zustand jedoch an einem Punkt "h", wie in Fig. 2 gezeigt ist, und es ist daher nicht möglich, "1" oder "0" zu unterscheiden. Deshalb ist es erforderlich, das Datum durch Anlegen der Spannung +Ve oder 0 an den ferroelektrischen Kondensator abhängig von dem ausgelesenen Datum "1" oder "0" wieder einzuschreiben. Diese Operation entspricht der Operation während der Zeitspannen (4) und (5) in Fig. 4.

Wie oben erwähnt, ist es zum Realisieren der nichtflüchtigen Speicheroperation durch Verwendung der ferroelektrischen Speicherzelle erforderlich, sowohl positive als auch negative Spannungen zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators anzulegen.

Zum Realisieren einer hohen Speicherdichte, ist eine Speicherzelle vorhanden, die aus einem Transistor und einem ferroelektrischen Kondensator besteht (im folgenden als "1T/1C-Typ" bezeichnet). Dieser Typ einer ferroelektrischen Speicherzelle ist beschrieben in der 1994er IEEE Internationalen Konferenz über integrierte Schaltungen (ISSCC), 18. Februar, 1994, Sammlung technischer Dokumente, Seiten 268-269.

Bezugnehmend auf Fig. 5, ist ein Beispiel des 1T/1C-Typs einer ferroelektrischen Speicherzelle gezeigt. In Fig. 5 kennzeichnet die Bezugsziffer 11 eine Speicherzellen- Auswahlsignalleitung, und Bezugsziffer 12 kennzeichnet eine Signalleitung. Bezugsziffer 13 zeigt eine Plattenleitung, und Bezugsziffer 101 kennzeichnet eine Speicherzelle. Bezugsziffer 102 zeigt einen Schalttransistor der Speicherzelle, und Bezugsziffer 104 kennzeichnet einen ferroelektrischen Kondensator. Im folgenden soll festgestellt werden, dass Elemente, die den in den vorhergehenden Zeichnungen entsprechen oder ähneln, mit den gleichen Bezugsziffern versehen wurden und eine Erklärung derselben weggelassen wird.

Außerdem zeigt Fig. 6 ein Modell der Hysteresekennlinien des in Fig. 5 gezeigten ferroelektrischen Kondensators 104. Anders als bei der 2T/2C-Speicherzelle, werden in der 1T/1C-Speicherzelle die beiden stabilen Zustände "A" und "B" des ferroelektrischen Kondensators so angesehen, dass sie dem Datum "1" bzw. "0" entsprechen.

Bezugnehmend auf Fig. 7, ist dort ein Teilschaltbild eines die 1T/1C-Speicherzelle verwendenden Speicherzellenarrays gezeigt. Wenn in diesem Fall zum Beispiel die Speicherzelle 101A ausgewählt wird, erscheint eine Signalspannung von der Speicherzelle nur auf der Datensignalleitung 12A. Wenn die 1T/1C-Speicherzelle verwendet wird, ist es daher erforderlich, einen in der Leseverstärkung verwendeten Bezugspegel auf einer paarbildenden Datenleitung /12A mittels eines speziellen Elements zu erzeugen. Zu diesem Zweck umfasst die in Fig. 7 gezeigte Schaltung zusätzlich Bezugspegel-Erzeugungsschaltungen 108A bis 108D und Steuersignalleitungen 17A und 17B für die Schaltungen 108A bis 108D. Ein spezielles Verfahren zum Erzeugen des Bezugspegels wird zum Beispiel offenbart bei der oben genannten 1994er Internationalen Konferenz für integrierte Schaltungen (ISSCC), 18. Februar 1994, Sammlung technischer Dokumente, "Transaktionen der Internationalen Konferenz über integrierte Schaltungen (ISSCC)" Seiten 268-269. Der Hauptpunkt der Bezugspegelerzeugung besteht in der Erzeugung einer Zwischenspannung zwischen der Datensignalleitungsspannung, wenn das "1" entsprechende Signal aus der Speicherzelle ausgelesen wird, und der Datensignalleitungsspannung, wenn das "0" entsprechende Signal aus der Speicherzelle ausgelesen wird.

Bezugnehmend auf Fig. 8, ist dort ein Zeitdiagramm einer Operation der Speicherzelle 101A in der in Fig. 7 gezeigten Schaltung dargestellt. Außerdem ist als Hinweis der polarisierte Zustand jedes der ferroelektrischen Kondensatoren 104A an einem Ende jeder der Zeitspannen (1) bis (6) in Fig. 4, wenn das Datum "1" ausgelesen wird, unter dem Zeitdiagramm in Fig. 8 gezeigt.

Im Falle des Auslesens des Signals an die Datensignalleitung 12A, wird die Bezugspegel-Erzeugungsschaltung 108B gesteuert, um den Bezugspegel auf der paarbildenden Signalleitung /12A zu erzeugen, so dass der durch die Bezugspegel-Erzeugungsschaltung 108B erzeugte Bezugspegel an die Datensignalleitung /12A ausgelesen wird. Die andere Operation ist die gleiche wie die der 2T/2C-Speicherzelle, und weitere Erklärungen sollen zur Vereinfachung der Beschreibung weggelassen werden.

Außerdem hat die 1988er IEEE Internationale Konferenz für integrierte Schaltungen (ISSCC), 18. Februar 1988, Sammlung technischer Dokumente, Seiten 130-131, ein Beispiel eines nichtflüchtigen Speichers vorgeschlagen, in dem ein ferroelektrischer Kondensator mit einem Flipflop des Typs kombiniert wird, der in einem statischen Direktzugriffsspeicher (SRAM) verwendet wird (Dieser Speichertyp wird im folgenden als ein "SRAM + ferroelektrische Speicherzelle" bezeichnet werden).

Bezugnehmend auf Fig. 9, ist dort ein Schaltbild einer Speicherzelle des Speichers "SRAM + ferroelektrische Speicherzelle" gezeigt. In Fig. 9 kennzeichnet Bezugsziffer 18 eine Auswahlleitung für einen SRAM-Teil, und Bezugsziffern 19 und /19 geben ein Paar komplementärer Datensignalleitungen für den SRAM-Teil an. Bezugsziffern 20 und 21 zeigen eine Flipflop-Stromversorgungsleitung. Außerdem kennzeichnet Bezugsziffer 109 ein Flipflop, und Bezugsziffern 110 und 111 kennzeichnen einen das Flipflop bildenden N-Kanal-MOS-Transistor. Bezugsziffern 112 und 113 zeigen einen P-Kanal- MOS-Transistor, der das Flipflop bildet, und Ziffern 114 und 115 zeigen einen Speicherzellenauswahltransistor.

In dem Speicher, der diesen Typ von Speicherzelle verwendet, wird nach Einschalten des Speichers das Datum von dem ferroelektrischen Kondensator zu dem Flipflop übertragen, und wenn der Speicher sich in einem eingeschalteten Zustand befindet, wird die Speicherzelle als die SRAM-Zelle verwendet. Bevor der Speicher ausgeschaltet wird, werden die Daten aus dem Flipflop zu dem ferroelektrischen Kondensator übertragen, so dass nach Ausschalten des Speichers die Daten gehalten werden.

Da hier verschiedene Elemente in Fig. 9 verschiedenen in den Fig. 1 und 5 gezeigten Elementen entsprechen, sind die Speicherzelle-Auswahlsignalleitung und die Datensignalleitung für den Speicher "SRAM + ferroelektrische Speicherzelle" die Leitungen 18 und 19 und /19, aber die Speicherzelle-Auswahlsignalleitung und die Datensignalleitungen für den ferroelektrischen Speicher sind die Leitungen 11 und 12 und /12. Außerdem stellen die Transistoren 102 und 103 das Übertragungstor zum Übertragen der Daten von dem ferroelektrischen Kondensator zu der Datensignalleitung dar. Wie vorhergehend erwähnt, sind Elemente in Fig. 9, die den in den Fig. 1 und 5 gezeigten entsprechen oder ihnen ähneln, mit den gleichen Bezugsziffern versehen worden.

Bezugnehmend auf Fig. 10, ist dort ein Zeitdiagramm gezeigt, dass eine Operation zum Schreiben von Daten in die ferroelektrischen Kondensatoren 104 und 105 und eine Operation zum Auslesen von Daten aus den ferroelektrischen Kondensatoren 104 und 105 zu dem Flipflop 109 darstellt. Die Entsprechung zwischen dem polarisierten Zustand der Kondensatoren 104 und 105 und den Daten "1" und "0" ist ähnlich zu dem in Fig. 2 gezeigten Fall. Außerdem ist als Hinweis der polarisierte Zustand jedes der ferroelektrischen Kondensatoren 104 und 105 an einem Ende jeder Zeitspanne (1) bis (10) in Fig. 10 in dem Fall von Einschreiben und Auslesen des Datums "1" unter dem Zeitdiagramm in Fig. 10 gezeigt.

In dem Fall von Einschreiben der Daten aus dem Flipflop 109 in die ferroelektrischen Kondensatoren 104 und 105, wird die Signalauswahlleitung 11 auf den hohen Pegel während der Zeitspanne (1) gebracht, in der das Flipflop 109 die Daten hält (in dem gezeigten Beispiel ist die Datensignalleitung 12 auf dem hohen Pegel und die Datensignalleitung /12 ist auf dem niedrigen Pegel). In den nachfolgenden Zeitspannen (2) und (3) wird die Plattenleitung 13 von dem niedrigen Pegel auf den hohen Pegel gebracht, und anschließend von dem hohen Pegel auf den niedrigen Pegel. Danach wird während der Zeitspanne (4) die Flipflop-Stromversorgungsleitung 21 auf den niedrigen Pegel gebracht, um so das Flipflop abzuschalten. Zuletzt wird während der Zeitspanne (5) die Auswahlsignalleitung 11 auf den niedrigen Pegel gebracht. Auf diese Weise wird in den Kondensatoren 104 und 105 der polarisierte Zustand entsprechend den in dem Flipflop 109 gespeicherten Daten eingestellt. Danach werden die Daten gehalten, selbst wenn der Speicher ausgeschaltet wird.

Im dem Fall des Auslesens von Daten von den Kondensatoren 104 und 105 an das Flipflop 109, wird während der Zeitspanne (6) die Auswahlsignalleitung 11 auf den hohen Pegel gebracht, und während der nächsten Zeitspanne (7) wird die Plattenleitung 13 von dem niedrigen Pegel auf den hohen Pegel gesteuert, so dass eine Spannung zwischen den gegenüberliegenden Elektroden der Kondensatoren 104 und 105 angelegt wird, um so eine dem polarisierten Zustand entsprechende elektrische Ladung auf die Auswahlsignalleitungen 12 und /12 auszulesen. Danach wird während der Zeitspanne (8) die Flipflop-Stromversorgungsleitung 21 auf den hohen Pegel gebracht, um das Flipflop zu aktivieren, so dass die während der Zeitspanne (7) ausgelesene Signalspannung verstärkt wird. Während der nächsten Zeitspanne (9) wird die Plattenleitung 13 auf den niedrigen Pegel zurückgeführt, und dann wird während der Zeitspanne (10) die Signalauswahlleitung 11 auf den niedrigen Pegel zurückgeführt, um die Datenleseoperation zu beenden. Danach kann die Speicherzelle als der konventionelle SRAM verwendet werden.

In Fig. 10 ist am Ende der Zeitspanne (1) der polarisierte Zustand des Kondensators 15 nicht eindeutig, aber am Ende der Zeitspanne (5) ist der polarisierte Zustand eindeutig. Deshalb besteht kein Problem, dass der polarisierte Zustand des Kondensators 15 am Ende der Zeitspanne (1) nicht eindeutig ist. Außerdem wird am Ende der Zeitspanne (10) die Spannung an die gegenüberliegenden Elektroden des Kondensators 104 angelegt, und deshalb entspricht der polarisierte Zustand nicht der Spannung "0". Dies ist jedoch kein Problem, da der polarisierte Zustand beim nächsten Einschreiben der Daten bestimmt wird.

In dem gezeigten Beispiel ist es möglich, ein passives Element wie einen Widerstand anstelle der P-Kanal-Transistoren 112 und 113 und des Flipflops 109 zu verwenden, die in Fig. 9 gezeigt sind.

Das oben genannte Beispiel nimmt ein System zum Auslesen der Daten durch Steuern aller der Plattenleitungen 13 von dem niedrigen Pegel auf den hohen Pegel an, um so sowohl positive als auch negative Spannungen an die gegenüberliegenden Elektroden des ferroelektrischen Kondensators anzulegen. Es ist jedoch möglich, die Daten durch Einstellen eine Zwischenspannung auf den Plattenleitungen auszulesen, um so sowohl positive als auch negative Spannungen an die gegenüberliegenden Elektroden des ferroelektrischen Kondensators anzulegen. Bezugnehmend auf Fig. 11, ist dort ein Teilschaltbild eines Speicherzellenarrays eines Speichers gezeigt, der ein solches Datenauslesesystem annimmt. In Fig. 11 kennzeichnen Bezugsziffern 116A und 116B eine Datensignalleitungs-Vorladungsausgleichssteuerschaltung, und Bezugsziffer 22 zeigt eine Datensignalleitungs-Ausgleichssteuersignalleitung. Der andere Aufbau ist der gleiche wie der in Fig. 7 gezeigte.

Bezugnehmend auf Fig. 12, ist dort ein Zeitdiagramm gezeigt, dass eine Operation des in Fig. 11 gezeigten Speichers darstellt. Es soll hier festgestellt werden, dass die Plattenleitung 13 auf einen Zwischenwert zwischen der Spannung mit hohem Pegel und der Spannung mit niedrigem Pegel fixiert ist. Nun sollen die Lese- und Schreiboperationen der Speicherzelle 101A unter Bezugnahme auf die Fig. 11 und 12 beschrieben werden. Außerdem ist als Hinweis der polarisierte Zustand jedes der ferroelektrischen Kondensatoren 104A an einem Ende jeder der Zeitspannen (1) bis (7) in Fig. 12 unter dem Zeitdiagramm von Fig. 12 gezeigt.

Zuerst wird während der Zeitspanne (1) das Datensignalleitungs-Vorladungssteuersignal 14 auf den niedrigen Pegel gebracht, um so den Vorladungszustand der Datensignalleitung aufzuheben. Hier ist der Vorladungspegel der Datensignalleitung der Massepegel, ähnlich zu den oben genannten Beispielen. Während der nächsten Zeitspanne (2) wird die Auswahlsignalleitung 11A auf den hohen Pegel gebracht, um so die Daten von der Speicherzelle 101A an die Datensignalleitung 12A auszugeben. Hier ist ein Punkt, der sich von der Operation von Fig. 29 unterscheidet, dass die Plattenleitung 13 nicht angesteuert wird. Da der Vorladungspegel der Datensignalleitung der Massepegel ist und die Plattenleitung eine Zwischenspannung (als Vm bezeichnet) aufweist, wird, wenn der Speicherzellentransistor 102A während der Zeitspanne (2) leitend gemacht wird, eine Spannung von beinahe -Vm zwischen den gegenüberliegenden Elektroden der ferroelektrischen Kondensatoren 104A angelegt, wobei angenommen wird, dass die Richtung von der Plattenleitung zu der Datensignalleitung eine positive Spannung darstellt. Als ein Ergebnis wird eine dem polarisierten Zustand des ferroelektrischen Kondensators 104A entsprechende Signalspannung an die Datensignalleitung 12A ausgelesen. Gleichzeitig wird ein Bezugspegel an die paarbildende Datensignalleitung /12A von der Schaltung 108B angelegt. In der nachfolgenden Zeitspanne (3) wird die Leseverstärker-Steuersignalleitung 16 aktiviert, um Leseverstärkung an einer Spannungsdifferenz zwischen dem Paar von Datensignalleitungen 12A und /12A durchzuführen.

Übrigens ist es in dem Fall von Einschreiben von Daten in die Speicherzelle, die von einer Einrichtung außerhalb des Speichers zugeführt werden, erforderlich, ein Paar von Spannungen entsprechend einem gewünschten einzuschreibenden Datum auf dem Paar von Datensignalleitungen 12A und /12A während der Zeitspanne (4) einzustellen.

Während der Zeitspanne (5) wird die Leseverstärker-Steuersignalleitung 16 auf den niedrigen Pegel gebracht, um so den Leseverstärker zu deaktivieren. Außerdem wird die Datensignalleitungs-Ausgleichssteuersignalleitung 22 auf den hohen Pegel gebracht, um so den Datensignalleitungspegel auf die Zwischenspannung Vm zu bringen, die die gleiche wie die der Plattenleitung ist. Bei dieser Anordnung kann die Polarisation des Speicherzellenkondensators zu dem Zustand direkt vor dem Datenauslesen zurückgeführt werden.

Während der Zeitspanne (6) wird die Auswahlsignalleitung 11A auf den niedrigen Pegel gebracht, um so den Speicherzellentransistor nichtleitend zu machen. Danach wird während der Zeitspanne (7) das Paar Datensignalleitungen 12A und /12A auf den Massepegel vorgeladen. Auf diese Weise wird ein Zyklus einer Speicherzellenzugriffsoperation abgeschlossen.

Die von dem ferroelektrischen Kondensator ausgelesene Signalspannung hängt von der Größe der zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegten Spannung ab. Allgemein gilt, je größer die zwischen den gegenüberliegenden Elektroden angelegte Spannung des ferroelektrischen Kondensators ist, desto größer wird die erhaltene Signalspannung. Bei dem Betrieb des oben genannten ferroelektrischen Speichers hängt die Größe der zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegten Spannung von der auf der Plattenleitung eingestellten Spannung und der Amplitude der Spannung der Datensignalleitung ab. Dementsprechend kann die eingestellte Spannung der Plattenleitung und die Amplitude der Spannung der Datensignalleitung auf einen jeglichen Wert eingestellt werden, wenn sie es ermöglichen, dass der Leseverstärker richtige Leseverstärkung an der aus dem ferroelektrischen Kondensator ausgelesenen Signalspannung durchführen kann. Zum Beispiel gibt es ein Verfahren zum Auslegen der eingestellten Spannung der Plattenleitung auf eine Hälfte der Stromversorgungsspannung und Auslegen der Amplitude der Spannung der Datensignalleitung zwischen der Massespannung und der Stromversorgungsspannung. Hier kann die Stromversorgungsspannung von einer externen Einrichtung des Speichers zugeführt werden oder kann eine Spannung sein, die durch eine innerhalb des Speichers vorgesehene Spannungserzeugungsschaltung erzeugt wird.

In den wie oben genannten Beispielen, ist der Vorladungspegel der Datensignalleitung auf dem Massepegel. Der Vorladungspegel der Datensignalleitung ist jedoch nicht auf den Massepegel begrenzt, und wenn der Vorladungspegel sich von der Plattenleitungseinstellspannung Vm unterscheidet, kann der Vorladungspegel einen jeglichen Wert aufweisen, wenn eine Nicht-Nullspannung zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird, wenn die Auswahlsignalleitung 11A auf den hohen Pegel gebracht wird.

Bezugnehmend auf Fig. 13, ist dort eine spezielle Schaltung der Datensignalleitungs- Vorladungsausgleichssteuerschaltung 116A und 116B gezeigt. Datensignalleitungs- Vorladungstransistoren 117 und 118 sind ähnlich wie die in den Fig. 3 und 7 gezeigten, und außerdem ist ein Datensignalleitungs-Ausgleichstransistor 119 zwischen dem Paar von Datensignalleitungen 12 und /12 vorgesehen. In einem Zustand, dass die Datensignalleitungen 12 und /12 auf der Stromversorgungsspannung bzw. der Massespannung sind, wenn der Transistor 119 eingeschaltet ist, gehen die Datensignalleitungen 12 und /12 auf eine Hälfte der Stromversorgungsspannung, da die Datensignalleitungen 12 und /12 die gleiche parasitäre Kapazität aufweisen. Diese Schaltung ist wirksam, wenn die eingestellte Spannung der Plattenleitung in ähnlicher Weise eine Hälfte der Stromversorgungsspannung aufweist.

Das in Fig. 11 gezeigte Beispiel ist in dem Fall der 1T/1C-Speicherzelle beschrieben worden. Der ohne dynamische Ansteuerung der Plattenleitung arbeitende ferroelektrische Speicher ist jedoch nicht durch den Typ der Speicherzelle begrenzt. Der 2C/2T- Typ und der Typ "SRAM + ferroelektrische Speicherzelle", wie oben erwähnt, können ähnlich arbeiten.

Der oben beschriebene konventionelle ferroelektrische Speicher birgt jedoch ein solches Problem, dass, wenn Daten aus der Speicherzelle ausgelesen werden, aus den folgenden Gründen keine ausreichende Spannung zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird:

Wenn in dem ferroelektrischen Speicher, der arbeitet, während er dynamisch die Plattenleitung wie in den unter Bezugnahme auf die Fig. 4, 8 und 10 beschriebenen Beispielen steuert (im folgenden als ein "Plattensteuertyp" bezeichnet), die Daten aus der Speicherzelle ausgelesen werden, wird die Bitleitung schwebend. Wenn die Plattenleitung von dem niedrigen Pegel auf dem hohen Pegel gesteuert wird, ändert sich deshalb die Spannung der Datensignalleitung durch die Einwirkung einer Kopplung durch den ferroelektrischen Kondensator der Speicherzelle. Als Ergebnis wird eine Spannung, die nicht kleiner als eine Koerzitivspannung Vc ist, welche durch Multiplizieren eines elektrischen Koerzitivfelds Ec mit einer Filmdicke des ferroelektrischen Materials konvertiert wird, oft nicht zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt. Dementsprechend tritt die Polarisationsumkehr des ferroelektrischen Materials nicht auf.

Dies soll ausführlich unter Bezugnahme auf Fig. 14 erklärt werden, die die Schaltung der ferroelektrischen 1T/1C-Speicherzelle darstellt. In Fig. 14 wird eine parasitäre Kapazität der Datenleitung durch CD dargestellt, und die Kapazität der normalen dielektrischen Komponente des ferroelektrischen Kondensators ist durch CS dargestellt.

Wenn nun angenommen wird, dass in einem Zustand, dass der Speicherzellen-Schalttransistor 102 nichtleitend ist, die Speicherzelle 101 befindet sich nämlich in einem nichtausgewählten Zustand, eine Spannung VBOOT zum Einschalten des Transistors 102 an die Auswahlsignalleitung 11 angelegt wird. Außerdem wird die Plattenleitung 13 von einer Ausgangszustandsspannung VPL0 auf eine Endzustandsspannung VPL gesteuert. Außerdem sei angenommen, dass eine Ausgangsspannung und eine Endspannung der Auswahlsignalleitung 12 VDL0 bzw. VDL sind. Darüber hinaus ist eine Ausgangsspannung eines den Transistor 102 und den ferroelektrischen Kondensator 104 miteinander verbindenden Knotens 23 VSO und eine Endspannung des Knotens 23 wird VDL, da der Transistor 102 eingeschaltet wird.

Unter der oben genannten Bedingung, wird die gesamte elektrische Ladung Qi des in Fig. 14 gezeigten Systems in einem Ausgangszustand wie folgt ausgedrückt:

Q1 = CS · (VS0 - VPL0) + CD · VDL0 (1)

Die gesamte elektrische Ladung Qf des in Fig. 14 gezeigten Systems in einem Endzustand wird ausgedrückt wie folgt:

Qf = CS · (VDL - VPL) + CD · VDL (2)

Da Qi gleich Qf sein muss, wird ein absoluter Wert VPL-VDL der zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegten Spannung wie folgt ausgedrückt:

Andererseits, da VPL-VDL nicht kleiner als die Koerzitivspannung Vc des ferroelektrischen Kondensators sein darf, kann die folgende Beziehung ausgedrückt werden:

VPL-VDL ≥ Vc (4)

Wenn hier angenommen wird, dass die Vorladungsspannung der Datensignalleitung die Massespannung ist, (nämlich VDL0 = 0) und sowohl VS0 als auch VPL0 Massepegel aufweisen, kann die Gleichung (4) wie folgt ausgedrückt werden:

Nimmt man hier an, dass Vc = 1,5 V und VPL = 3,3 V, kann die Gleichung (5) wie folgt ausgedrückt werden:

CD ≥ 0,833 · · · x CS (6)

Diese Gleichung (6) zeigt an, dass, da die parasitäre Kapazität CD der Datensignalleitung eine untere Grenze aufweist, außer wenn die parasitäre Kapazität nicht kleiner als die untere Grenze ist, keine Spannung nicht kleiner als Vc zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird. Da Änderung der Spannung der Datensignalleitung durch Einwirkung der Kopplung durch den ferroelektrischen Kondensator durch dynamisches Steuern der Plattenleitung verursacht wird, wird daher allgemein gesagt, dass, wenn nicht die durch die Gleichungen (3) und (4) definiert Bedingung erfüllt ist, eine ausreichende Auslesespannung nicht von der Speicherzelle erhalten werden kann.

Andererseits tritt in dem ferroelektrischen Speicher, der ohne dynamisches Steuern der Plattenleitung arbeitet, wie in den unter Bezugnahme auf Fig. 12 erklärten Beispielen (im folgenden als ein "Plattennichtsteuertyp bezeichnet") ein Problem ähnlich demjenigen des Plattennichtsteuertyps auf, selbst wenn der Mechanismus zur Erzeugung des Problems sich von demjenigen bei dem Plattennichtsteuertyp unterscheidet.

Bei dem Plattennichtsteuertyp des ferroelektrischen Speichers ist es erforderlich, wenn kein Zugriff auf die Speicherzelle genommen wird, die zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegte Spannung auf Null zu halten, um Zerstörung der gespeicherten Daten zu verhindern. Mit anderen Worten, wenn die Plattenleitung auf die Zwischenspannung eingestellt wird, nimmt ein Knoten einer gegenüberliegenden Elektrode des ferroelektrischen Kondensators, nämlich ein Knoten 23, der den Speicherzellen-Schalttransistor 102 und den ferroelektrischen Kondensator verbindet, in ähnlicher Weise die Zwischenspannung an. Wenn in diesem Zustand die Auswahlsignalleitung auf den hohen Pegel gebracht wird, um die Daten aus der Speicherzelle auszulesen, wird zuerst die elektrische Ladung, die in dem den Speicherzellen-Schalttransistor 102 und den ferroelektrischen Kondensator verbindenden Knoten 23 gespeichert ist und die Zwischenspannung annimmt, an die Datensignalleitung ausgegeben, so dass der Spannungspegel der Datensignalleitung von dem Vorladungspegel wechselt. Als Ergebnis wird die Spannung, die nicht kleiner als die Koerzitivspannung Vc ist, nicht mehr zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt, so dass die Polarisationsumkehr des ferroelektrischen Materials nicht mehr erfolgt.

Dies soll ausführlich unter Bezugnahme auf Fig. 15 erklärt werden, die Fig. 14 mit der Ausnahme ähnelt, dass die Spannung der Plattenleitung 13 auf einen konstanten Wert VPLC fixiert ist.

Es sei nun angenommen, dass ein Ausgangszustand, in dem der Speicherzellen-Schalttransistor 102 nichtleitend ist, nämlich die Speicherzelle 101 in einem nichtausgewählten Zustand ist, zu einem Endzustand geändert wird, nachdem eine Spannung VBOOT an die Auswahlsignalleitung 11 angelegt wird, um so den Transistor 102 einzuschalten. Unter der Ausnahme, dass die Spannung der Plattenleitung 13 VPLC ist, wird die gleiche Bedingung wie die unter Bezugnahme auf Fig. 14 erklärte angewendet.

Die gesamte elektrische Ladung Qi des in Fig. 15 gezeigten Systems in einem Ausgangszustand ist ausgedrückt wie folgt:

Qi = CS · (VS0 - VPLC) + CD · VDL0 (7)

Die gesamte elektrische Ladung Qf des in Fig. 15 gezeigten Systems in einem Endzustand ist ausgedrückt wie folgt:

Qf = CS · (VDL - VPLC) + CD · VDL (8)

Da Qi gleich Qf sein müssen, wird ein absoluter Wert VPL-VDL der zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegten Spannung ausgedrückt wie folgt:

Da andererseits VPL-VDL nicht kleiner als die Koerzitivspannung Vc des ferroelektrischen Kondensators sein darf, ähnlich wie bei dem Plattensteuertyp, kann die folgende Beziehung ausgedrückt werden:

VPLC-VDL Vc (10)

Wenn hier angenommen wird, dass die Vorladungsspannung der Datensignalleitung die Massespannung ist (nämlich, VDL0 = 0) und sowohl VS0 als auch VPLC eine Hälfte der Stromversorgungsspannung Vcc sind, kann die Gleichung (10) wie folgt ausgedrückt werden:

Wenn hier angenommen wird, dass Vc = 1,5 V und VPL = 3,3 V, kann die Gleichung (5) wie folgt ausgedrückt werden:

CD ≥ 10 · CS (12)

Ähnlich wie die Gleichung (6) zeigt diese Gleichung (12) an, dass die parasitäre Kapazität CD der Datensignalleitung eine untere Grenze aufweist. Auch in dem ferroelektrischen Speicher vorn Plattennichtsteuertyp wird allgemein gesagt, dass, außer wenn die durch die Gleichungen (9) und (10) definierte Bedingung erfüllt ist, keine ausreichende Auslesespannung von der Speicherzelle erhalten werden kann.

Die oben genannte Diskussion ist auf die untere Grenz der parasitären Kapazität CD der Datensignalleitung gerichtet. Bei dem Ausleseverfahren, in dem die aus der Speicherzelle ausgelesene Signalladung an die Datensignalleitung als die Signalspannung ausgegeben wird, wenn die 1T/1C-Speicherzelle verwendet wird, wird die Signalspannung VSIG jedoch wie folgt ausgedrückt, wobei die in Fig. 6 gezeigten elektrischen Ladungen Q0 und Q1 und eine elektrische Remanentpolarisationsladung Qr verwendet werden:

In der obigen Gleichung bedeutet der Faktor (1/2), dass der Bezugspegel als ein genauer Zwischenpegel zwischen der Spannung der Datensignalleitung, wenn das Datum "0" ausgelesen wird, und der Spannung der Datensignalleitung bestimmt wird, wenn das Datum "1" ausgelesen wird. Wenn der durch die Bezugspegel-Erzeugungsschaltung erzeugte Bezugspegel von dem genauen Zwischenpegel verschoben wird, ist der betreffende Faktor nicht mehr 1/2, sondern ein Wert größer als 0 (null), aber kleiner als 1.

Außerdem muss die Signalspannung VSIG den minimalen Spannungswert VSE überschreiten, der normalerweise durch den Leseverstärker verstärkt werden kann. Nämlich,

VSIG ≥ VSE (14)

Die Gleichungen (13) und (14) bedeuten nämlich, dass, wenn die parasitäre Kapazität CD einen bestimmten Wert überschreitet, die Signalspannung VSIG zu klein wird und daher kleiner als der minimale Spannungswert VSE wird, der normalerweise durch den Leseverstärker verstärkt werden kann. Mit anderen Worten, der Speicher kann nicht arbeiten. Deshalb weist die parasitäre Kapazität CD eine obere Grenze auf.

Bei gesamter Betrachtung der oben genannten Ausführungen, weist der ferroelektrische Speicher allgemein eine Beziehung zwischen der parasitäre Kapazität CD und der normalen dielektrischen Kapazität CS wie in Fig. 16 gezeigt auf. In Fig. 16 zeigt die einfach gestrichelte Kettenlinie die untere Grenze der parasitären Kapazität CD in dem ferroelektrischen Speicher vom Plattensteuertyp an, und die gestrichelte Linie zeigt die untere Grenze der parasitären Kapazität CD in dem ferroelektrischen Speicher vom Plattennichtsteuertyp an. Die durchgezogenen Linie zeigt die obere Grenze der parasitären Kapazität CD an, die zum Erhalten der Auslesesignalspannung von der Speicherzelle erforderlich ist, welche normalerweise durch den Leseverstärker datenverstärkt werden kann. Der schraffierte Bereich zeigt einen Betriebsbereich an, in dem der Plattensteuertyp und der Plattennichtsteuertyp arbeiten können.

Zusammengefasst bergen die konventionellen ferroelektrischen Speicher ein Problem, bei dem, wenn die Daten aus der Speicherzelle ausgelesen werden, sich die Spannung der Datensignalleitung ändert, obwohl der Mechanismus der Spannungsänderung sich von einem Betriebssystem zu einem anderen unterscheidet, und unter manchen Bedingungen die zum Umkehren der Polarisation erforderlich Koerzitivspannung Vc nicht zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird mit dem Ergebnis, dass ein normales Datenauslesen nicht durchgeführt werden kann.

Ein ferroelektrischer Speicher, wie er in dem Oberbegriff von Anspruch 1 definiert ist, ist in EP-A-0631287 offenbart.

Zusammenfassung der Erfindung

Es ist dementsprechend eine Aufgabe der vorliegenden Erfindung, einen ferroelektrischen Speicher und ein Verfahren zum Steuern des Betriebs desselben zu schaffen, welche den oben genannten Defekt der konventionellen Geräte überwunden haben.

Eine andere Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines ferroelektrischen Speichers und eines Verfahrens zum Steuern eines Betriebs desselben, der einen stabilen Betrieb durchführen kann, indem eine ausreichende Auslesesignalspannung erhalten wird.

Die obigen und andere Aufgaben der vorliegenden Erfindung werden in Übereinstimmung mit der vorliegenden Erfindung erreicht, wie sie in den Ansprüchen 1, 11 und 25 definiert ist.

Mit der oben genannten Anordnung wird das Mittel zum Unterdrücken der Spannungsänderung auf der Datensignalleitung bereitgestellt, wenn Daten aus der Speicherzelle ausgelesen werden, um sicherzustellen, dass eine Spannung nicht kleiner als die Koerzitivspannung sicher zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird. Auf diese Weise kann der ferroelektrische Speicher stabil betrieben werden.

Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen deutlich werden.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Schaltbild der konventionellen ferroelektrischen Speicherzelle, die aus zwei Transistoren und zwei ferroelektrischen Kondensatoren besteht;

Fig. 2 zeigt eine Beziehung zwischen der spontanen elektrischen Polarisationsladung und der Spannung zwischen gegenüberliegenden Elektroden des ferroelektrischen Kondensators in der ferroelektrischen Speicherzelle des in Fig. 1 gezeigten Typs;

Fig. 3 ist eine Teilschaltung des Speicherzellenarrays in dem ferroelektrischen Speicher, der die Speicherzelle des in Fig. 1 gezeigten Typs verwendet;

Fig. 4 ist ein Zeitdiagramm, das eine Operation der in Fig. 3 gezeigten Speicherzelle darstellt;

Fig. 5 ist ein Schaltbild der konventionellen ferroelektrischen Speicherzelle, die aus einem Transistor und einem ferroelektrischen Kondensator besteht;

Fig. 6 zeigt eine Beziehung zwischen der spontanen elektrischen Polarisationsladung und der Spannung zwischen gegenüberliegenden Elektroden des ferroelektrischen Kondensators in der ferroelektrischen Speicherzelle des in Fig. 5 gezeigten Typs;

Fig. 7 ist eine Teilschaltung eines Speicherzellenarrays in dem ferroelektrischen Speicher, der die Speicherzelle des in Fig. 5 gezeigten Typs verwendet;

Fig. 8 ist ein Zeitdiagramm, das eine Operation der in Fig. 7 gezeigten Speicherzelle darstellt;

Fig. 9 ist ein Schaltbild einer Speicherzelle des Speichers "SRAM + ferroelektrische Speicherzelle";

Fig. 10 ist ein Zeitdiagramm, das eine Operation der in Fig. 9 gezeigten Speicherzelle darstellt;

Fig. 11 ist eine Teilschaltung eines Speicherzellearrays in dem ferroelektrischen Speicher vom Plattennichtsteuertyp;

Fig. 12 ist ein Zeitdiagramm, das einen Betrieb der in Fig. 11 gezeigten Speicherzelle darstellt;

Fig. 13 ist ein Schaltbild einer speziellen Schaltung der Datensignalleitungs-Vorladungsausgleichssteuerschaltung;

Fig. 14 ist ein Schaltbild zum Darstellen der Spannungsänderung der Datensignalleitung, wenn die Daten aus der Speicherzelle in dem ferroelektrischen Speicher vom Plattensteuertyp ausgelesen werden;

Fig. 15 ist ein Schaltbild zum Darstellen der Spannungsänderung der Datensignalleitung, wenn die Daten aus der Speicherzelle in dem ferroelektrischen Speicher vom Plattennichtsteuertyp ausgelesen werden;

Fig. 16 stellt eine Beziehung zwischen der parasitären Kapazität der Datensignalleitung und der normalen dielektrischen Kapazität des ferroelektrischen Kondensators und einen Betriebsbereich des ferroelektrischen Speichers dar;

Fig. 17 ist ein Schaltbild einer ersten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, der mit Mitteln zum Unterdrücken der Spannungsänderung auf der Datensignalleitung versehen ist;

Fig. 18 ist ein Schaltbild einer zweiten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, der mit einem Kopplungskondensator verbunden mit der Datensignalleitung versehen ist;

Fig. 19 ist ein Zeitdiagramm, das eine Operation des in Fig. 18 gezeigten ferroelektrischen Speichers darstellt;

Fig. 20 ist ein Schaltbild einer dritten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, der mit einem Kopplungskondensator verbunden mit der Datensignalleitung versehen ist;

Fig. 21 ist ein Zeitdiagramm, das eine Operation des in Fig. 20 gezeigten ferroelektischen Speichers darstellt;

Fig. 22 ist eine Schaltbild einer Schaltung zum Unterdrücken einer Datensignalleitungs-Spannungsänderung, die aus einem Transistor und einem Kondensator besteht und in einer vierten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung verwendet wird;

Fig. 23 ist ein Zeitdiagramm, das eine Operation des in Fig. 22 gezeigten ferroelektrischen Speichers darstellt;

Fig. 24 ist ein Zeitdiagramm, das einen Betrieb des ferroelektrischen Speichers zum Illustrieren einer fünften Ausführungsform der vorliegenden Erfindung darstellt;

Fig. 25 ist ein Zeitdiagramm, das einen Betrieb des ferroelektrischen Speichers zum Illustrieren einer sechsten Ausführungsform der vorliegenden Erfindung darstellt;

Fig. 26 ist ein Schaltbild der in Fig. 22 gezeigten Schaltung, die aus dem Transistor und dem Kondensator besteht und der ein Vorladungstransistor hinzugefügt ist;

Fig. 27 ist ein Zeitdiagramm, das einen Betrieb des ferroelektrischen Speichers kombiniert mit der in Fig. 26 gezeigten Schaltung darstellt;

Fig. 28A und 28B sind Schaltbilder einer Schaltung zum Unterdrücken einer Datensignalleitungs-Spannungsänderung, die aus einem Transistor und einer Diode besteht und die in einer achten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung verwendet wird;

Fig. 29 ist ein Schaltbild einer neunten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, in der eine Konstantspannungsquelle oder eine Konstantstromquelle an die Datensignalleitung angeschlossen ist;

Fig. 30 ist ein Zeitdiagramm, das eine Datenschreiboperation des in Fig. 29 gezeigten ferroelektrischen Speichers darstellt;

Fig. 31 ist ein Zeitdiagramm, das eine Operation des ferroelektrischen Speichers zum Illustrieren einer zehnten Ausführungsform der vorliegenden Erfindung darstellt;

Fig. 32 ist ein Schaltbild einer elften Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, welcher einen Speicher vom Typ "SRAM + ferroelektrische Speicherzelle" darstellt;

Fig. 33 ist ein Schaltbild einer zwölften Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, welcher einen Speicher vom Typ " SRAM + ferroelektrische Speicherzelle" darstellt;

Fig. 34 ist ein Zeitdiagramm, das eine Operation des in den Fig. 29 und 30 gezeigten Speichers darstellt;

Fig. 35 ist ein Schaltbild einer dreizehnten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, welche einen Speicher vom Typ "SRAM + ferroelektrische Speicherzelle" darstellt; und

Fig. 36 ist ein Zeitdiagramm, das eine Operation des in Fig. 35 gezeigten Speichers zeigt.

Beschreibung der bevorzugten Ausführungsformen

Bezugnehmend auf Fig. 17, ist dort ein Schaltbild einer ersten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung gezeigt, in dem durch eine Steuersignalleitung 24 von Datensignalleitungs-Spannungsänderungsunterdrückungsschaltungen gesteuerte Spannungsänderungs-Unterdrückungsschaltungen 120A bis 120B mit den Datensignalleitungen 12A, /12A bzw. 12B und /12B in dem wie in Fig. 11 gezeigten ferroelektrischen Speicher verbunden sind. Diese Spannungsänderungs-Unterdrückungsschaltungen 120A bis 120B sind aufgebaut, um die Spannungsänderung auf den Datensignalleitungen 12A, /12A und /12B zu unterdrücken, und bilden daher ein Mittel zum Absorbieren von elektrischen Rauschladungen, die anders als elektrische Ladungen sind, welche durch die Polarisationsumkehr des ferroelektrischen Materials erzeugt und von der Speicherzelle ausgegeben werden.

Bezugnehmend auf Fig. 18, ist dort eine zweite Ausführungsform gezeigt, in der mit den Datensignalleitungen 12A, /12A, 12B und /12B des in den Fig. 7 und 8 gezeigten ferroelektrischen Speichers vom Plattensteuertyp jeweils Rauschen absorbierende Mittel 125A bis 125D verbunden sind, die speziell aus einem Kondensator bestehen, dessen eines Ende mit einer entsprechenden der Datensignalleitungen 12A, /12A, 12B und /12B verbunden ist und dessen anderes Ende mit entsprechenden Datensteuersignalleitungen 28A und 28B der Signalleitungs-Spannungsänderungsunterdrückungsschaltungen verbunden ist. Fig. 19 zeigt ein Zeitdiagramm der Operation des in Fig. 18 gezeigten Speichers 18.

Die Steuersignalleitungen 28A und 28B werden auf dem hohen Pegel in einem Bereitschaftszustand gehalten und auf den niedrigen Pegel gebracht, bevor oder zur gleichen Zeit, wenn die Auswahlsignalleitungen 11A und 13A auf den hohen Pegel gebracht werden, so dass der Kondensator umgekehrt gegen Rauschen gekoppelt ist, das von der Speicherzelle ausgegeben wird, um dadurch das Rauschen zu absorbieren. Die elektrische Ladungsgröße des absorbierten Rauschens kann durch Anpassen der Größe des Kondensators und des Spannungspegels des hohen Pegels und des niedrigen Pegels der Steuersignalleitungen 28A und 28B modifiziert werden. Dementsprechend können diese Parameter auf einen geeigneten Wert angesichts der Größe des von der Speicherzelle ausgegebenen Rauschens eingestellt werden.

Die Anstiegszeit der Steuersignalleitung 28A kann zu jedem Zeitpunkt von der Leseverstärkeraktivierung (wie durch die durchgezogenen Linie angezeigt) bis zum Ende des Lesezyklus (wie angezeigt durch die einfach gepunktete Kettenlinie) sein. In dieser Ausführungsform ist die Operation gezeigt, wenn die Speicherzelle 101A ausgewählt wird. Wenn jedoch die Speicherzelle 101B oder 101E ausgewählt wird, wird die Operation der Steuersignalleitungen 28A und 28B umgekehrt. In dieser Ausführungsform kann der ferroelektrische Kondensator als der oben genannte Kondensator der Rauschen absorbierenden Schaltung 125A bis 125D verwendet werden, und eine Anzahl von Kondensatoren kann verwendet werden.

Bezugnehmend auf Fig. 20, ist dort ein Schaltbild der dritten Ausführungsform der vorliegenden Erfindung gezeigt, bei der die in Fig. 18 gezeigten, Rauschen absorbierenden Schaltungen 125A bis 125D in den in den Fig. 11 und 12 gezeigten ferroelektrischen Speicher vom Plattennichtsteuertyp eingebaut sind. Fig. 21 ist das Zeitdiagramm, das die Operation des in Fig. 20 gezeigten ferroelektrischen Speichers darstellt. Das Verfahren zum Steuern der Steuersignalleitungen 28A und 28B der Datensignalleitungs-Spannungsänderungsunterdrückungsschaltungen ist das gleiche wie das in Fig. 19.

Als das in den Fig. 18 und 20 gezeigte, Rauschen absorbierende Mittel kann eine Schaltung verwendet werden, die aus einem Transistor und einem Kondensator besteht, wie in Fig. 22 gezeigt ist. Fig. 23 zeigt das Zeitdiagramm, das die Operation der vierten Ausführungsform darstellt, in der die in Fig. 22 gezeigte Schaltung, das Rauschen absorbierende Mittel, in dem in Fig. 20 gezeigten ferroelektrischen Speicher vom Plattennichtsteuertyp vorgesehen ist. Das Verfahren zum Steuern der Steuersignalleitungen 28A und 28B der Datensignalleitungs-Spannungsänderungsunterdrückungsschaltungen ist das gleiche wie das in den Fig. 19 und 21. Außerdem ist ein Gate des Transistors mit einer Gate-Steuersignalleitung 29 der Datensignalleitungs- Spannungsänderungsunterdrückungsschaltungen verbunden, so dass die Verbindung und Entkopplung zwischen dem Kondensator und der Datensignalleitung durch diese Gate-Steuersignalleitung 29 gesteuert werden. In Fig. 23 zeigt die durchgezogene Linie und die einfach gepunktete Kettenlinie der Steuersignalleitung 28A und der Gate- Steuersignalleitung 29, dass es ausreicht, wenn der Anstieg der Steuersignalleitung 28A und der Abfall der Gate-Steuersignalleitung 29 zwischen der durch die durchgezogene Linie angezeigten Zeit und der durch die einfach gepunktete Kettenlinie angezeigten Zeit erfolgen.

Als der in Fig. 22 gezeigten Kondensator kann ein ferroelektrischer Kondensator verwendet werden. Außerdem können eine oder mehrere Speicherzellen als die Rauschen absorbierende Schaltung verwendet werden.

Die Operation der Rauschen absorbierenden Schaltung 125 in der vorliegenden Erfindung ist erforderlich, wenn die Daten aus der ferroelektrischen Speicherzelle ausgelesen werden, sie ist jedoch nicht erforderlich, wenn die Daten in die Speicherzelle eingeschrieben werden. Deshalb wird, wenn die Daten in die Speicherzelle eingeschrieben werden, das Steuersignal 29 auf dem niedrigen Pegel gehalten, um so die Rauschen absorbierende Schaltung 125 in einem deaktivierten Zustand zu halten, wie in Fig. 24 gezeigt ist, die die fünfte Ausführungsform der vorliegenden Erfindung zeigt. In dieser Ausführungsform wird die Leseoperation während einer Zeitspanne (2) in Fig. 24 durchgeführt, und es ist möglich, dass die zu diesem Zeitpunkt ausgelesenen Daten nicht normal sind. Dies ist jedoch kein Problem, da die ausgelesenen Daten nicht verwendet werden und von einer externen Einrichtung an einer späteren Stufe zugeführte Daten in die Speicherzelle eingeschrieben werden. Wie in Fig. 25 gezeigt ist, die die sechste Ausführungsform der vorliegenden Erfindung zeigt, ist es außerdem möglich, die Datensignalleitungen 12A und /12A vorhergehend auf eine Spannung einzustellen, die den zu schreibenden Daten entspricht.

Bezugnehmend auf Fig. 26, ist dort eine modifizierte, Rauschen absorbierende Schaltung gezeigt, in der ein Verbindungsknoten zwischen dem Transistor und dem Kondensator, gezeigt in Fig. 22, auf eine Spannung einer Vorladungsstromversorgungsleitung 31 der Datensignalleitungs-Spannungsänderungsunterdrückungsschaltungen durch einen Transistor vorgeladen werden kann, dessen Gate mit einer Vorladungssteuersignalleitung 31 der Datensignalleitungs-Spannungsänderungsunterdrückungsschaltungen verbunden ist. Mit dieser Anordnung ist es möglich, die Spannung des Verbindungsknotens in einen Bereitschaftszustand zu setzen, und daher ist es möglich, den Bereich von Rauschspannung zu vergrößern, die absorbiert werden kann.

Fig. 27 zeigt das Zeitdiagramm, das die Operation der zweiten Ausführungsform des ferroelektrischen Speicher gemäß der vorliegenden Erfindung darstellt, der die in Fig. 26 gezeigte Schaltung als die Rauschen absorbierende Schaltung verwendet.

Anstelle des in den Fig. 18, 20, 22 und 26 gezeigten Kondensators, ist es möglich, eine Diode zu verwenden. Fig. 28A und 28b zeigen eine Schaltung, die die Diode als die Rauschen absorbierende Schaltung verwendet und die die achte Ausführungsform der vorliegenden Erfindung darstellt.

Wie in Fig. 29 gezeigt ist, sind mit den Datensignalleitungen 12A, /12A, 12B und /12B außerdem Konstantspannungsquellen oder Konstantstromquellen 126A bis 126D verbunden, die durch Gate-Steuersignalleitungen 29A und 29B der Datensignalleitungs- Spannungsänderungsunterdrückungsschaltungen zu dem Zwecke gesteuert werden, das oben genannte Rauschen zu absorbieren. Dies ist die neunte Ausführungsform der vorliegenden Erfindung. Fig. 30 zeigt das Zeitdiagramm, das die Operation der neunten Ausführungsform darstellt. Die Konstantspannungsquellen oder Konstantstromquellen 126A bis 126D werden durch die Gate-Steuersignalleitungen 29A und 29B gesteuert, ähnlich wie die Gate-Steuersignalleitung 29 in Fig. 23.

Wie in Fig. 31 gezeigt ist, die die zehnte Ausführungsform der vorliegenden Erfindung darstellt, ist es ferner möglich, wenn die aktivierte Zeit der Konstantspannungsquellen oder Konstantstromquellen 126A bis 126D gezeigt in Fig. 29 durch eine Zeitspanne Δt eines hohen Pegels des Gate-Steuersignals 29A eingestellt wird, die elektrische Rauschladung zu absorbieren, die gerade an die Datensignalleitung ausgegeben wurde.

Bezugnehmend auf Fig. 32, ist dort ein Schaltbild einer achten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung gezeigt" welcher ein Speicher vom Typ "SRAM + ferroelektrische Speicherzelle" ist. Wie Fig. 32 zu entnehmen ist, ist eine Rauschen absorbierende Schaltung 121, die aus Transistoren 122A und 122B und Kondensatoren 123A und 123B besteht, mit den Datensignalknoten 12 und /12 in der Speicherzelle verbunden. Diese Rauschen absorbierende Schaltung 121 kann wie in Fig. 33 gezeigt angeschlossen werden, welche die zwölfte Ausführungsform der vorliegenden Erfindung darstellt.

Bezugnehmend auf Fig. 34 ist ein Zeitdiagramm gezeigt, das eine Operation des in den Fig. 32 und 33 gezeigten Speichers dargestellt. Die Operation der Steuersignale 25 und 26 für die Rauschen absorbierende Schaltung 121 ist der Operation des in den Fig. 9 und 10 gezeigten konventionellen Speichers vom Typ "SRAM + ferroelektrische Speicherzelle" hinzugefügt. Der Operationszeitablauf der Steuersignale 25 und 26 ist ähnlich zu dem in Fig. 23 gezeigten.

Anstatt jede einzelne Rauschen absorbierende Schaltung 121 mit jeder Speicherzelle zu verbinden, ist es möglich, jede Rauschen absorbierende Schaltung 121 mit jeder Datensignalleitung 19 und /19 für den SRAM zu verbinden, wie in Fig. 35 gezeigt ist, die eine dreizehnte Ausführungsform der vorliegenden Erfindung zeigt, welche ein Speicher vom Typ "SRAM + ferroelektrische Speicherzelle" ist. Diese Anordnung ist wirksam beim Verkleinern der benötigten Chipfläche. Fig. 36 ist ein Zeitdiagramm, das eine Operation des in Fig. 35 gezeigten Speichers zeigt. Wenn die Daten aus den ferroelektrischen Kondensatoren 104 und 105 an das Flipflop 109 ausgelesen werden, wird das Auswahlsignal 18 für den SRAM auf den hohen Pegel gebracht, und ein Steuersignal 25 der Datensignalleitungs-Spannungsänderungsunterdrückungsschaltungen und ein interne Kondensatoranschlussleitung 26 der Datensignalleitungs-Spannungsänderungs- Unterdrückungsschaltungen werden ähnlich zu der bis jetzt erklärten Weise gesteuert. Auf diese Weise kann das Rauschen absorbiert werden.

In den oben genannten Ausführungsformen sind die 1T/1C-Speicherzelle und der Typ "SRAM + ferroelektrische Speicherzelle" als die Speicherzelle verwendet worden, aber die vorliegende Erfindung ist nicht nur auf diese Speichertypen begrenzt. Die vorliegende Erfindung kann in ähnlicher Weise auf alle ferroelektrischen Speicher mit einem solchen Betriebssystem angewendet werden, in dem, wenn eine Spannung zwischen gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird, um die Daten aus der ferroelektrischen Speicherzelle auszulesen, eine Spannungsänderung an einem Knoten erfolgt, der mit der Elektrode des ferroelektrischen Kondensators verbunden ist, und Spannungsänderung stellt ein Problem dar. Die oben genannten Ausführungsformen können selektiv zum Realisieren des Speichers kombiniert werden, welcher die vorliegenden Erfindung realisieren kann.

Wie den obigen Ausführungen zu entnehmen ist, kann der ferroelektrische Speicher gemäß der vorliegenden Erfindung das Problem des Standes der Technik vermeiden, bei dem, wenn die Daten aus der Speicherzelle ausgelesen werden, die Spannung der Datensignalleitung sich ändert, so dass keine Spannung nicht kleiner als die Koerzitivspannung zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators anlegt wird mit dem Ergebnis, dass keine ausreichende Auslesesignalspannung erhalten werden kann. Deshalb kann eine stabile Operation des ferroelektrischen Speichers realisiert werden.

Die Erfindung ist auf diese Weise unter Bezugnahme auf die speziellen Ausführungsformen gezeigt und beschrieben worden. Es soll jedoch festgestellt werden, dass die vorliegende Erfindung in keiner Weise auf die Details der dargestellten Strukturen begrenzt ist, sondern Änderungen und Modifikationen innerhalb des Umfangs der anliegenden Patentansprüche vorgenommen werden können.


Anspruch[de]

1. Ferroelektrischer Speicher mit einer Anzahl von Paaren von Datensignalleitungen (12A, , 12B, ; 19, ) zum Ausgeben und Empfangen von Daten, einer Anzahl von Auswahlsignalleitungen (11A, 11C), die in Übereinstimmung mit einem Adressignal ausgewählt werden, und einer Anzahl von einheitlichen Speicherzellfeldern, die jeweils entlang eines entsprechenden Paares der Datensignalleitungen (12A, , 12B, ; 19, ) der Anzahl von Paaren von Datensignalleitungen (12A, , 12B, ; 19, ) angeordnet sind, wobei jedes der einheitlichen Speicherzellfelder aufweist:

eine Anzahl von Speicherzellen (101A-101F), die jeweils einen ferroelektrischen Kondensator (104, 105) aufweisen mit einem Kondensator-Dielektrikum aus einem ferroelektrischen Material, das zwischen ein Paar gegenüberliegender Elektroden angeordnet ist, einem Schaltmittel (102A), das mit dem ferroelektrischen Kondensator verbunden ist und einer des entsprechenden Paares der Datensignalleitungen (12A, , 12B, ; 19, ) und durch eine entsprechende der Auswahlsignalleitungen (11A, 11C) gesteuert wird, so dass unterschiedliche polarisierte Bedingungen des ferroelektrischen Kondensators (104, 105) unterschiedlichen Bedingungen der gespeicherten Daten jeweils entsprechen, und, wenn eine erste Spannung, die nicht Null ist, zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird, da ein Strom, der zwischen dem ferroelektrischen Kondensator (104, 105) fließt, und der entsprechenden Datensignalleitung (12A, , 12B, ; 19, ) unterschiedlich ist, abhängig vom Polarisierungszustand des ferroelektrischen Kondensators (104, 105) ist, der Strom erfasst wird oder eine Spannung, die an dem entsprechenden Paar von Datensignalleitungen (12A, , 12B, ; 19, ) aufgrund des Stroms zum Zweck des Auslesens der gespeicherten Daten erfasst wird, einem Mittel (107A, 107B), das mit dem korrespondierenden einen Paar der Datensignalleitungen (12A, , 12B, ; 19, ) verbunden ist, zum Detektieren einer Strom- oder Spannungsdifferenz, die zwischen dem entsprechenden Paar von Datensignalleitungen (12A, , 12B, ; 19, ) auftritt, und

einem Mittel (120A-120D; 121; 125D; 126A, 126D) das mit zumindest einem der entsprechenden Paare von Signalleitungen (12A, , 12B, ; 19, ) verbunden ist, zum Absorbieren, wenn Daten aus der Speicherzelle (100A, 100F) ausgelesen werden, durch Einstellen der Auswahlsignalleitung (12A, , 12B, ; 19, ) auf eine ausreichende Spannung zum Bringen der Speicherzelle (101A, 101F) in einen Auswahlzustand, von elektrischen Ladungen, die in zumindest eine des entsprechenden Paares der Datensignalleitung (12A, , 12B, ; 19, ) fließen, wegen eines anderen Faktors als der Strom aufgrund der Polarisation des ferroelektrischen Kondensators (104, 105),

dadurch gekennzeichnet, dass das Mittel (120A, 120D; 121, 125A, 125D; 126A-126D) zum Absorbieren so ausgelegt ist, dass eine Spannung, die nicht geringer ist als die Koerzitivspannung des ferroelektrischen Kondensators (104, 105), zwischen die gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104, 105) angelegt werden kann.

2. Ferroelektrischer Speicher nach Anspruch 1, wobei das Schaltmittel (101A-101F) zumindest einen ferroelektrischen Kondensator (104A) und zumindest einen Transistor (102A) aufweist.

3. Ferroelektrischer Speicher nach Anspruch 2, wobei eine erste und eine zweite gegenüberliegende Elektrode des zumindest einen ferroelektrischen Kondensators (104A) mit der Source des zumindest einen Transistors (102A) und einer Plattenleitung (13) verbunden ist, wobei das Drain des zumindest einen Transistors (102A) mit einer der korrespondierenden beiden Datensignalleitungen (12A, , 12B, ) verbunden ist und das Gate des zumindest einen Transistors (102A) mit der korrespondierenden einen der Auswahlsignalleitungen (11A, 11C) verbunden ist.

4. Ferroelektrischer Speicher nach Anspruch 1, wobei die Speicherzelle (101A, 101F) einen ersten und einen zweiten ferroelektrischen Kondensator (104, 105) aufweist und einen ersten und einen zweiten Transistor (102, 103), wobei die erste und die zweite gegenüberliegende Elektrode des ersten ferroelektrischen Kondensators (104) mit der Source des ersten Transistors (102) und einer Plattenleitung verbunden sind, das Drain des ersten Transistors (102) mit einer der korrespondierenden Datensignalleitungen (12A, , 12B, ) verbunden ist und das Gate des ersten Transistors (102) mit der korrespondierenden einen der Auswahlsignalleitungen (11A-11C) verbunden ist, und wobei die erste und die zweite gegenüberliegenden Elektroden des zweiten ferroelektrischen Kondensators (105) mit der Source des zweiten Transistors (103) und der Plattenleitung (13) verbunden sind, das Drain des zweiten Transistors (103) mit der anderen der korrespondierenden beiden Datensignalleitungen (12A, , 12B, ) verbunden ist und das Gate des zweiten Transistors (103) mit der korrespondierenden einen der Auswahlsignalleitungen (11A, 11C) verbunden ist.

5. Ferroelektrischer Speicher nach Anspruch 1, wobei die Speicherzelle (101A, 101F) einen ferroelektrischen Kondensator und einen ersten und einen zweiten Transistor aufweist, wobei die erste und die zweite gegenüberliegenden Elektroden des ferroelektrischen Kondensators mit der Source des ersten Transistors bzw. der Source des zweiten Transistors verbunden sind, das Drain des ersten Transistors mit der einen der entsprechenden zwei Datensignalleitungen (12A, , 12B, ) verbunden ist und das Gate des ersten Transistors mit der korrespondierenden einen der Auswahlsignalleitungen (11A-11C) verbunden ist, das Drain der zweiten Transistors mit der anderen der entsprechenden zwei Datensignalleitungen (12A, , 12B, ) verbunden ist und das Gate des zweiten Transistors mit der korrespondierenden einen der Auswahlsignalleitungen (11A-11C) verbunden ist.

6. Ferroelektrischer Speicher nach Anspruch 1, wobei die Speicherzelle zumindest ein Flip- Flop (109) und zumindest einen ferroelektrischen Kondensator (104, 105) aufweist, wobei das Flip-Flop (109) aus einer Anzahl von Transistoren (110-113) oder einer Kombination einer Anzahl von Transistoren und passiven Schaltungselementen zusammengesetzt ist.

7. Ferroelektrischer Speicher nach Anspruch 6, wobei zwei Datensignalanschlüsse des Flip-Flops (109) jeweils über ein erstes und ein zweites Übertragungstor (114, 115) mit einem Paar von Signalleitungen (19, ) verbunden sind, die mit einem Differenzleseverstärker verbunden sind, wobei die Datensignalanschlüsse des Flip-Flops (I09) jeweils über ein drittes und ein viertes Übertragungstor (102, 103) mit einer ersten Elektrode des ersten und des zweiten ferroelektrischen Kondensators (104, 105) verbunden sind, wobei ein Steueranschluss des ersten und des zweiten Übertragungstores (114, 115) mit der korrespondierenden einen der Auswahlsignalleitungen (18) verbunden ist, wobei ein Steueranschluss des dritten und des vierten Übertragungstores (102, 103) mit einer Steuersignalleitung (11) verbunden ist und eine zweite Elektrode des ersten und des zweiten ferroelektrischen Kondensators mit einer Plattenleitung (12) verbunden sind.

8. Ferroelektrischer Speicher nach Anspruch 1, wobei das Elektroladungs-Absorptionsmittel (125A-125D) aus einem Kondensator aufgebaut ist, der mit der zumindest einen der korrespondierenden zwei Datensignalleitungen (12A, , 12B, ) verbunden ist.

9. Ferroelektrischer Speicher nach Anspruch 1, wobei das Elektrodladungs-Absorptionsmittel (125A-125D; 121) aus einem Kondensator (123A, 123B) aufgebaut ist, der mit der zumindest einen der entsprechenden beiden Datensignalleitungen (12A, , 12B, ; 19, ) über einen Transistor (122A, 122B) verbunden ist, der durch ein Steuersignal gesteuert wird.

10. Ferroelektrischer Speicher nach Anspruch 9, wobei einen Verbindungsknoten zwischen dem Kondensator und dem Transistor mit einer Vorladungsleitung (31) über einen weiteren Transistor verbunden ist, der über ein Vorladungssteuersignal gesteuert wird.

11. Verfahren zum Steuern des Betriebs eines ferroelektrischen Speichers nach Anspruch 1, wobei das Verfahren das Lesen von Daten aus der auszulesenden Speicherzelle (101A-101F) ausführt durch Einstellen der entsprechenden Datensignalleitung, die mit der auszulesenden Speicherzelle (101A-101F) verbunden ist, auf eine zweite Spannung durch Einstellen einer Plattenleitung (13), die mit der auszulesenden Speicherzelle (101A-101F) verbunden ist, auf eine dritte Spannung, die sich von der zweiten Spannung unterscheidet und sich auch von einer vierten Spannung, die der Plattenleitung zugeführt wird, unterscheidet, vor dem Datenauslesevorgang, durch Einstellen der Auswahlsignalleitung (11A-11C), die mit der auszulesenden Speicherzelle (101A-101F) verbunden ist, auf eine fünfte Spannung zum Auswählen der auszulesenden Speicherzelle, so dass eine Spannungsdifferenz, die der ersten Spannung entspricht, zwischen den gegenüberliegenden Elektroden des Kondensators (104) verursacht wird, wodurch ein Signal entsprechend dem in der auszulesenden Speicherzelle (101A-101F) gespeicherten Datum auf die entsprechende Datensignalleitung (12A, , 12B, ; 19, ) ausgegeben wird.

12. Verfahren nach Anspruch 11, wobei ein Ende eines Kondensators mit der Datensignalleitung (12A, , 12B, ; 19, ) verbunden ist und das andere Ende des Kondensators mit einer Steuersignalleitung verbunden ist, so dass, wenn Daten aus der Speicherzelle (101A-101F) ausgelesen werden, die Steuersignalleitung so getrieben wird, dass eine Spannungsänderung auf der Datensignalleitung (12A, , 12B, ; 19, ) unterdrückt wird, wodurch eine Spannung, die nicht geringer ist als die Koerzitivspannung, zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104) angelegt werden kann.

13. Verfahren nach Anspruch 12, wobei die Steuersignalleitung in einer Spannungsrichtung betrieben wird, die entgegengesetzt zu der der Plattenleitung (13) ist.

14. Verfahren nach Anspruch 12, wobei die Steuersignalleitung von der vierten bis zur dritten Spannung betrieben wird.

15. Verfahren nach Anspruch 12, wobei der Kondensator aus zumindest einem ferroelektrischen Kondensator aufgebaut ist.

16. Verfahren nach Anspruch 11, wobei die Datensignalleitung (12A, , 12B, ; 19, ) mit einem Ende eines Kondensators über ein erstes Schaltmittel verbunden ist, das durch ein erstes Steuersignal gesteuert wird, und das andere Ende des Kondensators zum Empfang eines zweiten Steuersignals verbunden ist, und wenn Daten aus der Speicherzelle (101A-101F) ausgelesen werden, das Schaltmittel durch das erste Steuersignal geschlossen ist und das zweite Steuersignal so betrieben wird, dass eine Spannungsänderung auf der Datensignalleitung (12A, , 12B, ; 19, ) unterdrückt wird, wodurch eine Spannung, die nicht geringer ist als die Koerzitivspannung, zwischen die gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104, 105) angelegt wird.

17. Verfahren nach Anspruch 16, wobei die Steuersignalleitung in einer Spannungsrichtung betrieben wird, die entgegengesetzt zu der der Plattenleitung ist.

18. Verfahren nach Anspruch 16, wobei die Steuersignalleitung von der vierten Spannung zur dritten Spannung betrieben wird.

19. Verfahren nach Anspruch 16, wobei der Kondensator durch zumindest einen ferroelektrischen Kondensator gebildet ist.

20. Verfahren nach Anspruch 16, wobei eine Kombination des Kondensators und des ersten Schaltmittels aus zumindest einer Speicherzelle gebildet ist.

21. Verfahren nach Anspruch 11, wobei die Datensignalleitung (12A, , 12B, ; 19, ) mit einem Ende eines Kondensators über ein erstes Schaltmittel verbunden ist, das durch ein erstes Steuersignal gesteuert wird, und das andere Ende des Kondensators mit einer festen Spannung verbunden ist, und, wenn Daten aus der Speicherzelle (101A-101F) ausgelesen werden, das Schaltmittel durch das erste Steuersignal geschlossen ist, so dass ein Strom von der Datensignalleitung (12A, , 12B, ; 19, ) zu einem Verbindungsknoten zwischen dem Kondensator und dem Schaltmittel fließt oder von den Verbindungsknoten zwischen dem Kondensator und dem Schaltmittel zu der Datensignalleitung (12A, , 12B, ; 19, ) wodurch eine Spannungsänderung auf der Datensignalleitung (12A, , 12B, ; 19, ) unterdrückt wird, wodurch eine Spannung, die nicht geringer ist als die Koerzitivspannung, zwischen die gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104-105) angelegt werden kann.

22. Verfahren nach Anspruch 21, wobei der Kondensator aus zumindest einem ferroelektrischen Kondensator aufgebaut ist.

23. Verfahren nach Anspruch 21, wobei eine Kombination des Kondensators und des ersten Schaltmittels aus zumindest einer Speicherzelle aufgebaut ist.

24. Verfahren nach Anspruch 11, wobei die Datensignalleitung (12A, , 12B, ; 19, ), mit einer Konstantstromquelle oder einer Konstantspannungsquelle (126A-126D) über ein Schaltmittel verbunden ist, das durch ein erstes Steuersignal gesteuert wird, und, wenn Daten aus der Speicherzelle (101A-101F) ausgelesen werden, das Schaltmittel durch das erste Steuersignal geschlossen wird, um so eine Spannungsänderung auf der Signalleitung (12A, , 12B, ; 19, ) zu unterdrücken, wodurch eine Spannung, die nicht geringer ist als die Koerzitivspannung, zwischen die gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104, 105) angelegt werden kann.

25. Verfahren zur Steuerung des Betriebs eines ferroelektrischen Speichers nach Anspruch 1, wobei das Verfahren das Auslesen von Daten aus der auszulesenden Speicherzelle (101A-101F) durchführt durch Einstellen der entsprechenden Datensignalleitung (12A, , 12B, ; 19, ), die mit der auszulesenden Speicherzelle (101A-101F) verbunden ist, auf eine zweite Spannung durch Einstellen einer Plattenleitung (13), die mit der auszulesenden Speicherzelle (101A-101F) verbunden ist auf eine dritte Spannung, die eine feste Spannung ist, unterschiedlich zu der zweiten Spannung, durch Einstellung der Auswahlsignalleitung (11A-11C), die mit der auszulesenden Speicherzelle (101A-101F) verbunden ist, auf eine vierte Spannung zum Auswählen der auszulesenden Speicherzelle, so dass eine Spannungsdifferenz entsprechend der ersten Spannung zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104, 105) auftritt, wodurch ein Signal entsprechend dem in der auszulesenden Speicherzelle (101A-101F) gespeicherten Signal auf die entsprechende Datensignalleitung (12A, , 12B, ; 19, ) ausgegeben wird.

26. Verfahren nach Anspruch 25, wobei ein Ende des Kondensators mit der Datensignalleitung (12A, , 12B, ; 19, ) verbunden ist und das andere Ende des Kondensators mit einer Steuersignalleitung verbunden ist, so dass, wenn Daten aus der Speicherzelle (101A-101F) auszulesen sind, die Steuersignalleitung so betrieben wird, dass eine Spannungsänderung auf den Datensignalleitungen (12A, , 12B, ; 19, ) unterdrückt wird, wodurch eine Spannung, die nicht geringer ist als die Koerzitivspannung, zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104, 105) angelegt werden kann.

27. Verfahren nach Anspruch 26, wobei die Steuersignalleitung in einer Spannungsrichtung betrieben wird, die entgegengesetzt ist zu der der Plattenleitung (13).

28. Verfahren nach Anspruch 26, wobei die Steuersignalleitung von der vierten Spannung bis zur dritten Spannung betrieben wird.

29. Verfahren nach Anspruch 26, wobei der Kondensator aus zumindest einem ferroelektrischen Kondensator aufgebaut ist.

30. Verfahren nach Anspruch 25, wobei die Datensignalleitung mit einem Ende des Kondensators über ein erstes Schaltmittel verbunden ist, das durch ein erstes Steuersignal gesteuert wird, und das andere Ende des Kondensators zum Empfang eines zweiten Steuersignals geschaltet ist, und wenn Daten aus der Speicherzelle (101A-101F) ausgelesen werden, das Schaltmittel durch das erste Steuersignal geschlossen wird und das zweite Steuersignal so betrieben wird, dass eine Spannungsänderung auf der Datensignalleitung (12A, , 12B, ; 19, ) unterdrückt wird, wodurch eine Spannung, die nicht geringer ist als die Koerzitivspannung, zwischen die gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104, 105) angelegt werden kann.

31. Verfahren nach Anspruch 30, wobei die Steuersignalleitung in einer Spannungsrichtung betrieben wird, die entgegengesetzt zu der Plattenleitung (13) ist.

32. Verfahren nach Anspruch 30, wobei die Steuersignalleitung von der vierten Spannung bis zur dritten Spannung betrieben wird.

33. Verfahren nach Anspruch 30, wobei der Kondensator aus zumindest einem ferroelektrischen Kondensator aufgebaut ist.

34. Verfahren nach Anspruch 30, wobei eine Kombination des Kondensators und des ersten Schaltmittels aus zumindest einer Speicherzelle aufgebaut ist.

35. Verfahren nach Anspruch 25, wobei die Datensignalleitung mit einem Ende eines Kondensators über ein erstes Schaltmittel verbunden ist, das durch ein erstes Steuersignal gesteuert wird, und das andere Ende des Kondensators mit einer festen Spannung verbunden ist, und wenn Daten aus der Speicherzelle (101A-101F) ausgelesen werden, das Schaltmittel durch das erste Steuersignal so geschlossen wird, dass ein Strom von der ersten Datensignalleitung (12A, , 12B, ; 19, ) zu einem Verbindungsknoten zwischen dem Kondensator und dem Schaltmittel fließt oder von dem Verbindungsknoten zwischen dem Kondensator und dem Schaltmittel zu der Datensignalleitung, wodurch eine Spannungsänderung auf der Datensignalleitung (12A, , 12B, ; 19, ) unterdrückt wird, wodurch eine Spannung, die nicht geringer ist als die Koerzitivspannung, zwischen die gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104, 105) angelegt werden kann.

36. Verfahren nach Anspruch 35, wobei der Kondensator aus zumindest einem ferroelektrischen Kondensator aufgebaut ist.

37. Verfahren nach Anspruch 35, wobei eine Kombination aus dem Kondensator und dem ersten Schaltmittel aus zumindest einer Speicherzelle aufgebaut ist.

38. Verfahren nach Anspruch 25, wobei die Datensignalleitung (12A, , 12B, ; 19, ) mit einer Konstantstromquelle oder einer Konstantspannungsquelle (126A-126D) über ein Schaltmittel verbunden ist, das durch ein erstes Steuersignal gesteuert wird, und, wenn Daten aus der Speicherzelle (101A-101F) ausgelesen werden, das Schaltmittel durch das erste Steuersignal geschlossen wird, so dass eine Spannungsvariation auf der Datensignalleitung (12A, , 12B, ; 19, ) unterdrückt wird, wodurch eine Spannung, die nicht geringer ist als die Koerzitivspannung, zwischen die gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104, 105) angelegt werden kann.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com