PatentDe  


Dokumentenidentifikation DE69621165T2 19.12.2002
EP-Veröffentlichungsnummer 0721191
Titel Ferroelektrischer Speicher und Verfahren für seine Betriebswirkung
Anmelder NEC Corp., Tokio/Tokyo, JP
Erfinder Koike, Hiroki, Tokyo, JP
Vertreter Glawe, Delfs, Moll, Patentanwälte, 80538 München
DE-Aktenzeichen 69621165
Vertragsstaaten DE, FR, GB, NL
Sprache des Dokument EN
EP-Anmeldetag 04.01.1996
EP-Aktenzeichen 961000874
EP-Offenlegungsdatum 10.07.1996
EP date of grant 15.05.2002
Veröffentlichungstag im Patentblatt 19.12.2002
IPC-Hauptklasse G11C 11/22

Beschreibung[de]
Hintergrund der Erfindung Gebiet der Erfindung

Die vorliegende Erfindung betrifft einen ferroelektrischen Speicher und ein Verfahren zum Steuern des Betriebs desselben.

Beschreibung des verwandten technischen Gebiets

Seit kurzem gibt es einen nichtflüchtigen Speicher mit Speicherzellen, die aus einem ferroelektrischen Material so wie Bleizirkonattitanat (PZT) mit solchen Hysteresekennlinien bestehen, dass sogar bei Abschaltung der Stromversorgung ein gespeicherter Inhalt gehalten wird. Einige Beispiele dieses Speichertyps sind beschrieben worden in der japanischen offengelegten Patentanmeldungsveröffentlichung Nr. JP-A-63-201998 (die dem US-Patent 4,873,664 entspricht), 1988 IEEE International Solid State Circuits Conference (ISSCC; Internationale Konferenz über integrierte Schaltungen), 18. Februar 1988, Digest of Technical Papers [Sammlung technischer Dokumente], Seiten 130-131 und 1994 IEEE International Solid State Circuits Conference (ISSCC), 18. Februar 1994, Digest of Technical Papers, Seiten 268-269.

Nun sollen basierend auf diesen Berichten ein Schaltungsaufbau und ein Betrieb des konventionellen nichtflüchtigen ferroelektrischen Speichers beschrieben werden.

Bezugnehmend auf Fig. 1, ist dort eine Schaltung von ferroelektrischen Speicherzellen gezeigt, die in JP-A-63-201998 offenbart ist und in der eine Speicherzelle aus zwei Transistoren und zwei Kondensatoren besteht (im folgenden als "2T/2C" bezeichnet). In Fig. 1 kennzeichnet Bezugsziffer 11 eine Speicherzellen-Auswahlsignalleitung (einfach als "Auswahlsignalleitung" bezeichnet), und Bezugsziffer 13 zeigt eine Plattenleitung. Bezugsziffern 12 und /12 kennzeichnen ein Paar komplementärer Signalleitungen, und Bezugsziffer 101 bezeichnet eine Speicherzelle. Hier in dieser Beschreibung kennzeichnet "/", direkt vor eine Bezugsziffer so wie "12" gesetzt, einen oberen Strich, der der direkt folgenden Bezugsziffer gegeben wird, und bedeutet, einen Zustand zu nehmen, der immer komplementär zu dem Zustand eines solchen ist, dem die gleiche Bezugsziffer ohne "/" gegeben wurde. Bezugsziffern 102 und 103 zeigen Schalttransistoren der Speicherzelle, und Bezugsziffern 104 und 105 kennzeichnen ferroelektrische Kondensatoren.

In der wie oben erwähnten 2T/2C-Speicherzelle werden Daten in die ferroelektrischen Kondensatoren 104 und 105 in solcher Weise eingeschrieben, dass die ferroelektrischen Kondensatoren 104 und 105 immer einander entgegengesetzte Polarisationsrichtungen aufweisen. Elektrische Ladungen von den ferroelektrischen Kondensatoren 104 und 105 weisen immer einander entgegengesetzte Polarisationsrichtungen auf und werden zu dem Paar von Datensignalleitungen 12 und /12 ausgelesen, so dass eine Spannungsdifferenz zwischen dem Paar von Datensignalleitungen erzeugt und durch einen Leseverstärker verstärkt wird, der aus einer Differenzverstärkerschaltung besteht.

Bezugnehmend auf Fig. 2, ist dort eine Art von Hysteresekennlinien der ferroelektrischen Kondensatoren 104 und 105 gezeigt, die eine Beziehung zwischen einer spontanen elektrischen Polarisationsladung Q und einer Spannung V zwischen gegenüberliegenden Elektroden des ferroelektrischen Kondensators anzeigt. Außerdem wird eine elektrische Polarisationsladung bei der Spannung von 0 V als eine remanente elektrische Polarisationsladung Qr bezeichnet werden. Es wird zum Beispiel angenommen, dass, wenn die ferroelektrischen Kondensatoren 104 und 105 in Zuständen A bzw. B polarisiert sind, das Datum "1" gespeichert wird, und wenn die ferroelektrischen Kondensatoren 104 und 105 in Zuständen B bzw. A polarisiert sind, das Datum "0" gespeichert wird. Wenn zu diesem Zeitpunkt eine Spannung von Ve zwischen den gegenüberliegenden Elektroden jedes ferroelektrischen Kondensators angelegt wird, wenn das Datum "1" gespeichert ist, wird eine elektrische Ladung "Q1" von dem Kondensator 104 an die Datensignalleitung 12 ausgegeben, und eine elektrische Ladung "Q0" von dem Kondensator 105 wird an die Datensignalleitung /12 ausgegeben. Diese elektrischen Ladungen werden eine Spannungsdifferenz zwischen dem Paar von Datensignalleitungen erzeugen, wie oben erwähnt wurde. Übrigens wird eine Beziehung zwischen der remanenten elektrischen Polarisationsladung wie folgt ausgedrückt:

2 · Qr = Q1 - Q0 (1)

In dem oben genannten Speicher, der den ferroelektrischen Kondensator verwendet, werden die Daten nach Abschalten der Stromversorgung gehalten, selbst wenn eine zwischen den gegenüberliegenden Elektroden jedes ferroelektrischen Kondensators angelegte externe Spannung null wird, da die intern in dem ferroelektrischen Material auftretende spontane Polarisation die Daten hält. Mit anderen Worten, ein sogenannter nichtflüchtiger Speicherbetrieb wird realisiert.

Bezugnehmend auf Fig. 3, ist dort eine Teilschaltung eines Speicherzellenarrays in einem ferroelektrischen Speicher gezeigt, der die Speicherzelle des in Fig. 1 gezeigten Typs verwendet. In Fig. 3 kennzeichnen die Bezugsziffern 11A bis 11C eine Auswahlsignalleitung, und Bezugsziffern 12A und /12A und 12B und /12B zeigen eine Datensignalleitung. Bezugsziffern 13A bis 13C zeigen eine Plattenleitung, und Bezugsziffer 14 kennzeichnet eine Datensignalleitungs-Vorladungsspannungsleitung. Bezugsziffer 15 zeigt eine Datensignalleitungs-Vorladungsspannungsleitung und Bezugsziffer 16 kennzeichnet eine Leseverstärkersteuerleitung. Bezugsziffern 101A bis 101F kennzeichnen eine Speicherzelle. Bezugsziffern 102A und 103A zeigen einen Schalttransistor der Speicherzelle, und Bezugsziffern 104A und 105A kennzeichnen einen ferroelektrischen Kondensator der Speicherzelle. Bezugsziffern 106A und 106B kennzeichnen eine Datensignalleitungs-Vorladungsschaltung, und Bezugsziffern 107A und 107B zeigen einen Leseverstärker.

Nun soll eine Leseoperation und eine Schreiboperation der Speicherzelle 101A in dem ferroelektrischen Speicher unter Bezugnahme auf Fig. 3 und Fig. 4 beschrieben werden, die ein Zeitdiagramm ist, das eine Operation der in Fig. 3 gezeigten Speicherzelle darstellt. Übrigens entspricht in dieser Beschreibung, wenn nicht anders angegeben, ein logischer "hoher Pegel" einer Stromversorgungsspannung, die von einer Einrichtung außerhalb des Speichers angelegt wird, oder einer Spannung, die in einer internen Spannungserzeugungsschaltung des Speichers erzeugt wird, und ein logischer "niedriger Pegel" ist ein Massepegel. Dementsprechend können diese Spannungen verschiedene Werte annehmen, zum Beispiel 5 V, 3 V, etc. abhängig von dem jeweiligen Fall. Außerdem ist als Hinweis der polarisierte Zustand jedes der ferroelektrischen Kondensatoren 104A und 105A an einem Ende jeder der Zeitspannen (1) bis (6) in Fig. 4 unter dem Zeitdiagramm in Fig. 4 gezeigt.

In Fig. 4 zeigen die Zeitspannen (1) bis (3) die Operation zum Auslesen von Daten aus der Speicherzelle. In der Zeitspanne (1) wird das Datensignalleitungs-Vorladungssteuersignal 14 auf den niedrigen Pegel gebracht, um so den Vorladungszustand der Datensignalleitung aufzuheben. Hier ist der Vorladungspegel der Datensignalleitung der Massepegel.

In der nächsten Zeitspanne (2) werden die Auswahlsignalleitung 11A und die Plattenleitung 13A auf den hohen Pegel gebracht, so dass Datenausgabe aus der Speicherzelle 101A an die Datensignalleitungen 12A und /12A veranlasst wird. Die zu diesem Zeitpunkt ausgegebenen Daten werden durch den internen Polarisationszustand des ferroelektrischen Kondensators bestimmt. Das in Fig. 4 gezeigte Beispiel zeigt das Auslesen des Datums "1", wie der hier vorhergehend abgegebenen Erklärung zu entnehmen sein wird.

In der nachfolgenden Zeitspanne (3) wird die Leseverstärker-Steuerleitung 16 aktiviert, so dass die Spannungsdifferenz zwischen dem Paar von Datensignalleitungen 12A und /12A leseverstärkt wird.

Die Zeitspannen (4) bis (6) zeigen die Operation der Wiedereinschreibung der ausgelesenen Daten in die Speicherzelle. Während der Zeitspanne (2) ist dieses Wiedereinschreiben erforderlich, da die Daten der ausgelesenen Speicherzelle zerstört sind. Übrigens ist es im Fall von Einschreiben in die Speicherzelle mit Daten, die von einer Einrichtung außerhalb des Speichers zugeführt werden, erforderlich, ein Paar von Spannungen, die einem gewünschten einzuschreibenden Datum entsprechen, auf dem Paar von Datensignalleitungen 12A und /12A während der Zeitspanne (3) einzustellen, bevor die Operation der nachfolgenden Zeitspannen (4) bis (6) durchgeführt wird.

Während der Zeitspanne (4) wird die Plattenleitung 13A auf den niedrigen Pegel gebracht. In der nächsten Zeitspanne (5) wird die Leseverstärker-Steuersignalleitung 16 auf den niedrigen Pegel gebracht, um so den Leseverstärker zu deaktivieren, und weiter wird die Vorladungssteuersignalleitung 14 auf den hohen Pegel gebracht und die Datensignalleitungen werden auf den Massepegel gebracht. Mit dieser Anordnung wird die Polarisation der Kondensatoren zu dem Zustand der Zeitspanne (1) vor dem Datenauslesen zurückgeführt. Schließlich wird während der Zeitspanne (6) die Auswahlsignalleitung 11A auf den niedrigen Pegel gebracht, um so die Speicherzellentransistoren (Schalttransistoren) nichtleitend zu machen. Auf diese Weise wird der Zugriff auf die Speicherzelle abgeschlossen.

Wenn das Datum "0" in der Speicherzelle 101A gespeichert ist, werden die jeweiligen Polarisationsbedingungen der Kondensatoren 104A und 105A entgegengesetzt zu den in Fig. 4 gezeigten.

Hier soll ein Verhältnis zwischen der oben genannten Schaltungsoperation und den Charakteristiken des ferroelektrischen Kondensators erörtert werden. Zum Beispiel entspricht der Zustand der Zeitspanne (2) von Fig. 4, in dem die Auswahlsignalleitung 11A auf den hohen Pegel gebracht wird, um so die Schalttransistoren 102A und 103A einzuschalten, und die Plattenleitung 13A auf den hohen Pegel gebracht wird, dem Zustand, in dem die Spannung von -Ve an den ferroelektrischen Kondensator angelegt wird (unter der Annahme, dass eine Richtung von der Plattenleitung zu der Datensignalleitung eine positive Spannung aufweist). Zu diesem Zeitpunkt wird die elektrische Ladung Q1 oder Q0 an die Datensignalleitung 12A ausgegeben. Ungeachtet dessen, welche der "1" und "0" gespeichert wird, ist die Polarisation des ferroelektrischen Kondensators in diesem Zustand jedoch an einem Punkt "h", wie in Fig. 2 gezeigt ist, und es ist daher nicht möglich, "1" oder "0" zu unterscheiden. Deshalb ist es erforderlich, das Datum durch Anlegen der Spannung +Ve oder 0 an den ferroelektrischen Kondensator abhängig von dem ausgelesenen Datum "1" oder "0" wieder einzuschreiben. Diese Operation entspricht der Operation während der Zeitspannen (4) und (5) in Fig. 4.

Wie oben erwähnt, ist es zum Realisieren der nichtflüchtigen Speicheroperation durch Verwendung der ferroelektrischen Speicherzelle erforderlich, sowohl positive als auch negative Spannungen zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators anzulegen.

Zum Realisieren einer hohen Speicherdichte, ist eine Speicherzelle vorhanden, die aus einem Transistor und einem ferroelektrischen Kondensator besteht (im folgenden als "1T/1C-Typ" bezeichnet). Dieser Typ einer ferroelektrischen Speicherzelle ist beschrieben in der 1994er IEEE Internationalen Konferenz über integrierte Schaltungen (ISSCC), 18. Februar 1994, Sammlung technischer Dokumente, Seiten 268-269.

Bezugnehmend auf Fig. 5, ist ein Beispiel des 1T/1C-Typs einer ferroelektrischen Speicherzelle gezeigt. In Fig. 5 kennzeichnet die Bezugsziffer 11 eine Speicherzellen- Auswahlsignalleitung, und Bezugsziffer 12 kennzeichnet eine Signalleitung. Bezugsziffer 13 zeigt eine Plattenleitung, und Bezugsziffer 101 kennzeichnet eine Speicherzelle. Bezugsziffer 102 zeigt einen Schalttransistor der Speicherzelle, und Bezugsziffer 104 kennzeichnet einen ferroelektrischen Kondensator. Im folgenden soll festgestellt werden, dass Elemente, die den in den vorhergehenden Zeichnungen entsprechen oder ähneln, mit den gleichen Bezugsziffern versehen wurden, und eine Erklärung derselben weggelassen wird.

Außerdem zeigt Fig. 6 ein Modell der Hysteresekennlinien des in Fig. 5 gezeigten ferroelektrischen Kondensators 104. Anders als bei der 2T/2C-Speicherzelle, werden in der 1T/1C-Speicherzelle die beiden stabilen Zustände "A" und "B" des ferroelektrischen Kondensators so angesehen, dass sie dem Datum "1" bzw. "0" entsprechen.

Bezugnehmend auf Fig. 7, ist dort ein Teilschaltbild eines die 1T/1C-Speicherzelle verwendenden Speicherzellenarrays gezeigt. Wenn in diesem Fall zum Beispiel die Speicherzelle 101A ausgewählt wird, erscheint eine Signalspannung von der Speicherzelle nur auf der Datensignalleitung 12A. Wenn die 1T/1C-Speicherzelle verwendet wird, ist es daher erforderlich, einen in der Leseverstärkung verwendeten Bezugspegel auf einer paarbildenden Datenleitung /12A mittels eines speziellen Elements zu erzeugen. Zu diesem Zweck umfasst die in Fig. 7 gezeigte Schaltung zusätzlich Bezugspegel-Erzeugungsschaltungen 108A bis 108D und Steuersignalleitungen 17A und 17B für die Schaltungen 108A bis 108D. Ein spezielles Verfahren zum Erzeugen des Bezugspegels wird zum Beispiel offenbart bei der oben genannten 1994er Internationalen Konferenz für integrierte Schaltungen (ISSCC), 18. Februar 1994, Sammlung technischer Dokumente, "Transaktionen der Internationalen Konferenz über integrierte Schaltungen (ISSCC)" Seiten 268-269. Der Hauptpunkt der Bezugspegelerzeugung besteht in der Erzeugung einer Zwischenspannung zwischen der Datensignalleitungsspannung, wenn das "1" entsprechende Signal aus der Speicherzelle ausgelesen wird, und der Datensignalleitungsspannung, wenn das "0" entsprechende Signal aus der Speicherzelle ausgelesen wird.

Bezugnehmend auf Fig. 8, ist dort ein Zeitdiagramm einer Operation der Speicherzelle 101A in der in Fig. 7 gezeigten Schaltung dargestellt. Außerdem ist als Hinweis der polarisierte Zustand jedes der ferroelektrischen Kondensatoren 104A an einem Ende jeder der Zeitspannen (1) bis (6) in Fig. 4, wenn das Datum "1" ausgelesen wird, unter dem Zeitdiagramm in Fig. 8 gezeigt.

Im Falle des Auslesens des Signals an die Datensignalleitung 12A, wird die Bezugspegel-Erzeugungsschaltung 108B gesteuert, um den Bezugspegel auf der paarbildenden Signalleitung /12A zu erzeugen, so dass der durch die Bezugspegel-Erzeugungsschaltung 108B erzeugte Bezugspegel an die Datensignalleitung /12A ausgelesen wird. Die andere Operation ist die gleiche wie die der 2T/2C-Speicherzelle, und weitere Erklärungen sollen zur Vereinfachung der Beschreibung weggelassen werden.

Außerdem hat die 1988er IEEE Internationale Konferenz für integrierte Schaltungen (ISSCC), 18. Februar 1988, Sammlung technischer Dokumente, Seiten 130-131, ein Beispiel eines nichtflüchtigen Speichers vorgeschlagen, in dem ein ferroelektrischer Kondensator mit einem Flipflop des Typs kombiniert wird, der in einem statischen Direktzugriffsspeicher (SRAM) verwendet wird (Dieser Speichertyp wird im folgenden als ein "SRAM + ferroelektrische Speicherzelle" bezeichnet werden).

Bezugnehmend auf Fig. 9, ist dort ein Schaltbild einer Speicherzelle des Speichers "SRAM + ferroelektrische Speicherzelle" gezeigt. In Fig. 9 kennzeichnet Bezugsziffer 18 eine Auswahlleitung für einen SRAM-Teil, und Bezugsziffern 19 und /19 geben ein Paar komplementärer Datensignalleitungen für den SRAM-Teil an. Bezugsziffern 20 und 21 zeigen eine Flipflop-Stromversorgungsleitung. Außerdem kennzeichnet Bezugsziffer 109 ein Flipflop, und Bezugsziffern 110 und 111 kennzeichnen einen das Flipflop bildenden N-Kanal-MOS-Transistor. Bezugsziffern 112 und 113 zeigen einen P-Kanal- MOS-Transistor, der das Flipflop bildet, und Ziffern 114 und 115 zeigen einen Speicherzellenauswahltransistor.

In dem Speicher, der diesen Typ von Speicherzelle verwendet, werden nach Einschalten des Speichers die Daten von dem ferroelektrischen Kondensator zu dem Flipflop übertragen, und wenn der Speicher sich in einem eingeschalteten Zustand befindet, wird die Speicherzelle als die SRAM-Zelle verwendet. Bevor der Speicher ausgeschaltet wird, werden die Daten aus dem Flipflop zu dem ferroelektrischen Kondensator übertragen, so dass nach Ausschalten des Speichers die Daten gehalten werden.

Da hier verschiedene Elemente in Fig. 9 verschiedenen in den Fig. 1 und 5 gezeigten Elementen entsprechen, sind die Speicherzelle-Auswahlsignalleitung und die Datensignalleitung für den Speicher "SRAM + ferroelektrische Speicherzelle" die Leitungen 18 und 19 und /19, aber die Speicherzelle-Auswahlsignalleitung und die Datensignalleitungen für den ferroelektrischen Speicher sind die Leitungen 11 und 12 und /12. Außerdem stellen die Transistoren 102 und 103 das Übertragungstor zum Übertragen der Daten von dem ferroelektrischen Kondensator zu der Datensignalleitung dar. Wie vorhergehend erwähnt, sind Elemente in Fig. 9, die den in den Fig. 1 und 5 gezeigten entsprechen oder ihnen ähneln, mit den gleichen Bezugsziffern versehen worden.

Bezugnehmend auf Fig. 10, ist dort ein Zeitdiagramm gezeigt, das eine Operation zum Schreiben von Daten in die ferroelektrischen Kondensatoren 104 und 105 und eine Operation zum Auslesen von Daten aus den ferroelektrischen Kondensatoren 104 und 105 zu dem Flipflop 109 darstellt. Entsprechung zwischen dem polarisierten Zustand der Kondensatoren 104 und 105 und den Daten "1" und "0" ist ähnlich zu dem in Fig. 2 gezeigten Fall. Außerdem ist als Hinweis der polarisierte Zustand jedes der ferroelektrischen Kondensatoren 104 und 105 an einem Ende jeder Zeitspanne (1) bis (10) in Fig. 10 in dem Fall von Einschreiben und Auslesen des Datums "1" unter dem Zeitdiagramm in Fig. 10 gezeigt.

In dem Fall von Einschreiben der Daten aus dem Flipflop 109 in die ferroelektrischen Kondensatoren 104 und 105, wird die Signalauswahlleitung 11 auf den hohen Pegel während der Zeitspanne (1) gebracht, in der das Flipflop 109 die Daten hält (in dem gezeigten Beispiel ist die Datensignalleitung 12 auf dem hohen Pegel und die Datensignalleitung /12 ist auf dem niedrigen Pegel). In den nachfolgenden Zeitspannen (2) und (3) wird die Plattenleitung 13 von dem niedrigen Pegel auf den hohen Pegel gebracht und anschließend von dem hohen Pegel auf den niedrigen Pegel. Danach wird während der Zeitspanne (4) die Flipflop-Stromversorgungsleitung 21 auf den niedrigen Pegel gebracht, um so das Flipflop abzuschalten. Zuletzt wird während der Zeitspanne (5) die Auswahlsignalleitung 11 auf den niedrigen Pegel gebracht. Auf diese Weise wird in den Kondensatoren 104 und 105 der polarisierte Zustand entsprechend den in dem Flipflop 109 gespeicherten Daten eingestellt. Danach werden die Daten gehalten, selbst wenn der Speicher ausgeschaltet wird.

Im dem Fall des Auslesens von Daten von den Kondensatoren 104 und 105 an das Flipflop 109 wird während der Zeitspanne (6) die Auswahlsignalleitung 11 auf den hohen Pegel gebracht, und während der nächsten Zeitspanne (7) wird die Plattenleitung 13 von dem niedrigen Pegel auf den hohen Pegel gesteuert, so dass eine Spannung zwischen den gegenüberliegenden Elektroden der Kondensatoren 104 und 105 angelegt wird, um so eine dem polarisierten Zustand entsprechende elektrische Ladung auf die Auswahlsignalleitungen 12 und /12 auszulesen. Danach wird während der Zeitspanne (8) die Flipflop-Stromversorgungsleitung 21 auf den hohen Pegel gebracht, um das Flipflop zu aktivieren, so dass die während der Zeitspanne (7) ausgelesene Signalspannung verstärkt wird. Während der nächsten Zeitspanne (9) wird die Plattenleitung 13 auf den niedrigen Pegel zurückgeführt, und dann wird während der Zeitspanne (10) die Signalauswahlleitung 11 auf den niedrigen Pegel zurückgeführt, um die Datenleseoperation zu beenden. Danach kann die Speicherzelle als der konventionelle SRAM verwendet werden.

In Fig. 10 ist am Ende der Zeitspanne (1) der polarisierte Zustand des Kondensators 15 nicht eindeutig, aber am Ende der Zeitspanne (5) ist der polarisierte Zustand eindeutig. Deshalb besteht kein Problem, dass der polarisierte Zustand des Kondensators 15 am Ende der Zeitspanne (1) nicht eindeutig ist. Außerdem wird am Ende der Zeitspanne (10) die Spannung an die gegenüberliegenden Elektroden des Kondensators 104 angelegt, und deshalb entspricht der polarisierte Zustand nicht der Spannung "0". Dies ist jedoch kein Problem, da der polarisierte Zustand beim nächsten Einschreiben der Daten bestimmt wird. Wenn das Datum "0" in dem Flipflop 109 gespeichert ist, wird der Polarisationszustand der Kondensatoren 104 und 105 umgekehrt zu dem in Fig. 10 gezeigten Fall.

In dem gezeigten Beispiel ist es möglich, ein passives Element so wie einen Widerstand anstelle der P-Kanal-Transistoren 112 und 113 in Fig. 9 zu verwenden.

Das oben genannte Beispiel nimmt ein System zum Auslesen der Daten durch Steuern aller der Plattenleitungen 13 von dem niedrigen Pegel auf den hohen Pegel an, um so sowohl positive als auch negative Spannungen an die gegenüberliegenden Elektroden des ferroelektrischen Kondensators anzulegen. Es ist jedoch möglich, die Daten durch Einstellen eine Zwischenspannung auf den Plattenleitungen auszulesen, um so sowohl positive als auch negative Spannungen an die gegenüberliegenden Elektroden des ferroelektrischen Kondensators anzulegen. Bezugnehmend auf Fig. 11, ist dort ein Teilschaltbild eines Speicherzellenarrays eines Speichers gezeigt, der ein solches Datenauslesesystem annimmt. In Fig. 11 kennzeichnen Bezugsziffern 116A und 116B eine Datensignalleitungs-Vorladungsausgleichssteuerschaltung, und Bezugsziffer 22 zeigt eine Datensignalleitungs-Ausgleichssteuersignalleitung. Der andere Aufbau ist der gleiche wie der in Fig. 7 gezeigte.

Bezugnehmend auf Fig. 12, ist dort ein Zeitdiagramm gezeigt, dass eine Operation des in Fig. 11 gezeigten Speichers darstellt. Es soll hier festgestellt werden, dass die Plattenleitung 13 auf einen Zwischenwert zwischen der Spannung mit hohem Pegel und der Spannung mit niedrigem Pegel fixiert ist. Nun sollen die Lese- und Schreiboperationen der Speicherzelle 101A unter Bezugnahme auf die Fig. 11 und 12 beschrieben werden. Außerdem ist als Hinweis der polarisierte Zustand jedes der ferroelektrischen Kondensatoren 104A an einem Ende jeder der Zeitspannen (1) bis (7) in Fig. 12 unter dem Zeitdiagramm von Fig. 12 gezeigt.

Zuerst wird während der Zeitspanne (1) das Datensignalleitungs-Vorladungssteuersignal 14 auf den niedrigen Pegel gebracht, um so den Vorladungszustand der Datensignalleitung aufzuheben. Hier ist der Vorladungspegel der Datensignalleitung der Massepegel, ähnlich zu den oben genannten Beispielen. Während der nächsten Zeitspanne (2) wird die Auswahlsignalleitung 11A auf den hohen Pegel gebracht, um so die Daten von der Speicherzelle 101A an die Datensignalleitung 12A auszugeben. Hier ist ein Punkt, der sich von der Operation von Fig. 29 unterscheidet, dass die Plattenleitung 13 nicht angesteuert wird. Da der Vorladungspegel der Datensignalleitung der Massepegel ist und die Plattenleitung eine Zwischenspannung (als Vm bezeichnet) aufweist, wird, wenn der Speicherzellentransistor 102A während der Zeitspanne (2) leitend gemacht wird, eine Spannung von beinahe -Vm zwischen den gegenüberliegenden Elektroden der ferroelektrischen Kondensatoren 104A angelegt, wobei angenommen wird, dass die Richtung von der Plattenleitung zu der Datensignalleitung eine positive Spannung darstellt. Als ein Ergebnis wird eine dem polarisierten Zustand des ferroelektrischen Kondensators 104A entsprechende Signalspannung an die Datensignalleitung 12A ausgelesen. Gleichzeitig wird ein Bezugspegel an die paarbildende Datensignalleitung /12A von der Schaltung 108B angelegt. In der nachfolgenden Zeitspanne (3) wird die Leseverstärker-Steuersignalleitung 16 aktiviert, um Leseverstärkung an einer Spannungsdifferenz zwischen dem Paar von Datensignalleitungen 12A und /12A durchzuführen.

Übrigens ist es in dem Fall von Einschreiben von Daten in die Speicherzelle, die von einer Einrichtung außerhalb des Speichers zugeführt werden, erforderlich, ein Paar von Spannungen entsprechend einem gewünschten einzuschreibenden Datum auf dem Paar von Datensignalleitungen 12A und /12A während der Zeitspanne (4) einzustellen.

Während der Zeitspanne (5) wird die Leseverstärker-Steuersignalleitung 16 auf den niedrigen Pegel gebracht, um so den Leseverstärker zu deaktivieren. Außerdem wird die Datensignalleitungs-Ausgleichssteuersignalleitung 22 auf den hohen Pegel gebracht, um so den Datensignalleitungspegel auf die Zwischenspannung Vm zu bringen, die die gleiche wie die der Plattenleitung ist. Bei dieser Anordnung kann die Polarisation des Speicherzellenkondensators zu dem Zustand direkt vor dem Datenauslesen zurückgeführt werden.

Während der Zeitspanne (6) wird die Auswahlsignalleitung 11A auf den niedrigen Pegel gebracht, um so den Speicherzellentransistor nichtleitend zu machen. Danach wird während der Zeitspanne (7) das Paar Datensignalleitungen 12A und /12A auf den Massepegel vorgeladen. Auf diese Weise wird ein Zyklus einer Speicherzellenzugriffsoperation abgeschlossen.

Die von dem ferroelektrischen Kondensator ausgelesene Signalspannung hängt von der Größe der zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegten Spannung ab. Allgemein gilt, je größer die zwischen den gegenüberliegenden Elektroden angelegte Spannung des ferroelektrischen Kondensators ist, desto größer wird die erhaltene Signalspannung. Bei dem Betrieb des oben genannten ferroelektrischen Speichers hängt die Größe der zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegten Spannung von der auf der Plattenleitung eingestellten Spannung und der Amplitude der Spannung der Datensignalleitung ab. Dementsprechend kann die eingestellte Spannung der Plattenleitung und die Amplitude der Spannung der Datensignalleitung auf einen jeglichen Wert eingestellt werden, wenn sie es ermöglichen, dass der Leseverstärker richtige Leseverstärkung an der aus dem ferroelektrischen Kondensator ausgelesenen Signalspannung durchführen kann. Zum Beispiel gibt es ein Verfahren zum Auslegen der eingestellten Spannung der Plattenleitung auf eine Hälfte der Stromversorgungsspannung und Auslegen der Amplitude der Spannung der Datensignalleitung zwischen der Massespannung und der Stromversorgungsspannung. Hier kann die Stromversorgungsspannung von einer externen Einrichtung des Speichers zugeführt werden oder kann eine Spannung sein, die durch eine innerhalb des Speichers vorgesehene Spannungserzeugungsschaltung erzeugt wird.

Bezugnehmend auf Fig. 13, ist dort eine spezielle Schaltung der Datensignalleitungs- Vorladungsausgleichssteuerschaltung 116A und 116B gezeigt. Datensignalleitungs- Vorladungstransistoren 117 und 118 sind ähnlich wie die in den Fig. 3 und 7 gezeigten, und außerdem ist ein Datensignalleitungs-Ausgleichstransistor 119 zwischen dem Paar von Datensignalleitungen 12 und /12 vorgesehen. In einem Zustand, dass die Datensignalleitungen 12 und /12 auf der Stromversorgungsspannung bzw. der Massespannung sind, wenn der Transistor 119 eingeschaltet ist, gehen die Datensignalleitungen 12 und /12 auf eine Hälfte der Stromversorgungsspannung, da die Datensignalleitungen 12 und /12 die gleiche parasitäre Kapazität aufweisen. Diese Schaltung ist wirksam, wenn die eingestellte Spannung der Plattenleitung in ähnlicher Weise eine Hälfte der Stromversorgungsspannung aufweist.

Das in den Fig. 11 und 12 gezeigte Beispiel ist in dem Fall der 1T/1C-Speicherzelle beschrieben worden. Der ohne dynamische Ansteuerung der Plattenleitung arbeitende ferroelektrische Speicher ist jedoch nicht durch den Typ der Speicherzelle begrenzt. Der in Fig. 3 gezeigte 2C/2T-Typ und der in Fig. 9 gezeigte Typ "SRAM + ferroelektrische Speicherzelle"können ähnlich arbeiten, indem die entsprechenden Signalleitungen ähnlich wie bei dem in Fig. 12 gezeigten Beispiel gesteuert werden.

In den in den Fig. 4, 8, 10 und 12 gezeigten Beispielen ist der Vorladungspegel der Datensignalleitung auf dem Massepegel. Der Vorladungspegel der Datensignalleitung ist jedoch nicht auf den Massepegel begrenzt und kann einen jeglichen Wert aufweisen, wenn eine Spannung von nicht null zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird, wenn die Auswahlsignalleitung 11A auf den hohen Pegel gebracht wird.

Der oben beschriebene konventionelle ferroelektrische Speicher birgt jedoch ein solches Problem, dass, wenn Daten aus der Speicherzelle ausgelesen werden, keine ausreichende Spannung zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird, aus den folgenden Gründen:

Wenn in dem ferroelektrischen Speicher, der arbeitet, während er dynamisch die Plattenleitung wie in den unter Bezugnahme auf die Fig. 4, 8 und 10 beschriebenen Beispielen steuert (im folgenden als ein "Plattensteuertyp" bezeichnet), die Daten aus der Speicherzelle ausgelesen werden, wird die Bitleitung schwebend. Wenn die Plattenleitung von dem niedrigen Pegel auf dem hohen Pegel gesteuert wird, ändert sich deshalb die Spannung der Datensignalleitung durch die Einwirkung einer Kopplung durch den ferroelektrischen Kondensator der Speicherzelle. Als Ergebnis wird eine Spannung, die nicht kleiner als eine Koerzitivspannung Vc ist, welche durch Multiplizieren eines elektrischen Koerzitivfelds Ec mit einer Filmdicke des ferroelektrischen Materials konvertiert wird, oft nicht zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt. Dementsprechend tritt die Polarisationsumkehr des ferroelektrischen Material nicht auf.

Dies soll ausführlich unter Bezugnahme auf Fig. 14 erklärt werden, die die Schaltung der ferroelektrischen 1T/1C-Speicherzelle darstellt. In Fig. 14 wird eine parasitäre Kapazität der Datenleitung durch CD dargestellt, und die Kapazität der normalen dielektrischen Komponente des ferroelektrischen Kondensators ist durch CS dargestellt.

Wenn nun angenommen wird, dass in einem Zustand, in dem der Speicherzellen- Schalttransistor 102 nichtleitend ist, die Speicherzelle 101 befindet sich nämlich in einem nichtausgewählten Zustand, eine Spannung VBOOT zum Einschalten des Transistors 102 an die Auswahlsignalleitung 11 angelegt wird. Außerdem wird die Plattenleitung 13 von einer Ausgangszustandsspannung VPL0 auf eine Endzustandsspannung VPL gesteuert. Außerdem wird angenommen, dass eine Ausgangsspannung und eine Endspannung der Auswahlsignalleitung 12 VDL0 bzw. VDL sind. Darüber hinaus ist eine Ausgangsspannung eines den Transistor 102 und den ferroelektrischen Kondensator 104 miteinander verbindenden Knotens 23 VSO und eine Endspannung des Knotens 23 wird VDL, da der Transistor 102 eingeschaltet wird.

Unter der oben genannten Bedingung wird die gesamte elektrische Ladung Q1 des in Fig. 14 gezeigten Systems in einem Ausgangszustand wie folgt ausgedrückt:

Qi = CS · (VS0 - VPL0) + CD · VDL0 (2)

Die gesamte elektrische Ladung Qf des in Fig. 14 gezeigten Systems in einem Endzustand wird ausgedrückt wie folgt:

Qf = CS · (VDL - VPL) + CD · VDL (3)

Da Qi gleich Qf sein muss, wird ein absoluter Wert VPL - VDL der zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegten Spannung wie folgt ausgedrückt:

Andererseits, da VPL - VDL nicht kleiner als die Koerzitivspannung Vc des ferroelektrischen Kondensators sein darf, kann die folgende Beziehung ausgedrückt werden:

VPL - VDL ≥ Vc (5)

Wenn hier angenommen wird, dass die Vorladungsspannung der Datensignalleitung die Massespannung ist, (nämlich VDL0 = 0) und sowohl VS0 als auch VPL0 Massepegel aufweisen, kann die Gleichung (5) wie folgt ausgedrückt werden:

Nimmt man hier an, dass Vc = 1,5 V und VPL = 3,3 V, kann die Gleichung (6) wie folgt ausgedrückt werden:

CD ≥ 0,833 · · · · CS (7)

Diese Gleichung (7) zeigt an, dass, da die parasitäre Kapazität CD der Datensignalleitung eine untere Grenze aufweist, außer wenn die parasitäre Kapazität nicht kleiner als die untere Grenze ist, keine Spannung nicht kleiner als Vc zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird. Da Änderung der Spannung der Datensignalleitung durch Einwirkung der Kopplung durch den ferroelektrischen Kondensator durch dynamisches Steuern der Plattenleitung verursacht wird, wird daher allgemein gesagt, dass, wenn nicht die durch die Gleichungen (4) und (5) definierte Bedingung erfüllt ist, eine ausreichende Auslesespannung nicht von der Speicherzelle erhalten werden kann.

Andererseits tritt in dem ferroelektrischen Speicher, der ohne dynamisches Steuern der Plattenleitung arbeitet, wie in den unter Bezugnahme auf Fig. 12 erklärten Beispielen (im folgenden als ein "Plattennichtsteuertyp bezeichnet") ein Problem ähnlich demjenigen des Plattennichtsteuertyps auf, selbst wenn der Mechanismus zur Erzeugung des Problems sich von demjenigen bei dem Plattennichtsteuertyp unterscheidet.

Bei dem Plattennichtsteuertyp des ferroelektrischen Speichers ist es erforderlich, wenn kein Zugriff auf die Speicherzelle genommen wird, die zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegte Spannung auf Null zu halten, um Zerstörung der gespeicherten Daten zu verhindern. Mit anderen Worten, wenn die Plattenleitung auf die Zwischenspannung eingestellt wird, nimmt ein Knoten einer gegenüberliegenden Elektrode des ferroelektrischen Kondensators, nämlich ein Knoten 23, der den Speicherzellen-Schalttransistor 102 und den ferroelektrischen Kondensator verbindet, in ähnlicher Weise die Zwischenspannung an. Wenn in diesem Zustand die Auswahlsignalleitung auf den hohen Pegel gebracht wird, um die Daten aus der Speicherzelle auszulesen, wird zuerst die elektrische Ladung, die in dem den Speicherzellen-Schaktransistor 102 und den ferroelektrischen Kondensator verbindenden Knoten 23 gespeichert ist und die Zwischenspannung annimmt, an die Datensignalleitung ausgegeben, so dass der Spannungspegel der Datensignalleitung von dem Vorladungspegel wechselt. Als Ergebnis wird die Spannung, die nicht kleiner als die Koerzitivspannung Vc ist, nicht mehr zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt, so dass die Polarisationsumkehr des ferroelektrischen Materials nicht mehr erfolgt.

Dies soll ausführlich unter Bezugnahme auf Fig. 15 erklärt werden, die Fig. 14 ähnelt mit der Ausnahme, dass die Spannung der Plattenleitung 13 auf einen konstanten Wert VPLC fixiert ist.

Es wird nun angenommen, dass ein Ausgangszustand, in dem der Speicherzellen- Schalttransistor 102 nichtleitend ist, nämlich die Speicherzelle 101 in einem nichtausgewählten Zustand ist, zu einem Endzustand geändert wird, nachdem eine Spannung VBOOT an die Auswahlsignalleitung 11 angelegt wird, um so den Transistor 102 einzuschalten.

Unter der Ausnahme, dass die Spannung der Plattenleitung 13 VPLC ist, wird die gleiche Bedingung wie die unter Bezugnahme auf Fig. 14 erklärte angewendet.

Die gesamte elektrische Ladung Qi des in Fig. 15 gezeigten Systems in einem Ausgangszustand ist ausgedrückt wie folgt:

Qi = CS · (VS0 - VPLC) + CD · VDL0 (8)

Die gesamte elektrische Ladung Qf des in Fig. 15 gezeigten Systems in einem Endzustand ist ausgedrückt wie folgt:

Qf = CS · (VDL - VPLC) + CD · VDL (3)

Da Qi gleich Qf sein muss, wird ein absoluter Wert VPL-VDL der zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegten Spannung in dem Endzustand ausgedrückt wie folgt:

Da andererseits VPL - VDL nicht kleiner als die Koerzitivspannung Vc des ferroelektrischen Kondensators sein darf, ähnlich wie bei dem Plattensteuertyp, kann die folgende Beziehung ausgedrückt werden:

VPLC - VDL ≥ Vc (11)

Wenn hier angenommen wird, dass die Vorladungsspannung der Datensignalleitung die Massespannung ist (nämlich, VDL0 = 0) und sowohl VS0 als auch VPLC eine Hälfte der Stromversorgungsspannung Vcc sind, kann die Gleichung (11) wie folgt ausgedrückt werden:

Wenn hier angenommen wird, dass Vc = 1,5 V und VPL = 3,3 V, kann die Gleichung (6) wie folgt ausgedrückt werden:

CD ≥ 10 · CS (13)

Ähnlich wie die Gleichung (7) zeigt diese Gleichung (13) an, dass die parasitäre Kapazität CD der Datensignalleitung eine untere Grenze aufweist. Auch in dem ferroelektrischen Speicher vom Plattennichtsteuertyp wird allgemein gesagt, dass, außer wenn die durch die Gleichungen (10) und (11) definierte Bedingung erfüllt ist, keine ausreichende Auslesespannung von der Speicherzelle erhalten werden kann.

Die oben genannte Diskussion ist auf die untere Grenze der parasitären Kapazität CD der Datensignalleitung gerichtet. Bei dem Ausleseverfahren, in dem die aus der Speicherzelle ausgelesene Signalladung an die Datensignalleitung als die Signalspannung ausgegeben wird, wenn die 2T/2C-Speicherzelle verwendet wird, wird die Signalspannung VSIG jedoch wie folgt ausgedrückt, wobei die in Fig. 6 gezeigten elektrischen Ladungen Q0 und Q1 und die vorgenannte elektrische Ladung Qr verwendet werden:

Hier wurde die vorhergehend aufgeführte Gleichung (1) verwendet.

Ferner wird in dem Verfahren zur Verwendung der 1T/1C-Speicherzelle und auch der Verwendung der Bezugspegel-Erzeugungsschaltung zum Erzeugen des Bezugspegels, die Signalspannung VSIG wie folgt durch Verwendung der in Fig. 2 gezeigten elektrischen Ladungen Q0 und Q1 und der elektrischen Ladung Qr und der hier vorhergehend genannten Gleichung (1) ausgedrückt:

In der obigen Gleichung bedeutet der Faktor (1/2), dass der Bezugspegel als ein genauer Zwischenpegel zwischen der Spannung der Datensignalleitung, wenn das Datum "0" ausgelesen wird, und der Spannung der Datensignalleitung bestimmt wird, wenn das Datum "1" ausgelesen wird. Wenn der durch die Bezugspegel-Erzeugungsschaltung erzeugte Bezugspegel von dem genauen Zwischenpegel verschoben wird, ist der betreffende Faktor nicht mehr 1/2, sondern ein Wert größer als 0 (null), aber kleiner als 1.

Außerdem muss die durch die Gleichungen (14) und (15) definierte Signalspannung VSIG den minimalen Spannungswert VSE überschreiten, der normalerweise durch den Leseverstärker verstärkt werden kann. Nämlich,

VSIG ≥ VSE (16)

Die Gleichung (16) bedeutet nämlich, dass, wenn die parasitäre Kapazität CD einen bestimmten Wert überschreitet, die Signalspannung VSIG zu klein wird und daher kleiner als der minimale Spannungswert VSE wird, der normalerweise durch den Leseverstärker verstärkt werden kann. Mit anderen Worten, der Speicher kann nicht arbeiten. Deshalb weist die parasitäre Kapazität CD eine obere Grenze auf.

Bei gesamter Betrachtung der oben genannten Ausführungen, weist der ferroelektrische Speicher allgemein eine Beziehung zwischen der parasitäre Kapazität CD und der normalen dielektrischen Kapazität CS wie in Fig. 16 gezeigt auf. In Fig. 16 zeigt die einfach gestrichelte Kettenlinie die untere Grenze der parasitären Kapazität CD in dem ferroelektrischen Speicher vom Plattensteuertyp an, und die gestrichelte Linie zeigt die untere Grenze der parasitären Kapazität CD in dem ferroelektrischen Speicher vom Plattennichtsteuertyp an. Die durchgezogenen Linie zeigt die obere Grenze der parasitären Kapazität CD an, die zum Erhalten der Auslesesignalspannung von der Speicherzelle erforderlich ist, welche normalerweise durch den Leseverstärker datenverstärkt werden kann. Der schraffierte Bereich zeigt einen Betriebsbereich an, in dem der Plattensteuertyp und der Plattennichtsteuertyp arbeiten können.

Zusammengefasst bergen die konventionellen ferroelektrischen Speicher ein Problem, bei dem, wenn die Daten aus der Speicherzelle ausgelesen werden, sich die Spannung der Datensignalleitung ändert, obwohl der Mechanismus der Spannungsänderung sich von einem Betriebssystem zu einem anderen unterscheidet, und unter manchen Bedingungen die zum Umkehren der Polarisation erforderlich Koerzitivspannung Vc nicht zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird mit dem Ergebnis, dass ein normales Datenauslesen nicht durchgeführt werden kann.

Zusammenfassung der Erfindung

Es ist dementsprechend eine Aufgabe der vorliegenden Erfindung, einen ferroelektrischen Speicher und ein Verfahren zum Steuern des Betriebs desselben zu schaffen, welche den oben genannten Defekt der konventionellen Geräte überwunden haben.

Eine andere Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines ferroelektrischen Speichers und eines Verfahrens zum Steuern eines Betriebs desselben, der einen stabilen Betrieb durchführen kann, indem eine ausreichende Auslesesignalspannung erhalten wird.

Die obigen und andere Aufgaben der vorliegenden Erfindung werden in Übereinstimmung mit der vorliegenden Erfindung durch einen wie in Anspruch 1 definierten ferroelektrischen Speicher erreicht.

Ein ferroelektrischer Speicher, wie er in dem Oberbegriff von Anspruch 1 definiert ist, ist in EP-A-0 631 287 offenbart.

Einem anderen Aspekt der vorliegenden Erfindung zufolge wird ein Verfahren zum Steuern des Betriebs des oben genannten ferroelektrischen Speichers geschaffen, wobei das Verfahren das Lesen von Daten aus der Speicherzelle, die auszulesen ist, durchführt durch Einstellen der entsprechenden Datensignalleitung, die mit der auszulesenden Speicherzelle verbunden ist, auf eine zweite Spannung, durch Einstellen einer Plattenleitung, die mit der auszulesenden Speicherzelle verbunden ist, auf eine dritte Spannung, die sich von der zweiten Spannung unterscheidet und sich auch von einer Spannung vor dem Datenlesevorgang unterscheidet, durch Einstellen der Auswahlsignalleitung, die mit der auszulesenden Speicherzelle verbunden ist, auf eine Spannung zum Auswählen der auszulesenden Speicherzelle, so dass eine Spannungsdifferenz zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators auftritt, wodurch ein Signal entsprechend dem in der auszulesenden Speicherzelle gespeicherten Datum auf der entsprechenden Datensignalleitung ausgegeben wird.

Mit der oben genannten Anordnung wird das Mittel zum zeitweiligen Einstellen der parasitären Kapazität der Datensignalleitung auf einen optimalen Wert als ein Mittel zum Unterdrücken der Spannungsänderung der Datensignalleitung bereitgestellt, wenn Daten aus der Speicherzelle ausgelesen werden, so dass eine Spannung nicht kleiner als die Koerzitivspannung Vc sicher zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird. Auf diese Weise kann der ferroelektrische Speicher stabil bedient werden.

Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen deutlich werden.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Schaltbild der konventionellen ferroelektrischen Speicherzelle, die aus zwei Transistoren und zwei ferroelektrischen Kondensatoren besteht;

Fig. 2 zeigt eine Beziehung zwischen der spontanen elektrischen Polarisationsladung und der Spannung zwischen gegenüberliegenden Elektroden des ferroelektrischen Kondensators in der ferroelektrischen Speicherzelle des in Fig. 1 gezeigten Typs;

Fig. 3 ist eine Teilschaltung eines Speicherzellenarrays in dem ferroelektrischen Speicher, der die Speicherzelle des in Fig. 1 gezeigten Typs verwendet;

Fig. 4 ist ein Zeitdiagramm, das eine Operation der in Fig. 3 gezeigten Speicherzelle darstellt;

Fig. 5 ist ein Schaltbild der konventionellen ferroelektrischen Speicherzelle, die aus einem Transistor und einem ferroelektrischen Kondensator besteht;

Fig. 6 zeigt eine Beziehung zwischen der spontanen elektrischen Polarisationsladung und der Spannung zwischen gegenüberliegenden Elektroden des ferroelektrischen Kondensators in der ferroelektrischen Speicherzelle des in Fig. 5 gezeigten Typs;

Fig. 7 ist eine Teilschaltung eines Speicherzellenarrays in dem ferroelektrischen Speicher, der die Speicherzelle des in Fig. 5 gezeigten Typs verwendet;

Fig. 8 ist ein Zeitdiagramm, das eine Operation der in Fig. 7 gezeigten Speicherzelle darstellt;

Fig. 9 ist ein Schaltbild einer Speicherzelle des Speichers "SRAM + ferroelektrische Speicherzelle";

Fig. 10 ist ein Zeitdiagramm, das eine Operation der in Fig. 9 gezeigten Speicherzelle darstellt;

Fig. 11 ist eine Teilschaltung eines Speicherzellenarrays in dem ferroelektrischen Speicher vom Plattennichtsteuertyp;

Fig. 12 ist ein Zeitdiagramm, das einen Betrieb der in Fig. 11 gezeigten Speicherzelle darstellt;

Fig. 13 ist ein Schaltbild einer speziellen Schaltung der Datensignalleitungs-Vorladungsausgleichssteuerschaltung;

Fig. 14 ist ein Schaltbild zum Darstellen der Spannungsänderung der Datensignalleitung, wenn die Daten aus der Speicherzelle in dem ferroelektrischen Speicher vom Plattensteuertyp ausgelesen werden;

Fig. 15 ist ein Schaltbild zum Darstellen der Spannungsänderung der Datensignalleitung, wenn die Daten aus der Speicherzelle in dem ferroelektrischen Speicher vom Plattennichtsteuertyp ausgelesen werden;

Fig. 16 stellt eine Beziehung zwischen der parasitären Kapazität der Datensignalleitung und der normalen dielektrischen Kapazität des ferroelektrischen Kondensators und einen Betriebsbereich des ferroelektrischen Speichers dar;

Fig. 17 ist ein Schaltbild einer ersten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, der mit einer Schaltung versehen ist, die aus einem Transistor und einem Kondensator besteht, zum Einstellen der parasitären Kapazität der Datensignalleitung;

Fig. 18 ist ein Zeitdiagramm, das eine Operation des in Fig. 17 gezeigten Speichers darstellt;

Fig. 19 ist eine Zeitdiagramm, das eine Datenschreiboperation der in Fig. 17 gezeigten Speicherzelle zeigt, welche eine zweite Ausführungsform der vorliegenden Erfindung ist;

Fig. 20 ist ein Zeitdiagramm, das eine Datenschreiboperation der in Fig. 17 gezeigten Speicherzelle zeigt, welche eine dritte Ausführungsform der vorliegenden Erfindung ist;

Fig. 21 ist ein Schaltbild einer vierten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, in dem ein Vorladungstransistor mit einer Schaltung verbunden ist, die aus einem Transistor und einem Kondensator besteht, zum Einstellen der parasitären Kapazität der Datensignalleitung;

Fig. 22 ist ein Zeitdiagramm, das eine Datenschreiboperation des in Fig. 1 gezeigten Speichers darstellt, an den die in Fig. 21 gezeigte Schaltung angelegt wird;

Fig. 23 ist eine Schaltbild einer fünften Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, der mit einer aus einem Transistor und einem Kondensator bestehenden Schaltung versehen ist zum Einstellen der parasitären Kapazität der Datensignalleitung;

Fig. 24 ist ein Zeitdiagramm, das eine Operation des in Fig. 23 gezeigten Speichers darstellt;

Fig. 25 ist ein Schaltbild einer sechsten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, der zum Einstellen einer parasitären Kapazität der Datensignalleitung durch Anschließen einer Anzahl von Datensignalleitungen ausgelegt ist;

Fig. 26 ist ein Zeitdiagramm, das eine Operation des in Fig. 25 gezeigten Speichers darstellt;

Fig. 27 ist ein Schaltbild einer siebten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, der zum Einstellen der parasitären Kapazität der Datensignalleitung durch Anschließen einer Anzahl von Datensignalleitungen ausgelegt ist;

Fig. 28 ist ein Zeitdiagramm, das eine Operation des in Fig. 27 gezeigten Speichers darstellt;

Fig. 29 ist ein Schaltbild einer achten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, welcher einen Speicher vom Typ "SRAM + ferroelektrische Speicherzelle" darstellt;

Fig. 30 ist ein Schaltbild einer neunten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, welcher einen Speicher vom Typ " SRAM + ferroelektrische Speicherzelle" darstellt;

Fig. 31 ist ein Zeitdiagramm, das eine Operation des in den Fig. 29 und 30 gezeigten Speichers darstellt;

Fig. 32 ist ein Schaltbild einer zehnten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, welche einen Speicher vom Typ " SRAM + ferroelektrische Speicherzelle" darstellt; und

Fig. 33 ist ein Zeitdiagramm, das eine Operation des in Fig. 32 gezeigten Speichers zeigt.

Fig. 34 ist ein Schaltbild einer elften Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, welche einen Speicher vom Typ "SRAM + ferroelektrische Speicherzelle" darstellt; und

Fig. 35 ist ein Zeitdiagramm, das einen Betrieb des in Fig. 34 gezeigten Speichers zeigt.

Beschreibung der bevorzugten Ausführungsformen

Bezugnehmend auf Fig. 17, ist dort ein Schaltbild einer ersten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung gezeigt, die mit einer aus einem Transistor und einen Kondensator bestehenden Schaltung versehen ist, zum Einstellen der parasitären Kapazität der Datensignalleitung. Fig. 17 zeigt eine Ausführungsform, in der die vorliegende Erfindung auf einen ferroelektrischen Speicher angewendet ist, der aus 1T/1C-Speicherzellen besteht und das Lesesystem vom Plattensteuertyp annimmt.

Wie vorhergehend erwähnt, ist es im Fall des Datenlesesystems vom Plattensteuertyp erforderlich, wenn das Datum aus dem ferroelektrischen Speicher ausgelesen wird, die Gleichung (5) oder die davon abgeleiteten Gleichungen (6) und (7) zu erfüllen. In Verbindung mit dieser Bedingung, wird der ferroelektrische Speicher zum Beispiel so betrachtet, dass die parasitäre Kapazität CS 200 fF ist, die parasitäre Kapazität der Datensignalleitung pro eine Zelle 5 fF ist, die Anzahl von Speicherzellen angeschlossen an eine Datensignalleitung "n" ist und die parasitäre Kapazität des Leseverstärkers, der Vorladungsschaltung, etc., die mit der Datensignalleitung verknüpft sind, ausschließlich der Speicherzellen, 50 fF beträgt. Wenn unter dieser Annahme die Gleichung (7) angewendet wird (dementsprechend ist die Bedingung der Betriebsspannung und anderer in Übereinstimmung mit der Gleichung (7)), muss die folgende Bedingung erfüllt sein:

50 fF + 5 fF · n ≥ 0,833 · · · · 200 fF (17)

Wie in Fig. 17 gezeigt ist, ist eine Datensignalleitungs-Kapazitätseinstellschaltung 121A, die aus einem Datensignalleitungs-Kapazitätseinstelltransistor 122A und einem Datensignalleitungs-Kapazitätseinstellkondensator 123A mit einer Kapazität CC besteht, mit der Datensignalleitung 12A verbunden. Ein Gate des Transistors 122A ist mit einer Datensignalleitungs-Kapazitätseinstellsteuersignalleitung 27A verbunden, und ein Drain des Transistors 122A ist mit der Datensignalleitung 12A verbunden. Eine Source des Transistors 122A ist mit einer Elektrode des Datensignalleitungs-Kapazitätseinstellkondensators 123A verbunden. Die andere Elektrode des Datensignalleitungs-Kapazitätseinstellkondensators 123A ist mit einer internen Anschlussleitung 28A der Datensignalleitungs-Kapazitätseinstellschaltung verbunden. Ähnliche Datensignalleitungs- Kapazitätseinstellschaltungen 121B, 121C und 121D sind mit den Datenleitungen /12A, 12B bzw. /12B verbunden.

Bei dieser Anordnung wird die Gleichung (7), die durch das Speicherzellenarray erfüllt sein muss, wenn das Datum aus der Speicherzelle ausgelesen wird, wie folgt geändert:

50 fF + 5 fF · n + CC ≥ 0,833 · · · · 200 fF (18)

Es ist andererseits erforderlich, gleichzeitig die Bedingungsgleichung (16) zu erfüllen, d. h. die Bedingung, dass die aus der Speicherzelle ausgelesene Signalspannung die minimale Spannung übersteigt, die normalerweise durch den Leseverstärker datenverstärkt werden kann.

Diese Bedingung kann als die folgende Gleichung (19) durch Anwendung der Gleichungen (15) und (16) unter den Annahmen ausgedrückt werden, dass die parasitäre Kapazität der Datensignalleitung des Leseverstärkers und pro jeder einen Speicherzelle und der CS-Wert die gleichen sind, die verwendet werden, wenn die Gleichung (18) abgeleitet wird, und die minimale Spannung, die normalerweise durch den Leseverstärker datenverstärkt werden kann, 100 mV beträgt, und (Q1-Q0) (in Fig. 6) der 1T/1C- Speicherzelle 1000 fC beträgt.

(1/2) · 1000 fC/(50 fF + 5 fF · n + CC + 200 fF) ≥ 100 mV (19)

Wenn in dem Fall der 2T/2C-Speicherzelle angenommen wird, dass (Q1-Q0) (in Fig. 2) 1000 fC beträgt, wird durch Anwenden der Gleichungen (14) und (16) die Gleichung zu der folgenden Gleichung (20), in der der erste Teil (1/2) der linken Seite der Gleichung (19) weggelassen ist:

1000 fC /(50 fF + 5 fF · n + CC + 200 fF)100 mV (20)

In dem oben genannten Aufbau wird es möglich, sowohl die Gleichung (18) als auch die Gleichung (19) oder (20) durch Einstellen des Werts von CC auf einen geeigneten Wert zu erfüllen, unabhängig von den Parametern so wie der parasitären Kapazität der Datensignalleitung des Leseverstärkers, der parasitären Kapazität der Datensignalleitung des Speicherzellenteils, CS etc.

Bezugnehmend auf Fig. 18, ist dort ein Zeitdiagramm einer Operation des in Fig. 17 gezeigten ferroelektrischen Speichers gezeigt. Nun soll eine Operation der Speicherzelle 101A beschrieben werden.

Zuerst, wenn Daten aus der Speicherzelle 101A ausgelesen werden, werden die Auswahlleitung 11A und die Plattenleitung 13A gleichzeitig auf den hohen Pegel gebracht, die Datensignalleitungs-Kapazitätseinstellsteuersignalleitung 27A wird auf den hohen Pegel gebracht, so dass die Kapazität CC der Datensignalleitung 12A hinzugefügt wird. Da die gesamte parasitäre Kapazität der Datensignalleitung 12A eingestellt ist, um die Gleichungen (18) und (19) zu erfüllen, wenn die Kapazität CC hinzugefügt wird, wird eine ausreichende Spannung zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators 104A angelegt, und deshalb wird sichergestellt, eine ausreichende Auslesesignalspannung zu erhalten, die normal durch den Leseverstärker leseverstärkt werden kann.

Die Anstiegszeit der Datensignalleitungs-Kapazitätseinstellsteuersignalleitung 27A kann vor der Anstiegszeit der Auswahlleitung 11A und der Plattenleitung 13A liegen. Ferner kann die Abfallzeit der Datensignalleitungs-Kapazitätseinstellsteuersignalleitung 27A bevor, während oder nachdem der Leseverstärker sich in einem aktivierten Zustand befindet, nämlich zu einer jeglichen Zeit während einer Zeitspanne von der durch die durchgezogene Linie in Fig. 18 gezeigten Abfallzeit zu der durch die gestrichelte Linie gezeigten Abfallzeit liegen. Genau ausgedrückt, wenn die Datensignalleitungs-Kapazitätseinstellsteuersignalleitung 27A vor Aktivierung des Leseverstärkers abgefallen ist (wie gezeigt durch die durchgezogene Linie in Fig. 18), wenn sich der Leseverstärker in einem aktivierten Zustand befindet, wird die Kapazität CC nicht der Datensignalleitung hinzugefügt, so dass eine Ladung/Entladung basierend auf einer zusätzlichen Kapazität nicht auftritt. Deshalb kann die Betriebsgeschwindigkeit erhöht werden, und der verbrauchte elektrische Strom kann verringert werden.

Die andere Operation ist die gleiche wie die des hier vorgehend erklärten konventionellen Beispiels.

Da es, wie oben erwähnt, der vorliegenden Erfindung zufolge möglich ist, frei die verschiedenen Komponenten der parasitären Kapazität der Datensignalleitung ausschließlich der Kapazität CC einzustellen, ist es möglich, eine ausreichende aus der Speicherzelle ausgelesene Signalspannung sicherzustellen. Ferner ist es möglich durch Deaktivieren der Einstellschaltung 121A nach Auslesen des Datum aus der Speicherzelle und vor Aktivierung des Leseverstärkers, um so die Kapazität CC von der Datensignalleitung zu trennen, die Leseverstärkungszeit in der Leseoperation zu verkürzen. Wenn ferner die von einer Einrichtung extern von dem Speicher zugeführten Daten in die Speicherzelle eingeschrieben werden, ist es nicht erforderlich, die Gleichungen (4) und (5) zu erfüllen. Deshalb wird durch vorhergehendes Deaktivieren der Einstellschaltung 121A eine nicht benötigte Ladung/Entladung der Kapazität CC unnötig. Daher kann in dieser Situation die Betriebsgeschwindigkeit erhöht und der verbrauchte elektrische Strom kann verringert werden.

Ein Beispiel des Operationszeitdiagramms in einer solchen Schreiboperation ist in Fig. 19 als eine zweite Ausführungsform der vorliegenden Erfindung gezeigt. Die Steuersignalleitung 27A wird auf dem hohen Pegel gehalten, und eine dem einzuschreibenden Datum entsprechende Spannung wird auf der Datensignalleitung 12A während einer Zeitspanne (3) eingestellt. Auf diese Weise wird das Datum in die ferroelektrische Speicherzelle 101A eingeschrieben.

In der in Fig. 19 gezeigten Ausführungsform wird ein Datum aus der ferroelektrischen Speicherzelle 101A während der Zeitspanne (2) ausgelesen. In diesem Fall besteht die Möglichkeit, dass die Gleichungen (4) und (5) nicht in Verbindung mit der parasitären Kapazität der Datensignalleitung erfüllt werden. Deshalb besteht die Möglichkeit, dass das ausgelesene Datum nicht mit dem in der Speicherzelle gespeicherten Datum übereinstimmt. Da diese Operation jedoch in der Schreibbetriebsart erfolgt, stellt diese Nichtübereinstimmung kein Problem dar.

Wenn das einzuschreibende Datum bereits bekannt ist, ist es möglich, vorhergehend eine dem zu schreibenden Datum entsprechende Spannung auf der Datensignalleitung 12A einzustellen, wie in Fig. 20 gezeigt ist, welche die dritte Ausführungsform der vorliegenden Erfindung darstellt. In der in Fig. 20 gezeigten Ausführungsform wird die Steuersignalleitung 27A auf dem niedrigen Pegel gehalten.

Übrigens ist es möglich, den ferroelektrischen Kondensator der Speicherzelle als den Datensignalleitungs-Kapazitätseinstellkondensator 123A zu verwenden. Außerdem ist es möglich, die Speicherzelle selbst als die Datensignalleitungs- Kapazitätseinstellschaltungen 121A bis 121D zu verwenden. In einigen Fällen ist es möglich, eine Anzahl von Einstellschaltungen mit einer Datensignalleitung zu verbinden.

In der in Fig. 17 gezeigten Einstellschaltung befindet sich ein Knoten 29A, der den Datensignalleitungs-Kapazitätseinstelltransistor 122A und den Datensignalleitungs-Kapazitätseinstellkondensator 123A miteinander verbindet, in einem schwebenden Zustand, wenn die Steuersignalleitung 27A auf dem niedrigen Pegel ist. In dieser Situation kann ein Transistor 125 hinzugefügt werden, dessen Drain mit dem Knoten 29 verbunden ist, dessen Source mit der Signalleitung 31 verbunden ist und dessen Gate mit der Steuerleitung 30 verbunden ist, wie in Fig. 21 gezeigt ist, die ein Schaltbild einer fünften Ausführungsform der vorliegenden Erfindung darstellt. Außerdem zeigt Fig. 22 ein Zeitdiagramm, in dem die in Fig. 21 gezeigte Einstellschaltung 121 in das in Fig. 17 gezeigte Speicherzellenarray eingebaut ist. Wenn die Steuersignalleitung 27 in Fig. 21 nicht aktiviert ist, wird die Vorladungssteuersignalleitung 30 der Datensignalleitungs-Kapazitätseinstellschaltung auf den hohen Pegel gebracht, so dass die Spannung an dem Knoten 29 in der Datensignalleitungs-Kapazitätseinstellschaltung auf die Spannung gebracht wird, die von der Vorladungsstromversorgungsleitung 31 der Datensignalleitungs-Kapazitätseinstellschaltung zugeführt wird, um Erscheinen einer nichtdefinierten elektrischen Ladung an der Datensignalleitung 12 von dem Knoten 29 zu verhindern, wenn die Steuersignalleitung 27 auf den hohen Pegel gebracht wird. Es ist ausreichend, wenn die Abfallzeit der Steuersignalleitung 30 vor einer Anstiegszeit der Steuersignalleitung 27 liegt, und es ist ausreichend, wenn die Anstiegszeit der Steuersignalleitung 30 vor der Abfallzeit der Steuersignalleitung 27 liegt.

Es versteht sich von selbst, dass es möglich ist, das in den Fig. 19 und 20 gezeigte Schreibsystem in dem Speicher anzunehmen, der die in Fig. 21 gezeigte Schaltung verwendet.

Fig. 23 ist ein Schaltbild einer fünften Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, welcher aus wie in Fig. 11 und 12 gezeigten 1T/1C-Speicherzellen besteht, und der das Plattennichtsteuer-Datenlesesystem annimmt.

Wie hier vorhergehend erwähnt wurde, ist es in dem Fall des Plattennichtsteuer-Datenlesesystems erforderlich, die Gleichung (10) oder (11) oder die davon abgeleiteten Gleichungen (12) und (13) zu erfüllen. In Verbindung mit diesem Zustand wird angenommen, dass der ferroelektrische Speicher Einrichtungsparameter aufweist, die die parasitäre Kapazität CS, die parasitäre Kapazität der Datensignalleitung pro einer Speicherzelle, die Anzahl von Speicherzellen verbunden mit einer Datensignalleitung, und die parasitäre Kapazität des Leseverstärkers, die Vorladungsschaltung, etc. verknüpft mit der Datensignalleitung ausschließlich der Speicherzellen umfassen, welche die gleichen sind wie die in dem oben genannten Plattensteuertyp. Wenn unter dieser Annahme Gleichung (13) angewendet wird (dementsprechend ist der Zustand der Betriebsspannung und anderer in Übereinstimmung mit der Gleichung (13)), muss die folgenden Beziehung erfüllt sein:

50 fF + 5 fF · n ≥ 10 · 200 fF (21)

In der in Fig. 23 gezeigten Ausführungsform ist eine Datensignalleitungs-Kapazitätseinstellschaltung 121A, die aus einem Datensignalleitungs-Kapazitätseinstelltransistor 122A und einer Datensignalleitungs-Kapazitätseinstellkapazität 123A mit einer Kapazität CC besteht, ähnlich wie in Fig. 17, mit der Datensignalleitung 12A verbunden.

Bei dieser Anordnung wird die Gleichung (21) wie folgt geändert:

50 fF + 5 fF · n + CC ≥ 10 · 200 fF (22)

Wenn andererseits die minimale Spannung, die normalerweise durch den Leseverstärker datenverstärkt werden kann, und der Wert (Q1-Q0) die gleichen wie der oben genannte Plattensteuertyp sind, wird die Zustandsgleichung, dass die aus der Speicherzelle ausgelesene Signalspannung die minimale Spannung übersteigt, die normalerweise durch den Leseverstärker datenverstärkt werden kann, zu der Gleichung (19) in dem Fall der 1T/1C-Speicherzelle und zu der Gleichung (20) in dem Fall der 2T/2C-Speicherzelle.

In dem oben genannten Aufbau des Plattennichtsteuertyps wird es möglich, sowohl die Gleichung (22) als auch die Gleichung (19) oder (20) durch Einstellen des Werts von CC auf einen geeigneten Wert zu erfüllen, unabhängig von den Parametern so wie der parasitären Kapazität der Datensignalleitung des Leseverstärkers, der parasitären Kapazität der Datensignalleitung des Speicherzellenteils CS, etc. Bezugnehmend auf Fig. 24, ist dort ein Zeitdiagramm einer Operation des in Fig. 23 gezeigten ferroelektrischen Speichers gezeigt. Die Operation der Datensignalleitungs- Kapazitätseinstellschaltung 121A, der Datensignalleitungs-Kapazitätseinstellsteuersignalleitung 27A und der internen Kondensatoranschlussleitung 28B der Datensignalleitungs-Kapazitätseinstellschaltung ist die gleiche wie die in Fig. 18 gezeigte. Die andere Operation ist die gleiche wie die in Fig. 12 gezeigte. Außerdem können in dem das Betriebssystem vom Plattennichtsteuertyp annehmenden ferroelektrischen Speicher das unter Bezugnahme auf die Fig. 19 und 20 erklärte Datenschreibverfahren in ähnlicher Weise angewendet werden, und auch die in Fig. 21 gezeigte Schaltung und das in Fig. 22 gezeigte Operationsverfahren können in ähnlicher Weise angewendet werden.

Bezugnehmend auf Fig. 25, ist dort ein Schaltbild einer sechsten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung gezeigt, der zum Einstellen der parasitären Kapazität der Datensignalleitung in der Datenleseoperation ausgelegt ist, durch Hinzufügen einer Anzahl von Datensignalleitungs-Verbindungsübertragungsgattern 124A bis 124H in dem ferroelektrischen Speicher vom Plattensteuertyp, um so eine Anzahl von Datensignalleitungen miteinander zu verbinden.

In den oben genannten Ausführungsformen wird die aus dem Transistor und dem Kondensator bestehende Schaltung den Datensignalleitungen zum Einstellen der Kapazität CD hinzugefügt. In einer anderen Betrachtungsweise ist die sechste Ausführungsform zum Einstellen der parasitären Kapazität CD der Datensignalleitung in der Datenleseoperation ausgelegt, um eine Gruppe von Datenleitungen (Datenunterleitungen) zu erzeugen, um die Gruppe von Datenleitungen durch Übertragungsgatter zu verbinden, und um das Ein/Ausschalten der Übertragungsgatter zu steuern.

Bezugnehmend auf Fig. 26, ist dort ein Zeitdiagramm gezeigt, das eine Operation des in Fig. 25 gezeigten Speichers darstellt.

Eine gegenseitige Verbindung der Datensignalunterleitungen (die zum Beispiel eine Datensignalleitung 12A bilden) wird durch Steuern von Steuersignalleitungen 32A und 32B der Übertragungsgatter 124A bis 124H gesteuert. Wie in Fig. 26 gezeigt ist, werden die Steuersignalleitungen 32A und 32B auf dem niedrigen Pegel in einem Bereitschaftszustand gehalten, um so alle die Übertragungsgatter 124A bis 124H in einem ausgeschalteten Zustand zu halten, und anschließend werden die Steuersignalleitungen 32A und 32B selektiv auf den hohen Pegel gebracht, um so eine Anzahl von Datensignalunterleitungen zum Verursachen miteinander zu verbinden, dass die parasitäre Kapazität CD zur Datenlesezeit die Gleichungen (4) und (5) erfüllt. Alternativ, wie durch gestrichelte Linien in Fig. 26 gezeigt ist, werden in einem Bereitschaftszustand die Steuersignalleitungen 32A und 32B auf dem hohen Pegel gehalten, um so alle die Übertragungsgatter 124A bis 124H in einem eingeschalteten Zustand zu halten, und zur Lesezeit werden nur die den abzuschaltenden Datensignalunterleitungen entsprechenden Steuersignalleitungen 32A und 32B auf den niedrigen Pegel gebracht.

Fig. 26 zeigt den Fall, in dem die Speicherzelle 101A ausgewählt wird und die Steuerleitung 32A von dem Auslesen des Datums aus der Speicherzelle 101A bis zum Abschluss der Leseverstärkung auf den hohen Pegel gebracht wird und die Steuerleitung 32B auf den hohen Pegel gebracht wird, wenn das Datum aus der Speicherzelle 101A ausgelesen wird, und auf den niedrigen Pegel vor Beginn der Leseverstärkung. Aber die Abfallzeit der Steuerleitung 32B kann nach dem Abschluss der Leseverstärkung verzögert werden, wie in der einfach gepunkteten Kettenlinie in Fig. 26 gezeigt ist.

Wenn die Speicherzelle 101C oder 101F ausgewählt wird, ist die Steueroperation der Steuerleitungen 32A und 32B der gerade oben genannten entgegengesetzt.

Außerdem wird in der oben genannten Ausführungsform jedes Paar von Datensignalunterleitungen durch das Übertragungsgatter miteinander verbunden, es ist jedoch möglich, jede Gruppe aus drei oder mehr Datensignalunterleitungen zu bilden.

Eine gegenseitige Verbindung der Datensignalunterleitungen (die zum Beispiel eine Datensignalleitung 12A bilden) wird durch Steuern von Steuersignalleitungen 32A und 32B der Übertragungsgatter 124A bis 124H gesteuert. Wie in Fig. 26 gezeigt ist, werden die Steuersignalleitungen 32A und 32B auf dem niedrigen Pegel in einem Bereitschaftszustand gehalten, um so alle die Übertragungsgatter 124A bis 124H in einem ausgeschalteten Zustand zu halten, und anschließend werden die Steuersignalleitungen 32A und 32B selektiv auf den hohen Pegel gebracht, um so eine Anzahl von Datensignalunterleitungen zum Verursachen miteinander zu verbinden, dass die parasitäre Kapazität CD zur Datenlesezeit die Gleichungen (4) und (5) erfüllt. Alternativ, wie durch gestrichelte Linien in Fig. 26 gezeigt ist, werden in einem Bereitschaftszustand die Steuersignalleitungen 32A und 32B auf dem hohen Pegel gehalten, um so alle die Übertragungsgatter 124A bis 124H in einem eingeschalteten Zustand zu halten, und zur Lesezeit werden nur die den abzuschaltenden Datensignalunterleitungen entsprechenden Steuersignalleitungen 32A und 32B auf den niedrigen Pegel gebracht.

Fig. 26 zeigt den Fall, in dem die Speicherzelle 101A ausgewählt wird und die Steuerleitung 32A von dem Auslesen des Datums aus der Speicherzelle 101A bis zum Abschluss der Leseverstärkung auf den hohen Pegel gebracht wird und die Steuerleitung 32B auf den hohen Pegel gebracht wird, wenn das Datum aus der Speicherzelle 101A ausgelesen wird, und auf den niedrigen Pegel vor Beginn der Leseverstärkung. Aber die Abfallzeit der Steuerleitung 32B kann nach dem Abschluss der Leseverstärkung verzögert werden, wie in der einfach gepunkteten Kettenlinie in Fig. 26 gezeigt ist.

Wenn die Speicherzelle 101C oder 101F ausgewählt wird, ist die Steueroperation der Steuerleitungen 32A und 32B der gerade oben genannten entgegengesetzt.

Außerdem wird in der oben genannten Ausführungsform jedes Paar von Datensignalunterleitungen durch das Übertragungsgatter miteinander verbunden, es ist jedoch möglich, jede Gruppe aus drei oder mehr Datensignalunterleitungen zu bilden.

Fig. 27 ist ein Schaltbild einer siebten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, das auf den wie in den Fig. 11 und 12 gezeigten ferroelektrischen Speicher vom Plattennichtsteuertyp angewendet ist, und Fig. 28 ist ein Zeitdiagramm, das eine Operation des in Fig. 27 gezeigten Speichers darstellt. Das Verfahren zum Steuern der Übertragungsgatter-Steuerleitungen 32A und 32B ist das gleiche wie das direkt oben in Verbindung mit Fig. 26 beschriebene. Die andere Operation ist die gleiche wie die in Verbindung mit Fig. 12 beschriebene.

Als nächstes wird eine Ausführungsform beschrieben, in der die vorliegende Erfindung auf den ferroelektrischen Speicher des Typs "SRAM + ferroelektrische Speicherzelle" angewendet wird. Bezugnehmend auf Fig. 29, ist dort ein Schaltbild einer achten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung gezeigt, welcher ein Speicher des Typs "SRAM + ferroelektrische Speicherzelle" ist.

Wie Fig. 29 zu entnehmen ist, wird dem konventionellen ferroelektrischen Speicher des Typs "SRAM + ferroelektrische Speicherzelle", wie in Fig. 9 gezeigt, eine Schaltung 121 hinzugefügt, die aus Transistoren 122A und 122B und Kondensatoren 123A und 123B mit einer Kapazität CC bestehen. Die Transistoren 122A und 122B werden durch eine Steuersignalleitung 25 einer Datensignalleitungs-Kapazitätseinstellschaltung gesteuert. Ein Ende von jedem der Kondensatoren 123A und 123B ist mit einer internen Kondensatoranschlussleitung 26 der Datensignalleitungs-Kapazitätseinstellschaltung verbunden. Die Datensignalleitungs-Kapazitätseinstellschaltung 121 kann direkt mit den ferroelektrischen Kondensatoren 104 und 105 verbunden sein, wie in Fig. 30 gezeigt ist, die eine neunte Ausführungsform der vorliegenden Erfindung zeigt.

Bezugnehmend auf Fig. 31, ist ein Zeitdiagramm gezeigt, das eine Operation des in den Fig. 29 und 30 gezeigten Speichers darstellt. Die Operation zum Schreiben der Daten aus dem Flipflop 109 in die ferroelektrischen Kondensatoren 104 und 105 kann ähnlich zu der in Fig. 10 gezeigten Operation während der Zeitspannen (1) bis (5) durchgeführt werden. Die Operation zum Auslesen der Daten aus den ferroelektrischen Kondensatoren 104 und 105 in das Flipflop 109 kann wie in den Zeitspannen (6) bis (10) in Fig. 31 gezeigt durchgeführt werden.

Bevor oder zur gleichen Zeit, wenn die Auswahlsignalleitung 11 auf einen hohen Pegel gebracht wird, wird die Steuersignalleitung 25 der Datensignalleitungs-Kapazitätseinstellschaltung auf den hohen Pegel gebracht, so dass die Kapazität CC zu den Datenleitungen 12 und /12 hinzugefügt wird. Diese Kapazität CC wird eingestellt, um erforderliche der Gleichungen (4), (5), (10), (11) und (16) zu erfüllen. Danach wird die Flipflop-Stromversorgungsleitung 21 in einer Zeitspanne von der Abfallzeit der Steuersignalleitung 25, gezeigt durch die durchgezogene Linie in Fig. 31, zu der Abfallzeit der durch die einfach gepunktete Kettenlinie in Fig. 31 gezeigten Steuersignalleitung 25 auf den hohen Pegel gebracht. Mit anderen Worten, die Steuersignalleitung 25 wird auf den niedrigen Pegel gebracht bevor, oder während, oder nachdem das Datum durch das Flipflop 109 verstärkt wird.

Anstatt jede einzelne Datensignalleitungs-Kapazitätseinstellschaltung 121 für jede einzelne Speicherzelle wie in Fig. 30 und 31 gezeigt einzustellen, ist es möglich, jeden Datensignalleitungs-Kapazitätseinstellkondensator für jede Datensignalleitung vorzusehen, wie in Fig. 32 gezeigt ist, welche ein Schaltbild einer zehnten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung darstellt, die ein Speicher vom Typ "SRAM + ferroelektrische Speicherzelle" ist. Fig. 33 ist ein Zeitdiagramm, das eine Operation des in Fig. 32 gezeigten Speichers darstellt.

In der Ausführungsform, in der jede der Datensignalleitungen 19 und /19 für den SRAM mit einer parasitären Kapazität CC verbunden ist, die erforderliche der Gleichungen (4), (5), (10), (11) und (16) erfüllt, wird die Speicherzellen-Auswahlsignalleitung 18 für den SRAM ähnlich wie die Steuersignalleitung 25 der Datensignalleitungs-Kapazitätseinstellschaltung in den Fig. 29 und 30 betrieben. In diesem Fall kann die parasitäre Kapazität CC eine parasitäre Verdrahtungskapazität oder einen absichtlich hinzugefügten Kondensator darstellen.

Bezugnehmend auf Fig. 34, ist dort ein Schaltbild einer elften Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung gezeigt, welche einen Speicher vom Typ "SRAM + ferroelektrische Speicherzelle" darstellt. In der elften Ausführungsform sind zwei parasitäre Kapazitäten CC in Fig. 32 jeweils durch Datensignalleitungs-Kapazitätseinstellschaltungen 121A und 121B ersetzt, die jeweils einen Transistor 122A und 122B und einen Kondensator 123A und 123B aufweisen. Wie in einem in Fig. 35 gezeigten Zeitdiagramm, das eine Operation des in Fig. 34 gezeigten Speichers darstellt, ist es in diesem Fall erforderlich, die Steuersignalleitung 25 der Datensignalleitungs-Kapazitätseinstellschaltung für die Transistoren 122A und 122B zu steuern. Es ist ausreichend, wenn die Signalleitung 25 bei der gleichen Zeitabfolge wie der der Auswahlsignalleitung 18 gesteuert wird.

In den oben genannten Ausführungsformen sind die 1T/1C-Speicherzelle, die 2T/2C- Speicherzelle und der Typ "SRAM + ferroelektrische Speicherzelle" als die Speicherzelle verwendet worden, aber die vorliegende Erfindung ist nicht nur auf diese Speichertypen begrenzt. Die vorliegende Erfindung kann in ähnlicher Weise auf alle ferroelektrischen Speicher mit einem solchen Betriebssystem angewendet werden, in dem, wenn eine Spannung zwischen gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird, um die Daten aus der ferroelektrischen Speicherzelle auszulesen, eine Spannungsänderung an einem Knoten erfolgt, der mit der Elektrode des ferroelektrischen Kondensators verbunden ist, und Spannungsänderung stellt ein Problem dar. Die oben genannten Ausführungsformen können selektiv zum Realisieren des Speichers kombiniert werden, welcher die vorliegende Erfindung realisieren kann.

Wie den obigen Ausführungen zu entnehmen ist, kann der ferroelektrische Speicher gemäß der vorliegenden Erfindung das Problem des Standes der Technik vermeiden, bei dem, wenn die Daten aus der Speicherzelle ausgelesen werden, die Spannung der Datensignalleitung sich ändert, so dass keine Spannung nicht kleiner als die Koerzitivspanung zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt wird mit dem Ergebnis, dass keine ausreichende Auslesesignalspannung erhalen werden kann. Deshalb kann eine stabile Operation des ferroelektrischen Speichers relisiert werden.

Die Erfindung ist auf diese Weise unter Bezugnahme auf die speziellen Ausführungsformen gezeigt und beschrieben worden. Es soll jedoch festgestellt werden, dass die vorliegende Erfindung in keiner Weise auf die Details der dargestellten Strukturen begrenzt ist, sondern Änderungen und Modifikationen innerhalb des Umfangs der anliegenden Patentansprüche vorgenommen werden können.


Anspruch[de]

1. Ferroelektrischer Speicher mit einer Anzahl von Paaren von Datensignalleitungen (12A, , 12B, ; 12, ) zum Ausgeben und Entfernen von Daten, einer Anzahl von Auswahlleitungen (11A-11C, 11), die in Übereinstimmung mit einem Adresssignal ausgewählt werden, und einer Anzahl einheitlicher Speicherzellfelder, die jeweils entlang einem entsprechenden Paar der Datensignalleitungen (12A, , 12B, ; 12, ) der Anzahl von Paaren von Datensignalleitungen (12A, , 12B, ; 12, ) angeordnet sind, wobei jedes der einheitlichen Speicherzellfelder aufweist:

eine Anzahl von Speicherzellen (101A-101F, 101) mit jeweils zumindest einem ferroelektrischen Kondensator (104A; 104, 105) mit einem Kondensatordielektrikum aus einem ferroelektrischen Material, das zwischen einem Paar gegenüberliegender Elektroden eingefügt ist, einem ersten Schaltmittel (102A, 103), das mit dem ferroelektrischen Kondensator (104A; 104, 105) verbunden und einem der korrespondierenden Paare von Datensignalleitungen (12A, , 12B, ; 12, ) verbunden ist und durch eine entsprechende der Auswahlsignalleitungen (11A-11C, 11) gesteuert wird, so dass unterschiedliche Polarisierungsbedingungen des ferroelektrischen Kondensators (104A; 104, 105) jeweils unterschiedlichen Bedingungen von gespeicherten Daten entsprechen, und, wenn eine erste Spannung, die nicht Null ist, zwischen die gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104A; 104, 105) angelegt wird, da ein Strom, der zwischen dem ferroelektrischen Kondensator (104A; 104, 105) und der entsprechenden Datensignalleitung (12A, , 12B, ; 12, ) fließt, unterschiedlich ist, abhängig von der Polarisierungsbedingung des ferroelektrischen Kondensators (104A; 104, 105) der Strom erfasst wird oder eine Spannung, die auf dem entsprechenden Paar von Datensignalleitungen (12A, , 12B, ; 12, ) auf Grund des detektierten Stroms erscheint, für den Zweck des Auslesens der gespeicherten Daten,

einem Mittel (107A, 107B; 109), das mit dem entsprechenden einen Paar von Datensignalleitungen (12A, , 12B, ; 12, ) verbunden ist, zur Erfassung einer Strom- oder Spannungsdifferenz, die zwischen den entsprechenden beiden Datensignalleitungen (12A, , 12B, ; 12, 12) erscheint, und

einem Mittel (121 A-121 D; 121; 124A-124H), das mit dem zumindest einen korrespondierenden Paar von Datensignalleitungen (12A, , 12B, ; 12, ) verbunden ist, zum zeitweiligen Steuern einer parasitären Kapazität des zumindest einen korrespondierenden Paares von Datensignalleitungen (12A, , 12B, ; 12, ) auf einen Optimalwert, wenn Daten aus einer Speicherzelle (101A-101F, 101) ausgelesen werden, für den Zweck der Minimierung einer Variation der Spannung auf der zumindest einen der entsprechenden Paare von Datensignalleitungen (12A, , 12B, ; 12, ), die durch einen anderen Faktor als den Strom auf Grund der Polarisierung des ferroelektrischen Kondensators (104A, 104, 105) verursacht wird,

dadurch gekennzeichnet, dass das Mittel zum zeitweiligen Steuern der parasitären Kapazität (121A-121D; 121; 124A-124H) die parasitäre Kapazität derart steuert, dass eine Spannung, die nicht geringer ist als die Koerzitivspannung, zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104A; 104, 105) angelegt wird, und

dadurch, dass das Mittel zum zeitweiligen Steuern einer parasitären Kapazität (121A-121D; 121; 124A-124H) ein zweites Schaltmittel (122A; 124A-124H) aufweist, das zwischen die Kapazität und die entsprechende Datensignalleitung (121A- 121D; 121; 124A-124H) geschaltet ist und durch ein Steuersignal (27A, 27B; 32A, 32B; 25) so gesteuert wird, um die Kapazität mit der korrespondierenden Datensignalleitung (12A, , 12B, ; 12, ) zu verbinden, wenn die Daten gelesen werden.

2. Ferroelektrischer Speicher nach Anspruch 1, wobei das erste Schaltmittel zumindest einen Transistor (102A; 102, 103) aufweist.

3. Ferroelektrischer Speicher nach Anspruch 2, wobei die ersten und die zweiten gegenüberliegenden Elektroden des zumindest einen ferroelektrischen Kondensators (104A, 104, 105) mit der Source des zumindest einen Transistors (102A; 102, 103) und einer Plattenleitung (13A, 13B; 13) verbunden sind, wobei das Drain des zumindest einen Transistors (102A; 102, 103) mit der einen der entsprechenden zwei Datensignalleitungen (12A, , 12B, ; 12, ) verbunden ist und das Gate des zumindest einen Transistors (102A; 102, 103) mit der entsprechenden einen der Auswahlsignalleitungen (11A-11C; 11) verbunden ist.

4. Ferroelektrischer Speicher nach Anspruch 1, wobei die Speicherzelle einen ersten und einen zweiten ferroelektrischen Kondensator (104A, 105A) und einen ersten und einen zweiten Transistor (102A, 103A) aufweist, wobei eine erste und eine zweite gegenüberliegende Elektrode des ersten ferroelektrischen Kondensators (104A) mit der Source des ersten Transistors (102A) und einer Plattenleitung (13A) verbunden sind, wobei das Drain des ersten Transistors (102A) mit der ersten der entsprechenden beiden Datensignalleitungen (12A, , 12B, ) verbunden ist und das Gate des ersten Transistors (102A) mit der entsprechenden einen der Auswahlsignalleitungen (11A- 11C) verbunden ist und wobei eine erste und eine zweite gegenüberliegende Elektrode des zweiten ferroelektrischen Kondensators (105A) mit der Source des zweiten Transistors (103A) und der Plattenleitung (13A) verbunden ist, das Drain des zweiten Transistors (103A) mit der anderen der entsprechenden beiden Datensignalleitungen (12A, , 12B, ) verbunden ist und das Gate des zweiten Transistors (103A) mit der entsprechenden einen der Auswahlsignalleitungen (11A-11C) verbunden ist.

5. Ferroelektrischer Speicher nach Anspruch 1, wobei die Speicherzelle einen ferroelektrischen Kondensator und einen ersten und einen zweiten Transistor aufweist, wobei eine erste und eine zweite gegenüberliegende Elektrode des ferroelektrischen Kondensators mit der Source des ersten Transistors bzw. der Source des zweiten Transistors verbunden ist, wobei das Drain des ersten Transistors mit der einen der entsprechenden beiden Datensignalleitungen verbunden ist und das Gate des ersten Transistors mit der entsprechenden einen der Auswahlsignalleitungen, das Drain des zweiten Transistors mit der anderen des entsprechenden Paares der Datensignalleitungen und das Gate des zweiten Transistors mit der entsprechenden einen der Auswahlsignalleitungen verbunden ist.

6. Ferroelektrischer Speicher nach Anspruch 1, wobei die Speicherzelle ein Flip- Flop (109) und zumindest einen ferroelektrischen Kondensator (104, 105) aufweist, wobei das Flip-Flop (109) aus einer Anzahl von Transistoren (110-113) oder einer Kombination aus einer Anzahl von Transistoren und passiven Schaltungselementen aufgebaut ist.

7. Ferroelektrischer Speicher nach Anspruch 6, wobei die Speicherzelle einen ersten und einen zweiten ferroelektrischen Kondensator (104, 105) aufweist, wobei zwei Datensignalanschlüsse des Flip-Flops (109) jeweils über ein erstes und ein zweites Übertragungsgatter (114, 115) mit einem Paar Signalleitungen (19, ) verbunden sind, die mit einem Differenzleseverstärker verbunden sind, wobei die Datensignalanschlüsse des Flip-Flops (109) jeweils über dritte und vierte Übertragungsgatter (102, 103) mit einer ersten Elektrode des ersten und zweiten ferroelektrischen Kondensators (104, 105) verbunden sind, wobei ein Steueranschluss des ersten und des zweiten Übertragungsgatters (114, 115) mit der entsprechenden einen der Auswahlsignalleitungen (18) verbunden ist, ein Steueranschluss des dritten und des vierten Übertragungstores (102, 103) mit einer Steuersignalleitung (11) und eine zweite Elektrode des ersten und des zweiten ferroelektrischen Kondensators mit einer Plattenleitung (13) verbunden sind.

8. Ferroelektrischer Speicher nach Anspruch 1 mit weiterhin:

Mitteln zum Durchführen des Datenlesens aus der Speicherzelle (101A-101F; 101), die auszulesen ist, durch Einstellen der entsprechenden Datensignalleitung (12A, , 12B, , 12, ), die mit der auszulesenden Speicherzelle (101A-101F; 101) verbunden ist, auf eine zweite Spannung, durch Einstellen einer Plattenleitung (13A, 13B; 13), die mit der auszulesenden Speicherzelle (101A-101F; 101) verbunden ist, auf eine dritte Spannung, die sich von der zweiten Spannung unterscheidet und sich auch von einer Spannung vor dem Datenlesevorgang unterscheidet, durch Einstellen der Auswahlsignalleitung (11A-11C; 11), die mit der auszulesenden Speicherzelle (101A- 101F; 101) verbunden ist, auf eine fünfte Spannung zum Auswählen der auszulesenden Speicherzelle (101A-101F; 101), so dass eine Spannungsdifferenz zwischen den gegenüberliegenden Elektroden des Kondensators (104A; 104, 105) verursacht wird, wodurch ein Signal entsprechend den in der auszulesenden Speicherzelle (101A-101F; 101) gespeicherten Daten an die entsprechende Datensignalleitung (12A, , 12B, , 12, ) ausgegeben wird, und

Mittel zum Einstellen einer parasitären Kapazität CD der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) zum Erfüllen der folgenden Beziehung:

wobei CS die Kapazität der normalen dielektrischen Komponente des ferroelektrischen Kondensators (104A; 104, 105) ist,

Vc die Koerzitivspannung ist, die durch Multiplizieren eines elektrischen Koerzitivfeldes des ferroelektrischen Kondensators (104A; 104, 105) mit der Filmdicke eines ferroelektrischen Materials des ferroelektrischen Kondensators (104A; 104, 105) umgewandelt wurde;

VPL0 die fünfte Spannung ist,

VPL die dritte Spannung ist,

VDL0 die zweite Spannung ist,

VSO eine Anfangsspannung eines Knotens vor dem Lesevorgang ist, der das erste Schaltmittel (102A; 102, 103) der Speicherzelle (101A-101F; 101) und den zumindest einen ferroelektrischen Kondensator (104A; 104, 105) verbindet,

so dass eine Spannungsänderung auf der Datensignalleitung (12A, , 12B, , 12, ) auf Grund des Betreibens der Plattenleitung beim Lesen der Daten minimiert wird.

9. Ferroelektrischer Speicher nach Anspruch 8, wobei das Mittel zum Einstellen der parasitären Kapazität eine Schaltung (121A; 121) aufweist, mit einem Kondensator (123A) mit einer Kapazität, die es der parasitären Kapazität ermöglicht, die obige Relation zu erfüllen, wenn der Kondensator (123A) mit der korrespondierenden Datensignalleitung (12A, , 12B, , 12, ) verbunden ist.

10. Ferroelektrischer Speicher nach Anspruch 8, wobei das Mittel zum Einstellen der parasitären Kapazität eine Anzahl von Datensignalunterleitungen aufweist, die als Ganze eine Datensignalleitung (12A, , 12B, , 12, ) bilden, und eine Anzahl von zweiten Schaltmitteln (124A-124H), jeweils zum Verbinden zumindest von zwei aneinandergrenzenden Datenunterleitungen der Anzahl von Datenunterleitungen, wobei die Anzahl von zweiten Schaltmitteln (124A-124H) selektiv durch ein Steuersignal (32A, 32B) gesteuert werden, um ausgewählte Datenunterleitungen der Anzahl von Datenunterleitungen zu verbinden, um dadurch die parasitäre Kapazität so einzustellen, dass sie die oben gegebene Relation erfüllt.

11. Ferroelektrischer Speicher nach Anspruch 1 mit ferner:

Mitteln zum Durchführen des Datenlesens an der Speicherzelle (101A-101F; 101), die auszulesen ist, durch Einstellen der korrespondierenden Datensignalleitung (12A, , 12B, , 12, ), die mit der Speicherzelle (101A-101F, 101), die auszulesen ist, verbunden ist, auf eine zweite Spannung, durch Einstellen einer Plattenleitung (13A, 13B; 13), die mit der auszulesenden Speicherzelle (101A-101F; 101) verbunden ist, auf eine dritte Spannung, die eine feste Spannung, unterschiedlich zu der zweiten Spannung, ist, durch Einstellen der Auswahlsignalleitung (11A-11C; 11), die mit der auszulesenden Speicherzelle (101A-101F; 101) verbunden ist, auf eine vierte Spannung zum Auswählen der auszulesenden Speicherzelle (101A-101F; 101), so dass eine Spannungsdifferenz zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104A; 104, 105) erscheint, wodurch ein Signal entsprechend dem in der auszulesenden Speicherzelle (101A-101F; 101) gespeicherten Datum an die entsprechende Datensignalleitung (12A, , 12B, , 12, ) ausgegeben wird, und

Mittel zum Einstellen einer parasitären Kapazität CD der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) so, dass die folgende Relation erfüllt ist:

wobei CS die Kapazität einer normalen dielektrischen Komponente des ferroelektrischen Kondensators (104A; 104, 105) ist,

Vc die Koerzitivspannung ist, die durch Multiplizieren eines elektrischen Koerzitivfeldes des ferroelektrischen Kondensators (104A; 104, 105) mit der Filmdicke eines ferroelektrischen Materials des ferroelektrischen Kondensators (104A; 104, 105) umgewandelt wurde;

VPLC die dritte Spannung ist,

VDL0 die zweite Spannung ist, und

VS0 eine Anfangsspannung eines Knotens vor dem Lesevorgang ist, der das erste Schaltmittel (102A; 102, 103) der Speicherzelle (101A-101F; 101) und den zumindest einen ferroelektrischen Kondensator (104A; 104, 105) verbindet,

so dass eine Spannungsänderung auf der Datensignalleitung (12A, , 12B, , 12, ) auf Grund des Betreibens der Plattenleitung beim Lesen der Daten minimiert wird.

12. Ferroelektrischer Speicher nach Anspruch 11, wobei das Mittel zum Einstellen der parasitären Kapazität eine Schaltung (121A; 121) mit einem Kondensator (123A) mit einer Kapazität aufweist, die es der parasitären Kapazität ermöglicht, die obige Relation zu erfüllen, wenn der Kondensator (123A) mit der korrespondierenden Datensignalleitung (12A, , 12B, , 12, ) verbunden ist.

13. Ferroelektrischer Speicher nach Anspruch 11, wobei das Mittel zum Einstellen der parasitären Kapazität eine Anzahl von Datensignalunterleitungen aufweist, die als Ganze eine Datensignalleitung (12A, , 12B, , 12, ) bilden, und eine Anzahl von zweiten Schaltmitteln (124A-124H), jeweils zum Verbinden zumindest von zwei aneinandergrenzenden Datenunterleitungen der Anzahl von Datenunterleitungen, wobei die Anzahl von zweiten Schaltmitteln (124A-124H) selektiv durch ein Steuersignal (32A, 32B) gesteuert werden, um ausgewählte Datenunterleitungen der Anzahl von Datenunterleitungen zu verbinden, um dadurch die parasitäre Kapazität so einzustellen, dass sie die oben gegebene Relation erfüllt.

14. Verfahren zum Steuern des Betriebs eines ferroelektrischen Speichers nach Anspruch 1, wobei das Verfahren das Lesen von Daten aus der Speicherzelle (101A - 101F; 101), die auszulesen ist, durchführt durch Einstellen der entsprechenden Datensignalleitung (12A, , 12B, , 12, ), die mit der auszulesenden Speicherzelle (101A-101F; 101) verbunden ist, auf eine zweite Spannung, durch Einstellen einer Plattenleitung (13A, 13B; 13), die mit der auszulesenden Speicherzelle (101A-101F; 101) verbunden ist, auf eine dritte Spannung, die sich von der zweiten Spannung unterscheidet und sich auch von einer Spannung unterscheidet, die vor dem. Datenlesevorgang an die Plattenleitung angelegt wurde, durch Einstellen der Auswählsignalleitung (11A-11C; 11), die mit der auszulesenden Speicherzelle (101A-101F; 101) verbunden ist, auf eine fünfte Spannung zum Auswählen der auszulesenden Speicherzelle (101A - 101F; 101), so dass eine Spannungsdifferenz, die der ersten Spannung entspricht, zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104A; 104, 105) auftritt, wodurch ein Signal entsprechend dem in der auszulesenden Speicherzelle (101A-101F; 101) gespeicherten Datum auf der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) ausgegeben wird.

15. Verfahren nach Anspruch 14, wobei, unter der Annahme, dass eine parasitäre Kapazität der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) CD ist, die Kapazität der normalen dielektrischen Komponente des ferroelektrischen Kondensators (104A; 104, 105) CS ist, die Koerzitivspannung, die durch Multiplizieren eines elektrischen Koerzitivfeldes des ferroelektrischen Kondensators (104A; 104, 105) durch die Filmdicke eines ferroelektrischen Materials des ferroelektrischen Kondensators (104A; 104, 105) gewandelt wurde, Vc ist, die fünfte Spannung VPL0 ist, die dritte Spannung VPL ist, die zweite Spannung VDL0 ist und die Anfangsspannung eines Knotens, der das erste Schaltmittel (102A; 102, 103) der Speicherzelle (101A-101F; 101) und den ferroelektrischen Kondensator (104A, 104, 105) verbindet, vor dem Lesevorgang, VSO ist, die parasitäre Kapazität der entsprechenden Datenleitung (12A, , 12B, , 12, ) CD bestimmt wird, um die folgende Beziehung zu erfüllen:

so dass eine Spannungsänderung auf der Datensignalleitung (12A, , 12B, , 12, ), die durch Betreiben der Plattenleitung (13A, 13B; 13) beim Lesen von Daten verursacht wird, minimiert wird, wodurch eine Spannung, die nicht geringer ist als die Koerzitivspannung, zwischen gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104A; 104, 105) angelegt wird.

16. Verfahren nach Anspruch 14, wobei unter der Annahme, dass eine aus der Speicherzelle (101A-101F; 101) ausgelesene Signalspannung VSIG ist und ein minimaler Spannungswert, der normalerweise durch einen Leseverstärker vom Spannungstyp verstärkt werden kann, VSE ist, die Beziehung von VSIG ≥ VSE erfüllt ist.

17. Verfahren nach Anspruch 14, wobei, unter der Annahme, dass die parasitäre Kapazität einer entsprechenden Datensignalleitung (12A, , 12B, , 12, ) CD ist, die Kapazität einer normalen dielektrischen Komponente des ferroelektrischen Kondensators (104A; 104, 105) CS ist, eine remanente elektrische Polarisationsladung des ferroelektrischen Kondensators (104A; 104, 105) Qr ist und der Minimalspannungswert, der normalerweise durch einen Leseverstärker vom Spannungstyp verstärkt werden kann, VSE ist, die parasitäre Kapazität CD der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) so bestimmt ist, dass die folgende Beziehung erfüllt ist:

18. Verfahren nach Anspruch 14, wobei, unter der Annahme, dass die parasitäre Kapazität einer entsprechenden Datensignalleitung (12A, , 12B, , 12, ) CD ist, die Kapazität einer normalen dielektrischen Komponente des ferroelektrischen Kondensators (104A; 104, 105) CS ist, eine remanente elektrische Polarisationsladung des ferroelektrischen Kondensators (104A; 104, 105) Qr ist und der Minimalspannungswert, der normalerweise durch einen Leseverstärker vom Spannungstyp verstärkt werden kann, VSE ist, die parasitäre Kapazität CD der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) so bestimmt ist, dass die folgende Beziehung erfüllt ist:

19. Verfahren nach Anspruch 15, wobei der ferroelektrische Speicher ein Mittel aufweist zur Durchführung des Einstellens der parasitären Kapazität, wobei das Mittel zum Einstellen der parasitären Kapazität eine Schaltung (121A; 121) mit einem Kondensator (123A) und einem zweiten Schaltmittel (122A) aufweist, das zwischen den Kondensator (123A) und die entsprechende Signalleitung (12A, , 12B, , 12, ) geschaltet ist und durch ein Steuersignal (27A, 27B; 25) derart gesteuert wird, dass es den Kondensator (123A) mit der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) verbindet, wenn das Datum gelesen wird, und wobei das Verfahren die Schritte des Aktivierens des Leseverstärkers (107A, 107B) aufweist, nachdem das Datum aus der ausgewählten Speicherzelle (101A-101F; 101) ausgelesen wurde, so dass das ausgelesene Datum durch den Leseverstärker (107A, 107B) leseverstärkt wird, und des Deaktivierens des zweiten Schaltmittels (122A) vor oder während oder nachdem das ausgelesene Datum durch den Leseverstärker (107A, 107B) leseverstärkt wurde, so dass der Kondensator (123A) von der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) getrennt wird.

20. Verfahren nach Anspruch 19, wobei, wenn Daten von außen des ferroelektrischen Speichers ein einer ausgewählten Speicherzelle (101A-101F; 101) geschrieben werden, das zweite Schaltmittel (122A), das mit der Datensignalleitung (12A, , 12B, , 12, ) verbunden ist, die mit der ausgewählten Speicherzelle (101A-101F; 101) verbunden ist, deaktiviert wird, so dass der Kondensator (123A) von der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) getrennt wird.

21. Verfahren nach Anspruch 15, wobei der ferroelektrischer Speicher ein Mittel zur Durchführung des Einstellens der parasitären Kapazität aufweist, wobei das Mittel zum Einstellen der parasitären Kapazität eine Anzahl von Datenunterleitungen aufweist, die als Ganzes eine Datensignalleitung (12A, , 12B, ) bilden, und einer Anzahl von zweiten Schaltmitteln (124A-124H) jeweils zum Verbinden zumindest zwei aneinandergrenzender Datensignalunterleitungen der Anzahl von Datensignalunterleitungen, wobei die Anzahl von zweiten Schaltmitteln (124A- 124H) selektiv durch ein Steuersignal (32A, 32B) gesteuert wird, um die ausgewählten Datensignalunterleitungen der Anzahl von Datensignalunterleitungen zu verbinden, wodurch die parasitäre Kapazität eingestellt wird, um die oben genannte Beziehung zu erfüllen.

22. Verfahren nach Anspruch 21, wobei das Verfahren die Schritte des Aktivierens des Leseverstärkers (107A) aufweist, nachdem Daten aus der ausgewählten Speicherzelle (101A-101F; 101) ausgelesen werden, so dass das ausgelesene Datum durch den Leseverstärker (107A) leseverstärkt wird, und des Deaktivierens der zweiten Schaltmittel (124A-124H) vor oder während oder nachdem das ausgelesene Datum durch den Leseverstärker (107A) leseverstärkt wurde, so dass der Kondensator (104A; 104, 105) von der korrespondierenden Datensignalleitung (12A, , 12B, , 12, ) getrennt wird.

23. Verfahren nach Anspruch 22, wobei, wenn Daten, die von außen des ferroelektrischen Speichers in eine ausgewählte Speicherzelle (101A-101F; 101) eingeschrieben werden, die zweiten Schaltmittel (124A-124H), die mit der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) verbunden sind, die mit der ausgewählten Speicherzelle (101A-101F; 101) verbunden ist, deaktiviert werden, so dass die Anzahl von Datensignalunterleitungen voneinander getrennt sind.

24. Verfahren zum Steuern des Betriebs eines ferroelektrischen Speichers nach Anspruch 1, wobei das Verfahren das Auslesen von Daten aus der auszulesenden Speicherzelle (101A-101F; 101) durchführt durch Einstellen der entsprechenden Datensignalleitung (12A, , 12B, , 12, ), die mit der Speicherzelle (101A - 101F; 101), die auszulesen ist, verbunden ist, auf eine zweite Spannung, durch Einstellung einer Plattenleitung (13A, 13B; 13), die mit der auszulesenden Speicherzelle (101A-101F; 101) verbunden ist, auf eine dritte Spannung, die eine feste Spannung, unterschiedlich von der zweiten Spannung, ist, durch Einstellen der Auswahlsignalleitung (11A-11C; 11), die mit der auszulesenden Speicherzelle (101A-101F; 101) verbunden ist, auf eine vierte Spannung zum Auswählen der auszulesenden Speicherzelle (101A-101F; 101), so dass eine Spannungsdifferenz entsprechend der ersten Spannung zwischen den gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104A; 104, 105) verursacht wird, wenn ein Signal entsprechend dem Datum, das in der auszulesenden Speicherzelle (101A-101F; 101) gespeichert ist, zu der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) ausgegeben wird.

25. Verfahren nach Anspruch 24, wobei, unter der Annahme, dass eine parasitäre Kapazität der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) CD ist, die Kapazität der normalen dielektrischen Komponente des ferroelektrischen Kondensators (104A; 104, 105) CS ist, die Koerzitivspannung, die durch Multiplizieren eines elektrischen Koerzitivfeldes des ferroelektrischen Kondensators (104A; 104, 105) durch die Filmdicke eines ferroelektrischen Materials des ferroelektrischen Kondensators (104A; 104, 105) gewandelt wurde, Vc ist, die dritte Spannung VPLC ist, die zweite Spannung VDLO ist, und die Anfangsspannung eines Knotens, der das erste Schaltmittel (102A; 102, 103) der Speicherzelle (101A-101F; 101) und den ferroelektrischen Kondensator (104A, 104, 105) verbindet, vor dem Lesevorgang VSO ist, die parasitäre Kapazität der entsprechenden Datenleitung (12A, , 12B, , 12, ) CD bestimmt wird, um die folgende Beziehung zu erfüllen:

so dass eine Spannungsänderung auf der Datensignalleitung (12A, , 12B, , 12, ), die durch Betreiben der Plattenleitung (13A, 13B; 13) beim Lesen von Daten verursacht wird, minimiert wird, wodurch eine Spannung, die nicht geringer ist als die Koerzitivspannung, zwischen gegenüberliegenden Elektroden des ferroelektrischen Kondensators (104A; 104, 105) angelegt wird.

26. Verfahren nach Anspruch 24, wobei unter der Annahme, dass eine aus der Speicherzelle (101A-101F; 101) ausgelesene Signalspannung VSIG ist und ein minimaler Spannungswert, der normalerweise durch einen Leseverstärker vom Spannungstyp verstärkt werden kann, VSE ist, die Beziehung von VSIG ≥ VSE erfüllt ist.

27. Verfahren nach Anspruch 24, wobei, unter der Annahme, dass die parasitäre Kapazität einer entsprechenden Datensignalleitung (12A, , 12B, , 12, ) CD ist, die Kapazität einer normalen dielektrischen Komponente des ferroelektrischen Kondensators (104A; 104, 105) CS ist, eine remanente elektrische Polarisationsladung des ferroelektrischen Kondensators (104A; 104, 105) Qr ist und der Minimalspannungswert, der normalerweise durch einen Leseverstärker vom Spannungstyp verstärkt werden kann, VSE ist, die parasitäre Kapazität CD der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) so bestimmt ist, dass die folgende Beziehung erfüllt ist:

28. Verfahren nach Anspruch 24, wobei, unter der Annahme, dass die parasitäre Kapazität einer entsprechenden Datensignalleitung (12A, , 12B, , 12, ) CD ist, die Kapazität einer normalen dielektrischen Komponente des ferroelektrischen Kondensators (104A; 104, 105) CS ist, eine remanente elektrische Polarisationsladung des ferroelektrischen Kondensators (104A; 104, 105) Qr ist und der Minimalspannungswert, der normalerweise durch einen Leseverstärker vom Spannungstyp verstärkt werden kann, VSE ist, die parasitäre Kapazität CD der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) so bestimmt ist, dass die folgende Beziehung erfüllt ist:

29. Verfahren nach Anspruch 25, wobei der ferroelektrische Speicher ein Mittel aufweist zur Durchführung des Einstellens der parasitären Kapazität, wobei das Mittel zum Einstellen der parasitären Kapazität eine Schaltung (121A; 121) mit einem Kondensator (123A) und einem zweiten Schaltmittel (122A) aufweist, das zwischen den Kondensator (123A) und die entsprechende Signalleitung (12A, , 12B, , 12, ) geschaltet ist und durch ein Steuersignal (27A, 27B; 25) derart gesteuert wird, dass es den Kondensator (123A) mit der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) verbindet, wenn das Datum gelesen wird, und wobei das Verfahren die Schritte des Aktivierens des Leseverstärkers (107A, 107B) aufweist, nachdem das Datum aus der ausgewählten Speicherzelle (101A-101F; 101) ausgelesen wurde, so dass das ausgelesene Datum durch den Leseverstärker (107A, 107B) leseverstärkt wird, und des Deaktivierens des zweiten Schaltmittels (122A) vor oder während oder nachdem das ausgelesene Datum durch den Leseverstärker (107A, 107B) leseverstärkt wurde, so dass der Kondensator (123A) von der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) getrennt wird.

30. Verfahren nach Anspruch 29, wobei, wenn Daten von außen des ferroelektrischen Speichers ein einer ausgewählten Speicherzelle (101A-101F; 101) geschrieben werden, das zweite Schaltmittel (122A), das mit der Datensignalleitung (12A, , 12B, , 12, ) verbunden ist, die mit der ausgewählten Speicherzelle (101A-101F; 101) verbunden ist, deaktiviert wird, so dass der Kondensator (123A) von der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) getrennt wird.

31. Verfahren nach Anspruch 25, wobei der ferroelektrischer Speicher ein Mittel zur Durchführung des Einstellens der parasitären Kapazität aufweist, wobei das Mittel zum Einstellen der parasitären Kapazität eine Anzahl von Datenunterleitungen aufweist, die als Ganzes eine Datensignalleitung (12A, , 12B, ) bilden, und einer Anzahl von zweiten Schaltmitteln (124A-124H) jeweils zum Verbinden zumindest zwei aneinandergrenzender Datensignalunterleitungen der Anzahl von Datensignalunterleitungen, wobei die Anzahl von zweiten Schaltmitteln (124A - 124H) selektiv durch ein Steuersignal (32A, 32B) gesteuert wird, um die ausgewählten Datensignalunterleitungen der Anzahl von Datensignalunterleitungen zu verbinden, wodurch die parasitäre Kapazität eingestellt wird, um die oben genannte Beziehung zu erfüllen.

32. Verfahren nach Anspruch 31, wobei das Verfahren die Schritte des Aktivierens des Leseverstärkers (107A) aufweist, nachdem Daten aus der ausgewählten Speicherzelle (101A-101F; 101) ausgelesen wurden, so dass das ausgelesene Datum durch den Leseverstärker (107A) leseverstärkt wird, und des Deaktivierens der zweiten Schaltmittel (124A-124H) vor oder während oder nachdem das ausgelesene Datum durch den Leseverstärker (107A) leseverstärkt wurde, so dass der Kondensator (104A; 104, 105) von der korrespondierenden Datensignalleitung (12A, , 12B, , 12, ) getrennt wird.

33. Verfahren nach Anspruch 32, wobei, wenn Daten, die von außen des ferroelektrischen Speichers in eine ausgewählte Speicherzelle (101A-101F; 101) eingeschrieben werden, die zweiten Schaltmittel (124A-124H), die mit der entsprechenden Datensignalleitung (12A, , 12B, , 12, ) verbunden sind, die mit der ausgewählten Speicherzelle (101A-101F; 101) verbunden ist, deaktiviert werden, so dass die Anzahl von Datensignalunterleitungen voneinander getrennt sind.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com