PatentDe  


Dokumentenidentifikation DE69714350T2 13.02.2003
EP-Veröffentlichungsnummer 0810608
Titel Gemeinsam geteilte Bootstrapschaltung
Anmelder Colwell, Robert C., San Francisco, Calif., US
Erfinder Proebsting, Robert J., Los Altos, California 94022, US
Vertreter Sparing . Röhl . Henseler, 40237 Düsseldorf
DE-Aktenzeichen 69714350
Vertragsstaaten DE, GB, NL
Sprache des Dokument EN
EP-Anmeldetag 22.05.1997
EP-Aktenzeichen 971082664
EP-Offenlegungsdatum 03.12.1997
EP date of grant 31.07.2002
Veröffentlichungstag im Patentblatt 13.02.2003
IPC-Hauptklasse G11C 8/00

Beschreibung[de]

Die vorliegende Erfindung betrifft Halbleiterspeicher. Insbesondere betrifft die vorliegende Erfindung Wortleitungs-Bootstrapschaltungen, die in Halbleiter- Speichern verwendet werden.

Halbleiterspeicher mit wahlfreiem Zugriff sind ein wichtiger und integraler Bestandteil heutiger elektronischer Systeme. Diese Speicher sind gewöhnlich in mehreren Matrizen angeordnet, wobei jede Matrix durch Zeilen- und Spalten-Decodierschaltungsanordnungen adressiert werden kann. Zeilendecodierer wählen Wortleitungen aus, während Spaltendecodierer Bitleitungen auswählen. Der Aufbau vorhandener Halbleiterspeicher mit wahlfreiem Zugriff erfordert, daß an jede einzelne Wortleitung der Matrix der Speichervorrichtung eine Bootstrapschaltung gekoppelt ist. Diese Bootstrapschaltungen sind so aufgebaut, daß sie die Spannung einer ausgewählte Wortleitung z. B. von VSS auf 1,5 · VCC anheben. Fachmänner werden erkennen, daß eine Reihe von Bootstrapschaltungen vorhanden sind, die für diesen Zweck verwendet werden können. Alle erfordern jedoch die Verwendung einer kapazitiven Schaltung, um Ladung für die Spannungsanhebung zu speichern. Das heißt, in einer Speichermatrix ist für jede einzelne Wortleitung eine separate kapazitive Bootstrapschaltung erforderlich.

Die Flächengröße der Bootstrapschaltung in bezug auf die benötigt Kapazität hängt von der Anzahl der Bit- und Bit-Leitungen ab, die durch eine Wortleitung angesteuert werden. In einer Matrix mit 512 Bit-Leitungen und 512 Bit-Leitungen sollte eine Bootstrapschaltung z. B. in der Lage sein, eine ausreichende Ladung zu speichern, um die Gesamtzahl von 1024 Bit-Leitungen und die Wortleitung auf beispielsweise 1,5 · VCC zu steuern. Eine kapazitive Bootstrapschaltung dieser Größe, die in einem Speicher an jede Wortleitung gekoppelt ist, kann einen wirtschaftlich bedeutenden Betrag der Chipfläche verbrauchen.

Wird berücksichtigt, daß eine typische Matrix 256 bis 516 Wortleitungen enthalten kann und daß Speicher gewöhnlich aus mehreren Matrizen aufgebaut sind (z. B. 16), kann die Anzahl der benötigten Bootstrapschaltungen verhältnismäßig groß sein. Es ist erwünscht, die Anzahl der in einem Speicheraufbau verwendeten Bootstrapschaltungen zu vermindern, um wertvolle Chipfläche zu gewinnen.

Eine Anwendung von Speichern mit wahlfreiem Zugriff ist die Speicherung von Videodaten. Videospeichervorrichtungen, wie etwa Videospeicher mit wahlfreiem Zugriff (RAMs) oder Rahmenpufferspeicher, sind ein wichtiger und integraler Bestandteil vieler Computersysteme geworden. Diese Vorrichtungen enthalten häufig einen RAM-Abschnitt zum Speichern von Daten, die Pixeldaten repräsentieren, die an einer Anzeigevorrichtung angezeigt werden sollen. Deswegen ist der RAM-Abschnitt der Vorrichtung im allgemeinen so gebildet, daß er eine Bitbreite besitzt, die mit der Anzeige einer bestimmten Menge von Pixeldaten kompatibel ist. Zum Beispiel können 256 Bits verwendet werden, um 32 Pixel mit 8 Datenbits darzustellen, oder sie können 16 Pixel darstellen, die aus 16 Datenbits gebildet sind. Diese Pixeldaten können an einem Katodenstrahlröhren-Bildschirm (CRT- Bildschirm) angezeigt oder auf andere Art manipuliert werden. Viele dieser Videospeicher sind jedoch in der Herstellung teuer, da sie einen verhältnismäßig großen Anteil der Chipfläche belegen. Es ist erwünscht, die durch diese Videospeicher belegte Chipfläche einzusparen.

Die Erfindung ist in den Ansprüchen 1, 6 und 7 definiert.

Die vorliegende Erfindung offenbart eine Speichervorrichtung, die eine kleinere Fläche belegt als frühere Vorrichtungen.

Eine erfindungsgemäße Speichervorrichtung enthält wenigstens erste und zweite Speichermatrizen, wovon jede mehrere Wortleitungen besitzt. Jede der Wortleitungen ist an eine gemeinsam genutzte Wortleitungs-Bootstrapschaltung gekoppelt, so daß jede Wortleitung der ersten Matrix eine Bootstrapschaltung mit einer Wortleitung der zweiten Matrix gemeinsam nutzt.

Erfindungsgemäße Vorrichtungen können in Speichern implementiert werden, die mehrere Matrizen besitzen. Jedes Paar von Matrizen verwendet gemeinsame oder gemeinsam genutzt Bootstrapschaltungen, wodurch die Anzahl der kapazitiven Bootstrapschaltungen um den Faktor 2 vermindert wird, was eine relativ bedeutende Einsparung von Chipfläche zur Folge hat.

In einer Ausführungsform werden Bootstrapschaltungen in einer Videospeichervorrichtung, die mehrere Matrizen besitzt, gemeinsam genutzt. Eine Gruppe von Matrizen ist so aufgebaut, daß sie Videoinformationen z. B. für einen oberen Abschnitt eines Anzeigeschirms speichert, während eine zweite Gruppe von Matrizen so aufgebaut ist, daß sie z. B. Videoinformationen für einen unteren Abschnitt des Anzeigeschirms speichert. Matrizen aus der ersten Gruppe nutzen Bootstrapschaltungen mit Matrizen aus der zweiten Gruppe gemeinsam. Das Ergebnis ist ein Videospeicher, der mit einer relativ bedeutenden Einsparung an Chipfläche aufgebaut ist.

Für ein vollständigeres Verständnis des Wesens und der Vorteile der Erfindung sollte auf die folgende Beschreibung Bezug genommen werden, die in Verbindung mit der beigefügten Zeichnung erfolgt.

Fig. 1 ist ein Blockschaltplan, der ein verallgemeinertes Speichersystem zeigt, das gemeinsam genutzte Bootstrapschaltungen gemäß der vorliegenden Erfindung verwendet; und

Fig. 2 veranschaulicht einen in Abschnitte unterteilten Anzeigebildschirm zur Verwendung mit dem Speichersystem von Fig. 1.

Nun werden Merkmale der vorliegenden Erfindung erläutert, indem zunächst Bezug auf Fig. 1 genommen wird, in der ein vereinfachter Abschnitt einer typischen Speichervorrichtung 10 gezeigt ist. Die Speichervorrichtung 10 enthält mehrere Speichermatrizen 14, die durch Schaltungsanordnungen zum Decodieren der Zeilen 18 und zum Decodieren der Spalten 22 adressiert werden. Der gezeigte Abschnitt der Speichervorrichtung 10 kann in jeder von mehreren Architekturen mit Speichern mit wahlfreiem Zugriff (RAM-Architekturen) implementiert werden, die Fachmännern bekannt sind. Die Speichervorrichtung 10 ist vorzugsweise in einem Video-RAM oder in einem Rahmenpufferspeicher implementiert, die so beschaffen sind, daß sie Pixelinformationen für die Verarbeitung oder zur Anzeige auf einem CRT-Bildschirm speichern.

Die Speichervorrichtung 10 enthält mehrere Matrizen 14 (die mit ARRAY0 bis ARRAYN bezeichnet sind) mit Speicherzellen, die in Zeilen und Spalten angeordnet sind. In der Technik sind mehrere Konfigurationen und Anordnungen dieser Matrizen bekannt, deswegen erfolgt keine genaue Beschreibung, statt dessen ist eine einfache Spalte von Matrizen zur Erläuterung gezeigt. Ein Zeilenadreßsignal wird über einen Zeilenadreßdecodierer 18 an eine ausgewählte Matrix 14 angelegt. Der Zeilenadreßdecodierer 18 wählt eine bestimmte Wortleitung WL einer ausgewählten Matrix aus. Wenn eine Wortleitung ausgewählt wurde, hebt eine Bootstrapschaltung 16, die mit der Wortleitung gekoppelt ist, die Spannung der Wortleitung von VSS auf z. B. 1,5 · VCC an. Diese Spannungsanhebung betätigt Durchlaßtransistoren längs der ausgewählten Wortleitung, wodurch ermöglicht wird, daß Ladung, die in jeder Speicherzelle gespeichert ist, zu den Bit- und Bit- Leitungen geleitet wird. Jede Kombination aus Bit- und Bit-Leitungen wird durch eine Leseverstärker-Schaltungsanordnung 12 abgetastet, um durch die Le se/Schreib-Schaltungsanordnung 20 Ausgangssignale zu erzeugen. Die Daten können dann über Generaladreß- und Datenleitungen 24 z. B. zu einer CRT zur Anzeige geleitet werden. In der dargestellten Konfiguration sind die Matrizen so angeordnet, daß benachbarte Matrizen Leseverstärker gemeinsam nutzen. Diese Konfiguration ist in der Technik allgemein bekannt und es erfolgt keine genaue Beschreibung. Ferner werden Fachmänner beim Lesen dieser Offenbarung erkennen, daß Merkmale der vorliegenden Erfindung in Matrizen implementiert werden können, die keine Leseverstärker gemeinsam nutzen.

Gemäß der Erfindung sind die verwendeten Bootstrapschaltungen 16 an zwei separate Wortleitungen WL gekoppelt. Das heißt, jede Bootstrapschaltung 16 wird von zwei Speichermatrizen gemeinsam genutzt. Zum Beispiel können die Speichermatrizen ARRAY0 und ARRAY1 die Bootstrapschaltungen 16 gemeinsam nutzen. Jede Wortleitung von ARRAY0 nutzt eine Bootstrapschaltung 16 mit einer entsprechenden Wortleitung in ARRAY1 gemeinsam. Zum Beispiel nutzt die Wortteitung WL00 von ARRAY0 die Bootstrapschaltung 16a mit der Wortleitung WL01 von ARRAY1 gemeinsam, während die Wortleitung WL0N eine Bootstrapschaltung 16b mit der Wortleitung WL1N gemeinsam nutzt. Dies vermindert die Anzahl der kapazitiven Bootstrapschaltungen gegenüber früheren Konstruktionen etwa um den Faktor 2, wodurch wertvolle Chipfläche gewonnen wird.

In einer Ausführungsform sind die Speichermatrizen 14 so numeriert, daß jede mit einer geraden Zahl numerierte Matrix (z. B. ARRAY0, ARRAY2, ARRAY4 usw.) Bootstrapschaltungen mit einer Matrix gemeinsam nutzt, die mit einer ungeraden Zahl numeriert ist (z. B. ARRAY1, ARRAY3 usw.), obwohl jedes Matrixnumerierungsschema verwendet werden kann, solange Matrizen, die Bootstrapschaltungen gemeinsam nutzen, nicht gleichzeitig ausgewählt werden.

Eine Lösung zum Sicherstellen, daß benachbarten Matrizen nicht gleichzeitig ausgewählt werden, wird nun unter Bezugnahme auf Fig. 2 beschrieben, in der ein CTR-Bildschirm 26 gezeigt ist. In Videospeichern gespeicherte Daten werden häufig so organisiert, daß sie auf einem CTR-Bildschirm bequem angezeigt werden können. Eine Zeile des Speichers kann z. B. 16 Bit-Informationen enthalten, die dafür vorgesehen sind, eine spezielle Gruppe von Pixeln auf dem CRT-Bildschirm anzuzeigen. In einer Ausführungsform der vorliegenden Erfindung ist der CRT-Bildschirm so definiert, daß er eine obere Hälfte 28 und eine untere Hälfte 30 aufweist. Daten von mit geraden Zahlen numerierten Matrizen (z. B. ARRAY0, ARRAY2, ARRAY4 usw.) werden in der oberen Hälfte 28 der CRT 26 angezeigt, während Daten von den mit ungeraden Zahlen numerierten Matrizen (z. B. ARRAY1, ARRAY3 usw.) in der unteren Hälfte 30 der CRT 26 angezeigt werden. Wenn die Speichervorrichtung 10 für die Anzeige von Informationen in der oberen Hälfte des Bildschirms 28 adressiert wird, wird eine der mit geraden Zahlen numerierten Matrizen adressiert. Für diese Aufgabe wird keine der mit ungeraden Zahlen numerierten Matrizen adressiert. Dies ermöglicht, daß Wortleitungen WL für Matrizen mit nebeneinander liegenden Nummern (z. B. ARRAY0 und ARRAY1) Bootstrapschaltungen 16 gemeinsam nutzen, da ARRAY0 nicht gleichzeitig mit ARRAY1 ausgewählt wird und umgekehrt. Das Ergebnis ist eine Einsparung wertvoller Chipfläche.

Als Beispiel wird angenommen, daß vorgesehen ist, Daten von der ersten Zeile (WL00) von ARRAY0 an eine erste Zeile 28a der oberen Hälfte 28 der CRT 26 auszugeben, und Daten von der ersten Zeile (WL10) von ARRAY1 an die Zeile 30a des CRT-Bildschirms 26 auszugeben. Wenn die Zeile 28a der CRT 26 aufgefrischt werden soll, wird auf ARRAY0 zugegriffen und die Schaltungsanordnung 18a zum Decodieren der Zeilen schaltet die Wortleitung WL00 ein. Die Spannung der Wortleitung WL00 wird durch die Bootstrapschaltung 16a angehoben. Obwohl die Bootstrapschaltung 16a außerdem durch die Wortleitung WL10 genutzt wird, gibt es keine Möglichkeit, daß beide Wortleitungen gleichzeitig eingeschaltet werden, da vorgesehen ist, daß die Daten von den Wortleitungen an verschiedenen Abschnitten des CRT-Bildschirms 26 angezeigt werden. Der verbleibende Teil des CRT-Bildschirms 26 und die Speichermatrizen 14 können in ähnlicher Weise segmentiert sein.

Wie nunmehr von Fachmännern erkannt wird, kann die vorliegende Erfindung in weiteren speziellen Formen ausgeführt werden ohne von deren Merkmalen abzuweichen. Obwohl hier z. B. eine einfache säulenförmige Anordnung von Matrizen gezeigt ist, können außerdem weitere Matrizenanordnungen (einschließlich die matrizenartige Anordnung von Matrizen) verwendet werden, bei denen Bootstrapschaltungen von Matrizen gemeinsam genutzt werden. Es können außerdem weitere Numerierungsschemen der Matrizen verwendet werden, bei denen wenigstens zwei Matrizen Bootstrapschaltungen gemeinsam nutzen. Weitere Flächeneinsparungen können realisiert werden, indem Bootstrapschaltungen z. B. von drei Matrizen gemeinsam genutzt werden. Während die Anordnung mit gemeinsam genutzter Bootstrapschaltung zur Verwendung in Videospeichern beschrieben wurde, werden Fachmänner nunmehr erkennen, daß die Anordnung mit gemeinsam genutzter Bootstrapschaltung der vorliegenden Erfindung in weiteren Speichern implementiert werden kann, solange Vorkehrungen getroffen werden, damit verhindert wird, daß auf Wortleitungen, die Bootstrapschaltungen gemeinsam nutzen, gleichzeitig zugegriffen wird. Obwohl gezeigt ist, daß benachbarte Matrizen Bootstrapschaltungen gemeinsam nutzen, können auch Matrizen, die physikalisch oder sogar logisch nicht benachbart sind, Bootstrapschaltungen gemeinsam nutzen.

Es ist dementsprechend beabsichtigt, daß die Offenbarung der Erfindung den in den folgenden Ansprüchen dargestellten Umfang der Erfindung erläutert und nicht einschränkt.


Anspruch[de]

1. Speichervorrichtung, die umfaßt:

mindestens eine erste und eine zweite Speichermatrix (14), wovon jede mehrere Wortleitungen (WL) besitzt; und

eine Mehrzahl von Wortleitungs-Bootstrapschaltungen (16), wovon jede mit einer Wortleitung (WL) von der ersten Speichermatrix (14) und mit einer Wortleitung (WL) von der zweiten Speichermatrix (14) verbunden ist.

2. Speichervorrichtung nach Anspruch 1, die ferner umfaßt:

mindestens eine dritte und eine vierte Speichermatrix (14), wovon jede mehrere Wortleitungen (WL) besitzt;

eine zweite Mehrzahl von Wortleitungs-Bootstrapschaltungen (16), wovon jede mit einer Wortleitung (WL) von der dritten Speichermatrix (14) und mit einer Wortleitung von der vierten Speichermatrix (14) verbunden ist.

3. Speichervorrichtung nach Anspruch 2, bei der Daten, die in den ersten und dritten Matrizen (14) gespeichert sind, für die Anzeige auf einem ersten Abschnitt eines Videoanzeigebildschirms (26) gespeichert werden.

4. Speichervorrichtung nach Anspruch 3, bei der Daten, die in den zweiten und dritten Matrizen (14) gespeichert sind, für die Anzeige auf einem zweiten Abschnitt eines Videoanzeigebildschirms (26) gespeichert werden.

5. Speichervorrichtung nach Anspruch 3, bei der der erste Abschnitt eines Videoanzeigebildschirms die obere Hälfte (28) des Bildschirms (26) ist.

6. Videospeichervorrichtung, die umfaßt:

eine Mehrzahl von Speichermatrizen (14), wovon jede durch eine sequentiell numerierte Adresse identifizierbar ist und jede eine Anzahl von Wortleitungen (WL) besitzt; und

eine Mehrzahl von Bootstrapschaltungen (16), wovon jede mit einer Wortleitung (WL) sowohl von einer ungeradzahligen als auch von einer geradzahligen der Speichermatrizen (14) verbunden ist.

7. Verfahren zum Anzeigen von Videoinformationen, die in einem Videospeicher (10) gespeichert sind, der mehrere Speichermatrizen (14) besitzt, wovon jede eine Anzahl von Wortleitungen (WL) besitzt, wobei das Verfahren die folgenden Schritte umfaßt:

Adressieren des Videospeichers (10) durch Adressieren einer ersten Wortleitung (WL) in einer ersten Speichermatrix (14a);

Erhöhen eines Spannungspegels der ersten Wortleitung der ersten Matrix unter Verwendung einer ersten Bootstrapschaltung (16a, 16b);

Ausgeben erster Videoinformationen, die in Speicherzellen gespeichert sind, aus der ersten Speichermatrix (14a) über die erste Wortleitung (WL);

Anzeigen der ersten Videoinformationen auf einem ersten Abschnitt (28) eines Videobildschirms (26);

Adressieren des Videospeichers (10) durch Adressieren einer zweiten Wortleitung (WL) in einer zweiten Speichermatrix (14b);

Erhöhen eines Spannungspegels der zweiten Wortleitung der zweiten Speichermatrix (14b) unter Verwendung der ersten Bootstrapschaltung (16a, 16b);

Ausgeben zweiter Videoinformationen, die in Speicherzellen gespeichert sind, aus der zweiten Speichermatrix (14b) über die zweite Wortleitung (WL); und

Anzeigen der zweiten Videoinformationen auf einem zweiten Abschnitt (30) des Videobildschirms (26).







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com