PatentDe  


Dokumentenidentifikation DE10118196C2 27.02.2003
Titel Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Schlösser, Till, 81825 München, DE;
Gogl, Dietmar, 81829 München, DE
Vertreter Müller - Hoffmann & Partner Patentanwälte, 81667 München
DE-Anmeldedatum 11.04.2001
DE-Aktenzeichen 10118196
Offenlegungstag 24.10.2002
Veröffentlichungstag der Patenterteilung 27.02.2003
Veröffentlichungstag im Patentblatt 27.02.2003
IPC-Hauptklasse G11C 11/15

Beschreibung[de]

Die vorliegende Erfindung betrifft ein Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung mit einer Vielzahl von TMR-Speicherzellen, die in einem Speicherzellenfeld an ihrem einen Ende mit Bitleitungen verbunden und an ihrem anderen Ende an Wortleitungen angeschlossen sind.

Eine MRAM-Halbleiterspeicheranordnung beruht bekanntlich auf ferromagnetischer Speicherung mit Hilfe des TMR-Effekts: an der Kreuzungsstelle einer Wortleitung und einer Bitleitung liegt eine TMR-Speicherzelle, die einen Schichtstapel aus einer weichmagnetischen Schicht, einer Tunnelwiderstandsschicht und einer hartmagnetischen Schicht aufweist. Allgemein ist die Magnetisierungsrichtung der hartmagnetischen Schicht vorgegeben, während die Magnetisierungsrichtung der weichmagnetischen Schicht einstellbar ist, indem durch die Wortleitung und die Bitleitung entsprechende Ströme in bestimmten Richtungen geschickt werden. Mit diesen Strömen kann die weichmagnetische Schicht parallel oder antiparallel zur hartmagnetischen Schicht magnetisiert werden. Bei paralleler Magnetisierung ist der Widerstandswert des Schichtstapels niedriger als bei antiparalleler Magnetisierung, was als logischer Zustand "0" bzw. "1" oder umgekehrt ausgewertet werden kann. Alternativ kann Information auch in der hartmagnetischen Schicht gespeichert werden, wobei die weichmagnetische Schicht zum Auslesen dient. Dabei ist jedoch nachteilig, dass ein erhöhter Schreibstrom zum Schalten der Magnetisierung der hartmagnetischen Schicht benötigt wird.

Für eine MRAM-Halbleiterspeicheranordnung wurden bisher im wesentlichen zwei sich voneinander unterscheidende Architekturen vorgeschlagen:

Bei dem sogenannten "Crosspoint"-Aufbau liegen die einzelnen TMR-Speicherzellen direkt zwischen sich kreuzenden, Bit- und Wortleitungen bildenden Leiterbahnen. Bei diesem Crosspoint- Aufbau werden für die einzelnen Speicherzellen keine Halbleiterbauelemente und insbesondere keine Transistoren benötigt, so dass ohne weiteres mehrere Lagen von TMR- Speicherzellen übereinander gestapelt werden können. Damit lassen sich für einen MRAM sehr hohe Integrationsdichten erreichen. Allerdings fließen bei einem derartigen "Crosspoint"-Aufbau zwangsläufig parasitäre Ströme über nicht ausgewählte Speicherzellen. Daher müssen in großen Speicherzellenfeldern die einzelnen TMR-Speicherzellen mit einem sehr hohen Widerstand ausgestattet werden, um diese parasitären Ströme gering halten zu können. Infolge des hohen Widerstandes der einzelnen TMR-Speicherzellen ist der Lesevorgang relativ langsam.

Bei der anderen Architektur ist jeder einzelnen TMR-Speicherzelle mit dem oben genannten Schichtstapel zusätzlich ein Schalt- oder Auswahltransistor zugeordnet (vgl. hierzu M. Durlam: "Nonvolatile RAM based on Magnetic Tunnel Junction Elements").

Die beiliegende Fig. 1 zeigt schematisch und perspektivisch einen Abschnitt aus vier TMR-Speicherzellen TMR1, TMR2, TMR5, TMR6, denen jeweils ein derartiger Auswahltransistor TR11, TR12, TR21, TR22 zugeordnet ist. Wie erwähnt besteht jede TMR-Speicherzelle aus einem Schichtstapel der hartmagnetischen Schicht 11, der Tunnelwiderstandsschicht 12 und der weichmagnetischen Schicht 13. Bitleitungen BL1 und BL2 bilden Leiterbahnen oberhalb der weichmagnetischen Schicht 13 und sind direkt mit dieser verbunden. Daten- oder Digitlines DL1 sind in einer die Bitleitungen BL1, BL2 kreuzenden Richtung unterhalb der hartmagnetischen Schicht 11 angeordnet und mit letzterer verbunden. Mit jeder TMR-Speicherzelle ist ein Auswahltransistor TR11, TR12, TR21 und TR22 gekoppelt, deren Gates an Wortleitungen WL1 und WL2 liegen.

Eine MRAM-Halbleiterspeicheranordnung mit TMR- Speicherzellen, die mit derartigen Schalttransistoren verbunden sind, zeichnet sich dadurch aus, dass parasitäre Ströme praktisch ausgeschlossen sind. Dadurch können die Speicherzellen auch in großen Speicherzellenfeldern mit einem geringeren Widerstandswert des TMR-Elementes versehen werden. Auch ist das Leseverfahren vereinfacht, so dass ein schnellerer Zugriff als beim "Crosspoint"-Aufbau möglich ist. Allerdings hat der Aufbau mit Transistor-TMR- Speicherzellen den Nachteil, dass die Abmessungen gegenüber dem Crosspoint-Aufbau erheblich größer sind. Außerdem kann keine direkte Stapelung von TMR-Zellenebenen vorgenommen werden, da für jede Speicherzelle eines Speicherzellenfelds ein Transistor und damit eine Siliziumoberfläche benötigt wird.

Von der vorliegenden Anmelderin wurde in einer früheren Patentanmeldung eine MRAM-Speicheranordnung vorgeschlagen, bei der die Vorteile eines "Crosspoint"-Aufbaus weitgehend mit den Vorteilen von Transistor-TMR-Speicherzellen vereint sind.

Die beiliegende Fig. 2 zeigt eine derartige einen Crosspoint-Aufbau mit einem Transistor-TMR-Speicherzellenaufbau kombinierende MRAM-Halbleiterspeicheranordnung. Dabei sind Gruppen aus jeweils mehreren TMR-Speicherzellen gebildet. Die TMR-Speicherzellen TMR1, TMR2, TMR3 und TMR4 einer Gruppe sind jeweils mit ihrem einen Ende gemeinsam an einer Bitleitung BL und an ihrem Ende gemeinsam an einem Auswahltransistor TR1 angeschlossen, an dessen Gate die Wortleitung 1 liegt. In einer weiteren TMR-Speicherzellengruppe sind ebenfalls mehrere, zum Beispiel vier TMR-Speicherzellen TMR5, TMR6, TMR7 und TMR8 mit ihrem einen Ende gemeinsam mit derselben Bitleitung BL und mit ihrem anderen Ende gemeinsam mit einem zweiten Auswahltransistor TR2 verbunden, an dessen Gateanschluss eine zweite Wortleitung WL2 angeschlossen ist. Bei der in Fig. 2 gezeigten MRAM-Halbleiterspeicheranordnung kann durch die Zuordnung von nur einem Schalt- oder Auswahltransistor TR1, TR2 zu jeweils mehreren TMR-Speicherzellen, zum Beispiel vier TMR-Speicherzellen, der für die Transistoren TR1, TR2 erforderliche Platzbedarf erheblich reduziert werden, so dass eine derartige MRAM- Halbleiterspeicheranordnung eine erhöhte Packungsdichte im Speicherzellenfeld erlaubt.

Allgemein besteht bei MRAM-Halbleiterspeicheranordnungen das Problem, dass die Reproduzierbarkeit oder die Verteilung der Widerstände der TMR-Speicherzellen ungenau realisierbar bzw. unausgeglichen sein kann, da die Widerstände der TMR-Speicherzellen extrem empfindlich (exponentiell) von der Barrierendicke, d. h. der Dicke der Tunnelschicht abhängen. Dies erschwert die Realisierung einer sinnvollen Referenz zum Bewerten des Lesesignals. Zur Lösung dieses Problems wurden bislang im wesentlichen zwei Möglichkeiten diskutiert:

  • - Man sieht eine äußere Referenz (Referenzzelle oder Referenzstrom/Spannungsquelle) vor. Dafür muss der TMR-Hub deutlich größer sein als die Schwankungen der Widerstände. Für eine Speicheranordnung mit mehreren parallelen TMR- Speicherzellen pro Transistor, wie oben beschrieben, wäre dieses Verfahren unmöglich.
  • - Zerstörendes Lesen: Die TMR-Speicherzelle wird nach dem Lesen in eine bestimmte Richtung umgeschrieben und damit verglichen; anschließend muss rückgeschrieben werden. Hier dient die Speicherzelle selber als Referenz, so dass Widerstandsschwankungen der Speicherzelle keine Rolle spielen. Dieses Verfahren ist jedoch zeitaufwendig und führt zu Datenveränderungen, wenn das Leseverfahren nicht 100% zuverlässig ist. Da häufiger geschrieben werden muss, können Zuverlässigkeitsprobleme entstehen.

Im einzelnen beschreibt die EP 1 003 176 A2 ein Verfahren, bei dem verschiedene Magnetfelder an MRAM-Zellen angelegt werden, um durch diese Felder bedingte Änderungen des Widerstandes der Zelle zu erfassen. Da die beiden Magnetschichten der Zelle unterschiedliche Dicken haben, werden so insgesamt vier Grenzwerte geschaffen, zwischen denen das angelegte Magnetfeld variieren kann, ohne eine Änderung der Ausgangsspannung der Zelle in Kauf nehmen zu müssen. Auf diese Weise kann auf eine genaue Steuerung der Stärke des Magnetfeldes verzichtet werden.

Weiterhin ist aus der US 5,703,805 A ein magnetischer Speicher bekannt, bei dem eine Auswerteschaltung eine Vergleichsschaltung besitzt, mittels welcher ein von einem Referenzelement geliefertes Referenzsignal mit einem Sensesignal der auszulesenden Speicherzelle verglichen wird.

Es ist somit Aufgabe der Erfindung, ein Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung mit einer Vielzahl von TMR-Speicherzellen, die in einem Speicherzellenfeld an ihrem einen Ende mit Bitleitungen verbunden und an ihrem anderen Ende an Wortleitungen angeschlossen sind, so zu ermöglichen, dass die Speicherzelle selbst als Referenz dienen kann und die Information in der Speicherzelle nicht zerstört wird, d. h. dass nicht zurückgeschrieben werden muss.

Diese Aufgabe wird anspruchsgemäß gelöst.

Bei dem erfindungsgemäßen Verfahren werden reversible magnetische Änderungen an der TMR-Speicherzelle vorgenommen und ein dadurch hervorgerufenes Stromsignal mit dem ursprünglichen Stromsignal verglichen; dadurch kann die Speicherzelle selbst als Referenz dienen, obwohl die Information in der Speicherzelle nicht zerstört wird, d. h. es muss nicht zurückgeschrieben werden.

Das erfindungsgemäße Verfahren ist bevorzugt bei einem TMR- Speicherzellentyp mit einer nicht mit der Speicherzelle elektrisch verbundenen Schreibleitung (zum Beispiel die TMR- Speicherzelle plus Transistor) anwendbar. Eine Anwendung bei einem reinen Crosspoint-Aufbau, d. h. einer TMR-Speicherzelle ohne Transistor ist jedoch auch möglich.

Besonders vorteilhaft ist das erfindungsgemäße Verfahren bei einer oben beschriebenen MRAM-Halbleiterspeicheranordnung anwendbar, bei der mehrere TMR-Speicherzellen parallel an einen Auswahltransistor angeschlossen sind (vgl. Fig. 2).

Nachstehend werden zwei Ausführungsbeispiele der Erfindung bezogen auf die Zeichnungsfiguren näher erläutert. Die Figuren zeigen im einzelnen:

Fig. 1 schematisch und perspektivisch einen bereits beschriebenen Aufbau einer MRAM-Halbleiterspeicheranordnung mit jeweils einer TMR-Zelle zugeordnetem Auswahltransistor und

Fig. 2 als schematisches Ersatzschaltbild eine bereits beschriebene MRAM-Halbleiterspeicheranordnung mit mehreren parallel an einen Auswahltransistor angeschlossenen TMR-Zellen.

Bei einem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird Information in der weichmagnetischen Schicht 13 (Fig. 1) gespeichert. Beim Lesen wird das der in der TMR- Speicherzelle gespeicherten Information entsprechende Stromsignal zunächst ohne von außen angelegtes Magnetfeld aufgenommen. Dann wird die Magnetisierung der weichmagnetischen Schicht 13 durch das Feld, welches durch einen Stromimpuls in der nicht verbundenen Schreibleitung, z. B. WL2, erzeugt wird, um ca. 45-60° gegenüber der leichten Magnetisierungsachse (Easy-Achse) gedreht und das dadurch veränderte Stromsignal mit dem zuvor aufgenommenen Stromsignal verglichen. Falls die Magnetisierung der weichmagnetischen Schicht 13 parallel zur Magnetisierung der hartmagnetischen Schicht 11 war (zum Beispiel entsprechend logisch "0"), erhöht sich der Widerstand; falls die Magnetisierung der weichmagnetischen Schicht 13 antiparallel zu der der hartmagnetischen Schicht 11 war (entsprechend logisch "1") erniedrigt sich der Widerstand. Danach fällt die Magnetisierung aufgrund der magnetischen Anisotropie in die der gespeicherten Information entsprechende ursprüngliche Richtung zurück. Das Ausführungsbeispiel des erfindungsgemäßen Verfahrens ermöglicht somit ein Lesen der in der Zelle gespeicherten Information ohne dass diese Information zerstört wird, wobei die Zelle selbst als Referenz dient. Nachteil dieses Verfahrens ist im Vergleich mit dem zerstörenden Lesen ein maximal ein Drittel so großes Lesesignal.

Bei einem zweiten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird die Information in der hartmagnetischen Schicht 11 gespeichert. Die weichmagnetische Schicht 13 dient zum Auslesen. Durch einen Stromimpuls durch die elektrisch nicht verbundene Schreibleitung (zum Beispiel WL2) wird die weichmagnetische Schicht in eine definierte Richtung parallel zur "Easy"-Achse gebracht und der Messwert mit dem bei genau entgegengesetzt orientierter weichmagnetischer Schicht verglichen. Die Signaldifferenz zwischen logisch "0" und "1" entspricht hier maximal dem Doppelten TMR-Hub, d. h. sie ist sechsmal höher als im ersten Ausführungsbeispiel. Die in der hartmagnetischen Schicht 11 gespeicherte Information wird hierdurch nicht verändert. Nachteil dieses Verfahrens ist der zum Schalten der Magnetisierung der hartmagnetischen Schicht notwendige höhere Schreibstrom. Bezugszeichenliste TMR1, . . ., TMR8 TMR-Speicherzelle

BL, BL1, BL2 Bitleitung

WL1, WL2 Wortleitung

DL1, DL2 Daten-Digitleitung

TR1, TR2, TR11, TR12, TR21, TR22 Schalttransistoren

11 hartmagnetische Schicht

12 Tunnelwiderstandsschicht

13 weichmagnetische Schicht


Anspruch[de]
  1. 1. Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung mit einer Vielzahl von TMR-Speicherzellen (TMR), die in einem Speicherzellenfeld an ihren einen Enden mit Bitleitungen (BL) verbunden und an ihrem anderen Ende an Wortleitungen (WL) angeschlossen sind, dadurch gekennzeichnet, dass beim Lesen einer Information die TMR-Speicherzelle (TMR) durch einen Stromimpuls einer kurzzeitigen reversiblen magnetischen Änderung unterworfen wird und das dadurch veränderte Stromsignal mit dem ursprünglichen Stromsignal verglichen wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,

    dass die Information in der weichmagnetischen Schicht der TMR-Speicherzelle (TMR) gespeichert wird,

    dass beim Lesen ein Stromsignal in der Leseleitung (BL) zuerst ohne ein von außen angelegtes magnetisches Feld erfasst wird,

    dass anschließend durch einen Stromimpuls durch die elektrisch nicht verbundene Schreibleitung (WL1, WL2) die Magnetisierung der weichmagnetischen Schicht (13) reversibel gegenüber der Easy-Magnetisierungsachse derselben gedreht wird,

    dass das dadurch veränderte Stromsignal in der Leseleitung (BL) mit dem zuerst erfassten Stromsignal verglichen wird und

    aus diesem Vergleich die gespeicherte Information ermittelt wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die durch den Stromimpuls bewirkte Drehung der Magnetisierung der weichmagnetischen Schicht gegenüber der Easy- Magnetisierungsachse etwa 45 bis 60° beträgt.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet,

    dass die Information in der hartmagnetischen Schicht (11) der TMR-Speicherzelle (TMR) gespeichert wird,

    dass durch einen Stromimpuls durch die elektrisch nicht verbundene Schreibleitung (WL) die weichmagnetische Schicht (13) in eine definierte Richtung parallel zur Easy- Magnetisierungsachse gebracht wird,

    dass anschließend das dadurch veränderte Stromsignal in der Leseleitung (BL) gemessen wird,

    dass der Messwert mit dem Stromsignal bei genau entgegengesetzt orientierter weichmagnetischer Schicht (11) verglichen wird und

    dass aus diesem Vergleich die gespeicherte Information der TMR-Speicherzelle (TMR) ermittelt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com