PatentDe  


Dokumentenidentifikation DE69717052T2 03.04.2003
EP-Veröffentlichungsnummer 0844618
Titel VERFAHREN ZUM LESEN VON DATEN FÜR EINEN FERROELEKTRISCHEN SPEICHER UND FERROELEKTRISCHER SPEICHER
Anmelder Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka, JP
Erfinder HIRANO, Hiroshige, Nara-shi, Nara 631, JP;
ASARI, Koji, Takatsuki-shi, Osaka 569-11, JP
Vertreter Grünecker, Kinkeldey, Stockmair & Schwanhäusser, 80538 München
DE-Aktenzeichen 69717052
Vertragsstaaten DE, FR, GB
Sprache des Dokument EN
EP-Anmeldetag 18.03.1997
EP-Aktenzeichen 979073707
WO-Anmeldetag 18.03.1997
PCT-Aktenzeichen PCT/JP97/00882
WO-Veröffentlichungsnummer 0097035314
WO-Veröffentlichungsdatum 25.09.1997
EP-Offenlegungsdatum 27.05.1998
EP date of grant 13.11.2002
Veröffentlichungstag im Patentblatt 03.04.2003
IPC-Hauptklasse G11C 11/22
IPC-Nebenklasse G11C 11/40   H01L 27/10   

Beschreibung[de]
TECHNISCHES GEBIET

Die vorliegende Erfindung betrifft ein Verfahren zum Lesen eines ferroelektrischen Speicherbauelements, sowie ein ferroelektrisches Speicherbauelement, gemäß dem jeweiligen Oberbegriff der Patentansprüche 1 bis 4, und wie aus der EP-A-0631287 bekannt.

TECHNISCHER HINTERGRUND

Vor kurzem wurde unter Verwendung eines ferroelektrischen Materials in dem Kondensator einer Speicherzelle ein ferroelektrisches Speicherbauelement entwickelt, mit dem eine Nicht-Flüchtigkeit der gespeicherten Daten erzielt wird. Der ferroelektrische Kondensator weist Hystereseeigenschaften auf, und ist das elektrische Feld gleich Null, so verbleibt eine Restpolarisation von unterschiedlicher Polarität in Abhängigkeit von der Hysterese. Werden die gespeicherten Daten durch die Restpolarisation des ferroelektrischen Kondensators ausgedrückt, wird ein nicht- flüchtiges Speicherbauelement erzielt.

Die Beschreibung des US-Patents Nr. 4,873,664 beschreibt zwei Arten ferroelektrischer Speicherbauelemente. Bei einem ersten Typ besteht eine Speicherzelle aus einem Transistor und einem Kondensator pro Bit (1T1C), und ist eine Bezugsspeicherzelle beispielsweise in jeweils 256 Hauptkörperspeicherzellen (normalen Zellen) vorgesehen. Bei einem zweiten Typ besteht, ohne eine Bezugsspeicherzelle zu verwenden, eine Speicherzelle aus zwei Transistoren und zwei Kondensatoren pro Bit (2T2C), wobei ein Paar komplementärer Daten in einem Paar ferroelektrischer Kondensatoren gespeichert wird.

Unter anderem sind als ferroelektrisches Material zur Ausbildung des Kondensators KNO&sub3;, PbLa&sub2;O&sub3;-ZrO&sub2;-TiO&sub2;, und PbTiO&sub3;-PbZrO&sub3; bekannt. Entsprechend der PCT Veröffentlichung Nr. WO93/12542 sind auch ferroelektrische Materialien bekannt, die eine extrem geringe Ermüdung zeigen, verglichen mit PbTiO&sub3;-PbZrO&sub3;, die für ein ferroelektrisches Speicherbauelement geeignet sind.

Als Beispiel werden der Aufbau eines ferroelektrischen Speicherbauelements des Typs 2T2C und dessen herkömmlicher Betriebsablauf nachstehend kurz beschrieben. Fig. 31 ist ein. Blockschaltbild einer Speicherzelle, Fig. 32 ist ein Schaltbild eines Messverstärkers, Fig. 33 ist ein Betriebsablauf-Zeitdiagramm, Fig. 34 ist eine Darstellung der Betriebs-Hystereseeigenschaften eines ferroelektrischen Kondensators, und Fig. 35 zeigt die Beziehung der Versorgungsspannung und der Bitleitungsspannung, wenn Daten ausgelesen werden.

In Fig. 31 bezeichnen C00 bis C37 ferroelektrische Kondensatoren, CPD einen Zellenplattentreiber, SA0 bis SA3 Messverstärker, CP ein Zellenplattensignal, WL0 bis WL3 Wortleitungen, und BL0 bis BL3, /BL0 bis /BL3 Bitleitungen. In Fig. 32 ist BP ein Bitleitungs-Vorladungssignal, sind /SAP, SAN Messverstärkersteuersignale, ist VSS eine Massespannung, und ist VDD eine Versorgungsspannung.

In Fig. 34 bezeichnen die Punkte A bis F Hystereseeigenschaften, wenn positive und negative elektrische Felder an beide Elektroden des ferroelektrischen Kondensators angelegt werden, und geben die Punkte P901 bis P903 den Lesezustand des ferroelektrischen Kondensators an.

Bei der Speicherzellenanordnung sind beispielsweise Bitleitungen BL0 und /BL0 an den Messverstärker SA0 angeschlossen, und sind ferroelektrische Kondensatoren C00, C01 an die Bitleitungen BL0 und /BL0 über einen N-Kanal-MOS- Transistor angeschlossen, bei dem die Wortleitung WL0 an seinem Gate liegt. Die ferroelektrischen Kondensatoren C00, C01 sind an das Zellenplattensignal CP angeschlossen, das von dem Zellenplattentreiber CPD getrieben wird. Der Messverstärker SAO wird durch Messverstärkersteuersignale /SAP, SAN getrieben, und die Schaltung ist so ausgebildet, dass die Vorladung der Bitleitungen BL0 und /BL0 durch das Bitleitungsvorladungssignal BP gesteuert wird.

Der Betriebsablauf wird weiter unter Bezugnahme auf die Fig. 33 und 34 erläutert.

Zuerst werden die Bitleitungen BL0 und /BL0 auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Dann wird das Bitleitungsvorladungssignal BP auf die Logikspannung L gesetzt, und gelangen die Bitleitungen BL0 und /BL0 in einen Zustand mit unbestimmtem Potential.

Die Anfangszustände der ferroelektrischen Kondensatoren C00 und C01 sind so, wie sie durch den Punkt B bzw. den Punkt E in Fig. 34 dargestellt sind. Daher wird die Wortleitung WL0 auf die Logikspannung H eingestellt, und das Zellenplattensignal CP auf die Logikspannung H. Hierbei ist der Potentialpegel der Logikspannung H der Wortleitung WL0 eine Spannung, die auf oberhalb der Versorgungsspannung VDD erhöht wurde. Zu diesem Zeitpunkt wird ein elektrisches Feld an den beiden Elektroden der ferroelektrischen Kondensatoren C00 und C01 angelegt, und werden Potentiale, die durch das Kapazitätsverhältnis der Kapazität des ferroelektrischen Kondensators und der Bitleitungskapazität einschließlich der parasitären Kapazität festgelegt werden, in den Bitleitungen BL0 und /BL0 hervorgerufen. Die beiden Spannungen werden als Daten ausgelesen. Die Zustände der ferroelektrischen Kondensatoren C00 und C01 sind so, wie dies durch den Punkt 901 und den Punkt P902 in Fig. 34 angegeben ist.

Danach wird, durch Einstellen des Messverstärkersteuersignals /SAP auf die Logikspannung L und von SAN auf die Logikspannung H, der Messverstärker SA0 in Betrieb gesetzt. Daher werden die Potentiale, die aus den Bitleitungen ausgelesen werden, auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt. Durch den Betrieb des Messverstärkers SAO wird daher die Versorgungsspannung VDD an die Bitleitung BL0 angelegt, die das höhere Potential aufweist, unter den Potentialen, die aus den Bitleitungen BL0 und /BL0 ausgelesen werden. Daher ändert sich das Potential der Bitleitung BL0 auf die Logikspannung H. Gleichzeitig wird die Massespannung VSS an die Bitleitung /BL0 angelegt, die das niedrigere Potential aufweist, und ändert sich das Potential der Bitleitung /BL0 auf die Logikspannung L. Auf diese Weise können die Potentiale der beiden Bitleitungen auf die Logikspannung H bzw. L geändert werden, abhängig von ihrer Potentialdifferenz. Die Potentialdifferenz der beiden Bitleitungen wird daher auf die Potentialdifferenz der Versorgungsspannung VDD und der Massespannung VSS durch den Messverstärker SAO verstärkt. In der vorliegenden Beschreibung wird nur ein derartiger Betriebsablauf erwähnt, dass die Potentiale, die aus den Bitleitungen ausgelesen werden, auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt werden.

Zu diesem Zeitpunkt sind die Zustände der ferroelektrischen Kondensatoren C00 und C01 so, wie dies durch den Punkt P903 bzw. den Punkt D in Fig. 34 angegeben wird.

Als nächstes wird als Neuschreibvorgang daher das Zellenplattensignal CP auf die Logikspannung L eingestellt. Dieser Neuschreibvorgang soll eine Verringerung des Polarisationspegels des ferroelektrischen Kondensators verhindern, so dass der nächste Lesevorgang glatt durchgeführt werden kann. Die Zustände der ferroelektrischen Kondensatoren C00 und C01 sind so, wie dies durch den Punkt A bzw. den Punkt E in Fig. 34 angegeben ist.

Später werden, wobei der Messverstärker angehalten wird, die Bitleitungen BL0 und /BL0 auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Die Zustände der ferroelektrischen Kondensatoren C00 und C01 sind so, wie dies durch den Punkt B bzw. den Punkt E in Fig. 34 angegeben ist.

Bei diesem Lesevorgang ist, wobei das Zellenplattensignal CP auf die Logikspannung H eingestellt ist, die Beziehung zwischen den Potentialen der Bitleitungen BL0 und /BL0 und der Versorgungsspannung, wenn Daten auf die Bitleitungen BL0 und /BL0 ausgelesen werden, so wie in Fig. 35 dargestellt. Die gestrichelte Linie in Fig. 35 bezeichnet das Potential der Bitleitung BL0, wenn der Potentialpegel der Logikspannung H der Wortleitung WL0 ausreichend höher ist als die Versorgungsspannung VDD, und keine Auswirkung des Schwellenwertes des Speicherzellentransistors auftritt. Tatsächlich, wie durch die durchgezogene Linie dargestellt, ist das Potential niedriger als das Potential der gestrichelten Linie.

Bei dem herkömmlichen ferroelektrischen Speicherbauelement des Typs 2T2C können jedoch die Potentiale, die in die Bitleitung ausgelesen werden, durch die Auswirkungen des Schwellenwertes des Speicherzellentransistors verringert werden, wie dies voranstehend erwähnt wurde, und in diesem Fall wird daher die Potentialdifferenz zwischen einem Paar von Bitleitungen gering, also die Potentialdifferenz zwischen den Bitleitungen BL0 und /BL0. Insbesondere ist dieser Effekt bei niedriger Spannung signifikant, und kann ein Betrieb bei niedriger Spannung schwierig werden. Wenn zur Lösung dieses Problems die Spannung der Wortleitung angehoben wird, wird die Schaltung kompliziert, wobei die Erhöhung des Potentials der Wortleitung durch eine hohe Versorgungsspannung auch weitere Probleme mit sich bringt, in Bezug auf die Spannungsfestigkeit des Speicherzellentransistors, sowie andere Probleme.

In Bezug auf den Betrieb an der Seite der Bitleitunglogikspannung L beim Lesevorgang für den ferroelektrischen Kondensator wird dieselbe Spannung wie die Versorgungsspannung in einer Richtung angelegt, was nachteilig für die Lebensdauer in Bezug auf die Anzahl an Lesezyklen des ferroelektrischen Kondensators ist. Diese Probleme sind nicht nur auf das ferroelektrische Speicherbauelement des Typs 2T2C beschränkt, sondern treten ebenso auf bei dem ferroelektrischen Speicherbauelement des Typs 1T1C.

Das eingangs erwähnte Dokument EP-A-0 631 287 beschreibt einen ferroelektrischen Speicher mit einer Bitleitung zum Entwickeln eines Signals, das mit einer ferroelektrischen Speicherzelle gekoppelt ist. Ein integrierter Lastkondensator und Messverstärker sind ebenfalls mit der Bitleitung gekoppelt. Eine Isolierschaltung ist vorgesehen, um selektiv elektrisch den Bitleitungslastkondensator von dem Messverstärker und der ferroelektrischen Speicherzelle während des aktiven Betriebs des Messverstärkers zu isolieren. Die Isolierschaltung ist sowohl mit dem nicht- flüchtigen ferroelektrischen Speicherbetrieb als auch dem flüchtigen dynamischen Speicherbetrieb verträglich.

BESCHREIBUNG DER ERFINDUNG

Der Vorteil der Erfindung besteht in der Bereitstellung eines Verfahrens zum Lesen eines ferroelektrischen Speicherbauelements, bei welchem ein Betrieb bei niedriger Spannung und eine größere Verläßlichkeit als bisher sichergestellt werden, sowie in der Bereitstellung eines ferroelektrischen Speicherbauelements.

Dieser Vorteil wird in Bezug auf das Verfahren durch die Merkmale der Patentansprüche 1 und 2 erzielt, und in Bezug auf ein ferroelektrisches Speicherbauelements durch die Merkmale der Patentansprüche 3 und 4. Vorteilhafte Entwicklungen sind in den abhängigen Patentansprüchen angegeben.

Ein Verfahren zum Lesen von Daten eines ferroelektrischen Speicherbauelements gemäß der vorliegenden Erfindung ist ein Verfahren zum Lesen von Daten, die in einem ferroelektrischen Speicherbauelement gespeichert sind, das einen Speicherzellentransistor aufweist, der mit einem Gate versehen ist, das an eine Wortleitung angeschlossen ist, mit einem Drain, der an eine Bitleitung angeschlossen ist, einen ferroelektrischen Kondensator, welcher Daten speichert, eine erste Elektrode aufweist, die an eine Zellenplatte angeschlossen ist, und eine zweite Elektrode, die an die Source des Speicherzellentransistors angeschlossen ist, und eine Potentialänderungsvorrichtung, die an die Bitleitung angeschlossen ist, wobei eine Gruppe von Operationen zum Ändern der Zellenplatte von einem ersten Potential und ein zweites Potential und eine weitere Änderung von dem zweiten Potential auf das erste Potential zumindest einmal durchgeführt wird, und das Potential der Bitleitung auf einen festgelegten Wert durch die Potentialänderungsvorrichtung geändert wird, und der festgelegte Wert ausgelesen wird.

Ein Verfahren zum Lesen von Daten eines ferroelektrischen Speicherbauelements gemäß der vorliegenden Erfindung bestimmt auf der Grundlage des Wertes der Bitleitungskapazität der Bitleitung und/oder des festgelegten Versorgungsspannungswertes des ferroelektrischen Speicherbauelements, ob der Vorgang der Änderung auf den festgelegten Wert nach der Gruppe der Operationen der Zellenplatte durchgeführt wird, oder nach Ändern der Zellenplatte von dem ersten Potential auf das zweite Potential.

Ein ferroelektrisches Speicherbauelement gemäß der vorliegenden Erfindung weist einen Speicherzellentransistor auf, der ein an eine Wortleitung angeschlossenes Gate aufweist, und einen an eine Bitleitung angeschlossenen Drain, eine Zellenplatte zum Übergang auf ein festgelegtes Potential, einen ferroelektrischen Kondensator, welcher Daten speichert, und eine an die Zellenplatte angeschlossene erste Elektrode und eine an die Source des Speicherzellentransistors angeschlossene zweite Elektrode aufweist, einen an die Bitleitung angeschlossenen Messverstärker, und eine Steuervorrichtung zum Ändern der Zellenplatte von einem ersten Potential auf ein zweites Potential, und zum Ändern von dem zweiten Potential auf das erste Potential, und um den Messverstärker dazu zu veranlassen, das Potential der Bitleitung auf einen festgelegten Wert zu ändern.

Ein ferroelektrisches Speicherbauelement gemäß der vorliegenden Erfindung weist einen Speicherzellentransistor auf, der ein an eine Wortleitung angeschlossenes Gate aufweist, und einen an eine Bitleitung angeschlossenen Drain, einen ferroelektrischen Kondensator, der eine an eine Zellenplatte angeschlossene erste Elektrode aufweist, und eine an die Source des Speicherzellentransistors angeschlossene zweite Elektrode, einen an die Bitleitung angeschlossenen Messverstärker, eine Spannungsdetektorschaltung zur Feststellung einer festgelegten Spannung, und eine Steuerschaltung zum Steuern des Treibens der Zellenplatte auf der Grundlage der festgestellten Spannung, wobei die Steuerschaltung auf entweder eine Treiberbetriebsart einer ersten Treiberbetriebsart zum Ändern und Treiben der Zellenplatte umschaltet, oder auf eine zweite Treiberbetriebsart zum Treiben der Zellenplatte durch Impulse, abhängig davon, ob das Ergebnis der Feststellung durch die Spannungsdetektorschaltung einen festgelegten Standard erfüllt oder nicht.

Bei diesem Aufbau stellt die Erfindung ein Leseverfahren zur Verfügung, bei welchem beispielsweise ein Zellenplattensignal durch Impulse getrieben wird, ein elektrisches Feld in einer Richtung eines ferroelektrischen Speicherzellentransistors angelegt wird, und weiter das elektrische Feld nicht angelegt wird, oder in entgegengesetzter Richtung angelegt wird, danach der Messverstärker getrieben wird, wodurch die Spannungsdifferenz von Lese-Bitleitungen erhöht wird, oder ein Leseverfahren, bei welchem der Messverstärker nach mehrfachem Übergang des Zellenplattensignals getrieben wird, wodurch die Spannungsdifferenz von Lese- Bitleitungen erhöht wird. Durch selektiven Einsatz dieser Treiberverfahren in Abhängigkeit von dem Versorgungsspannungsdetektorsignal kann die Spannungsdifferenz von Lese-Bitleitungen in einem breiten Versorgungsspannungsbereich erhöht werden. Weiterhin kann bei dem Leseverfahren mit mehrfachem Übergang des Zellenplattensignals die Anzahl an Malen des Übergangs erhöht werden, unter Berücksichtigung des Stromverbrauchs, so dass die Spannung beim Übergang des Zellenplattensignals optimiert werden kann.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Betriebsablaufdiagramm eines ferroelektrischen Kondensators bei einer ersten Ausführungsform der Erfindung.

Fig. 2 ist eine Darstellung der Hystereseeigenschaften des ferroelektrischen Kondensators bei der ersten Ausführungsform der Erfindung.

Fig. 3 ist ein Betriebsablaufdiagramm des ferroelektrischen Kondensators bei einem weiteren Beispiel für dieselbe Ausführungsform.

Fig. 4 ist eine Darstellung der Hystereseeigenschaften des ferroelektrischen Kondensators bei einem weiteren Beispiel für dieselbe Ausführungsform.

Fig. 5 zeigt die Beziehung der Versorgungsspannung und der Bitleitungsspannung, wenn bei der ersten Ausführungsform der Erfindung Daten ausgelesen werden.

Fig. 6 ist eine Darstellung der Hystereseeigenschaften eines ferroelektrischen Kondensators bei einer zweiten Ausführungsform der Erfindung.

Fig. 7 ist ein Betriebsablaufdiagramm bei einer dritten Ausführungsform der Erfindung.

Fig. 8 ist ein Betriebsablaufdiagramm bei einer vierten Ausführungsform der Erfindung.

Fig. 9 ist eine Darstellung der Hystereseeigenschaften des ferroelektrischen Kondensators bei der vierten Ausführungsform der Erfindung.

Fig. 10 zeigt die Beziehung der Versorgungsspannung und der Bitleitungsspannung beim Auslesen von Daten bei der vierten Ausführungsform der Erfindung.

Fig. 11 zeigt die Versorgungsspannungsabhängigkeit bei einem Auswahlumschaltpunkt in einem Plattenübergangsbetriebssystem gemäß der Erfindung und einem Plattenimpulstreiberbetriebssystem bei der vierten Ausführungsform.

Fig. 12 ist eine Darstellung der Hystereseeigenschaften eines ferroelektrischen Kondensators bei einer fünften Ausführungsform der Erfindung.

Fig. 13 zeigt die Beziehung der Versorgungsspannung und der Bitleitungsspannung beim Auslesen von Daten bei der fünften Ausführungsform der Erfindung.

Fig. 14 ist ein Speicherzellen-Blockschaltbild des Typs 1T1C.

Fig. 15 ist ein Betriebsablaufdiagramm bei einer sechsten Ausführungsform der Erfindung.

Fig. 16 ist ein Betriebsablaufdiagramm bei einer siebten Ausführungsform der Erfindung.

Fig. 17 ist ein Betriebsablaufdiagramm bei einer achten Ausführungsform der Erfindung.

Fig. 18 ist eine Darstellung der Hystereseeigenschaften des ferroelektrischen Kondensators bei der achten Ausführungsform der Erfindung.

Fig. 19 ist ein Betriebsablaufdiagramm bei einer neunten Ausführungsform der Erfindung.

Fig. 20 ist zeigt die Beziehung zwischen der Anzahl an Malen des Treibens der Platte und der Bitleitungslesespannung bei dem Betrieb der achten und neunten Ausführungsform der Erfindung.

Fig. 21 ist ein Betriebsablaufdiagramm bei einer zehnten Ausführungsform der Erfindung.

Fig. 22 ist eine Darstellung der Hystereseeigenschaften des ferroelektrischen Kondensator bei der zehnten Ausführungsform der Erfindung.

Fig. 23 ist ein Betriebsablaufdiagramm bei einer elften Ausführungsform der Erfindung.

Fig. 24 ist eine Darstellung der Hystereseeigenschaften des ferroelektrischen Kondensators bei der elften Ausführungsform der Erfindung.

Fig. 25 ist ein Betriebsablaufdiagramm bei einer zwölften Ausführungsform der Erfindung.

Fig. 26 ist eine Darstellung der Hystereseeigenschaften des ferroelektrischen Kondensators bei der zwölften Ausführungsform der Erfindung.

Fig. 27 ist ein Speicherzellenblockschaltbild des Typs 2T2C.

Fig. 28 ist ein Betriebsablaufdiagramm beim Stand der Technik.

Fig. 29 ist eine Darstellung der Hystereseeigenschaften bei dem ferroelektrischen Kondensator nach dem Stand der Technik.

Fig. 30 zeigt die Beziehung zwischen der Bitleitungskapazität und der Bitleitungsspannung beim Stand der Technik.

Fig. 31 zeigt ein Beispiel für den Aufbau einer Speicherzelle.

Fig. 32 zeigt ein Beispiel für den Aufbau einer Messverstärkerschaltung.

Fig. 33 ist ein Betriebsablaufdiagramm beim Stand der Technik.

Fig. 34 ist eine Darstellung der Hystereseeigenschaften des ferroelektrischen Kondensators nach dem Stand der Technik.

Fig. 35 zeigt die Beziehung zwischen der Versorgungsspannung und der Bitleitungsspannung beim Auslesen von Daten nach dem Stand der Technik.

BEZUGSZEICHEN

1 Speicherzelle

2 Bitleitungsvorladungsschaltung

3 Messverstärker

4 Bezugsspannungs-Erzeugungsschaltung

P201-P203, P401-P403, P901-P903 Punkte, die den Lesezustand des ferroelektrischen Kondensators zeigen

C0-C9, C00-C09, G10-C37 ferroelektrischer Kondensator

CPD Zellenplattentreiber

SAO-SA3 Messverstärker

CP Zellenplattensignal

WL, WL0-WL3 Wortleitung

BL, /BL, BL0-BL3, /BL0-/BL3 Bitleitung

BP Bitleitungsvorladungssignal

/SAP, SAN, SAE Messverstärkersteuersignal

VSS Massespannung

VDD Versorgungsspannung

RCP Bezugs-Zellenplattensignal

RWL Bezugs-Wortleitung

EQ0, EQ1 Bitleitungsausgleichssignal

INV NOT-Schaltung

Qn0-Qn27 N-Kanal-MOS-Transistor

Qp21-Qp23 P-Kanal-MOS-Transistor

t11-t218 Zeit

L1H-L3H, L1L-L3L Leitung, welche Bitleitungskapazität aufweist

H11-H215, L11-L215 Punkte, die den Zustand des ferroelektrischen Kondensators in verschiedenen Betriebszuständen darstellen

VH1-VH21 Lesespannung H

VL1-VL21 Lesespannung L

ΔV1-ΔV21 Lesepotentialdifferenz

BESTE ART UND WEISE ZUR AUSFÜHRUNG DER ERFINDUNG

Nachstehend werden Ausführungsform der Erfindung unter Bezugnahme auf die Zeichnung beschrieben.

(Ausführungsform 1)

Eine Ausführungsform eines ferroelektrischen Speicherbauelements gemäß der Erfindung wird nachstehend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.

Hierbei ist Fig. 1 ein Betriebsablaufdiagramm eines ferroelektrischen Kondensators bei einer ersten Ausführungsform der Erfindung, Fig. 2 eine Darstellung der Hystereseeigenschaften des ferroelektrischen Kondensators, und zeigt Fig. 5 die Beziehung zwischen der Versorgungsspannung und der Bitleitungsspannung beim Auslesen von Daten.

Der Aufbau der Speicherzelle ist ebenso wie beim Stand der Technik, wie in Fig. 31 gezeigt. Das Schaltbild des Messverstärkers ist ebenso wie beim Stand der Technik, wie in Fig. 32 gezeigt. Daher wird eine Beschreibung des Schaltungsaufbaus des ferroelektrischen Speicherbauelements gemäß der Ausführungsform weggelassen. Allerdings unterscheidet sich die Steuerschaltung (nicht dargestellt) zum Steuern des Messverstärkers oder des Zellenplattensignals CP vom Stand der Technik. Dies wird nachstehend bei der Beschreibung des Betriebsablaufs erläutert.

In Fig. 2 zeigen die Punkte A bis F die Hystereseeigenschaften, wenn positive und negative elektrische Felder an die beiden Elektroden des ferroelektrischen Kondensators angelegt werden, und sind die Punkte P201 bis P203 derartige Punkte, die den Lesezustand des ferroelektrischen Kondensators angeben.

Die Potentialänderungsvorrichtung gemäß der Erfindung entspricht den Messverstärkern SA0 bis SA3, die n Fig. 31 gezeigt sind:

Der Betriebsablauf der Ausführungsform wird nachstehend unter Bezugnahme auf die Fig. 1 und 2 beschrieben, und gleichzeitig wird eine Ausführungsform eines Verfahrens zum Lesen von Daten des ferroelektrischen Speicherbauelements gemäß der Erfindung beschrieben.

Zuerst werden, wenn das Bitleitungsvorladungssignal BP (nicht gezeigt) gleich H ist, die Bitleitungen BL0 und /BL0 auf die Logikspannung L vorgeladen.

Wenn dann das Bitleitungsvorladungssignal BP auf L eingestellt wird, gelangen die Bitleitungen BL0 und /BL0 in den Zustand mit undefiniertem Potential. Die Anfangszustände der ferroelektrischen Kondensatoren C00 und C01 sind jene Zustände, die dem Punkt B bzw. dem Punkt E entsprechen, wie dies in Fig. 2 gezeigt ist.

Dann wird durch einen Befehl von der Steuerschaltung (nicht gezeigt) die Wortleitung WL0 auf die Logikspannung H eingestellt, und das Zellenplattensignal CP auf die Logikspannung H. Hierbei liegt der Potentialpegel der Logikspannung H der Wortleitung WL0 über der Versorgungsspannung VDD. Daher ist die an den ferroelektrischen Kondensator angelegten Spannung eine Spannung, die um die Schwellenspannung des Speicherzellentransistors niedriger ist als die Spannung, die über die Versorgungsspannung VDD hinaus erhöht wurde. Ist beispielsweise die Versorgungsspannung VDD gleich 3,0 V, die erhöhte Spannung gleich 4,0 V, und die Schwellenspannung gleich 1,5 V, so ist die an den ferroelektrischen Kondensator angelegte Spannung 4,0 - 1,5 = 2,5 V ist die erhöhte Spannung um mehr als die Schwellenspannung des Speicherzellentransistors höher als die Versorgungsspannung VDD, also wenn beispielsweise die erhöhte Spannung 3,0 + 1,5 = 4,5 V oder höher ist, so ist die an den ferroelektrischen Kondensator angelegte Spannung gleich der Versorgungsspannung VDD (3,0 V).

Zu diesem Zeitpunkt wird ein elektrisches Feld an beide Elektroden der ferroelektrischen Kondensatoren C00 und C01 angelegt, und werden die Potentiale, die durch das Kapazitätsverhältnis der Kapazität des ferroelektrischen Kondensators und der Bitleitungskapazität einschließlich der parasitären Kapazität bestimmt werden, in den Bitleitungen BL0 und /BL0 hervorgerufen. Zu diesem Zeitpunkt sind die Zustände der ferroelektrischen Kondensatoren C00 und C01 jene Zustände, die dem Punkt P201 bzw. dem Punkt P202 in Fig. 2 entsprechen.

Durch einen Befehl von der Steuerschaltung wird das Zellenplattensignal CP auf die Logikspannung L eingestellt. Zu diesem Zeitpunkt werden die in den Bitleitungen BL0 und /BL0 ausgelesenen Potentiale abgesenkt, jedoch kann die gegenseitige Potentialdifferenz weiter gegenüber jenem Zustand erhöht werden, bevor das Zellenplattensignal CP gleich der Logikspannung L ist. Falls eine Auswirkung durch den Schwellenwert des Speicherzellentransistors auftritt, kann die Auswirkung verringert werden. Hierfür gibt es folgenden Grund.

Da das Bitleitungspotential verringert wird, nimmt die Potentialdifferenz zwischen der Gatespannung des an die Wortleitung angeschlossenen Speicherzellentransistors und dem Drain oder der Source des an die Bitleitung angeschlossenen Speicherzellentransistors zu, so dass die Auswirkung des Schwellenwertes kleiner wird. Wenn diese Potentialdifferenz, also die Potentialdifferenz zwischen der Wortleitung und der Bitleitung, größer als der Schwellenwert ist, gibt es praktisch keine Auswirkung des Schwellenwertes.

Hierbei entsprechen die Zustände der ferroelektrischen Kondensatoren C00 und C01 annähernd dem Punkt P203 und dem Punkt E in Fig. 2.

Danach wird das Messverstärker-Steuersignal /SAP, das von der Steuerschaltung abgegeben wird, auf die Logikspannung L eingestellt, und wird SAN auf die Logikspannung H eingestellt, und wird der Messverstärker SAN in Betrieb genommen. Daher werden die aus den Bitleitungen ausgelesenen Potentiale auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt, und wird ein Neuschreibvorgang bewirkt. Die Zustände der ferroelektrischen Kondensatoren C00 und C01 sind der Punkt A und der Punkt E in Fig. 2. Die Steuervorrichtung gemäß der Erfindung entspricht der voranstehend geschilderten Steuerschaltung.

Hierbei wird im Zustand des Punktes A, wie voranstehend erläutert, da die Spannung der Wortleitung WL0 ausreichend erhöht wurde, die Spannung gleich der Versorgungsspannung VDD an die ferroelektrischen Kondensatoren angelegt.

Später wird, wobei der Betrieb des Messverstärkers durch das Signal von der Steuerschaltung angehalten wird, das Bitleitungsvorladungssignal BP von L auf H geändert, so dass die Bitleitungen BL0 und /BL0 auf die Logikspannung L vorgeladen werden. Die Zustände der ferroelektrischen Kondensatoren C00 und C01 sind der Punkt B und der Punkt E in Fig. 2.

Bei diesem Lesevorgang ist, nach Einstellung des Zellenplattensignals CP auf die Logikplatte H und nachfolgendes Einstellen des Zellenplattensignals CP auf die Logikspannung L, wenn die Daten in die Bitleitungen BL0 und /BL0 ausgelesen werden, die Beziehung zwischen den Potentialen der Bitleitungen BL0 und /BL0 und der Versorgungsspannung in Fig. 5 dargestellt. Wie aus Fig. 5 hervorgeht, ist die Potentialdifferenz zwischen den Bitleitungen BL0 und /BL0 eine höhere Spannung als beim Stand der Technik.

Wenn das Zellenplattensignal CP auf die Logikspannung L eingestellt wird, arbeitet der Messverstärker nicht. Daher befinden sich die Bitleitung im Zustand mit undefiniertem Potential, ist die Belastung gering, ist der Betrieb schnell, und ist daher der Stromverbrauch klein.

Gleichzeitig mit dem Betrieb des Messverstärkers ist ebenfalls effektiv, Daten neu in die ferroelektrischen Kondensatoren einzuschreiben. Tatsächlich kann die untere Spannungsgrenze im Betrieb von 2,0 V auf etwa 1,5 V abgesenkt werden, wodurch eine Spannungsverringerung erzielt wird.

Weiterhin wird bei dem Lesevorgang in dem ferroelektrischen Kondensator C01 nur eine Spannung, die niedriger ist als die Versorgungsspannung, am Punkt P202 angelegt, und dies ist ebenfalls vorteilhafter als beim Stand der Technik in Bezug auf die Lebensdauer bezüglich der Lesezyklen des ferroelektrischen Kondensators.

Ein Fall, bei weichem die Treiberspannung des in Fig. 1 gezeigten Zellenplattensignals CP auf über die Treiberspannungen der Bitleitungen BL0 und /BL0 erhöht wird, wird unter Bezugnahme auf die Fig. 3 und 4 erläutert. Hierbei entsprechen die Fig. 3 und 4 der Fig. 1 bzw. Fig. 2. Fig. 3 ist nämlich ein Betriebsablaufdiagramm des ferroelektrischen Kondensators bei der Ausführungsform, und Fig. 4 zeigt die Hystereseeigenschaften im Betrieb dieses ferroelektrischen Kondensators.

Wie in Fig. 3 gezeigt kann, durch Einstellung des Spannungspegel der Logikspannung H des Zellenplattensignals CP auf mehr als die Treiberspannung des Messverstärkers (hier als die Versorgungsspannung VDD) die Potentialdifferenz der Bitleitung BL0 und der Bitleitung /BL0 höher eingestellt werden als in Fig. 1. Daher ist in diesem Fall, verglichen mit dem Beispiel für den Betriebsablauf von Fig. 1, die Datenlesepotentialdifferenz größer, so dass ein Betrieb mit weiter verringerter Spannung ermöglicht wird.

(Ausführungsform 2)

Fig. 6 ist eine Darstellung der Hystereseeigenschaften eines ferroelektrischen Kondensators bei einer zweiten Ausführungsform der Erfindung, und diese Ausführungsform wird nachstehend unter Bezugnahme auf diese Figur beschrieben.

In der Figur geben Punkte A bis F die Hystereseeigenschaften an, wenn positive und negative elektrische Felder an die beiden Elektroden des ferroelektrischen Kondensators angelegt werden, und die Punkte P401 bis P403 zeigen den Lesezustand des ferroelektrischen Kondensators.

Zeitlich verläuft der Betriebsablauf bei dieser Ausführungsform ebenso wie bei der in Fig. 1 gezeigten ersten Ausführungsform. Ein Merkmal der vorliegenden Ausführungsform besteht darin, dass die Spannung der Wortleitung nicht erhöht wird, anders als bei der vorherigen Ausführungsform. Beim Neuschreiben oder Schreiben von Daten auf der Seite H des ferroelektrischen Kondensators wird keine so hohe Spannung wie die Versorgungsspannung angelegt, um die Lebensdauer des ferroelektrischen Kondensators zu verlängern, insbesondere die Lebensdauer in Bezug auf die Anzahl der Zyklen des Lesens und Schreibens.

Der Betriebsablauf dieser Ausführungsform wird nachstehend geschildert. Zuerst werden durch das Bitleitungsvorladungssignal BP die Bitleitungen BL0 und /BL0 auf die Logikspannung L vorgeladen. Die Anfangszustände der ferroelektrischen Kondensatoren C00 und C01 sind der Punkt B und der Punkt E in Fig. 6.

Daher wird die Wortleitung WL0 auf die Logikspannung H eingestellt, und das Zellenplattensignal CP auf die Logikspannung H. Hierbei ist der Potentialpegel der Logikspannung H der Wortleitung WL0 gleich der Versorgungsspannung VDD. Die Spannung, die an den ferroelektrischen Kondensator angelegt wird, ist eine Spannung, die um die Schwellenspannung des Speicherzellentransistors kleiner ist als die Versorgungsspannung VDD. Zu diesem Zeitpunkt wird ein elektrisches Feld an beide Elektroden der ferroelektrischen Kondensatoren C00 und C01 angelegt, und werden die Potentiale, die durch das Kapazitätsverhältnis der Kapazität des ferroelektrischen Kondensators und der Bitleitungskapazität einschließlich der parasitären Kapazität festgelegt werden, in den Bitleitungen BL0 und /BL0 erzeugt.

Dann wird durch einen Befehl von der Steuerschaltung das Zellenplattensignal CP auf die Logikspannung L eingestellt. Zu diesem Zeitpunkt werden die in den Bitleitungen BL0 und /BL0 ausgelesenen Potentiale verringert, jedoch ist ihre gegenseitige Potentialdifferenz erheblich größer als dann, bevor das Zellenplattensignal CP auf die Logikspannung L eingestellt wird. Falls eine Auswirkung infolge des Schwellenwertes des Speicherzellentransistors auftritt, kann diese Auswirkung verkleinert werden. Die Zustände der ferroelektrischen Kondensatoren C00 und C01 sind der Punkt P403 und der Punkt E in Fig. 6.

Dann wird, ebenso wie bei der ersten Ausführungsform, der Messverstärker SAO in Betrieb genommen. Daher werden die Potentiale, die in den Bitleitungen ausgelesen werden, auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt, und wird auch ein Neuschreibvorgang durchgeführt. Die Zustände der ferroelektrischen Kondensatoren C00 und C01 sind der Punkt A und der Punkt E in Fig. 6.

Bei dieser Ausführungsform wird, wie voranstehend geschildert, da die Spannung der Wortleitung nicht in dem Zustand am Punkt A erhöht wird, nur eine Spannung, die um die Schwellenspannung des Speicherzellentransistors niedriger ist als die Versorgungsspannung VDD, an die ferroelektrischen Kondensatoren angelegt.

Später werden, wobei der Messverstärker angehalten wird, die Bitleitungen BL0 und /BL0 auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Die Zustände der ferroelektrischen Kondensatoren C00 und C01 sind die Zustände, die dem Punkt B und dem Punkt E in Fig. 6 entsprechen.

Bei dem ferroelektrischen Speicherbauelement gemäß dieser Ausführungsform ist, ebenso wie bei der ersten Ausführungsform, die an den ferroelektrischen Kondensator C01 beim Lesevorgang angelegte Spannung niedriger als die Versorgungsspannung VDD. Weiterhin wird bei diesem ferroelektrischen Speicherbauelement bei einem Neuschreibvorgang nur eine Spannung, die um den Schwellenwert des Speicherzellentransistors niedriger ist als die Versorgungsspannung VDD, an den ferroelektrischen Kondensator C00 angelegt. Dies wirkt sich daher so aus, dass die Lebensdauer der ferroelektrischen Kondensatoren C00, C01 des ferroelektrischen Speicherbauelements verlängert wird, insbesondere die Lebensdauer in Bezug auf die Anzahl an Lese- und Schreibzyklen. Weiterhin wird bei dem Neuschreibvorgang, da die an den ferroelektrischen Kondensator angelegte Spannung um die Schwellenspannung niedriger ist als die Versorgungsspannung VDD, der Stromverbrauch zum Treiben verringert.

(Ausführungsform 3)

Fig. 7 ist ein Betriebsablaufdiagramm bei einer dritten Ausführungsform der Erfindung, und diese Ausführungsform wird nachstehend unter Bezugnahme auf das Diagramm beschrieben.

Die Hystereseeigenschaften im Betrieb des ferroelektrischen Kondensators bei dieser Ausführungsform sind ebenso wie im Falle der zweiten Ausführungsform, wie dies unter Bezugnahme auf Fig. 6 beschrieben wurde.

Gemäß einem Merkmal dieser Ausführungsform wird das Zellenplattensignal vor Auswahl einer Wortleitung getrieben, und wird, wenn die Wortleitung ausgewählt ist, die elektrische Ladung sofort aus dem ferroelektrischen Kondensator ausgelesen, so dass ein Hochgeschwindigkeitsbetrieb erzielt wird. Der zeitliche Ablauf des Betriebs des Messverstärkers SAO ist ebenso wie bei der ersten und zweiten Ausführungsform.

Der Betriebsablauf bei dieser Ausführungsform wird nachstehend beschrieben.

Zuerst werden die Bitleitungen BL0 und /BL0 auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Die Anfangszustände der ferroelektrischen Kondensatoren C00 und C01 sind der Punkt. B und der Punkt E in Fig. 6.

Dann wird das Zellenplattensignal CP auf die Logikspannung H eingestellt. Zu diesem Zeitpunkt ändert sich der Zustand des ferroelektrischen Kondensators nicht wesentlich.

Dann wird die Wortleitung WL0 auf die Logikspannung H eingestellt. Hierbei ist der Potentialpegel der Logikspannung H der Wortleitung WL0 gleich der Versorgungsspannung VDD, eine Spannungserhöhung ist jedoch ebenfalls möglich. Zu diesem Zeitpunkt wird, da sich das Zellenplattensignal GP bereits auf der Logikspannung H befindet, ein elektrisches Feld an die beiden Elektroden der ferroelektrischen Kondensatoren C00 und C01 angelegt, und werden jene Potentiale, die durch das Kapazitätsverhältnis der Bitleitungskapazität einschließlich des ferroelektrischen Kondensators und die parasitäre Kapazität bestimmt werden, in den Bitleitungen BL0 und /BL0 hervorgerufen. Diese Potentiale werden ausgelesen.

Dann wird das Zellenplattensignal CP auf die Logikspannung L eingestellt. Zu diesem Zeitpunkt werden die Potentiale verringert, die in den Bitleitungen BL0 und /BL0 ausgelesen werden, jedoch ist ihre gegenseitige Potentialdifferenz erheblich größer, da keine Auswirkungen aufgrund des Schwellenwertes des Speicherzellentransistors auftreten. Die Zustände der ferroelektrischen Kondensatoren C00 und C01 sind annähernd gleich dem Punkt P403 und dem Punkt E in Fig. 6.

Dann wird der Messverstärker in Betrieb gesetzt. Dies führt dazu, dass die in den Bitleitungen ausgelesenen Potentiale auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt werden, und auch ein Neuschreibvorgang durchgeführt wird. Die Zustände der ferroelektrischen Kondensatoren C00 und C01 sind der Punkt A und der Punkt E in Fig. 6. Da die Spannung der Wortleitung in dem Zustand am Punkt A nicht erhöht wird, wird nur eine Spannung, die um die Schwellenspannung des Speicherzellentransistors kleiner ist als die Versorgungsspannung VDD, an die ferroelektrischen Kondensatoren angelegt.

Später werden, wobei der Messverstärker angehalten wird, die Bitleitungen BL0 und /BL0 auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Die Zustände der ferroelektrischen Kondensatoren C00 und C01 sind die Zustände, die dem Punkt B und dem Punkt E in Fig. 6 entsprechen.

Daher wird bei dem ferroelektrischen Speicherbauelement gemäß dieser Ausführungsform gleichzeitig mit der Auswahl der Wortleitung die elektrische Ladung aus den ferroelektrischen Kondensatoren ausgelesen, so dass ein Hochgeschwindigkeitsbetrieb erzielt wird. Durch Kombination mit der zweiten Ausführungsform können beide Auswirkungen erzielt werden.

Bislang wurde ein ferroelektrisches Speicherbauelement des Typs 2T2C beschrieben, jedoch besteht keine Einschränkung auf diesen Typ, da dasselbe Betriebsverfahren bei dem ferroelektrischen Speicherbauelement des Typs 1T1C eingesetzt werden kann, und entsprechende Auswirkungen erzielt werden. Nachstehend wird das voranstehend geschilderte Betriebsverfahren, bei welchem einmal die Zellenplatte auf den Pegel H hochgesetzt wird, und auf den Pegel L heruntergesetzt wird, um dem Messverstärker zu betreiben, als das Plattenimpulstreiberbetriebsverfahren bezeichnet.

Bei den voranstehenden Ausführungsformen sind daher die Potentiale, die von den ferroelektrischen Speicherzellenkondensatoren in die Bitleitungen ausgelesen werden, frei von Auswirkungen durch den Schwellenwert des Speicherzellentransistors, und wird ein Niederspannungsbetrieb ermöglicht. Darüber hinaus ist die Belastung bei dem Zellenplattensignalübergang ebenfalls gering, ist ein Hochgeschwindigkeitsbetrieb möglich, so dass ein ferroelektrisches Speicherbauelement mit niedrigem Stromverbrauch erzielt wird.

Wenn bei den voranstehenden Ausführungsformen der Wert der Bitleitungskapazität und der Wert der Versorgungsspannung innerhalb vorbestimmter Bedingungen liegen, insbesondere so wie später beschrieben, ist es möglich, wirksam zu arbeiten, wenn die Bitleitungskapazität klein ist, oder die Versorgungsspannung klein ist. Allerdings kann die Bitleitungskapazität oder die Versorgungsspannung des ferroelektrischen Speicherbauelements im Betrieb schwanken, oder können die Einstellwerte absichtlich geändert werden. In jedem Fall, wenn sich die Bitleitungskapazität oder Versorgungsspannung ändert, ändert sich auch die voranstehend erwähnte Potentialdifferenz zwischen den Bitleitungen.

Unter Berücksichtigung von Änderungen der Bitleitungskapazität oder der Versorgungsspannung wird daher nachstehend eine Ausführungsform beschrieben, bei welcher der voranstehend geschilderte Plattenimpulstreiberbetrieb durchgeführt wird.

Vor der Erläuterung der Ausführungsform wird zuerst die Änderung der Potentialdifferenz zwischen Bitleitungen infolge einer Änderung der Bitleitungskapazität oder der Versorgungsspannung beschrieben, unter Bezugnahme auf den herkömmlichen Aufbau.

Daher werden nachstehend kurz in Bezug auf das ferroelektrische Speicherbauelement des herkömmlichen Typs 2T2C der Aufbau des Betriebsablaufs erläutert.

Fig. 27 ist ein Blockschaltbild einer Speicherzelle und ihrer Peripherieschaltung, Fig. 28 ist ein Betriebsablaufdiagramm, Fig. 29 ist eine Darstellung der Hystereseeigenschaften des ferroelektrischen Kondensators, und

Fig. 30 zeigt die Beziehung zwischen der Bitleitungskapazität und der Bitleitungsspannung. In den Figuren bezeichnen C21 und C22 ferroelektrische Kondensatoren, und bezeichnet CP eine Zellenplatte. WL ist eine Wortleitung, und BL, /BL sind Bitleitungen. BP ist ein Bitleitungsvorladungssignal, SAE ist ein Messverstärkersteuersignal, und VSS ist eine Massespannung. INV ist eine NOT- Schaltung, Qn21 bis Qn27 sind N-Kanal-MOS-Transistoren, und Qp21 bis Qp23 sind P-Kanal-MOS-Transistoren. Das Bezugszeichen 1 bezeichnet eine Speicherzelle, 2 eine Bitleitungsvorladungsschaltung, und 3 einen Messverstärker. Weiterhin bezeichnen t211 bis t218 die Zeit (den Zeitpunkt), und sind L1H, L1L Kurven, welche die Bitleitungskapazität zeigen. H211 bis H215 sowie L211 bis L215 sind Punkte, die den Zustand des ferroelektrischen Kondensators in verschiedenen Zuständen anzeigen. Weiterhin bezeichnet VH21 die Lesespannung von H, VL21 die Lesespannung von L, und bezeichnet ΔV21 eine Lesepotentialdifferenz.

Bei dem Schaltungsaufbau sind die Bitleitungen BL und IBL an den Messverstärker 3 angeschlossen, und sind die ferroelektrischen Kondensatoren C21, C22 an die Bitleitungen BL, /BL jeweils über die N-Kanal-MOS-Transistoren Qn21, Qn22 angeschlossen, bei denen die Wortleitung WL am Gate liegt. Die ferroelektrischen Kondensatoren C21, C22 sind weiterhin mit dem Zellenplattensignal CP verbunden. Der Messverstärker 3 wird durch das Messverstärkersteuersignal SAE gesteuert, so dass die Schaltung so ausgebildet ist, dass die Bitleitungen BL und /BL durch das Bitleitungsvorladungssignal BP vorgeladen werden.

Der Betriebsablauf des ferroelektrischen Speicherbauelements des Typs 2T2C mit dem voranstehend geschilderten Aufbau wird nachstehend unter Bezugnahme auf die Fig. 28 und 29 beschrieben.

Zuerst werden die Bitleitungen BL und /BL auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Zu diesem Zeitpunkt sind die Anfangszustände der ferroelektrischen Kondensatoren C21 und C22 der Punkt H211 und der Punkt L211 in Fig. 29.

Zum Zeitpunkt t211 werden die Bitleitungen BL und /BL in den Zustand mit undefiniertem Potential versetzt, und zum Zeitpunkt t212 wird die Wortleitung WL auf die Logikspannung H eingestellt, worauf dann zum Zeitpunkt t213 das Zellenplattensignal GP auf die Logikspannung H eingestellt wird. Hierbei ist der Potentialpegel der Logikspannung H der Wortleitung WL eine Spannung, die gegenüber der Versorgungsspannung VDD erhöht wurde. Zu diesem Zeitpunkt wird ein elektrisches Feld an die beiden Elektroden der ferroelektrischen Kondensatoren C21 und C22 angelegt, und werden in den Bitleitungen BL und /BL die Potentiale erzeugt, die durch das Kapazitätsverhältnis des Bitleitungskondensators einschließlich der ferroelektrischen Kondensatoren und die parasitäre Kapazität bestimmt werden. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H213 und der Punkt L213 in Fig. 29.

Zum Zeitpunkt t214 wird das Messverstärkersteuersignal SAE auf die Logikspannung H eingestellt, und wird der Messverstärker in Betrieb genommen. Daher werden die in die Bitleitungen ausgelesenen Potentiale auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H214 und der Punkt L214 in Fig. 29.

Zum Zeitpunkt t215 wird als Neuschreibvorgang das Zellenplattensignal CP auf die Logikspannung L eingestellt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H215 und der Punkt L215 in Fig. 29.

Danach, wobei der Messverstärker angehalten wird, werden die Bitleitungen BL und /BL auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H211 und der Punkt L211 in Fig. 29.

In Fig. 30 ist die Beziehung zwischen der Bitleitungskapazität und der Bitleitungsspannung bei einem Lesevorgang dargestellt. Die Bitleitungsspannung bei dem Lesevorgang ändert sich in Abhängigkeit von der Bitleitungskapazität. Dieser Aspekt ist in Fig. 29 dargestellt, in welcher die Bitleitungsspannungen VH21, VL29 beim Lesen durch die Steigungsänderung (Bitleitungskapazität) der Kurve L1H und der Kurve L1L geändert werden, welche die Bitleitungskapazität angeben. Daher ändert sich auch die Bitleitungsspannungsdifferenz ΔV21 der Bitleitung BL und /BL. Aus der Darstellung der Beziehung zwischen der Bitleitungskapazität und der Bitleitungsspannung beim Lesevorgang in Fig. 30 ist ebenfalls bekannt, dass die Bitleitungsspannungsdifferenz ΔV21 der Bitleitungen BL und /BL einen Maximalwert aufweist. Wird der Maximalwert angenommen, steht der Wert der Bitleitungskapazität in Beziehung zur Speicherzellenkapazität, was durch das Verhältnis der Bitleitungskapazität zur Speicherzellenkapazität bestimmt wird.

Daher kann durch Optimierung des Bitleitungskapazitätswertes die Bitleitungsspannungsdifferenz ΔV21 der Bitleitungen BL und /BL erhöht werden, und kann der Betrieb des Messverstärkers stabilisiert werden. Bei einem tatsächlichen Bauelement kann allerdings abhängig von den Umständen die Bitleitungskapazität sehr klein sein, und kann die Bitleitungsspannungsdifferenz beim Lesen der Bitleitungen BL und /BL sehr klein sein, so dass ein Niederspannungsbetrieb schwierig sein kann.

Unter Berücksichtigung einer derartigen Änderung der Bitleitungsspannungsdifferenz, beispielsweise wenn die Bitleitungskapazität klein ist, oder die Versorgungsspannung niedrig, wird daher das Plattenimpulstreiberbetriebsverfahren eingesetzt, und wird bei anderen Umständen das herkömmliche Plattenübergangsbetriebsverfahren eingesetzt, durch Umschalten des Treiberverfahrens, was nachstehend geschildert wird. Andere Ausführungsformen werden ebenfalls nachstehend speziell beschrieben.

Unter Bezugnahme auf die Zeichnungen werden nachstehend die Ausführungsformen des ferroelektrischen Speicherbauelements gemäß der Erfindung beschrieben.

(Ausführungsform 4)

Fig. 8 ist ein Betriebsablaufdiagramm des ferroelektrischen Speicherbauelements gemäß dieser Ausführungsform, das selektiv unterhalb einer bestimmten Versorgungsspannung eingesetzt wird, und Fig. 9 zeigt die Hystereseeigenschaften im Betrieb des ferroelektrischen Kondensators. Fig. 10 zeigt die Beziehung zwischen der Bitleitungskapazität und der Bitleitungsspannung, und Fig. 11 zeigt die Versorgungsspannungsabhängigkeit beim Auswahlumschaltpunkt bei dem herkömmlichen Plattenübergangsbetriebssystem und dem Plattenimpulstreiberbetriebssystem in Fig. 8. Das Blockschaltbild der Speicherzelle und ihrer Peripherieschaltung ist ebenso wie in Fig. 27, wo der Stand der Technik dargestellt ist. Symbole und Bezugszeichen sind ebenso wie beim Stand der Technik. Hierbei sind L2H und L2L Kurven, welche die Bitleitungskapazität angeben, wenn das Zellenplattensignal CP ursprünglich auf L eingestellt wird.

Der Betriebsablauf der Ausführungsform wird nachstehend unter Bezugnahme auf die Fig. 8 und 9 erläutert.

Zuerst werden die Bitleitungen BL und /BL auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen.

Zu diesem Zeitpunkt sind die Anfangszustände der ferroelektrischen Kondensatoren C21 und C22 der Punkt H11 und L19 in Fig. 9.

Zum Zeitpunkt t11 werden die Bitleitungen BL und /BL auf den Zustand mit unbestimmtem Potential gesetzt, dann wird zum Zeitpunkt t12 die Wortleitung WL auf die Logikspannung H eingestellt, und wird weiterhin zum Zeitpunkt t13 das Zellenplattensignal CP auf die Logikspannung H eingestellt. Hierbei ist der Potentialpegel der Logikspannung H der Wortleitung WL eine Spannung, die gegenüber der Versorgungsspannung VDD erhöht ist. Zu diesem Zeitpunkt wird ein elektrisches Feld an die beiden Elektroden der ferroelektrischen Kondensatoren C21 und C22 angelegt, und werden in den Bitleitungen BL und /BL die Potentiale erzeugt, die durch das Kapazitätsverhältnis des Bitleitungskondensators einschließlich der ferroelektrischen Kondensatoren und die parasitäre Kapazität festgelegt werden. Die Zustände der ferroelektrischen Kondensatoren C21 und G22 sind der Punkt H13 und L13 in Fig. 9.

Zum Zeitpunkt t14 wird das Zellenplattensignal CP auf die Logikspannung L eingestellt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H14 und der Punkt L14 in Fig. 9. Die Bitleitungsspannungsdifferenz beträgt ΔV1.

Zum Zeitpunkt t15 wird das Messverstärkersteuersignal SAE auf die Logikspannung H eingestellt, und wird der Messverstärker in Betrieb genommen. Daher werden die Potentiale, die in die Bitleitungen ausgelesen werden, auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt, und werden gleichzeitig neu geschrieben. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H15 und der Punkt L15 in Fig. 9.

Danach werden, wobei der Messverstärker angehalten wird, die Bitleitungen BL und /BL auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H11 und der Punkt L11 in Fig. 9.

In Fig. 10 ist die Beziehung zwischen der Bitleitungskapazität und der Bitleitungsspannung bei diesen Plattenimpulstreiberbetriebsverfahren dargestellt. Die Bitleitungsspannungsdifferenz ändert sich in Abhängigkeit von der Bitleitungskapazität. Die Bitleitungsspannungsdifferenz beträgt ΔV1 bei dem Plattenimpulstreiberbetriebsverfahren, und ΔV21 bei dem herkömmlichen Plattenübergangsbetriebsverfahren, und bei einer Bitleitungskapazität von 1,8 oder weniger ist die Bitleitungsspannungsdifferenz größer bei dem Plattenimpulstreiberbetriebsverfahren. In Fig. 10 beträgt die Versorgungsspannung 5 V. Ist die Versorgungsspannung noch niedriger als dort dargestellt, und wenn die Bitleitungskapazität groß ist, ist das Plattenimpulstreiberbetriebsverfahren in Bezug auf die Bitleitungspotentialdifferenz vorteilhaft, verglichen mit dem Plattenübergangsbetriebsverfahren. Diese Beziehung ist in Fig. 11 dargestellt.

Bei dieser Ausführungsform wird angestrebt, das vorteilhaftere Betriebsverfahren auszuwählen, unter dem Gesichtspunkt, welches Betriebsverfahren eine größere Lesepotentialdifferenz in Abhängigkeit von der Versorgungsspannung aufweist. Beträgt beispielsweise die Bitleitungskapazität 3,5 ist die festgestellte Versorgungsspannung gleich 3 V, und wenn die Versorgungsspannung niedriger als 3 V ist, wird das Plattenimpulstreiberbetriebsverfahren ausgewählt, wogegen bei einer Versorgungsspannung von 3 V oder mehr das Plattenübergangsbetriebsverfahren ausgewählt werden kann. Das Plattenimpulstreiberbetriebsverfahren ist ebenfalls dazu wirksam, gleichzeitig mit dem Betrieb des Messverstärkers neu Daten in den ferroelektrischen Kondensator zu schreiben.

(Ausführungsform 5)

Bei der Ausführungsform 5 ist das Betriebsverfahren der Ausführungsform 4 abgeändert, und ist der Potentialpegel der Logikspannung H der Wortleitung WL der Speicherzelle die Versorgungsspannung VDD. Der Aufbau und das Betriebsverfahren bei der Schaltung sind ebenso wie bei der Ausführungsform 4. Wird die Spannung der Wortleitung nicht erhöht, sondern auf der Versorgungsspannung gehalten, gibt es eine Auswirkung durch den Schwellenwert des Speicherzellentransistors, an dessem Gate die Wortleitung liegt, und kann es geschehen, dass die Daten auf H nicht ausreichend in die Bitleitung ausgelesen werden. Dieser Effekt ist signifikant, wenn bei niedriger Spannung die Bitleitungskapazität gering ist.

Der Betriebsablauf wird nachstehend unter Bezugnahme auf die Fig. 8, 9 und 12 beschrieben. Zuerst werden die Bitleitungen BL und /BL auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Zu diesem Zeitpunkt sind die Anfangszustände der ferroelektrischen Kondensatoren C21 und C22 der Punkt H21 und der Punkt L21 in Fig. 12. Wie in Fig. 8 gezeigt, werden zum Zeitpunkt t11 die Bitleitungen BL und /BL in den Zustand mit undefiniertem Potential versetzt, wird zum Zeitpunkt T12 die Wortleitung WL auf die Logikspannung H eingestellt, und wird weiterhin zum Zeitpunkt t13 das Zellenplattensignal CP auf die Logikspannung H eingestellt. Hierbei ist der Potentialpegel der Logikspannung H der Wortleitung WL gleich der Versorgungsspannung VDD. Zu diesem Zeitpunkt wird ein elektrisches Feld an beide Elektroden der ferroelektrischen Kondensatoren C21 und C22 angelegt, und werden in den Bitleitungen BL und /BL die Potentiale erzeugt, die durch das Kapazitätsverhältnis des Bitleitungskondensators einschließlich der ferroelektrischen Kondensatoren und der parasitären Kapazität bestimmt werden. Infolge des Effekts des Schwellenwertes Vt des Speicherzellentransistors sind, da die Daten auf H der Bitleitung nicht ausreichend ausgelesen werden, die Zustände der ferroelektrischen Kondensatoren C21 und C22 der Punkt B23 und der Punkt L23 in Fig. 12. Zu diesem Zeitpunkt ist die Bitleitungsspannungsdifferenz gleich ΔV2. Zum Zeitpunkt t14 wird das Zellenplattensignal CP auf die Logikspannung L eingestellt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H24 und der Punkt L24 in Fig. 12. Die Bitleitungsspannungsdifferenz beträgt ΔV3. Zum Zeitpunkt t15 wird das Steuersignal SAE des Messverstärkers auf die Logikspannung H eingestellt, und wird der Messverstärker in Betrieb genommen. Dies führt dazu, dass die in die Bitleitungen ausgelesenen Potentiale auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt werden, und gleichzeitig neu geschrieben werden. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H25 und der Punkt L25 in Fig. 12. Danach werden, wobei der Messverstärker angehalten wird, die Bitleitungen BL und /BL auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H21 und der Punkt L21 in Fig. 12.

In Fig. 13 ist die Beziehung zwischen der Bitleitungskapazität und der Bitleitungsspannung bei diesen Plattenimpulstreiberbetriebsverfahren und dem herkömmlichen Plattenübergangsbetriebsverfahren dargestellt. Die Bitleitungsspannungsdifferenz ändert sich in Abhängigkeit von der Bitleitungskapazität, und beträgt ΔV3 bei dem Plattenimpulstreiberbetriebsverfahren, sowie ΔV2 bei dem herkömmlichen Plattenübergangsbetriebsverfahren. Da die Spannung der Wortleitung nicht erhöht wird, bei dem herkömmlichen Plattenübergangsbetriebsverfahren, tritt plötzlich eine Verschlechterung gegenüber der Ausführungsform 4 auf, wenn die Bitleitungskapazität gering ist. Bei einer Bitleitungskapazität von 3,5 oder weniger ist die Bitleitungsspannungsdifferenz bei dem Plattenimpulstreiberbetriebsverfahren größer.

Bei der vorliegenden Ausführungsform wird es ebenso wie bei der Ausführungsform 4 angestrebt, das vorteilhaftere Betriebsverfahren zum Lesen der Potentialdifferenz in Abhängigkeit von der Versorgungsspannung auszuwählen, jedoch ist bei der vorliegenden Ausführungsform, bei welcher die Spannung der Wortleitung nicht erhöht wird, die Auswirkung beim Niederspannungsbetrieb größer im Vergleich zur Ausführungsform 4.

(Ausführungsform 6)

Ausführungsform 6 betrifft ein ferroelektrisches Speicherbauelement des Typs 1T1C, bei welchem das Betriebsverfahren selektiv in Abhängigkeit von der Versorgungsspannung geändert wird, ebenso wie bei der Ausführungsform 4 oder 2.

Fig. 14 ist ein Blockschaltbild einer Speicherzelle und ihrer Peripherieschaltung, und Fig. 15 ist ein Betriebsablaufdiagramm. Hierbei bezeichnen C0 bis C7 ferroelektrische Kondensatoren, bezeichnet CP ein Zellenplattensignal, RCP ein Bezugszellenplattensignal, bezeichnen WL0, WL1 Wortleitungen, bezeichnet RWL eine Bezugswortleitung, bezeichnen BL0-BL1, /BL0-/BL1 Bitleitungen, EQ0, EQ1 Bitleitungsausgleichssignale, BP ein Bitleitungsvorladungssignal, SAE ein Messverstärkersteuersignal, Qn0 bis Qn9 N-Kanal-MOS-Transistoren, 1 eine Speicherzelle, 2 eine Bitleitungsvorladungsschaltung, 3 einen Messverstärker, und 4 eine Bezugsspannungserzeugungsschaltung. Weiterhin bezeichnen t81 bis t89 Zeitpunkte. Wie voranstehend erwähnt sind bei dem ferroelektrischen Speicherbauelement des Typs 1T1C beispielsweise 256 Hauptkörperspeicherzellen 1 für einen Bezugsspeicher vorgesehen, und daher gibt es auch 256 Wortleitungen. In Fig. 14 ist zur Erleichterung der Erklärung nur eine Wortleitung für eine Bezugsspeicherzelle dargestellt. An die Bitleitung BL0 sind die Speicherzellenkondensatoren C0, C4 elektrisch angeschlossen, und an die Bitleitung /BL0 sind die Speicherzellenkondensatoren C1, C5 elektrisch angeschlossen. Entsprechend sind an die Bitleitung BL1 die Speicherzellenkondensatoren C2, C6 elektrisch angeschlossen, und sind an die Bitleitung /BL1 die Speicherzellenkondensatoren C3, C7 elektrisch angeschlossen.

Bei dem Schaltungsaufbau sind die Bitleitungen BL0 und /BL0 mit dem Messverstärker 3 verbunden, sind die ferroelektrischen Kondensatoren C0, C2 mit den Bitleitungen BL0, BL1 jeweils über die N-Kanal-MOS-Transistoren Qn0, Qn2 verbunden, deren Gate an der Wortleitung WL0 liegt, und sind diese ferroelektrischen Kondensatoren C0, C2 weiterhin mit dem Zellenplattensignal CP verbunden. An die Bitleitungen /BL0, /BL1 sind die ferroelektrischen Kondensatoren C5, C7 jeweils über N-Kanal-MOS-Transistoren Qn5, Qn7 angeschlossen, deren Gate an der Wortleitung RWL0 liegt, und sind diese ferroelektrischen Kondensatoren C5, C7 weiterhin an das Bezugszellenplattensignal RCP angeschlossen. Die Bitleitungen BL0 und BL1, sowie die Bitleitungen /BL0 und /BL1 können miteinander elektrisch über N-Kanal-MOS- Transistoren Qn8, Qn9 verbunden werden, an deren Gates das Bitleitungsausgleichssignal EQ0, EQ1 liegt. Der Messverstärker 3 wird durch das Messverstärkersteuersignal SAE gesteuert, und die Schaltung ist so aufgebaut, dass das Vorladen der Bitleitungen BL0 und /BL0, und BL1 und /BL1 durch das Bitleitungsvorladungssignal BP gesteuert werden kann.

Der Betriebsablauf bei dieser Ausführungsform wird nachstehend unter Bezugnahme auf Fig. 15 erläutert.

Hierbei wird hauptsächlich der Plattenimpulstreiberbetrieb beschrieben, und erfolgt der Plattenübergangsbetrieb ebenso, wie dies bei den voranstehenden Ausführungsformen beschrieben wurde, und wird auf dessen Erläuterung verzichtet.

Zuerst werden die Bitleitungen auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Unter Einstellung der Bitleitungen auf den Zustand mit unbestimmten Potential zum Zeitpunkt t81 werden die Wortleitung WL0 und die Bezugswortleitung RWL0 auf die Logikspannung H zum Zeitpunkt t82 eingestellt, und das Zellenplattensignal CP und das Bezugszellenplattensignal RCP werden auf die Logikspannung H zum Zeitpunkt t83 eingestellt. Hierbei wird ein elektrisches Feld an beide Elektroden der ferroelektrischen Kondensatoren angelegt, und werden die Potentiale, die durch das Kapazitätsverhältnis der Bitleitungskapazität einschließlich des ferroelektrischen Kondensators und der parasitären Kapazität bestimmt werden, in die Bitleitungen ausgelesen. Die Daten von H und L, die aus den ferroelektrischen Bezugskondensatorspeicherzellen ausgelesen werden, werden durch die Bitleitungen /BL0 und /BL1 angeglichen, und betragen daher 1/2 des Potentials der Daten von H oder L, die aus der Hauptkörperspeicherzelle ausgelesen werden.

Zum Zeitpunkt t84 werden das Zellenplattensignal CP und das Bezugszellenplattensignal RCP auf die Logikspannung L eingestellt. Zum Zeitpunkt t85 wird das Bitleitungsausgleichssignal EQ0 auf die Logikspannung L eingestellt, und werden die Bitleitungen /BL0 und /BL1, in welchen das Bezugspotential erzeugt wird, elektrisch getrennt, und zum Zeitpunkt t86 wird das Messverstärkersteuersignal SAE auf die Logikspannung H eingestellt, und wird der Messverstärker in Betrieb genommen. Dies führt dazu, dass die in die Bitleitungen ausgelesenen Potentiale auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt werden. Später werden, wobei der Messverstärker angehalten wird, die Bitleitungen auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen.

Ein Merkmal des Betriebs bei der vorliegenden Ausführungsform besteht darin, dass nach dem Impulstreiben des Zellenplattensignals CP und des Bezugszellenplattensignals RGP, also nachdem das Zellenplattensignal CP und das Bezugszellenplattensignal RCP auf die Logikspannung L eingestellt wurden, das Bitleitungsausgleichssignal EQ0 auf die Logikspannung L eingestellt wird, und die Bitleitungen, in denen das Bezugspotential erzeugt wird, elektrisch getrennt werden. Durch diese Betriebsweise kann das Bezugspotential exakt auf das Potential in der Mitte zwischen den H-Daten und den L-Daten eingestellt werden, die aus den Hauptkörperspeicherzellen ausgelesen werden. Wenn die Bitleitungen angeglichen werden, bevor das Zellenplattensignal auf die Logikspannung L eingestellt wird, kann eine geringfügige Abweichung gegenüber dem gewünschten mittleren Potential auftreten.

(Ausführungsform 7)

Die Ausführungsform 7 betrifft ebenso wie die Ausführungsform 6 ein ferroelektrisches Speicherbauelement des Typs 1T1C, bei welchem das Betriebsverfahren selektiv in Abhängigkeit von der Versorgungsspannung geändert wird, ebenso wie bei der Ausführungsform 4 oder 5.

Fig. 14 ist ein Blockschaltbild einer Speicherzelle und ihrer Peripherieschaltung, und Fig. 16 ist ein Betriebsablaufdiagramm.

Der Betriebsablauf wird nachstehend unter Bezugnahme auf Fig. 16 beschrieben. Zuerst werden die Bitleitungen auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Unter Einstellung der Bitleitungen auf den Zustand mit unbestimmten Potential zum Zeitpunkt t91 werden die Wortleitung WL0 und die Bezugswortleitung RWL0 auf die Logikspannung H zum Zeitpunkt t92 eingestellt, und werden das Zellenplattensignal CP und das Bezugszellenplattensignal RCP auf die Logikspannung H zum Zeitpunkt t93 eingestellt. Hierbei wird ein elektrisches Feld an beide Elektroden der ferroelektrischen Kondensatoren angelegt, und werden die Potentiale, die durch das Kapazitätsverhältnis der Bitleitungskapazität einschließlich des ferroelektrischen Kondensators und der parasitären Kapazität bestimmt werden, in die Bitleitungen ausgelesen. Die Daten von H und L, die aus den ferroelektrischen Bezugskondensatorspeicherzellen ausgelesen werden, werden durch die Bitleitungen /BL0 und /BL1 angeglichen, und betragen 1/2 des Potentials der Daten von H oder L, die aus der Hauptkörperspeicherzelle ausgelesen werden. Zum Zeitpunkt t94 wird das Bitleitungsausgleichssignal EQ0 auf die Logikspannung L eingestellt, und werden die Bitleitungen /BL0 und /BL1, in denen das Bezugspotential erzeugt wird, elektrisch getrennt. Zum Zeitpunkt t95 werden das Zellenplattensignal CP und das Bezugszellenplattensignal RCP auf die Logikspannung L eingestellt. Zum Zeitpunkt t96 wird das Messverstärkersteuersignal SAE auf die Logikspannung H eingestellt, und wird der Messverstärker in Betrieb genommen. Dies führt dazu, dass die in die Bitleitungen ausgelesenen Potentiale auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt werden. Später werden, wobei der Messverstärker angehalten wird, die Bitleitungen auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen.

Ein Merkmal des Betriebs bei der vorliegenden Ausführungsform besteht darin, dass in der Mitte des Impulstreibens des Zellenplattensignals RCP und des Bezugszellenplattensignals RCP, also nach Einstellung auf die Logikspannung H, das Bitleitungsausgleichssignal EQ0 auf die Logikspannung L eingestellt wird, und die Bitleitungen, in denen das Bezugspotential erzeugt wird, elektrisch getrennt werden, und dann das Zellenplattensignal RCP und das Bezugszellenplattensignal RCP auf die Logikspannung L eingestellt werden. Bei einem derartigen Betrieb können die Erzeugung des Bezugspotentials und das Starten des Messverstärkers mit hoher Geschwindigkeit durchgeführt werden.

(Ausführungsform 8)

Fig. 17 ist ein Betriebsablaufdiagramm bei dieser Ausführungsform, und Fig. 18 ist eine Darstellung der Hystereseeigenschaften im Betrieb des ferroelektrischen Kondensators. Ein Merkmal des Betriebsablaufs bei dieser achten Ausführungsform besteht darin, dass die Zellenplatte auf die Logikspannung H eingestellt wird, nachdem die Zellenplatte mehrfach getrieben wurde, um die Lesepotentialdifferenz von Bitleitungen zu erhöhen. Der Schaltungsaufbau ist hierbei vom Typ 2T2C, der in Fig. 27 gezeigt ist. Selbstverständlich ist auch ein Einsatz beim Speicheraufbau des Typs 1T1C möglich.

Der Betriebsablauf bei dieser Ausführungsform wird nachstehend unter Bezugnahme auf die Fig. 17 und 18 beschrieben.

Zuerst werden die Bitleitungen BL und /BL auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Zu diesem Zeitpunkt sind die Anfangszustände der ferroelektrischen Kondensatoren C21 und C22 der Punkt H101 und der Punkt L101 in Fig. 18. Zum Zeitpunkt T101 werden die Bitleitungen BL und /BL in den Zustand mit unbestimmten Potential versetzt, zum Zeitpunkt t102 wird die Wortleitung WL auf die Logikspannung H eingestellt, und dann wird zum Zeitpunkt t103 das Zellenplattensignal CP auf die Logikspannung H eingestellt. Zu diesem Zeitpunkt wird ein elektrisches Feld an die beiden Elektroden der ferroelektrischen Kondensatoren C21 und C22 angelegt, und werden die Potentiale, die durch das Kapazitätsverhältnis des Bitleitungskondensators einschließlich der ferroelektrischen Kondensatoren und der parasitären Kapazität bestimmt werden, in den Bitleitungen BL und /BL erzeugt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H103 und der Punkt L103 in Fig. 18. Zum Zeitpunkt t104 wird das Zellenplattensignal CP auf die Logikspannung L eingestellt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H104 und der Punkt L104 in Fig. 18. Zum Zeitpunkt t105 wird das Zellenplattensignal CP auf die Logikspannung H eingestellt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H105 und der Punkt L105 in Fig. 18. Die Bitleitungsspannungsdifferenz beträgt ΔV10. Zum Zeitpunkt t406 wird das Messverstärkersteuersignal SAE auf die Logikspannung H eingestellt, und wird der Messverstärker in Betrieb genommen. Dies führt dazu, dass die in die Bitleitungen ausgelesenen Potentiale auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt werden. Zum Zeitpunkt t107 wird als Neuschreibvorgang das Zellenplattensignal CP auf die Logikspannung L eingestellt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H107 und der Punkt L107 in Fig. 18. Danach werden, wobei der Messverstärker angehalten wird, die Bitleitungen BL und /BL auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H101 und der Punkt L101 in Fig. 18.

Wie aus Fig. 18 deutlich wird, ist die Bitleitungsspannungsdifferenz, die zum Zeitpunkt t105 ausgelesen wird, größer als die Bitleitungsspannungsdifferenz, die zum Zeitpunkt t103 ausgelesen wird. Bei diesem Betriebsverfahren ist die ausgelesene Bitleitungsspannungsdifferenz groß, wird ein stabiler Betrieb erzielt, und besteht eine besonders hohe Widerstandsfähigkeit gegen Schwankungen der Eigenschaften von Speicherzellenkondensatoren.

(Ausführungsform 9)

Fig. 19 ist ein Betriebsablaufdiagramm bei dieser Ausführungsform. Diese Ausführungsform ähnelt der achten Ausführungsform, und durch Treiben der Platte mehrfach wird die ausgelesene Bitleitungsspannungsdifferenz erhöht, jedoch ist die Anzahl an Malen des Impulstreibens der Platte um einmal größer als bei der achten Ausführungsform. Grundsätzlich ist der Betriebsablauf ebenso wie bei der achten Ausführungsform. Fig. 20 zeigt die Beziehung zwischen der Anzahl an Malen des Impulstreibens der Platte und der ausgelesenen Bitleitungsspannungsdifferenz. Bei etwa fünfmaligem Impulstreiben der Platte gelangt die Bitleitungsspannungsdifferenz nahezu in Sättigung. Wird die Anzahl an Malen des Impulstreibens der Platte erhöht, so wird die Bitleitungsspannungsdifferenz größer, jedoch nimmt der Stromverbrauch entsprechend zu. Daher ist eine geeignete Anzahl an Malen des Impulstreibens der Platte erwünscht. Die achte Ausführungsform und die neunte Ausführungsform sind realistisch.

(Ausführungsform 10)

Fig. 21 ist ein Betriebsablaufdiagramm bei dieser Ausführungsform, und Fig. 22 zeigt die Hystereseeigenschaften im Betrieb des ferroelektrischen Kondensators. Ein Merkmal des Betriebs bei dieser Ausführungsform besteht darin, dass die Platte auf die Logikspannung L eingestellt wird, nachdem die Platte mehrfach getrieben wurde, so dass die Bitleitungspotentialdifferenz beim Lesen größer ist. Hierbei ist der Schaltungsaufbau vom Schaltungstyp 2T2C, der in Fig. 27 gezeigt ist. Selbstverständlich ist der Betrieb auch beim Speicheraufbau des Typs 1T1C durchführbar.

Der Betriebsablauf wird nachstehend unter Bezugnahme auf die Fig. 21 und 22 beschrieben. Zuerst werden die Bitleitungen BL und /BL auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Zu diesem Zeitpunkt sind die Anfangszustände der ferroelektrischen Kondensatoren C21 und C22 der Punkt H141 und der Punkt L141 in Fig. 22. Zum Zeitpunkt t141 werden die Bitleitungen BL und /BL auf den Zustand mit unbestimmtem Potential eingestellt, zum Zeitpunkt t142 wird die Wortleitung WL auf die Logikspannung H eingestellt, und dann wird zum Zeitpunkt t143 das Zellenplattensignal CP auf die Logikspannung H eingestellt. Zu diesem Zeitpunkt wird ein elektrisches Feld an beide Elektroden der ferroelektrischen Kondensatoren C21 und C22 angelegt, und werden die Potentiale, die durch das Kapazitätsverhältnis des Bitleitungskondensators einschließlich der ferroelektrischen Kondensatoren und der parasitären Kapazität bestimmt werden, in den Bitleitungen BL und /BL erzeugt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H143 und der Punkt L143 in Fig. 22. Zum Zeitpunkt t144 wird das Zellenplattensignal CP auf die Logikspannung L eingestellt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H144 und der Punkt L144 in Fig. 22. Zum Zeitpunkt t145 wird das Zellenplattensignal CP auf die Logikspannung H eingestellt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H145 und der Punkt L145 in Fig. 22. Zum Zeitpunkt t146 wird das Zellenplattensignal CP auf die Logikspannung L eingestellt. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H146 und der Punkt L146 in Fig. 22. Die Bitleitungsspannungsdifferenz beträgt ΔV14. Zum Zeitpunkt 147 wird das Messverstärkersteuersignal SAE auf die Logikspannung H eingestellt, und wird der Messverstärker in Betrieb genommen. Dies führt dazu, dass die in die Bitleitungen ausgelesenen Potentiale auf die Versorgungsspannung VDD und die Massespannung VSS verstärkt werden, und gleichzeitig die Daten neu geschrieben werden. Danach werden, wobei der Messverstärker angehalten wird, die Bitleitungen BL und /BL auf die Logikspannung L durch das Bitleitungsvorladungssignal BP vorgeladen. Die Zustände der ferroelektrischen Kondensatoren C21 und C22 sind der Punkt H141 und der Punkt L141 in Fig. 22.

Wie aus Fig. 22 deutlich wird, ist die zum Zeitpunkt t146 ausgelesene Bitleitungsspannungsdifferenz größer als die zum Zeitpunkt t144 ausgelesene Bitleitungsspannungsdifferenz. Bei diesem Betriebsverfahren ist die ausgelesene Bitleitungsspannungsdifferenz groß, wird ein stabiler Betrieb erzielt, und besteht eine besonders hohe Widerstandsfähigkeit gegenüber Schwankungen der Eigenschaften von Speicherzellenkondensatoren.

(Ausführungsform 11)

Der zeitliche Betriebsablauf bei dieser Ausführung form ist gleich jenem bei der achten Ausführungsform, mit Ausnahme der Tatsache, dass der Spannungspegel beim mehrfachen Treiben der Platte geändert wird, um die Spannungsamplitude zu verringern.

Fig. 23 ist ein Betriebsablaufdiagramm bei dieser Ausführungsform, und Fig. 24 zeigt die Hystereseeigenschaften im Betrieb des ferroelektrischen Kondensators. Der Betriebsablauf verläuft ebenso wie bei der achten Ausführungsform.

Bei dieser Ausführungsform ist der Stromverbrauch gering, da die Spannungsamplitude der Platte klein ist. Die gelesene Bitleitungspotentialdifferenz kann annähernd ebenso groß sein wie bei der achten Ausführungsform, durch Einstellung der Spannungsamplitude.

(Ausführungsform 12)

Der zeitliche Betriebsablauf bei dieser Ausführungsform ist ebenso wie bei der zehnten Ausführungsform, mit Ausnahme der Tatsache, dass der Spannungspegel bei mehrfachem Treiben der Platte geändert wird, um die Spannungsamplitude zu verringern.

Fig. 25 ist ein Betriebsablaufdiagramm für diese Ausführungsform, und Fig. 26 zeigt die Hystereseeigenschaften im Betrieb des ferroelektrischen Kondensators. Der Betriebsablauf verläuft ebenso wie bei der zehnten Ausführungsform.

Bei dieser Ausführungsform ist der Stromverbrauch gering, da die Spannungsamplitude der Platte klein ist. Die gelesene Bitleitungspotentialdifferenz kann annähernd ebenso groß sein wie bei der zehnten Ausführungsform, durch Einstellung der Spannungsamplitude.

Gemäß der Erfindung kann daher durch mehrfaches Übertragen des Zellenplattensignals die Menge an elektrischen Ladungen, die von dem ferroelektrischen Speicherzellenkondensator in die Bitleitung ausgelesen wird, erhöht werden, und können daher insbesondere ein Verfahren zum Lesen von Daten eines ferroelektrischen Speicherbauelements, das bei niedriger Spannung arbeiten kann, und das Verfahren für den ferroelektrischen Speicher erzielt werden.

GEWERBLICHE ANWENDBARKEIT

Wie hier beschrieben wird gemäß der Erfindung beispielsweise unter Verwendung der Potentiale der Bitleitungen BL0 und /BL0, nachdem ein impulsförmiges Zellenplattensignal CP an die Zellenplattenelektrode angelegt wird, so vorgegangen, dass diese Potentiale auf die Logikspannung H und die Logikspannung L durch die Messverstärker geändert werden, wodurch ein Verfahren zum Lesen eines ferroelektrischen Speicherbauelements zur Verfügung gestellt wird, das sicherer als beim Stand der Technik bei niedriger Spannung arbeiten kann, und wird ein ferroelektrisches Speicherbauelement zur Verfügung gestellt.


Anspruch[de]

1. Verfahren zum Lesen in einem ferroelektrischen Speicherbauelement gespeicherter Daten, weiches aufweist:

einen Speicherzellentransistor (Qm0), der ein Gate aufweist, das mit einer Wortleitung (WL) verbunden ist, und einen Drain, der mit einer Bitleitung (BL0) verbunden ist, einen Daten speichernden ferroelektrischen Kondensator (C0), der eine erste Elektrode aufweist, die mit einer Zellenplatte verbunden ist, und eine zweite Elektrode, die mit der Source des Speicherzellentransistors (Qn0) verbunden ist, sowie einen Meßverstärker (3), der mit der Bitleitung (BL0) verbunden ist,

wobei das Verfahren folgende Schritte umfaßt:

Bereitstellung eines Zellenplattensignals (CP) und Änderung des Potentials der Bitleitung (BL0) auf einen vorbestimmten Wert durch den Meßverstärker (3), und Auslesen des vorbestimmten Wertes;

dadurch gekennzeichnet, dass

das Zellenplattensignal (CP) ein Signalimpuls oder eine Impulssequenz ist, der bzw. die vollständig der Aktivierung (Übergang auf SAN = high) des Meßverstärkers vorangeht.

2. Verfahren zum Lesen in einem ferroelektrischen Speicherbauelement gespeicherter Daten, welches aufweist:

einen Speicherzellentransistor (Qm0), der ein mit einer Wortleitung (WL) verbundenes Gate aufweist, und einen mit einer Bitleitung (BL0) verbundenen Drain, einen Daten speichernden, ferroelektrischen Kondensator (C0), der eine erste Elektrode aufweist, die mit einer Zellenplatte verbunden ist, und eine zweite Elektrode, die mit der Source des Speicherzellentransistors (Qn0) verbunden ist, sowie einen mit der Bitleitung (BL0) verbundenen Meßverstärker (3),

wobei das Verfahren folgende Schritte umfaßt

Bereitstellung eines Zellenplattensignals und Änderung des Potentials der Bitleitung (BL0) auf einen vorbestimmten Wert durch den Meßverstärker (3), und Auslesen des vorbestimmten Wertes;

dadurch gekennzeichnet, dass

das Zellenplattensignal (CP) eine Impulssequenz ist, die nur teilweise der Aktvierung des Meßverstärkers (3) vorangeht, so dass der letzte Impuls einen Übergang auf einen aktiven Zustand vor der Aktivierung (Übergang auf SAN=high) des Meßverstärkers (3) durchführt, und einen Übergang auf einen inaktiven Zustand während der aktiven Phase (SAN=high) des Meßverstärkers (3) durchführt.

3. Ferroelektrisches Speicherbauelement, welches aufweist:

einen Speicherzellentransistor (Qm0), der ein an eine Wortleitung (WL) angeschlossenes Gate aufweist, und einen an eine Bitleitung (BL0) angeschlossenen Drain, einen Daten speichernden, ferroelektrischen Kondensator (CO), der eine erste Elektrode aufweist, die an eine Zellenplatte angeschlossen ist, und eine zweite Elektrode, die an die Source des Speicherzellentransistors (Qn0) angeschlossen ist, sowie einen an die Bitleitung (BL0) angeschlossenen Meßverstärker (3), der an die Bitleitung (BL0) angeschlossen ist, und eine Steuervorrichtung zur Erzeugung von Zellenplattensignalen (CP) und zum Steuern des Meßverstärkers (3), um das Potential der Bitleitung (BL0) auf einen vorbestimmten Wert zu ändern,

dadurch gekennzeichnet, dass

die Steuervorrichtung dazu ausgebildet ist, das Zellenplattensignal (CP) als einzelnen Impuls oder als Impulssequenz zu erzeugen, der bzw. die vollständig der Aktivierung des Meßverstärkers (3) vorangeht.

4. Ferroelektrisches Speicherbauelement, welches aufweist:

einen Speicherzellentransistor (Qm0), der ein an eine Wortleitung (WL) angeschlossenes Gate aufweist, und einen an eine Bitleitung (BL0) angeschlossenen Drain, einen Daten speichernden, ferroelektrischen Kondensator (CO), der eine erste Elektrode aufweist, die an eine Zellenplatte angeschlossen ist, und eine zweite Elektrode, die an die Source des Speicherzellentransistors (Qn0) angeschlossen ist, sowie einen an die Bitleitung (BL0) angeschlossenen Meßverstärker (3), der an die Bitleitung (BL0) angeschlossen ist, und eine Steuervorrichtung zur Erzeugung von Zellenplattensignalen (CP) und zum Steuern des Meßverstärkers (3), um das Potential der Bitleitung (BL0) auf einen vorbestimmten Wert zu ändern,

dadurch gekennzeichnet, dass

die Steuervorrichtung dazu ausgebildet ist, das Zellenplattensignal (CP) als Impulssequenz zu erzeugen, die nur teilweise der Aktivierung des Meßverstärkers (3) vorangeht, so dass der letzte Impuls einen Übergang auf einen aktiven Zustand vor der Aktivierung des Meßverstärkers (3) durchführt, und einen Übergang auf einen inaktiven Zustand während der Aktivierungsphase des Meßverstärkers (3) durchführt.

5. Datenleseverfahren eines ferroelektrischen Speicherbauelements unter Verwendung des Verfahrens nach Anspruch 1 oder 2 entsprechend einer Bestimmung auf der Grundlage eines Wertes der Bitleitungskapazität der Bitleitung (BLO, /BLO) und/oder eines Versorgungsspannungswertes des ferroelektrischen Speicherbauelements.

6. Bauelement nach Anspruch 3 oder 4, bei welchem eine Spannungsdifferenz des Zellenplattensignals (CP) größer ist als eine Treiberspannung des Meßverstärkers (3).

7. Bauelement nach Anspruch 3 oder 4, bei welchem die Steuervorrichtung dazu ausgebildet ist, das Zellenplattensignal (CP) als einzelnen Impuls oder als Impulssequenz nach Auswahl der Wortleitung (WC) zu liefern.

8. Bauelement nach Anspruch 3 oder 4, bei welchem eine an die Wortleitung (WL) angelegte Spannung niedriger ist als eine Versorgungsspannung (VDD).

9. Bauelement nach Anspruch 3 oder 4, bei welchem die Steuervorrichtung dazu ausgebildet ist, ein Zellenplattensignal (CP) zur Verfügung zu stellen, welches teilweise einer Auswahl einer Wortleitung (WL) vorangeht.

10. Ferroelektrisches Speicherbauelement nach Anspruch 3, welches weiterhin aufweist:

eine Spannungsdetektorschaltung zur Feststellung einer festgelegten Spannung, und

eine Steuerschaltung zum Steuern des Treibens der Zellenplatte auf der Grundlage der festgestellten Spannung,

wobei die Steuerschaltung entweder ein Zellenplattenübergangsbetriebsverfahren auswählt, bei welchem die Zellenplatte auf ein Potential gelegt wird, oder ein Plattenimpulstreiberbetriebsverfahren, bei welchem die Zellenplatte durch den einzelnen Impuls oder die Impulssequenz getrieben wird, abhängig davon, ob das Ergebnis der Feststellung durch die Spannungsdetektorschaltung einem festgelegten Standard genügt oder nicht.

11. Ferroelektrisches Speicherbauelement nach Anspruch 3, welches weiterhin aufweist:

eine Spannungsdetektorschaltung zur Feststellung einer festgelegten Spannung, und

eine Steuerschaltung zum Steuern des Treibens der Zellenplatte auf der Grundlage der festgestellten Spannung,

wobei die Steuerschaltung entweder ein Zellenplattenübergangsbetriebsverfahren auswählt, bei welchem die Zellenplatte auf ein Potential gelegt wird, oder ein Plattenimpulstreiberbetriebsverfahren, bei welchem die Zellenplatte durch die Impulssequenz getrieben wird, abhängig davon, ob das Ergebnis der Feststellung durch die Spannungsdetektorschaltung einem festgelegten Standard genügt oder nicht.

12. Ferroelektrisches Speicherbauelement nach Anspruch 10 oder 11, bei welchem die Spannung in dem ausgewählten Zustand der Wortleitung eine Spannung ist, die niedriger ist als die Versorgungsspannung.

13. Ferroelektrisches Speicherbauelement nach Anspruch 3 oder 4, welches weiterhin aufweist:

einen zweiten Speicherzellentransistor (Qn5), der ein an eine zweite Wortleitung (RWL0) angeschlossenes Gate aufweist, und einen an eine zweite Bitleitung (/BL0) angeschlossenen Drain,

einen zweiten ferroelektrischen Kondensator (C5), der eine an eine zweite Zellenplatte (RCP) dritte Elektrode aufweist, und eine an die Source des zweiten Speicherzellentransistors (Q5) angeschlossene vierte Elektrode aufweist, und Daten speichert,

einen dritten Speicherzellentransistor (Qn7), der ein an die zweite Wortleitung (RWL0) angeschlossenes Gate aufweist, und einen an eine dritte Bitleitung (/BL1) angeschlossenen Drain,

einen dritten ferroelektrischen Kondensator (C7), der eine an die zweite Zellenplatte (RCP) angeschlossene fünfte Elektrode aufweist, und eine an die Source des dritten Speicherzellentransistors (Qn7) angeschlossene sechste Elektrode aufweist, und Daten speichert, und

einen Schalttransistor (Qn9) zum elektrischen Verbinden der zweiten Bitleitung (/BL0) und der dritten Bitleitung (/BL1),

wobei die Bitleitung (BL0) und die zweite Bitleitung (/BL0) an den Meßverstärker (3) angeschlossen sind,

wobei die Wortleitung (WL0) und die zweite Wortleitung (RWL0) ausgewählt werden, und

wobei der ON-Zustand des Schalttransistors (Qn9), der Zellenplatte (CP) und der zweiten Zellenplatte (RCP) von einer ersten Versorgungsspannung auf eine zweite Versorgungsspannung gelegt wird, und entweder weiterhin auf die erste Versorgungsspannung gelegt wird, wobei dann der Schalttransistor (Qn9) OFF geschaltet wird, oder dann der Schalttransistor (Qn9) OFF geschaltet wird, und danach die Zellenplatte (CP) und die zweite Zellenplatte (RCP) weiter auf die erste Versorgungsspannung gelegt werden.

14. Ferroelektrisches Speicherbauelement nach Anspruch 4,

bei welchem die ursprüngliche Spannung der Zellenplatte eine erste Versorgungsspannung ist,

die Zellenplatte an die erste Versorgungsspannung und die zweite Versorgungsspannung mehrfach gelegt wird, und schließlich an die zweite Versorgungsspannung gelegt wird, und dann

der Meßverstärker (3) in Betrieb genommen wird.

15. Ferroelektrisches Speicherbauelement nach Anspruch 3,

bei welchem die ursprüngliche Spannung der ersten Zellenplatte eine erste Versorgungsspannung ist,

die Zellenplatte an die erste Versorgungsspannung und die zweite Versorgungsspannung mehrfach gelegt wird, und schließlich an die erste Versorgungsspannung gelegt wird, und dann

der Meßverstärker (3) in Betrieb genommen wird.

16. Ferroelektrisches Speicherbauelement nach Anspruch 3 oder 4, bei welchem eine Reihe von Impulsen, die der Zellenplatte zugeführt wird, bevor der Meßverstärker in Betrieb genommen wird, aus fünf Impulsen oder weniger besteht.

17. Bauelement nach Anspruch 3 oder 4, bei welchem die Sequenz der Zellenplattenimpulse Übergänge von einem ursprünglichen ersten Spannungspegel auf einen zweiten Spannungspegel umfaßt, und zwischen dem zweiten Spannungspegel und einem dritten Spannungspegel wechselt, wobei der dritte Spannungspegel zwischen dem ersten und dem zweiten Spannungspegel liegt.

18. Ferroelektrisches Speicherbauelement nach Anspruch 17,

bei welchem die ursprüngliche Spannung der Zellenplatte eine erste Versorgungsspannung ist,

die Zellenplatte mehrfach an eine zweite Versorgungsspannung und eine dritte Versorgungsspannung gelegt wird, die zwischen der ersten Versorgungsspannung und der zweiten Versorgungsspannung liegt, und schließlich an die zweite Versorgungsspannung gelegt wird, und dann

der Meßverstärker in Betrieb genommen wird.

19. Ferroelektrisches Speicherbauelement nach Anspruch 17,

bei welchem die ursprüngliche Spannung der Zellenplatte eine erste Versorgungsspannung ist,

die Zellenplatte mehrfach an eine zweite Versorgungsspannung und eine dritte Versorgungsspannung gelegt wird, die zwischen der ersten Versorgungsspannung und der zweiten Versorgungsspannung liegt, und schließlich an die erste Versorgungsspannung gelegt wird, und dann

der Meßverstärker in Betrieb genommen wird.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com