PatentDe  


Dokumentenidentifikation DE69712257T2 10.04.2003
EP-Veröffentlichungsnummer 0811981
Titel Steuerverfahren für eine nichtflüchtige ferroelektrische Speicherzelle zur Induzierung eines hohen Ladungsanteils entsprechend einem Datenbit
Anmelder NEC Corp., Tokio/Tokyo, JP
Erfinder Katoh, Yuukoh, Minato-ku, Tokyo, JP
Vertreter derzeit kein Vertreter bestellt
DE-Aktenzeichen 69712257
Vertragsstaaten DE, FR, GB
Sprache des Dokument EN
EP-Anmeldetag 06.06.1997
EP-Aktenzeichen 971092036
EP-Offenlegungsdatum 10.12.1997
EP date of grant 02.05.2002
Veröffentlichungstag im Patentblatt 10.04.2003
IPC-Hauptklasse G11C 11/22

Beschreibung[de]
GEBIET DER ERFINDUNG

Diese Erfindung betrifft ein Verfahren zum Steuern einer nichtflüchtigen ferroelektrischen Speicherzelle und insbesondere ein Verfahren zum Steuern einer nichtflüchtigen ferroelektrischen Speicherzelle mit einem ferroelektrischen Kondensator, der an eine Gateelektrode eines Feldeffekttransistors angeschlossen ist, zum Speichern eines Datenbits in der Form einer beweglichen elektrischen Ladung aufgrund einer Polarisation der ferroelektrischen Schicht des Kondensators.

BESCHREIBUNG DES ZUGEHÖRIGEN STANDES DER TECHNIK

Es sind verschiedene Arten einer nichtflüchtigen Speicherzelle vorgeschlagen worden. Eine nichtflüchtige Speicherzelle hat einen ferroelektrischen Kondensator, der an eine Gateelektrode eines MIS-(Metall-Isolator-Halbleiter-)Feldeffekttransistors angeschlossen ist, und wird "nichtflüchtige ferroelektrische Speicherzelle" genannt.

Fig. 1 stellt ein typisches Beispiel der nichtflüchtigen Speicherzelle dar, die in einer japanischen Patentveröffentlichung einer nicht geprüften Anmeldung Nr. 3-32066 offenbart ist. Wie es in Fig. 8 gezeigt ist, sind stark dotierte n-Typ- Störstellenbereiche 1a und 1b in einem leicht dotierten p-Typ-Siliziumsubstrat 1c ausgebildet, und ein Kanalbereich zwischen den stark dotierten n-Typ- Störstellenbereichen 1a und 1b ist mit einer Gate-Oxidschicht 1d bedeckt. Die Gate-Oxidschicht 1d ist mit einem ferroelektrischen Kondensator 2 gestapelt, der aus einer unteren Elektrode 2a, einer ferroelektrischen Schicht 2b und einer Steuergateelektrode 2c besteht. Somit ist eine Gateelektrode durch den ferroelektrischen Kondensator 2 ersetzt, und der ferroelektrische Kondensator, die Gate-Oxidschicht 1d und die stark dotierten n-Typ-Störstellenbereiche bilden in Kombination die nichtflüchtige Speicherzeile nach dem Stand der Technik. Die stark dotierten n-Typ- Störstellenbereiche 1a/1b und der ferroelektrische Kondensator 2 sind mit einer Zwischenebenen-Isolierschicht 3a bedeckt, und eine Leitung mit konstantem Potential 3b und eine Bitleitung 3c werden über Kontaktlöcher jeweils mit den stark dotierten n-Typ-Störstellenbereichen 1a/1b in Kontakt gehalten.

Wenn ein Datenbit in die nichtflüchtige Speicherzelle nach dem Stand der Technik geschrieben wird, wird ein großer Potentialunterschied zwischen der Steuergateelektrode 2c und der unteren Elektrode 2a angelegt, um die ferroelektrische Schicht 2b zu polarisieren. Nach der Polarisierung wird, selbst wenn der große Potentialunterschied von der nichtflüchtigen Speicherzelle nach dem Stand der Technik entfernt wird, die Remanenz in der ferroelektrischen Schicht 2b gelassen, und sie induziert eine bewegliche elektrische Ladung in einem Oberflächenteil der unteren Elektrode 2a. Die bewegliche elektrische Ladung induziert wiederum eine elektrische Ladung im Kanalbereich und ändert den Kanalwiderstand. Anders ausdrückt ändert die nichtflüchtige Speicherzelle nach dem Stand der Technik die Schwelle zwischen einem hohen Pegel und einem niedrigen Pegel in Abhängigkeit von der Remanenz. Somit wird das Datenbit in der Form einer Remanenz in der ferroelektrischen Schicht 2b gespeichert.

Wenn das Datenbit aus der nichtflüchtigen Speicherzelle nach dem Stand der Technik ausgelesen wird, wird die Steuergateelektrode 2c auf einen Zwischenpegel zwischen dem hohen Schwellenpegel und dem niedrigen Schwellenpegel vorgespannt, und sie prüft den Potentialpegel auf der Bitleitung 3c, um zu sehen, ob ein Strom durch den Kanalbereich in die Leitung mit konstantem Potential 3b fließt.

Eine weitere nichtflüchtige ferroelektrische Speicherzelle nach dem Stand der Technik ist in der japanischen Patentveröffentlichung einer ungeprüften Anmeldung Nr. 5-304299 offenbart. Die nichtflüchtige ferroelektrische Speicherzelle nach dem Stand der Technik ist auf einem Siliziumsubstrat 4a hergestellt. Ein Sourcebereich 4b und ein Drainbereich 4c sind in einem Oberflächenteil des Siliziumsubstrats 4a ausgebildet und voneinander durch einen Kanalbereich 4d beabstandet. Der Kanalbereich 4d ist mit einer dünnen Schutz-Isolierschicht 4e bedeckt, und die dünne Schutz-Isolierschicht 4e ist mit einer unteren Elektrode 4f, einer ferroelektrischen Schicht 4g und einer oberen Elektrode 4h gestapelt. Leitende Leitungen VS, VD, VG1 und VG2 sind jeweils mit dem Sourcebereich 4b, dem Drainbereich 4c, der unteren Elektrode 4f und der oberen Elektrode 4h verbunden.

Wenn ein Datenbit in die nichtflüchtige ferroelektrische Speicherzelle nach dem Stand der Technik geschrieben wird, wird die leitende Leitung VG1 geerdet, und ein Impuls -Vcc wird zur leitenden Leitung VG2 zugeführt. Nach dem Anlegen des Impulses tritt die leitende Leitung VG1 in einen schwebenden Zustand ein. Dann wird die ferroelektrische Schicht Vg nach unten polarisiert und die dielektrische Polarisierung findet in der dünnen Schutz-Isolierschicht 4e statt. Als Ergebnis werden Löcher im Kanalbereich 4d induziert, und der Kanalbereich 4d wird leitend.

Andererseits wird der Impuls von -Vcc an die leitende Leitung VG1 angelegt, und die leitende Leitung VG2 wird geerdet. Wenn die leitende Leitung VG1 zum schwebenden Zustand geändert wird, wird die ferroelektrische Schicht 4g nach oben polarisiert, und demgemäß findet die dielektrische Polarisierung in der dünnen Schutz-Isolierschicht 4f statt. Der Kanalbereich 4d wird stark resistiv. Somit wird das Datenbit in der nichtflüchtigen ferroelektrischen Speicherzelle nach dem Stand der Technik in der Form der Remanenz gespeichert, und die Remanenz ändert den Kanalleitfähigkeitstyp.

Wenn das Datenbit aus der nichtflüchtigen ferroelektrischen Speicherzelle nach dem Stand der Technik ausgelesen wird, wird ein Potentialpegel -Vcc an die leitende Leitung VD angelegt. Wenn die ferroelektrische Schicht Vg nach unten polarisiert ist, wird der Kanalbereich 4d leitend, und ein Drainstrom fließt in die leitende Leitung VS. Andererseits ist dann, wenn die ferroelektrische Schicht 4g nach oben polarisiert ist, der Kanalbereich 4d stark resistiv, und nur ein vernachlässigbarer Strom fließt durch den Kanalbereich.

Fig. 3 stellt die Schaltungskonfiguration der nichtflüchtigen Speichervorrichtung nach dem Stand der Technik dar, die in der japanischen Patentveröffentlichung einer ungeprüften Anmeldung Nr. 5-136378 offenbart ist. Obwohl in Fig. 4 zwei Speicherzellenblöcke dargestellt sind, ist die Beschreibung auf den Speicherzellenblock gerichtet, der zu einer Bitleitung BL1 gehört. Der andere Speicherzellenblock, der zu einer Bitleitung BL2 gehört, hat dieselbe Schaltungskonfiguration wie der Speicherzellenblock, der zur Bitleitung BL1 gehört.

Ferroelektrische Kondenstoren FC1, FC2, ..., FC6, FC7 und FC8 sind jeweils zwischen den Gateelektroden von Feldeffekttransistoren Tr1, Tr2, ..., Tr3, Tr7 und Tr8 und Wortleitungen WL0, WL1, WL2, ..., WL6, WL7 und WL8 angeschlossen, und ein Auswahltransistor STr und die Feldeffekttransistoren Tr1 bis Tr8 sind zwischen einer Quelle mit konstantem Potential und einer Bitleitung BL1 in Reihe geschaltet. Ein jeweiliger ferroelektrischer Kondensator FC1, ..., oder FC8 und der zugehörige Feldeffekttransistor Tr1, ..., oder Tr8 bilden in Kombination eine von nichtflüchtigen ferroelektrischen Speicherzellen MC1, MC2, ..., MC6, MC7 und MC8. Die Gateelektroden der Feldeffekttransistoren Tr1 bis Tr8 sind weiterhin jeweils an Wortleitungen WL1' bis WL8' angeschlossen.

Nimmt man nun an, dass ein Datenbit in die Speicherzelle MC1 geschrieben wird, wird ein positives Potential an die Bitleitung BL1 angelegt, und die anderen Bitleitungen, wie beispielsweise BL2, werden geerdet. Die Wortleitung WL1 wird geerdet, und die Wortleitung WL1' wird zum offenen Zustand geändert. Die anderen Wortleitungen WL2 bis WL8 und WL2' bis WL8' werden auf einen positiven Potentialpegel vorgespannt, so dass die Feldeffekttransistoren Tr2 bis Tr8 einschalten.

Der positive Potentialpegel auf der Bitleitung BL1 wird durch die Feldeffekttransistoren Tr8 bis Tr2 zum Drain-Knoten des Feldeffekttransistors Tr1 ausgebreitet. Dann wird der ferroelektrische Kondensator FC polarisiert, und das Datenbit wird in die Speicherzelle MC1 geschrieben.

Wenn das Datenbit aus der Speicherzelle MC1 ausgelesen wird, wird die Bitleitung BL1 mit einem Leseverstärker (nicht gezeigt) verbunden. Der Leseverstärker ist von den anderen Bitleitungen BL2 elektrisch isoliert. Die Wortleitung WL1 wird geerdet, und die Wortleitung WL4' wird zum offenen Zustand geändert. Die anderen Wortleitungen werden zum positiven Potentialpegel vorgespannt. Die Feldeffekttransistoren Tr8 bis Tr2 schalten ein, und der Feldeffekttransistor Tr1 liefert in Abhängigkeit von der Remanenz des ferroelektrischen Kondensators FC1 entweder einen leitenden oder einen resistiven Kanal bzw. Widerstandskanal. Wenn der Feldeffekttransistor Tr1 den leitenden Kanal erzeugt, fließt ein Strom durch den leitenden Kanal zur Quelle konstanten Potentials, und der Leseverstärker erfasst aufgrund des Stroms einen Potentialabfall. Andererseits fließt dann, wenn der Feldeffekttransistor Tr1 den leitenden Kanal nicht erzeugt, der Strom nicht in die Quelle konstanten Potentials, und der Leseverstärker entscheidet, dass der Potentialpegel auf der Bitleitung BL1 konstant ist. Auf diese Weise ist der Potentialpegel auf der Bitleitung BL1 in Abhängigkeit von der Polarisationsrichtung unterschiedlich, und der Leseverstärker bestimmt den logischen Pegel des gespeicherten Datenbits auf der Basis des Potentialpegels auf der Bitleitung BL1.

Obwohl eine ferroelektrische Schicht nicht enthalten ist, ist eine weitere Art von Speicherzelle von Shoji Shukuri et al. in "Super-Low-Voltage Operation of a Semi- Static-Complementary Gain DRAM Memory Cell", Digest Technical Papers of 1993 Symposium on "VLSI Technology, Seiten 23 und 24 offenbart. Die Verstärkungs- DRAM-Zelle ist bei der nichtflüchtigen Speicherzelle nicht kategorisiert.

Fig. 4 stellt die Verstärkungs-DRAM-Zelle dar. Die Verstärkungs-DRAM-Zelle besteht aus einem p-Kanal-Typ-Einschreib-MOS-Transistor WM und einem n-Kanal- Typ-Auslese-MOS-Transistor RM. Der n-Kanal-Typ-Auslese-MOS-Transistor RM ist zwischen einer Bitleitung BL und einer Quelle konstanten Potentials Vss angeschlossen, und ein Speicherknoten SN ist in einer Gate-Isolierschicht des n-Kanal- Typ-Auslese-MOS-Transistors RM eingebettet. Der p-Kanal-Typ-Einschreib-MOS- Transistor WM ist zwischen der Bitleitung BL und dem Speicherknoten SN angeschlossen, und sowohl der n-Kanal-Typ-Auslese-MOS-Transistor RM als auch der p-Kanal-Typ-Einschreib-MOS-Transistor WM werden durch eine Wortleitung WL torgesteuert.

Der Speicherknoten SN bildet einen Teil eines paraelektrischen Kondensators, und der paraelektrische Kondensator beeinflusst den Kanalbereich des n-Kanal-Typ- Auslese-MOS-Transistors RM.

Wenn ein Datenbit in die Verstärkungs-DRAM-Zelle geschrieben wird, wird die Wortleitung WL zu einem niedrigen Pegel geändert, und sie veranlasst, dass der p- Kanal-Typ-Einschreib-MOS-Transistor einschaltet. Eine positive elektrische Ladung wird im Speicherknoten SN akkumuliert, und die akkumulierte positive elektrische Ladung senkt die Schwelle des n-Kanal-Typ-Auslese-MOS-Transistors RM ab. Somit wird das Datenbit in der Verstärkungs-DRAM-Zelle in der Form einer elektrischen Ladung gespeichert, und es ändert die Schwelle des n-Kanal-Typ-Auslese- MOS-Transistors RM zwischen einem hohen Pegel und einem niedrigen Pegel.

Andererseits wird dann, wenn das Datenbit aus der Verstärkungs-DRAM-Zelle ausgelesen wird, die Wortleitung WL zu einem Auslese-Potentialpegel zwischen dem hohen Schwellenpegel und dem niedrigen Schwellenpegel geändert, und sie prüft die Bitleitung BL, um zu sehen, ob ein Drainstrom durch den n-Kanal-Typ-Auslese- MOS-Transistor RM fließt oder nicht.

Die akkumulierte elektrische Ladung wird vom Speicherknoten SN abgezogen, und eine Remanenz wird niemals im paraelektrischen Kondensator gelassen.

Jedoch treffen die nichtflüchtigen ferroelektrischen Speicherzellen nach dem Stand der Technik auf ein Problem, das darin besteht, dass eine Variation einer Schwelle zu schmal ist, um den logischen Pegel eines Datenbits genau zu bestimmen. Dies ist aufgrund der Tatsache so, dass nur die elektrische Ladung, die äquivalent, zur Remanenz ist, die Kanalleitfähigkeit oder den Schwellenpegel beeinflusst.

Das zweite Problem, das zum oben beschriebenen ersten Problem gehört, besteht darin, dass die Remanenz zusammen mit eine Wiederholung des Auslesens von Daten aufgrund der an die Steuergateelektrode angelegten Auslesespannung nach und nach schwächer wird.

Das dritte Problem besteht im Verlieren der elektrischen Ladung im Laufe der Zeit. Die Gateelektroden der Feldeffekttransistoren sind an die Source/Drain-Bereiche der Schaltelemente angeschlossen. Die Gateelektroden der Feldeffekttransistoren sind normalerweise an Source/Drain-Bereiche anderer Feldeffekttransistoren angeschlossen. Obwohl die p-n-Übergänge der Source/Drain-Bereiche in Umkehrrichtung vorgespannt sind, ist die elektrische Isolierung nicht perfekt, und die elektrische Ladung wird über die p-n-Übergänge nach und nach abgezogen. Insbesondere wird die elektrische Ladung bei einem Auslesen von Daten kleiner. Beispielsweise wird dann, wenn ein Datenbit aus einer der Speicherzellen MC1 bis MC8 ausgelesen wird, der Auslese-Potentialpegel an die Wortleitung WL1-WL8 angelegt, und er induziert die positive elektrische Ladung in der Gateelektrode des zugehörigen Feldeffekttransistors, um die Gateelektrode positiv vorzuspannen. Das positive Potential erzeugt keinen Potentialunterschied zwischen beiden Elektroden des ferroelektrischen Kondensators und zerstört auch nicht die Polarisierung. Jedoch induziert das Auslesepotential die elektrische Ladung der entgegengesetzten Polarität, und die induzierte elektrische Ladung evakuiert die bewegliche elektrische Ladung über die zugehörige Wortleitung WL1' bis WL8'.

Das vierte Problem besteht im Verlieren der elektrischen Ladung, während die nichtflüchtigen elektrischen Speichervorrichtungen nach dem Stand der Technik ausgeschaltet sind. Bei den nichtflüchtigen ferroelektrischen Speichervorrichtungen nach dem Stand der Technik ausgeschaltet sind. Bei den nichtflüchtigen ferroelektrischen Speichervorrichtungen nach dem Stand der Technik, die in den Fig. 1 bis 3 gezeigt sind, wird ein Potential an die Knoten zwischen den ferroelektrischen Kondensatoren und den Gateelektroden der Feldeffekttransistoren angelegt, und die Feldeffekttransistoren spannen die Knoten über leitende Leitungen vor. Wenn die nichtflüchtigen ferroelektrischen Speichervorrichtungen nach dem Stand der Technik ausgeschaltet werden, werden die Source/Drain-Bereiche der Feldeffekttransistoren bezüglich des Potentialpegels gleich den leitenden Leitungen und den Halbleitersubstraten, und die elektrische Ladung läuft über die leitenden Leitungen und die Source/Drain-Bereiche zu den Halbleitersubstraten. Nach der Evakuierung der elektrischen Ladung ist, obwohl die ferroelektrischen Schichten noch polarisiert sind, die Variation einer Schwelle sehr schmal, und ein Auslesen von Daten wird schwierig.

Ein Problem, das der Verstärkungs-DRAM-Zelle nach dem Stand der Technik eigen ist, besteht darin, dass ein Datenbit verloren wird, wenn die Speichervorrichtung nicht mit Leistung versorgt wird. Daher ist die Verstärkungs-DRAM-Zelle nach dem Stand der Technik keine Art von nichtflüchtiger Speicherzelle.

JP-A-02 185 789 offenbart eine ferroelektrische Speicherzelle mit einem ferroelektrischen Kondensator, der mit einer Elektrode am Gateanschluss eines Feldeffekttransistors angeschlossen ist, und weiterhin mit einem Schaltelement, das zwischen dem Gateanschluss und einer Vorspannquelle angeschlossen ist und das mit seinem Gateanschluss an eine Steuerleitung angeschlossen ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher eine wichtige Aufgabe der vorliegenden Erfindung, ein Verfahren zum Steuern einer nichtflüchtigen ferroelektrischen Speicherzelle zum Erhöhen einer Zuverlässigkeit der Datenspeicherfähigkeit der Zelle zu schaffen.

Gemäß der vorliegenden Erfindung ist ein Verfahren zum Speichern eines Datenbits in eine Speicherzelle geschaffen, die einen Kondensator mit einer ferroelektrischen Schicht enthält, die zwischen einer an eine Wortleitung angeschlossenen ersten Elektrode und einer zweiten Elektrode in Sandwichbauweise angeordnet ist, einen Feldeffekttransistor mit einer Gateelektrode, die an die zweite Elektrode angeschlossen ist und entweder einen leitenden Kanal oder einen resistiven Kanal bzw. Widerstandskanal zwischen einer Bitleitung und einer Leitung konstanten Potentials zur Verfügung stellt, und ein Schaltelement, das zwischen der Gateelektrode und einer vorspannenden Quelle angeschlossen ist und durch eine Steuerleitung torgesteuert wird, welches Verfahren die folgenden Schritte aufweist: a) Veranlassen, dass das Schaltelement einschaltet, um eine Potentialdifferenz zwischen der ersten Elektrode und der zweiten Elektrode anzulegen; und b) Veranlassen, dass das Schaltelement ohne Entfernung der Potentialdifferenz ausschaltet, so dass eine elektrische Ladung aufgrund einer ferroelektrischen Induktion und einer paraelektrischen Induktion in der zweiten Elektrode akkumuliert wird.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die Merkmale und Vorteile des Verfahrens gemäß der vorliegenden Erfindung werden aus der folgenden Beschreibung in Zusammenhang mit den beigefügten Zeichnungen klarer verstanden, wobei:

Fig. 1 eine Querschnittsansicht ist, die die Struktur der nichtflüchtigen ferroelektrischen Speicherzelle nach dem Stand der Technik zeigt, die in der japanischen Patentveröffentlichung einer ungeprüften Anmeldung Nr. 3-32066 offenbart ist;

Fig. 2 eine Querschnittsansicht ist, die die Struktur der nichtflüchtigen ferroelektrischen Speicherzelle nach dem Stand der Technik zeigt, die in der japanischen Patentveröffentlichung der ungeprüften Anmeldung Nr. 5-304299 offenbart ist;

Fig. 3 ein Schaltungsdiagramm ist, das die Anordnung der nichtflüchtigen ferroelektrischen Speicherzelle nach dem Stand der Technik zeigt, die in der japanischen Patentveröffentlichung der ungeprüften Anmeldung Nr. 5-136378 offenbart ist;

Fig. 4 ein Schaltungsdiagramm ist, das das Ersatzschaltbild der Verstärkungs-DRAM-Speicherzelle nach dem Stand der Technik zeigt, die in Digest of Technical Papers of 1993 Symposium on VLSI Technology offenbart ist;

Fig. 5 ein Schaltungsdiagramm ist, das die Schaltungskonfiguration einer nichtflüchtigen ferroelektrischen Speicherzelle gemäß der vorliegenden Erfindung zeigt;

Fig. 6 eine Querschnittsansicht ist, die die Struktur eines Schalttransistors zeigt, der in der nichtflüchtigen ferroelektrischen Speicherzelle enthalten ist;

Fig. 7 ein Blockdiagramm ist, das die Anordnung einer nichtflüchtigen ferroelektrischen Speichervorrichtung gemäß der vorliegenden Erfindung zeigt;

Fig. 8 ein Schaltungsdiagramm ist, das die Anordnung eines Teils der Speicherzellenmatrix zeigt, die in der nichtflüchtigen ferroelektrischen Speichervorrichtung enthalten ist;

Fig. 9 ein Schaltungsdiagramm ist, das die Anordnung eines Teils der Speicherzellenmatrix zeigt, die in einer anderen nichtflüchtigen ferroelektrischen Speichervorrichtung enthalten ist;

Fig. 10 ein Schaltungsdiagramm ist, das die Anordnung eines Teils der Speicherzellenmatrix zeigt, die in einer weiteren nichtflüchtigen ferroelektrischen Speichervorrichtung enthalten ist; und

Fig. 11 ein Schaltungsdiagramm ist, das die Anordnung eines Teils der Speicherzellenmatrix zeigt, die in einer weiteren nichtflüchtigen ferroelektrischen Speichervorrichtung enthalten.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE Erstes Ausführungsbeispiel

Fig. 5 stellt einen wesentlichen Teil einer nichtflüchtigen ferroelektrischen Speicherzelle dar, die die vorliegende Erfindung verkörpert. Die nichtflüchtige ferroelektrische Speicherzelle weist einen ferroelektrischen Kondensator 10, einen Feldeffekttransistor 11 und ein Schaltelement 12 auf. Obwohl ein Schalttransistor in der Speicherzelle zum Auswählen der Speicherzelle aus einer Speicherzellenmatrix enthalten ist, ist der Schalttransistor in Fig. 5 nicht gezeigt.

Der ferroelektrische Kondensator 10 hat eine ferroelektrische Schicht 10a und zwei Elektroden 10b/10c, die an beiden Oberflächen der ferroelektrischen Schicht 10a angebracht sind. Eine der Elektroden 10b ist an eine Wortleitung WL angeschlossen, und die andere Elektrode 10c ist an die Gateelektrode 11a des Feldeffekttransistors 11 angeschlossen.

Der Feldeffekttransistor 11 ist auf einem Halbleitersubstrat oder einer im Halbleitersubstrat definierten Wanne hergestellt und hat einen Source-Knoten 11b und einen Drain-Knoten 11c. Der Source-Knoten 11b ist an eine Quelle konstanten Potentials GL angeschlossen und der Drain-Knoten 11c ist direkt oder indirekt an eine Bitleitung BL angeschlossen. Das Halbleitersubstrat oder die Wanne ist durch eine Vorspannleitung SL vorgespannt. Eine leitende Schicht kann zwischen dem ferroelektrischen Kondensator 10 und dem Feldeffekttransistor 11 gemeinsam genutzt werden, um als die Elektrode 10c und die Gateelektrode 11a zu diener. Der vorgenannten Schalttransistor ist zwischen der Bitleitung BL und dem Feldeffekttransistor 11 angeschlossen.

Das Schaltelement 12 ist durch einen Feldeffekttransistor implementiert, wie es in Fig. 6 gezeigt ist, und der Feldeffekttransistor ist in der folgenden Beschreibung auch mit dem Bezugszeichen 12 bezeichnet. Der Feldeffekttransistor 12 ist auf dem Halbleitersubstrat oder einer anderen Wanne 13a hergestellt und ist mittels einer Feldoxidschicht 13b vom Feldeffekttransistor 11 elektrisch isoliert. Der Feldeffekttransistor 12 wird durch eine Steuerleitung CL torgesteuert, um einen leitenden Kanal zwischen einer Vorspannleitung DL und einem Knoten 12b zur Verfügung zu steilen. Die Vorspannleitung DL ist an entweder den Source- oder den Drainbereich 12a/12b angeschlossen, und der Knoten 12b ist an den anderen des Source- und des Drain-Bereichs 12a/12b angeschlossen. Eine Gateelektrode 12c ist auf einer Gate-Isolierschicht 12d über einem Kanalbereich zwischen dem Source- und dem Drainbereich 12a und 12b ausgebildet und ist an die Steuerleitung CL angeschlossen.

Das Schaltelement 12 kann durch eine Parallelschaltung aus einem p-Kanal-Typ- Feldeffekttransistor und einem n-Kanal-Typ-Feldeffekttransistor implementiert sein.

Unter Verwendung der in Fig. 5 gezeigten Speicherzelle wird eine nichtflüchtige ferroelektrische Speichervorrichtung auf einem Halbleitersubstrat 21 hergestellt, wie es in Fig. 7 gezeigt ist.

Die nichtflüchtige ferroelektrische Speichervorrichtung weist eine Speicherzellenmatrix 22a auf, und eine Vielzahl von in Fig. 5 gezeigten Speicherzellen ist in einer Matrix angeordnet. Die Speicherzellenmatrix 22a ist begleitet von einer Treiberschaltung 22b, einer Auslesedaten- Entscheidungsschaltung 22c, einer Daten-Eingabe/Ausgabe-Schaltung 22d, eine Datenumspeicherschaltung 22e, eine Speicherdaten-Entscheidungsschaltung 22f und eine Auffrischschaltung 22g, und diese Schaltungen 22b bis 22g verhalten sich wie folgt:

Die Treiberschaltung 22g ist an die Wortleitung WL, die Steuerleitung CL, die Vorspannleitungen DL/SL, die Bitleitung BL und die Quelle konstanten Potentials GL für jede Speicherzelle angeschlossen, und sie spannt diese Leitungen auf geeignete Potentialpegel vor.

Die Auslesedaten-Entscheidungsschaltung 22c wird bei einer Datenausleseoperation verwendet. Die Speicherzelle speichert ein Datenbit in der Form einer Kanalleitfähigkeit oder der Schwelle des Feldeffekttransistors 11, und die Speicherzelle ändert die Menge an Strom, der durch den Feldeffekttransistor 11 läuft, in Abhängigkeit von der Schwelle.

Die Auslesedaten-Entscheidungsschaltung 22c überwacht den Strom und bestimmt, dass ein in der Speicherzeile gespeichertes Datenbit auf dem Pegel von logisch "1" oder auf dem Pegel von logisch "0" ist.

Die Daten-Eingabe/Ausgabe-Schaltung 22d erzeugt ein Ausgangsdatensignal, das den logischen Pegel des in der Speicherzelle gespeicherten Datenbits darstellt, und führt das Ausgangsdatensignal zur Außenseite der nichtflüchtigen ferroelektrischen Speichervorrichtung zu. Die Daten-Eingabe/Ausgabe-Schaltung 22d1 arbeitet weiterhin, um ein Eingangsdatensignal zu empfangen, das von der Außenseite der nichtflüchtigen ferroelektrischen Speichervorrichtung zugeführt wird.

Wenn die nichtflüchtige ferroelektrische Speichervorrichtung eingeschaltet wird, liest die Datenumspeicherschaltung 22e die Remanenz aus jeder der Speicherzellen aus und speichert die beim vorherigen Ausschalten gespeicherten Datenbits in die Speicherzellen um. Die nichtflüchtige ferroelektrische Speichervorrichtung lässt nicht zu, dass eine externe Vorrichtung ein neues Datenbit in die Speicherzellenmatrix 22a schreibt und das Datenbit daraus ausliest, bis die Umspeicheroperation beendet ist.

Die Speicherdaten-Entscheidungsschaltung 22f entscheidet über die Remanenz, die in den ferroelektrischen Kondensatoren 10 in der Speicherzellenmatrix 22a während der Umspeicheroperation gelassen wird.

Die Auffrischschaltung 22g frischt die in der Speicherzellenmatrix 22a gespeicherten Datenbits nach der Umspeicheroperation periodisch auf.

Einschreiben von Daten

Ein neues Datenbit wird in der Speicherzelle wie folgt gespeichert. Die Steuerleitung CL veranlasst, dass das Schaltelement 12 einschaltet, und die Vorspannleitung DL ist an den Knoten 12b angeschlossen.

Eine Potentialdifferenz wird zwischen der Wortleitung WL und der Vorspannleitung DL angelegt, um die ferroelektrische Schicht 10a zu polarisieren. Die Steuerleitung CL veranlasst, dass das Schaltelement 12 vor einer Entfernung der Potentialdifferenz ausschaltet, und der Knoten 12b wird von der Vorspannleitung DL isoliert. Es wird zugelassen, die Potentialdifferenz vor der Isolierung des Knotens von der Vorspannleitung DL zu ändern, insoweit die Polarität nicht geändert wird oder die Potentialdifferenz auf Null erniedrigt wird. Die Vorspannoperation wird für wenigstens eine der zwei Polaritäten des Potentials ausgeführt; im Fall der anderen Polarität wird die an den ferroelektrischen Kondensator 10 angelegte Potentialdifferenz zu Null geändert, und danach wird veranlasst, dass der Knoten in den schwebenden Zustand eintritt. Als Ergebnis wird eine Remanenz in der ferroelektrischen Schicht 10a in Abhängigkeit vom angelegten Potential und vom Potential am Knoten 12b nach dem Eintritt in den schwebenden Zustand gelassen. Somit wird elektrische Ladung im Knoten 12b akkumuliert, und sie ist so viel wie die Gesamtheit der elektrischen Ladung, die durch die ferroelektrische Polarisierungskomponente der ferroelektrischen Schicht 10a induziert ist, und der elektrischen Ladung, die durch die zur Gateelektrode 11a gehörende paraelektrische Komponente induziert wird. Die zur Gateelektrode 11a gehörende paraelektrische Komponente enthält die paraelektrische Kapazität des ferroelektrischen Kondensators 10, die zwischen der Gateelektrode 11a und dem Halbleitersubstrat erzeugte Kapazität und andere parasitäre Kapazität, die mit der Gateelektrode 11a gekoppelt ist.

Die durch die paraelektrische Komponente induzierte elektrische Ladung wird aufgrund eines Leckstroms im Verlauf der Zeit erniedrigt. Jedoch dann, wenn die ferroelektrische Schicht 10a aus einer ferroelektrischen Subtanz mit einer großen paraelektrischen Komponente ausgebildet ist, ist es möglich, die Menge an akkumulierter elektrischer Ladung zu erhöhen, die durch die paraelektrische Komponente induziert ist, und zwar eher als diejenige einer standardmäßigen paraelektrischen Substanz, wie beispielsweise Siliziumoxid, und die Datenhaltezeit wird verlängert.

Wie es aus der vorangehenden Beschreibung verstanden werden wird, wird die durch die paraelektrische Komponente induzierte elektrische Ladung im Knoten 12b akkumuliert, und sie ist bezüglich der Polarität identisch zu der Polarisierungsrichtung des ferroelektrischen Kondensators 10. Selbst wenn ein Auslesepotential an die Wortleitung WL in der entgegengesetzten Richtung zur Polarisierung der ferroelektrischen Schicht 10a angelegt wird, schwächt die durch die paraelektrische Komponente induzierte elektrische Ladung das durch das Auslesepotential erzeugte elektrische Feld ab, und aus diesem Grund zerstört das Auslesepotential die Polarisierung der ferroelektrischen Schicht 10a nicht ernsthaft.

Auslesen von Daten

Wenn eine externe Vorrichtung auf eine der Speicherzellen zugreift, wird ein Strom über die Bitleitung BL zum Feldeffekttransistor 11 zugeführt, und die Treiberschaltung 22b spannt die Wortleitung WL auf den Auslesepotentialpegel zwischen der niedrigen Schwelle und der hohen Schwelle vor. Wenn der Feldeffekttransistor 11 der Speicherzelle, auf die zugegriffen wird, die niedrige Schwelle hat, schaltet der Feldeffekttransistor 11 ein, um den Strom von der Bitleitung BL zur Quelle konstanten Potentials SL zu entladen, und eine große Menge an Strom fließt über die Bitleitung BL. Andererseits wird dann, wenn der Feldeffekttransistor 11 die hohe Schwelle hat, der Feldeffekttransistor 11 ausgeschaltet, und nur eine vernachlässigbare Menge an Strom fließt über die Bitleitung BL. Die Auslesedaten- Entscheidungsschaltung 22c überwacht den Strom und bestimmt, dass das in der Speicherzelle, auf die zugegriffen wird, gespeicherte Datenbit einen Pegel von logisch "1" oder einen Pegel von logisch "0" hat. Somit wird das Datenbit aus der Speicherzelle, auf die zugegriffen wird, ohne Zerstörung der Polarisierung ausgelesen.

Umspeichern von Daten

Wenn die nichtflüchtige ferroelektrische Speichervorrichtung ausgeschaltet wird, wird das meiste der beweglichen elektrischen Ladung im Verlauf der Zeit nach und nach abgegeben. Selbst wenn die bewegliche Ladung verloren wird, ist die ferroelektrische Schicht 10a noch polarisiert, und die Remanenz ist zur Wiedergewinnung des beim Ausschalten gespeicherten Datenbits verfügbar. Aus diesem Grund befiehlt die Datenumspeicherschaltung 22e zuerst der Speicherdaten- Entscheidungsschaltung 22f, die Remanenz zu prüfen, um zu sehen, ob jede Speicherzelle, die ein Datenbit mit einem Pegel von logisch "1" oder ein Datenbit mit einem Pegel von logisch "0" in Kooperation mit der Treiberschaltung 22b gespeichert hat.

Wenn die Speicherdaten-Entscheidungsschaltung 22f entscheidet, dass die Speicherzelle im Einschreibzustand gewesen ist, befiehlt die Datenumspeicherschaltung 22e der Treiberschaltung 22b, die ferroelektrische Schicht 10a der Speicherzelle wieder zu polarisieren, und die Treiberschaltung 22b ergänzt die elektrische Ladung zur Speicherzelle. Während die Speicherdaten-Entscheidungsschaltung 22f und die Treiberschaltung 22b das Datenbit umspeichern, hält die Datenspeicherschaltung 22e eine externe Vorrichtung von einem Schreiben eines neuen Datenbits und einem Auslesen des Datenbits ab.

Die Remanenz wird wie folgt geprüft. Die Treiberschaltung 22b spannt die Wortleitung WL und die Vorspannleitung DL auf denselben Potentialpegel vor und ändert die Steuerleitung CL zu einem aktiven Pegel. Dann schaltet das Schaltelement 12 ein, und der Potentialpegel wird von der Vorspannleitung DL zum Knoten 12b übertragen bzw. transferiert. Danach wird veranlasst, dass die Vorspannleitung DL in einen schwebenden Zustand eintritt, und die Wortleitung WL wird auf einen bestimmten Potentialpegel angehoben. Wenn der ferroelektrische Kondensator 10 in einer Richtung entgegengesetzt zum angelegten Potential polarisiert wird, veranlasst der bestimmte Potentialpegel, dass eine Inversion der Polarisierung stattfindet. Wenn die Inversion der Polarisierung nicht stattfindet, wird der Potentialpegel auf der Vorspanleitung DL zu einem Potentialpegel geändert, der durch Teilen des Potentialpegels auf der Wortleitung WL zwischen der Kapazität des ferroelektrischen Kondensators 10 und der parasitären Kapazität der Vorspannleitung DL bestimmt wird. Andererseits ändert dann, wenn die Inversion der Polarisierung stattfindet, die induzierte elektrische Ladung den Potentialpegel auf der Vorspannleitung DL. Die Vorspannleitung DL breitet den Potentialpegel zur Speicherdaten- Entscheidungsschaltung 22f aus, und die Speicherdaten-Entscheidungsschaltung 22f vergleicht den Potentialpegel auf der Vorspannleitung DL mit einem Referenzpegel, um zu bestimmen, ob die Speicherzelle im Einschreibzustand war oder nicht. Der Referenzpegel wird zu einem mittleren Wert bzw. Zwischenwert zwischen dem Potentialpegel ohne die Inversion der Polarisierung und dem durch die Inversion der Polarisierung beeinflussten Potentialpegel reguliert.

Ein weiteres Verfahren zum Prüfen des ferroelektrischen Kondensators 10 ist gleich dem oben beschriebenen Verfahren, bis die Wortleitung WL auf dem bestimmten Pegel angehoben wird. Wie es hierin zuvor beschrieben ist, findet eine Differenz beim Knoten 12b zwischen der Inversion der Polarisierung und der Nichtinversion der Polarisierung statt. Der Potentialpegel beim Knoten 12b beeinflusst die Kanalleitfähigkeit des Feldeffekttransistors 11. Aus diesem Grund wird über die Differenz des Potentialpegels beim Knoten 12b als die Menge an Drainstrom, der durch den Feldeffekttransistor 11 läuft, entschieden. Eine geeignete Vorspannung kann an die Wortleitung WL angelegt wird.

Wenn die Richtung der Polarisierung in der ferroelektrischen Schicht 10a bestimmt ist, wird das Datenbit wieder in der Speicherzelle gespeichert. Das Datenbit wird ähnlich zu dem hierin zuvor beschriebenen Einschreiben von Daten in die Speicherzelle geschrieben. Auf eine Beendigung der Dateneinschreibsequenz hin lässt die Datenumspeicherschaltung 22e zu, dass eine externe Vorrichtung ein neues Datenbit in die Speicherzellenmatrix 22a schreibt und ein Datenbit aus dieser ausliest.

Somit werden die beim Ausschalten gespeicherten Datenbits in der Speicherzellenmatrix 22a umgespeichert, und die ferroelektrische Speichervorrichtung dient sicher als nichtflüchtige Speichervorrichtung.

Auffrischen von Daten

Eine Datenauffrischung beginnt beim Ablauf einer bestimmten Zeitperiode ab dem Datenumspeichern oder der vorherigen Datenauffrischung. Zuerst wird ein Datenzugriff von außerhalb abgehalten. Darauffolgend wird ein Auslesen von Daten ausgeführt, und das ausgelesene Datenbit wird wieder in der Speicherzelle gespei¬ chert. Danach werden ein Einschreiben von Daten und ein Auslesen von Daten zugelassen.

Das Auslesen von Daten und das Einschreiben von Daten in der Auffrischsequenz sind ähnlich bzw. gleich dem oben beschriebenen Auslesen von Daten und Einschreiben von Daten.

Somit wird die Datenauffrischung vor dem Ablauf einer bestimmten Zeitperiode ausgeführt; selbst wenn die elektrische Ladung im Verlauf der Zeit während des eingeschalteten Zustands verringert wird, wird auf die Datenbits sicher zugegriffen.

Fig. 8 stellt einen Teil der Speicherzellenmatrix 22a dar. Vier Speicherzellen M11, M12, M21 und M22 bilden den Teil der Speicherzellenmatrix 22a. Die Speicherzellen M11/M12 und M21/M22 bilden Teile von zwei Zeilen der Speicherzellenmatrix 22a, und die zwei Zeilen werden jeweils "Wort 0" und "Wort 1" genannt. Andererseits gehören die Speicherzellen M11/M21 und M12/M22 zu zwei Spalten der Speicherzellenmatrix 22a, und die zwei Spalten werden jeweils "Bit 0" und "Bit 1" genannt. Zeilenadressen sind jeweils den zwei Zeilen der Speicherzellenmatrix 22a zugeordnet, und Spaltenadressen sind jeweils den zwei Spalten der Speicherzellenmatrix 22a zugeordnet. Daher wird jede der Speicherzellen M11 bis M22 mit einer Zeilenadresse und einer Spaltenadresse spezifiziert.

Ferroelektrische Kondensatoren FA/FB/FC/FD entsprechen dem ferroelektrischen Kondensator, und Feldeffekttransistoren TA1/TB1/TC1/TD1 verhalten sich wieder Feldeffekttransistor 11. Das Schaltelement 12 ist durch einen Feldeffekttransistor TA2/TB2/TC2/TD2 implementiert, und Schalttransistoren TA3/TB3/TC3/TD4 sind jeweils zwischen Bitleitungen B0/B1 und den Feldeffekttransistoren TA1/TB1/TC1/TD1 angeschlossen. Wie es hierin nachfolgend beschrieben wird, wird dann, wenn ein Datenbit aus einer der Speicherzellen M11 bis M22 ausgelesen wird, das Erdpotential an ausgewählte ferroelektrische Kondensatoren angelegt, und aus diesem Grund sind die Feldeffekttransistoren TA1 bis TD1 derart entworfen, den Drainstrom in Abhängigkeit vom logischen Pegel des Datenbits unter dem Anlegen des Erdpotentials in einem weiten Bereich zu ändern.

Die Bitleitungen B0/B1 sind an Differentialverstärker CM0/CM1 der Auslesedaten- Entscheidungsschaltung 22c angeschlossen, und Differentialverstärker CM0/CM1 vergleichen jeweils die Potentialpegel auf den Bitleitungen B0/B1 mit einem Referenzpotential auf einer Referenzleitung RB. Die Schaltelemente TA2/TB2 und TC2/TD2 sind an Vorspannleitungen D0/D1 angeschlossen, und Differentialverstärker CM3/CM4 vergleichen die Potentialpegel auf den Vorspannleitungen D0/D1 mit einem Referenzpotential auf einer Referenzleitung RD. Wortleitungen F0/F1 sind an die ferroelektrischen Kondensatoren FA/FC bzw. FB/FD angeschlossen, und die Schalttransistoren TA3/TC3 und TB3/TD3 werden jeweils durch Wortleitungen WO und W1 torgesteuert. Die Schaltelemente TA2/TC2 und TB2/TD2 werden jeweils durch Steuerleitungen C0 und C1 torgesteuert, und die Erdungsleitung dient als die Vorspannleitung SL.

Obwohl es in Fig. 8 nicht gezeigt ist, sind die Bitleitungen B0/B1, die Vorspannleitungen D0/D1, die Wortleitungen F0/F1 und W0/W1 und die Steuerleitungen C0/C1 an die Treiberschaltung 22b angeschlossen, und die Treiberschaltung 22b wählt eine der Bitleitungen B0/B1 und eine der Vorspannleitungen D0/D1 auf der Basis dar Spaltenadresse aus, die durch ein Adressensignal dargestellt wird, das von außerhalb zugeführt wird, und eine der Wortleitungen F0/F1, eine der Wortleitungen W0/W1 und eine der Steuerleitungen C0/C1 auf der Basis der Zeilenadresse, die auch durch das Adressensignal dargestellt wird. Die nichtflüchtige ferroelektrische Speichervorrichtung wird mit einem positiven Potentialpegel Vdd versorgt, und der positive Potentialpegel Vdd ist hoch genug, um die ferroelektrischen Schichten der Kondensatoren FA bis FD zu polarisieren.

Wenn eingeschriebene Datenbits im Wort "0" gespeichert sind, steuert die Treiberschaltung 22b die Wortleitungen W0/W1, F0/F1, die Steuerleitungen C0/C1, die Vorspannleitungen D0/D1 und die Bitleitungen B0/B1 wie folgt. Zuerst wird die Steuerleitung C0 zu einem aktiven Pegel geändert, und die Schaltelemente TA2/TC2 schalten ein. Die Wortleitung W0 wird zum inaktiven Pegel geändert, und die Schalttransistoren TA/TC3 schalten aus. Die Wortleitung F0 wird geerdet, und der positive Potentialpegel Vdd und der Erdungspegel werden selektiv zu den Vorspannleitungen D0/D1 zugeführt. Die Wortleitung F0 wird auf den positiven Potentialpegel Vdd angehoben und wird darauffolgend zum Erdungspegel verringert. Dann tritt eine Potentialdifferenz zwischen den Vorspannleitungen D0/D1 und der Wortleitung F0 zu jeder Zeit auf, zu welcher die Wortleitung zum Erdungspegel oder zum positiven Potentialpegel Vdd geändert wird. Dann wird die ferroelektrische Schicht jedes Kondensators FA/FG in jeder Richtung polarisiert, was den logischen Pegel des eingeschriebenen Datenbits darstellt, und die eingeschriebenen Datenbits werden jeweils in den Speicherzellen M11/M12 gespeichert.

Darauffolgend wird die Steuerleitung C0 zum inaktiven Pegel geändert, und die Vorspannleitungen D0/D1 werden zum Erdungspegel geändert. Somit wird die elektrische Ladung, die das Datenbit darstellt, im Knoten CA/CC jeder Speicherzelle MC11/MC12 akkumuliert. Wenn die Vorspannleitung D0/D1 auf den positiven Potentialpegel Vdd vorgespannt ist, ist die Menge an elektrischer Ladung gleich der Gesamtheit an elektrischer Ladung, die aufgrund der ferroelektrischen Komponente induziert wird, und an elektrischer Ladung, die aufgrund der paraelektrischen Komponente induziert wird. Andererseits ist dann, wenn die Vorspannleitung D0/D1 auf den Erdungspegel vorgespannt ist, die Menge an elektrischer Ladung gleich der elektrischen Ladung, die aufgrund der ferroelektrischen Komponente induziert wird.

Die andere Wortleitung F1 ist geerdet, die Steuerleitung C1 wird auf dem inaktiven Pegel gehalten und die Wortleitung W1 wird auf dem inaktiven Pegel gehalten.

Es wird angenommen, dass auf die Datenbits, die im Wort "0" gespeichert sind, zugegriffen wird. Auf eine Beendigung des Datenumspeicherns oder der vorherigen Datenauffrischung hin wird die Steuerleitung C0 auf dem inaktiven Pegel gehalten, und die Schaltelemente TA2/TC2 werden ausgeschaltet. Die Wortleitung F0 wird geerdet, und die Treiberschaltung 22b hält die Bitleitungen B0/B1 auf einem bestimmten Pegel, der niedrig genug ist, die Richtung der Polarisierung nicht zu ändern. Der bestimmte Pegel kann 0,1 Volt sein. Die Treiberschaltung 22b ändert die Wortleitung W0 zum aktiven Pegel, und die Schalttransistoren TA3/TC3 schalten ein, und der bestimmte Potentialpegel wird zu den Drain-Knoten der Feldeffekttransistoren TA1/TC1 transferiert bzw. übertragen. Wie es hierin zuvor beschrieben ist, hat jeder Feldeffekttransistor TA1/TC1 entweder eine hohe oder eine niedrige Schwelle, die den logischen Pegel des darin gespeicherten Datenbits darstellt. Wenn der Feldeffekttransistor TA1/TC1 die niedrige Schwelle hat, fließt ein Strom in die Erdungsleitung und wird die Bitleitung B0/B1 vom bestimmten Pegel abgesenkt. Jedoch dann, wenn der Feldeffekttransistor TA1/TC1 die hohe Schwelle hat, fließt kein Strom in die Erdungsleitung und wird die Bitleitung B0/B1 auf dem bestimmten Pegel gehalten.

Die Potentialpegel auf den Bitleitungen B0/B1 werden zu den Differentialverstärkern CM0/CM1 ausgebreitet und werden mit dem Referenzpegel verglichen. Der Referenzpegel wird zum bestimmten Pegel und zum gegenüber dem bestimmten Pegel abgesenkten Potentialpegel geregelt, und die Differentialverstärker CM0/CM1 führen Auslesedatensignale, die den logischen Pegel des aus der Speicherzelle M11 ausgelesenen Datenbits und den logischen Pegel des aus der Speicherzelle M12 ausgelesenen Datenbits darstellen, zur Eingabe/Ausgabe-Schaltung 22d zu.

Die Treiberschaltung 22b hält die Wortleitung F1 auf dem Erdungspegel, die Steuerleitung C1 auf dem inaktiven Pegel und die Wortleitung W1 auf dem inaktiven Pegel. Aus diesem Grund werden die im Wort "1" gespeicherten Datenbits nicht zerstört.

Wenn die nichtflüchtige ferroelektrische Speichervorrichtung eingeschaltet wird, hält die Datenumspeicherschaltung 22e eine externe Vorrichtung von einem Einschreiben von Daten und einem Auslesen von Daten während der Datenumspeicheroperation ab und befiehlt der Treiberschaltung 22b, die Remanenz jedes ferroelektrischen Kondensators FA/FB/FC/FD auszulesen.

Die Treiberschaltung 22b prüft aufeinanderfolgend die ferroelektrischen Kondensatoren FA/FC des Worts "0" und die ferroelektrischen Kondensatoren FB/FD des Worts "1", um die Polarisierungsrichtung davon zu bestimmen. Es wird nur eine Beschreibung bezüglich des Worts "0" durchgeführt.

Die Treiberschaltung 22b ändert die Steuerleitung C0 und die Wortleitung W0 zum inaktiven Pegel, und die Wortleitung F0 wird geerdet. Die Vorspannleitungen D0/D1 werden geerdet. Die Treiberschaltung 22b veranlasst, dass die Schaltelemente TA/TC2 einschalten, um den Erdungspegel zu den Knoten CA/CC zu transferieren.

Darauffolgend veranlasst die Treiberschaltung 22b, dass die Vorspannleitungen D0/D1 in den schwebenden Zustand eintreten. Nach dem Eintritt in den schwebenden Zustand wird die Wortleitung F0 zum positiven Potentialpegel Vdd angehoben, dann wird der Potentialpegel auf jeder Vorspannleitung D0/D1 zu einem bestimmten Wert geändert, der auf der Basis der Kapazität des zugehörigen ferroelektrischen Kondensators FA/FC und der mit der Vorspannleitung D0/D1 gekoppelten parasitären Kapazität bestimmt wird. Wenn die Wortleitung F0 zum positiven Potentialpegel geändert wird, invertiert die ferroelektrische Schicht jedes Kondensators FA/FC in Abhängigkeit von der Richtung der Polarisierung oder dem logischen Pegel des darin gespeicherten Datenbits die Polarisierung oder behält sie bei. Aus diesem Grund wird jede Vorspannleitung D0/D1 in Abhängigkeit vom logischen Pegel des Datenbits zu einem von zwei Potentialpegeln geregelt.

Die Differentialverstärker CM3/CM4 vergleichen die Potentialpegel auf den Vorspannleitungen D0/D1 mit dem Referenzpegel zwischen den zwei Potentialpegeln und berichten über die Richtung der Polarisierung in der ferroelektrischen Schicht jedes Kondensators FA/FC zur Datenumspeicherschaltung 22e. Die Datenumspeicherschaltung 22e bestimmt den logischen Pegel des in jeder Speicherzelle M11/M12 beim vorherigen Ausschalten gespeicherten Datenbits. Die Datenbits können in der Treiberschaltung 22b temporär gespeichert werden.

Während die Datenumspeicherschaltung 22e das Wort "0" prüft, um zu sehen, ob die Datenbits einen Pegel von logisch "1" oder einen Pegel von logisch "0" hatten, hält die Treiberschaltung 22b die Wortleitung F1 auf dem Erdungspegel, die Steuerleitung C1 auf dem inaktiven Pegel und die Wortleitung W1 auf dem inaktiven Pegel, und hält die ferroelektrischen Kondensatoren FB/FD von einer Zerstörung der Polarisierung ab.

Das Auslesen von Daten zerstört die Polarisierung der ferroelektrischen Kondensatoren FA/FC. Aus diesem Grund werden die Datenbits in den Speicherzellen MC11/MC12 umgespeichert. Das Einschreiben von Daten ist gleich dem Einschreiben von Daten, das hierin zuvor beschrieben ist. Auf eine Beendigung des Datenumspeicherns lässt die Datenumspeicherschaltung 22e zu, dass eine externe Schaltung Datenbits in die Speicherzellenmatrix 22e schreibt und aus dieser ausliest.

Die Auffrischschaltung 22g verhält sich wie folgt. Die Auffrischschaltung beobachtet einen Zeitgeber, um zu sehen, ob eine bestimmte Zeitperiode seit der vorherigen Datenauffrischung und dem Datenumspeichern verstrichen ist oder nicht. Auf einen Ablauf der bestimmten Zeitperiode hin hält die Auffrischschaltung 22g eine externe Vorrichtung von einem Einschreiben von Daten und einem Auslesen von Daten ab. Danach fordert die Auffrischschaltung 22g die Treiberschaltung 22b auf, die in einem der Worte gespeicherten Datenbits auszulesen, was gleich dem Auslesen von Daten ist, das hierin zuvor beschrieben ist, und die ausgelesenen Datenbits werden wieder in das Wort geschrieben. Nach dem Einschreiben von Daten lässt die Auffrischschaltung zu, dass eine externe Vorrichtung Datenbits in die Speicherzellenmatrix 22a schreibt und Datenbits aus dieser ausliest.

Zweites Ausführungsbeispiel

Die Schaltungsanordnung einer weiteren nichtflüchtigen ferroelektrischen Speichervorrichtung ist gleich derjenigen, die in Fig. 8 gezeigt ist, und die Schaltungsanordnung des zweiten Ausführungsbeispiels wird nicht weiter beschrieben.

Anhand eines Beispiels werden Datenbits in das Wort "0" wie folgt geschrieben. Die Wortleitungen F0/F1 werden, außer für eine Datenwiederherstellung bzw. ein Datenumspeichern, auf dem mittleren Potentialpegel Vdd/2 gehalten. Die Wortleitung W0 wird zu einem inaktiven Pegel geändert, so dass die Schalttransistoren TA3/TC3 ausgeschaltet werden. Der positive Potentialpegel Vdd und der Erdungspegel werden in Abhängigkeit von einem Einschreiben von Datenbits selektiv zu den Vorspannleitungen D0/D1 zugeführt. Die Steuerleitung C0 wird zu einem aktiven Pegel geändert, so dass die Schaltelemente TA2/TC2 einschalten. Dann wird entweder +Vdd/2 oder -Vdd/2 an jeden der ferroelektrischen Kondensatoren FA/FC angelegt. Der an die ferroelektrischen Kondensatoren FA/FC angelegte Potentialpegel wird auf eine solche Weise ausgewählt, dass er groß genug ist, die ferroelektrischen Schichten zu polarisieren. Danach wird die Steuerleitung C0 zum inaktiven Pegel geändert, so dass die Schaltelemente TA2/TC2 ausschalten. Die Vorspannleitungen D0/D1 werden geerdet. Die Knoten FA/FC treten unter der Bedingung in den schwebenden Zustand ein, dass +Vdd/2 oder -Vdd/2 daran angelegt ist. Aus diesem Grund ist die Menge an in jedem Knoten FA/FC akkumulierter elektrischer Ladung ungeachtet des logischen Pegels des eingeschriebenen Datenbits die Gesamtheit aus einer aufgrund der ferroelektrischen Komponente induzierten elektrischen Ladung und einer aufgrund der paraelektrischen Komponente induzierten elektrischen Ladung.

Bezüglich des Worts "1" wird die Wortleitung F1 auf Vdd/2 gehalten, wird die Steuerleitung C1 auf dem inaktiven Pegel gehalten und wird die Wortleitung W1 auf dem inaktiven Pegel gehalten. Aus diesem Grund zerstört das Einschreiben von Daten für das Wort "0" die Polarisierung der ferroelektrischen Kondensatoren FB/FD nicht.

Die Datenbits werden aus dem Wort "0" wie folgt ausgelesen. Die Steuerleitung C0 und die Wortleitung F0 sind vom vorherigen Einschreiben von Daten her auf dem inaktiven Pegel und auf Vdd/2 gehalten worden. Die Bitleitungen B0/B1 werden zu einem positiven Potentialpegel geändert, der niedrig genug ist, um die Polarisierung der ferroelektrischen Kondensatoren FA/FC nicht zu invertieren. Bei diesem Beispiel werden die Bitleitungen B0/B1 auf 0,1 Volt geändert. Die Wortleitung W0 wird zum aktiven Pegel geändert, so dass die Schalttransistoren TA3/TC3 einschalten. Die Schwelle jedes Feldeffekttransistors TA1/TC1 ist bereits zu entweder einem hohen oder einem niedrigen Schwellenpegel geändert worden, und die Menge an Drainstrom hängt vom logischen Pegel des darin gespeicherten Datenbits ab. Der Potentialpegel auf jeder Bitleitung B0/B1 wird durch den internen Widerstand der mit den Bitleitungen B0/B1 gekoppelten Leistungsquelle und den Kanalwiderstand des Feldeffekttransistors TA1/TC1 bestimmt. Die Potentialpegel auf den Bitleitungen B0/B1 werden zu Differentialverstärkern CM0/CM1 ausgebreitet und werden mit einem Referenzpotential RB verglichen. Somit entscheiden die Differentialverstärker CM0/CM1 über den logischen Pegel der ausgelesenen Datenbits.

Bezüglich des Wortes "1" wird die Wortleitung F1 auf Vdd/2 gehalten, wird die Steuerleitung C1 auf dem inaktiven Pegel gehalten und wird die Wortleitung W1 auf dem inaktiven Pegel gehalten. Aus diesem Grund zerstört das Auslesen von Daten die Polarisierung der ferroelektrischen Kondensatoren FB/FD nicht oder ändert die Menge an in jedem Knoten CB/CD akkumulierter elektrischer Ladung nicht.

Wenn die nichtflüchtige ferroelektrische Speichervorrichtung eingeschaltet wird, liest die nichtflüchtige ferroelektrische Speichervorrichtung die Polarisierung jedes ferroelektrischen Kondensators FA/FB/FC/FD aus und schreibt das Datenbit, das durch die Polarisierung dargestellt ist, in die Speicherzelle. Während alle Datenbits in den Speicherzellen umgespeichert werden bzw. wiederhergestellt werden, hält eine Datenumspeicherschaltung (nicht gezeigt) eine externe Vorrichtung davon ab, ein Datenbit in die Speicherzellenmatrix 22a zu schreiben und das Datenbit daraus auszulesen.

Die Steuerleitung C0 wird zum inaktiven Pegel geändert, so dass das Schaltelement TA2/TC2 ausschaltet. Die Wortleitung F0 wird geerdet, und die Wortleitung WO wird zum inaktiven Pegel geändert, so dass die Schalttransistoren TA3/TC3 ausschalten. Die Vorspannleitungen D0/D1 werden geerdet und die Steuerleitung C0 wird zum aktiven Pegel geändert, so dass die Schaltelemente TA/TC2 einschalten. Als Ergebnis werden die Knoten CA/CC geerdet.

Die Schaltelemente TA2/TC2 werden im Ein-Zustand gehalten, und die Vorspannleitungen D0/D1 werden zum schwebenden Zustand geändert. Die Wortleitung F0 wird zum positiven Potentialpegel Vdd angehoben, so dass die ferroelektrischen Kondensatoren FA/FC und die parasitären. Kapazitäten, die mit den Vorspannleitungen D0/D1 gekoppelt sind, den Potentialpegel auf den Vorspannleitungen D0/D1 bestimmen. Die Inversion einer Polarisierung findet in Abhängigkeit von der Richtung der Polarisierung des ferroelektrischen Kondensators FA/FC statt oder nicht. Aus diesem Grund nimmt der Potentialpegel auf jeder Vorspannleitung D0/D1 in Abhängigkeit vom logischen Pegel des beim vorherigen Ausschalten gespeicherten Datenbits einen von zwei Werten an. Der Differentialverstärker CM3/CM4 vergleicht den Potentialpegel auf jeder Vorspannleitung D0/D1 mit einer Referenzspannung RD, und die Datenumspeicherschaltung bestimmt den logischen Pegel jedes zuvor in der Speicherzelle M11/M12 gespeicherten Datenbits. Nach dem Datenumspeichern wird die Wortleitung F0 auf Vdd/2 gehalten.

Bezüglich des Worts "1" wird die Wortleitung F1 vor dem Datenumspeichern geerdet, wird die Steuerleitung C1 auf dem inaktiven Pegel gehalten und wird die Wortleitung W1 auf dem inaktiven Pegel gehalten. Aus diesem Grund wird die Polarisierung der ferroelektrischen Kondensatoren CB/CD während dem Datenumspeichern für das Wort "0" niemals zerstört.

Wenn die Datenumspeicherschaltung die Richtung der Polarisierung für jede Speicherzelle M11/M12 bestimmt, wird das Datenbit, das durch die Richtung der Polarisierung dargestellt wird, in die Speicherzelle M11/M12 geschrieben, was gleich dem Einschreiben von Daten ist, das hierin zuvor beschrieben ist.

Bei diesem Beispiel wird die Wortleitung F0/F1 während des Einschreibens von Daten nicht geändert, und ein Datenbit wird mit höherer Geschwindigkeit als beim ersten Ausführungsbeispiel in die Speicherzelle geschrieben.

Drittes Ausführungsbeispiel

Wendet man sich der Fig. 9 der Zeichnungen zu, sind Speicherzellen MC11, MC12, MC21 und MC22 in Zeilen und Spalten angeordnet und bilden einen Teil einer Speicherzellenmatrix 31a. Die Speicherzellenmatrix 31a ist in einer weiteren nichtflüchtigen ferroelektrischen Speichervorrichtung enthalten, die die vorliegende Erfindung verkörpert. Wortleitungen, Bitleitungen, Vorspannleitungen und Steuerleitungen für die Speicherzellen MC11 bis MC22 sind mit denselben Bezugszeichen wie denjenigen des ersten Ausführungsbeispiels bezeichnet. Die Speicherzellen MC11/MC12 und MC21/MC22 bilden ein Wort "0" und ein Wort "1", und die Spalten der Speicherzellen MC11/MC21 und MC12/MC22 werden Bit "0" und Bit "1" genannt.

Die Bitleitungen B0/B1 sind an Differentialverstärker DA0/DA1 einer Auslesedaten- Entscheidungsschaltung 31b angeschlossen, und eine Referenzleitung RB führt eine Referenzspannung zu den Differentialverstärkern DA0/DA1 zu. Obwohl eine Eingabe/Ausgabe-Schaltung, eine Datenumspeicherschaltung, eine Auffrischschaltung und einen Treiberschaltung in der nichtflüchtigen ferroelektrischen Speichervorrichtung enthalten sind, sind sie gleich denjenigen des ersten Ausführungsbeispiels und sind der Einfachheit halber nicht detailliert beschrieben. Die in Fig. 9 gezeigte Schaltungsanordnung ist von derjenigen, die in Fig. 8 gezeigt ist, diesbezüglich unterschiedlich, dass kein Differentialverstärker an die Vorspannleitungen D0/D1 angeschlossen ist. Aus diesem Grund ist die in Fig. 9 gezeigte nichtflüchtige ferroelektrische Speichervorrichtung auf einem Halbleiterchip integriert, der kleiner als derjenige ist, der in Fig. 8 gezeigt ist.

Datenbits werden genauso in die Speicherzelle 31a geschrieben und aus dieser ausgelesen, wie beim ersten Ausführungsbeispiel.

Wenn die nichtflüchtige ferroelektrische Speichervorrichtung eingeschaltet wird, hält die Datenumspeicherschaltung eine externe Vorrichtung von einem Auslesen von Daten und einem Einschreiben von Daten ab. Die Datenumspeicherschaltung bestimmt das in jeder Speicherzelle gespeicherte Datenbit auf der Basis der Richtung einer Polarisierung im ferroelektrischen Kondensator FA/FB/FC/FD. Die Datenbits werden gleichzeitig aus jedem Wort ausgelesen und in dieses geschrieben.

Die Steuerleitung C0 wird zu einem inaktiven Pegel geändert, so dass die Schaltelemente TA2/TC2 ausschalten. Die Wortleitung F0 wird geerdet. Die zweiten Bitleitungen D0/D1 werden auch geerdet. Die Steuerleitung C0 wird zu einem aktiven Pegel geändert, so dass die Schaltelemente TA2/TC2 einschalten, und die Knoten CA/CC werden geerdet.

Darauffolgend wird die Steuerleitung C0 zum inaktiven Pegel geändert, so dass die Schaltelemente TA2/TC2 ausschalten. Die Wortleitung F0 wird zum positiven Potentialpegel Vdd geändert. Dann findet eine Inversion der Polarisierung in Abhängigkeit von der Richtung der Polarisierung statt oder nicht, die in jedem ferroelektrischen Kondensator FA/FC gelassen ist. Als Ergebnis nimmt der Knoten CA/CC in Abhängigkeit vom logischen Pegel der Daten beim vorherigen Ausschalten einen von zwei Pegeln an.

Die Wortleitung F0 wird zu einer Auslesespannung für die Datenumspeicherstufe geändert, und die Bitleitungen B0/B1 werden auf etwa 0,1 Volt vorgespannt. Die Wortleitung W0 wird zum aktiven Pegel geändert, so dass die Schalttransistoren TA3/TC3 einschalten. Der Potentialpegel auf jeder Bitleitung B0/B1 wird in Abhängigkeit von der Menge an Drainstrom zu einem von zwei Potentialpegel geändert, und die Differentialverstärker DA0/DA1 vergleichen den Potentialpegeln auf den Bitleitungen B0/B1 mit einer Referenzspannung zwischen den zwei Potentialpegeln. Die Datenumspeicherschaltung bestimmt den logischen Pegel des bei dem vorherigen Ausschalten in jeder Speicherzelle MC11/MC12 gespeicherten Datenbits.

Bezüglich des Worts "1" ist die Wortleitung F1 geerdet, wird die Steuerleitung C1 auf dem inaktiven Pegel gehalten und wird die Wortleitung W1 auch auf dem inaktiven Pegel gehalten. Aus diesem Grund wird die Polarisierung jeder Speicherzelle MC21/MC22 niemals zerstört.

Nach dem Auslesen von Daten werden die Datenbits wieder im Wort "0" gespeichert, und das Einschreiben von Daten ist gleich demjenigen, das hierin zuvor beschrieben ist. Auf eine Beendigung des Datenumspeicherns hin lässt die Datenumspeicherschaltung zu, dass die externe Vorrichtung Datenbits in die Speicherzellenmatrix 31a schreibt und die Datenbits aus dieser ausliest.

Viertes Ausführungsbeispiel

Fig. 10 stellt einen Teil einer Speicherzellenmatrix 41a dar, die in einer weiteren nichtflüchtigen Speichervorrichtung enthalten ist, die die vorliegende Erfindung verkörpert. Schaltungskomponenten und Steuerleitungen des dritten Ausführungsbeispiels sind mit Bezugszeichen bezeichnet, die diejenigen der ersten Ausführungsbeispiele bezeichnen, die ihnen entsprechen. Das dritte Ausführungsbeispiel ist vom ersten Ausführungsbeispiel diesbezüglich unterschiedlich, dass die Vorspannleitungen D0/D1 und die daran angeschlossenen Komparatoren nicht darin enthalten sind. Die Bitleitungen B0/B1 dienen weiterhin als die Vorspannleitungen D0/D1. Aus diesem Grund wird die nichtflüchtige ferroelektrische Speichervorrichtung, die das dritte Ausführungsbeispiel implementiert, auf einem Halbleiterchip hergestellt, der kleiner als derjenige des ersten Ausführungsbeispiels ist.

Anhand eines Beispiels werden Datenbits in das Wort "0" wie folgt geschrieben. Die Wortleitung W0 wird zum inaktiven Pegel geändert, so dass die Schalttransistoren TA3/TC3 ausschalten. Die Wortleitung F0 wird geerdet, und der positive Potentialpegel und der Erdungspegel werden in Abhängigkeit von einem Einschreiben von Datenbits selektiv an die Bitleitungen B0/B1 angelegt. Die Steuerleitung C0 wird zum aktiven Pegel geändert, so dass die Schaltelemente TA2/TC2 einschalten. Die Wortleitung F0 wird auf den positiven Potentialpegel Vdd angehoben, und wird darauffolgend zum Erdungspegel abgesenkt.

Jede der Bitleitungen B0/B1 wird in Bezug auf die Wortleitung F0 zu jeder Zeit vorgespannt, zu welcher die Wortleitung F0 zum positiven Potentialpegel Vdd oder zum Erdungspegel geändert wird. Als Ergebnis wird jeder der ferroelektrischen Kondensatoren CA/CC in einer Richtung polarisiert, die das Einschreiben eines Datenbits darstellt.

Darauffolgend wird die Steuerleitung C0 zum inaktiven Pegel geändert, so dass die Schaltelemente TA2/TC2 ausschalten, und die Bitleitungen B0/B1 werden zum Erdungspegel geändert. Als Ergebnis wird bei jedem der Knoten CA/CC elektrische Ladung induziert. Wenn der positive Potentialpegel Vdd an die Bitleitung B0/B1 angelegt wird, ist die Menge an elektrischer Ladung beim Knoten CA/CC gleich der Gesamtheit der aufgrund der ferroelektrischen Komponenten induzierten elektrischen Ladung und der elektrischen Ladung aufgrund der paraelektrischen Komponente. Andererseits ist dann, wenn der Erdungspegel an die Bitleitung B0/B1 angelegt wird, die Menge an elektrischer Ladung gleich der aufgrund der ferroelektrischen Komponente induzierten elektrischen Ladung.

Während die Daten im Wort "0" umgespeichert werden, wird die Wortleitung F1 geerdet, wird die Steuerleitung C1 auf dem inaktiven Pegel gehalten und wird die Wortleitung W1 auf dem inaktiven Pegel gehalten. Aus diesem Grund hält jeder der ferroelektrischen Kondensatoren FB/FD die Polarisierung, die das Datenbit beim Ausschaltereignis darstellt, und die Menge an elektrischer Ladung beim Knoten CB/CD wird nicht verändert.

Die Datenbits werden aus dem Wort "0" wie folgt ausgelesen. Die Steuerleitung C0 wird ab dem letzten Einschreiben von Daten auf dem inaktiven Pegel gehalten, und demgemäß werden die Schaltelemente TA2/TC2 ausgeschaltet. Die Wortleitung F0 wird geerdet, und die Bitleitungen B0/B1 werden auf einen bestimmten Pegel vorgespannt, der niedrig genug ist, die Polarisierung jedes ferroelektrischen Kondensators FA/FC nicht zu invertieren. In diesem Fall werden die Bitleitungen B0/B1 auf 0,1 Volt vorgespannt. Die Wortleitung W0 wird zum aktiven Pegel vorgespannt, so dass die Schalttransistoren TA3/TC3 einschalten. Jeder der Feldeffekttransistoren TA1/TC1 ist bereits zu einer hohen Schwelle oder einer niedrigen Schwelle aufgrund der Menge an im Knoten CA/CC akkumulierter elektrischer Ladung geändert worden. Der Potentialpegel auf jeder Bitleitung B0/B1 wird in Abhängigkeit von der Menge an Drainstrom zu einem von zwei Potentialpegeln geändert. Der Potentialpegel auf jeder Bitleitung B0/B1 wird zum zugehörigen Differentialverstärker DA0/DA1 ausgebreitet, und der Differentialverstärker DA0/DA1 vergleicht den Potentialpegel auf der Bitleitung B0/B1 mit einem Referenzpegel RB zwischen den zwei Potentialpegeln, um den logischen Pegel des ausgelesenen Datenbits zu bestimmen.

Während die Datenbits vom Wort "0" ausgelesen werden, ist die Wortleitung F1 geerdet, wird die Steuerleitung C1 auf dem inaktiven Pegel gehalten und wird die Wortleitung W1 auch auf dem inaktiven Pegel gehalten. Aus diesem Grund wird die Polarisierung des ferroelektrischen Kondensators FB/FD nicht invertiert, und wird die Menge an elektrischer Ladung beim Knoten FB/FD nicht geändert.

Wenn die nichtflüchtige ferroelektrische Speichervorrichtung eingeschaltet wird, hält die Datenumspeicherschaltung eine externe Vorrichtung von einem Einschreiben von Daten und einem Auslesen von Daten ab. Zuerst wird die Richtung der Polarisierung für jede Speicherzelle des Worts "0" bestimmt, und ein Datenbit entsprechend der Richtung wird in die Speicherzelle geschrieben.

Die Steuerleitung C0 wird zum inaktiven Pegel geändert und die Schaltelemente TA2/TC2 schalten aus. Die Wortleitung F0 wird geerdet, und die Wortleitung W0 wird zum inaktiven Pegel geändert, so dass die Schalttransistoren TA3/TC3 ausschalten. Die Bitleitungen B0/B1 werden zum Erdungspegel geändert, die Steuerleitung C0 wird zum aktiven Pegel geändert, so dass die Schaltelemente TA2/TC2 einschalten. Dann werden die Knoten CA/CC geerdet.

Die Schaltelemente TA2/TC2 werden im Ein-Zustand gehalten, und die Bitleitungen B0/B1 werden zum schwebenden Zustand geändert. Die Wortleitung F0 wird zum positiven Potentialpegel Vdd angehoben, dann wird jede der Bitleitungen B0/B1 zu einem Potentialpegel geändert, der durch die Kapazität des ferroelektrischen Kondensators FA/FC und die mit der Bitleitung B0/B1 gekoppelten parasitären Kapazität bestimmt wird. Eine Inversion der Polarisierung findet in Abhängigkeit von der Richtung der Polarisierung des ferroelektrischen Kondensators FA/FC statt oder nicht, und der Potentialpegel auf jeder Bitleitung B0/B1 nimmt einen der zwei Pegel an. Der Potentialpegel auf jeder Bitleitung B0/B1 wird mit einem Referenzpegel zwischen den zwei Pegeln verglichen, und der Differentialverstärker DA0/DA1 bestimmt das Datenbit, das durch die Richtung der Polarisierung dargestellt wird.

Während die Richtung der Polarisierung für jede Speicherzelle des Worts "0" untersucht wird, ist die Wortleitung F1 geerdet, wird die Steuerleitung C1 auf dem inaktiven Pegel gehalten und wird die Wortleitung W1 auf dem inaktiven Pegel gehalten. Aus diesem Grund wird die Polarisierung jedes ferroelektrischen Kondensators FB/FD niemals geändert, und die Menge an elektrischer Ladung beim Knoten FB/FD wird nicht geändert.

Danach werden die Datenbits, die jeweils die Richtung der Polarisierung darstellen, in das Wort "0" geschrieben. Das Einschreiben von Daten ist gleich demjenigen, das hierin zuvor beschrieben ist.

Fünftes Ausführungsbeispiel

Fig. 11 stellt die Schaltungsanordnung eines Teils einer Speicherzellenmatrix 51a dar, die in einer weiteren nichtflüchtigen ferroelektrischen Speichervorrichtung enthalten ist, die die vorliegende Erfindung verkörpert.

Ein ferroelektrischer Kondensator FA/FB/FC/FD, ein Feldeffekttransistor TA1/TB1/TC1/TD1 und ein Schaltelement TA2/TB2/TC2/TD2 bilden die Speicherzelle MC11/MC12/MC21/MC22, und Knoten zwischen den ferroelektrischen Kondensatoren FA bis FD und die Gateelektroden der Feldeffekttransistoren TA1 bis TD1 sind jeweils mit CA, CB, CC und CD bezeichnet.

Die Feldeffekttransistoren TA1/TB1 und TC1/TD1 sind zwischen den Bitleitungen B0/B1 und der Erdungsleitung angeschlossen, und die ferroelektrischen Kondensatoren FA/FC und FB/FD sind zwischen den Wortleitungen F0/F1 und den Gateelektroden der Feldeffekttransistoren TA1/TC1 und TB1/TD1 angeschlossen. Die Schaltelemente TA2/TB2 und TC2/TD2 sind zwischen den Knoten CA/CB und CC/CD und den Bitleitungen B0/B1 angeschlossen. Die Schaltelemente TA2/TC2 und TB2/TD2 werden durch die Steuerleitungen C0/C1 torgesteuert, und die Bitleitungen B0/B1, die Wortleitungen F0/F1 und die Steuerleitungen C0/C1 werden durch die Treiberschaltung (nicht gezeigt) vorgespannt.

Die Vorspannleitungen D0/D1 und die Schalttransistoren TA3-TD3 sind von der in Fig. 10 gezeigten nichtflüchtigen ferroelektrischen Speichervorrichtung gelöscht. Die nichtflüchtige ferroelektrische Speichervorrichtung, die das fünfte Ausführungsbeispiel implementiert, wird auf einem Halbleiterchip hergestellt, der kleiner als derjenige des vierten Ausführungsbeispiels ist.

Datenbits werden in das Wort "0" wie folgt geschrieben. Die Wortleitung F0 wird geerdet, und der positive Potentialpegel Vdd und der Erdungspegel werden in Abhängigkeit vom Einschreiben von Datenbits selektiv an die Bitleitungen B0/B1 angelegt. Die Steuerleitung C0 wird zum aktiven Pegel geändert, und die Schaltelemente TA/TC2 schalten ein. Die Wortleitung F0 wird zum positiven Potentialpegel Vdd angehoben und wird darauffolgend zum Erdungspegel abgesenkt. Jede der Bitleitungen B0/B1 wird in Bezug auf die Wortleitung F0 zu jeder Zeit vorgespannt, zu welcher der positive Potentialpegel oder der Erdungspegel an die Wortleitung F0/F1 angelegt wird, und der ferroelektrische Kondensator FA/FC wird in einer Richtung entsprechend dem logischen Pegel des Einschreibens eines Datenbits polarisiert.

Wenn die Datenbits aus dem Wort "0" ausgelesen werden, wird die Wortleitung F0 auf einen Auslese-Potentialpegel vorgespannt, um den Feldeffekttransistor TA1/TC1 zu prüfen, um zu sehen, ob die elektrische Ladung bei Knoten CA/CC einen leitenden Kanal oder einen resistiven Kanal erzeugt. Aus diesem Grund ist es nötig, den positiven Potentialpegel und die Transistorkennlinien so zu regeln, dass der Drainstrom in weitem Ausmaß variiert wird.

Die Steuerleitung C0 wird zum inaktiven Pegel geändert, so dass die Schaltelemente TA2/TC2 ausschalten, und die Bitleitungen B0/B1 werden geerdet. Wenn der positive Potentialpegel Vdd an die Bitleitung B0/B1 angelegt wird, ist die Menge an elektrischer Ladung im Knoten CA/CC gleich der Gesamtheit an elektrischer Ladung, die aufgrund der ferroelektrischen Komponente induziert wird, und der elektrischen Ladung, die aufgrund der paraeleketrischen Komponente induziert wird. Andererseits wird dann, wenn der Erdungspegel an die Bitleitung B0/B1 angelegt wird, nur die elektrische Ladung aufgrund der ferroelektrischen Komponente im Knoten CA/CC induziert.

Während die Datenbits in das Wort "0" geschrieben werden, wird die Wortleitung F1 geerdet und wird die Steuerleitung C1 auf dem inaktiven Pegel gehalten. Die Polarisierung des Worts "1" wird nicht zerstört und die elektrische Ladung am Knoten CB/CD wird nicht verändert. Obwohl das Potential an die Drain-Knoten der Feldeffekttransistoren TB1/TD1 angelegt wird, ist der elektrische Einfluss auf die Polarisierung relativ gering, weil die elektrische Ladung, die bezüglich der Richtung identisch zur Polarisierung ist, in den Knoten CB/CD akkumuliert wird.

Die Datenbits werden aus dem Wort "0" wie folgt ausgelesen. Die Steuerleitung C0 ist aus dem vorherigen Einschreiben von Daten auf dem inaktiven Pegel gehalten worden. Die Wortleitung F0 wird geerdet und die Bitleitungen B0/B1 werden auf einem bestimmten Pegel vorgespannt, der klein genug ist, um die Polarisierung jedes ferroelektrischen Kondensators FA/FC nicht zu invertieren. In diesem Fall werden die Bitleitungen B0/B1 auf 0,1 Volt vorgespannt.

Die Wortleitung F0 wird auf eine Auslesespannung vorgespannt. Die Schwelle jedes Feldeffekttransistors TA/TC1 ist aufgrund der im Knoten CA/CC akkumulierten elektrischen Ladung geändert worden. Aus diesem Grund wird die Bitleitung B0/B1 aufgrund des Drainstroms zu einem von zwei Potentialpegeln geändert.

Jeder der Differentialverstärker CM0 und CM1 vergleicht den Potentialpegel auf der zugehörigen Bitleitung B0/B1 mit einem Referenzpegel RB zwischen den zwei Pegeln und bestimmt den logischen Pegel des ausgelesenen Datenbits.

Während die Datenbits aus dem Wort "0" ausgelesen werden, wird die Wortleitung F1 geerdet, und wird die Steuerleitung C1 auf dem inaktiven Pegel gehalten. Somit wird die Polarisierung jedes ferroelektrischen Kondensators FB/FD nicht zerstört, und die Menge an elektrischer Ladung beim Knoten CB/CD wird niemals verändert.

Obwohl der Drain-Knoten jedes Feldeffekttransistors TA1/TC1 mittels der Bitleitung B0/B1 vorgespannt wird, ist der elektrische Einfluss relativ gering, weil die elektrische Ladung in derselben Richtung wie die Polarisierung im Knoten CB/CD akkumuliert wird.

Wie es hierin zuvor beschrieben ist, wird die Wortleitung F1 während des Zugriffs auf das Wort "0" auf dem Erdungspegel gehalten. Wenn die Feldeffekttransistoren TB1/TD1 zulassen, dass der Strom dort hindurch fließt, können die Differentialverstärker CM0/CM1 den logischen Pegel der ausgelesenen Datenbits nicht genau bestimmen. Aus diesem Grund ist es nötig, die Feldeffekttransistoren TA1 bis TD1 und die ferroelektrischen Kondensatoren FA bis FD auf eine solche Weise zu entwerfen, dass unter dem obigen Vorspannzustand nicht zugelassen ist, dass der Strom dort hindurch fließt.

Wenn die nichtflüchtige ferroelektrische Speichervorrichtung eingeschaltet wird, wird die Richtung der Polarisierung jeder Speicherzelle untersucht, und ein Datenbit entsprechend der Polarisierung wird in die Speicherzelle geschrieben. Eine externe Vorrichtung wird von einem Einschreiben von Daten und einem Auslesen von Daten abgehalten, bis das Datenumspeichern beendet ist.

Die Richtung der Polarisierung wird wie folgt bestimmt. Die Steuerleitung C0 wird zum inaktiven Pegel geändert und die Schaltelemente TA2/TC2 schalten aus. Die Wortleitung F0 wird geerdet. Die Bitleitungen B0/B1 werden auch geerdet. Dann wird die Steuerleitung C0 zum aktiven Pegel geändert, so dass die Schaltelemente TA2/TC2 einschalten. Die Knoten CA/CC werden geerdet. Danach wird die Steuerleitung C0 zum inaktiven Pegel geändert und schalten die Schaltelemente TA/TC aus. Wenn die Wortleitung F0 zum positiven Potentialpegel Vdd angehoben wird, findet eine Inversion der Polarisierung in jedem ferroelektrischen Kondensator FA/FC in Abhängigkeit von der Richtung der Polarisierung beim Einschalten statt oder nicht. Als Ergebnis wird jeder der Knoten CA/CC zu einem der zwei Pegel geändert, und ändern die Feldeffekttransistoren TA1/TC1 die Schwelle zwischen einem hohen Pegel und einem niedrigen Pegel.

Die Wortleitung F0 wird mit einem Auslese-Potentialpegel versorgt und die Bitleitungen B0/B1 werden auf 0,1 Volt vorgespannt. Der Potentialpegel auf jeder Bitleitung B0/B1 wird in Abhängigkeit von der Menge an Drainstrom geändert und jeder der Differentialverstärker CM0/CM1 bestimmt die Richtung der Polarisierung im ferroelektrischen Kondensator FA/FC.

Die andere Wortleitung F1 wird geerdet, und die Steuerleitung C1 wird beim inaktiven Pegel gehalten. Der Potentialpegel auf der Bitleitung B0/B1 wird an die Drain- Knoten aller Feldeffekttransistoren TA1 bis TD1 angelegt. Nach dem Datenumspeichern hält die elektrische Ladung in derselben Richtung wie die Polarisierung den ferroelektrischen Kondensator von dem elektrischen Feld aufgrund der Bitleitung ab. Jedoch wird die elektrische Ladung vor dem Datenumspeichern nicht im Knoten akkumuliert, und der Potentialpegel auf der Bitleitung erniedrigt die Polarisierung. Daher ist es nötig, den Potentialpegel auf den Bitleitungen B0/B1 auf so klein wie möglich zu erniedrigen.

Nach der Bestimmung der Richtung einer Polarisierung wird das Datenbit entsprechend der Richtung in die Speicherzelle geschrieben, und es wird zugelassen, dass die externe Vorrichtung Datenbits in die Speicherzellenmatrix 51a schreibt und Datenbits aus dieser ausliest.

Wie es aus der vorangehenden Beschreibung verstanden wird, legt das Verfahren zum Speichern von Datenbits gemäß der vorliegenden Erfindung zuerst einen Potentialpegel zum Polarisieren des ferroelektrischen Kondensators zwischen beiden Elektroden davon an, und der Knoten zwischen dem ferroelektrischen Kondensator und dem Feldeffekttransistor wird veranlasst, in den schwebenden Zustand einzutreten. Als Ergebnis wird mittels der ferroelektrischen Komponente und der paraelektrischen Komponente eine große Menge an elektrischer Ladung im Knoten induziert. Die große Menge an elektrischer Ladung schwächt während eines Auslesens von Daten das elektrische Feld in der Richtung ab, die entgegengesetzt zur Polarisierung ist. Aus diesem Grund kann die Speicherzelle das Datenbit für eine lange Zeitperiode halten.

Darüber hinaus wird dann, wenn die nichtflüchtige ferroelektrische Speichervorrichtung eingeschaltet wird die Polarisierungsrichtung für jede Speicherzelle bestimmt, und das Datenbit entsprechend der Richtung wird in die Speicherzelle geschrieben. Aus diesem Grund bilden die Speicherzellen eine nichtflüchtige ferroelektrische Speichervorrichtung.

Schließlich ergänzt die Auffrischschaltung die in den Knoten akkumulierte elektrische Ladung, und die darin gespeicherten Datenbits sind äußerst zuverlässig.

Obwohl besondere Ausführungsbeispiele der vorliegenden Erfindung gezeigt und beschrieben worden ist, wird es Fachleuten auf dem Gebiet offensichtlich sein, dass verschiedene Änderungen und Modifikationen durchgeführt werden können, ohne vom Schutzumfang der Erfindung abzuweichen.

Beispielsweise kann die nichtflüchtige ferroelektrische Speichervorrichtung auf einem Halbleiterchip zusammen mit anderen Funktionsblöcken integriert werden.


Anspruch[de]

1. Verfahren zum Speichern eines Datenbits in eine Speicherzelle (M11-M22; MC11-MC22) mit einem Kondensator (10; FA/FB/FC/FD) mit einer ferroelektrischen Schicht (10a), die zwischen einer mit einer Wortleitung (WL; W0/W1) verbundenen ersten Elektrode (10b) und einer zweiten Elektrode (10c) in Sandwichbauweise angeordnet ist, und einem Feldeffekttransistor (11; TA1/TB1/TC1/TD1) mit einer Gateelektrode (11a), die mit der zweiten Elektrode verbunden ist und entweder einen leitenden Kanal oder einen Widerstandskanal zwischen einer Bitleitung (BL; B0/B1) und einer Leitung mit konstantem Potential (GL) zur Verfügung stellt,

wobei die Speicherzelle weiterhin ein Schaltelement (12) enthält, das zwischen der Gateelektrode und einer Vorspannquelle (DL; D0/D1; B0/B1) angeschlossen ist und durch eine Steuerleitung (CL; C0/C1) torgesteuert wird,

dadurch gekennzeichnet, dass

das Verfahren die folgenden Schritte aufweist:

a) Veranlassen, dass das Schaltelement einschaltet, um eine Potentialdifferenz zwischen der ersten Elektrode und der zweiten Elektrode anzulegen; und

b) Veranlassen, dass das Schaltelement ohne ein Entfernen der Potentialdifferenz ausschaltet, so dass aufgrund einer ferroelektrischen Induktion und einer paraelektrischen Induktion eine elektrische Ladung in der zweiten Elektrode akkumuliert wird.

2. Verfahren nach Anspruch 1, wobei der Schritt a) die folgenden Unterschritte enthält:

a-1) Vorspannen der zweiten Elektrode auf entweder einen ersten Potentialpegel (GND), der einen ersten logischen Pegel eines Datenbits darstellt, oder einen zweiten Potentialpegel (Vdd), der einen zweiten Potentialpegel des Datenbits darstellt, durch die Vorspannleitung,

a-2) Ändern der Wortleitung vom ersten Potentialpegel zum zweiten Potentialpegel zu einer ersten Zeit und darauffolgend vom zweiten Potentialpegel zum ersten Potentialpegel zu einer zweiten Zeit.

3. Verfahren nach Anspruch 1, wobei der Schritt a) die folgenden Unterschritte enthält:

a-1) Vorspannen der ersten Elektrode durch die Wortleitung auf einen Zwischenpotentialpegel (Vdd/2) zwischen einem ersten Potentialpegel (GND), der einen ersten logischen Pegel eines Datenbits darstellt, und einem zweiten Potentialpegel (Vdd), der einen zweiten logischen Pegel des Datenbits darstellt,

a-2) Vorspannen der zweiten Elektrode auf entweder den ersten Potentialpegel oder den zweiten Potentialpegel durch die Vorspannquelle.

4. Verfahren nach Anspruch 1, wobei die Vorspannleitung (DL; D0/D1) als die Vorspannquelle dient.

5. Verfahren nach Anspruch 1, wobei die Bitleitung (DL; D0/D1) als die Vorspannquelle dient.

6. Verfahren nach Anspruch 1, das weiterhin die folgenden Schritte aufweist:

c) Anlegen eines Auslese-Potentialpegels an die Wortleitung, um entweder den leitenden Kanal oder den Widerstandskanal zwischen der Bitleitung und der Leitung mit konstantem Potential zu erzeugen, und

d) Prüfen eines Potentialpegels auf der Bitleitung, um zu sehen, ob der leitende Kanal oder der Widerstandskanal vorhanden ist.







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com