PatentDe  


Dokumentenidentifikation DE4240504C2 30.04.2003
Titel Verfahren zur Herstellung von Leitbahnstrukturen über Grabengebieten von Substraten
Anmelder CiS Institut für Mikrosensorik gGmbH, 99097 Erfurt, DE
Erfinder Sprengel, Rolf, O-5080 Erfurt, DE;
Preuß, Klaus-Dieter, O-5080 Erfurt, DE
Vertreter Liedtke, K., Dr.-Ing., Pat.-Anw., 99096 Erfurt
DE-Anmeldedatum 02.12.1992
DE-Aktenzeichen 4240504
Offenlegungstag 08.12.1994
Veröffentlichungstag der Patenterteilung 30.04.2003
Veröffentlichungstag im Patentblatt 30.04.2003
IPC-Hauptklasse H01L 21/31
IPC-Nebenklasse H01L 21/3213   H01L 21/60   G03F 7/00   H01L 21/312   H01L 21/768   B81C 1/00   

Beschreibung[de]

Die Erfindung betrifft ein Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben, wobei zur Überwindung von Höhenunterschieden Positivfotoresist eingesetzt wird.

Die erfindungsgemäße Lösung findet vorwiegend Anwendung im technologischen Prozess der Herstellung von in mikroelektronischen Bauelementen, insbesondere für mikromechanische Sensoren und Aktoren. Gegenwärtig gehen die im Stand der Technik bekannten Technologien für mikromechanische Sensoren und Aktoren in der Regel von einem Grundprinzip aus:

  • - Vorderseitig werden aktive sowie passive Strukturen und Details in einer Ebene mit maximalen Stufen von 2 bis 5 µm realisiert.
  • - Rückseitig werden in das Silizium Stufen bis zur Waferdicke geätzt.

Nach DE 41 03 565 A1 ist ein Verfahren zur Bildung eines feinen Musters auf einem Halbleiter mit einer Stufe bekannt, bei dem ein fotoempfindliches Material auf die Oberfläche des Halbleiter aufgebracht wird. Danach erfolgt ein Vorbelichten mit UV-Strahlung des fotoempfindlichen Materials auf der Nicht-Stufenfläche, welches auf der Oberfläche des Halbleiters außerhalb der Stufenfläche aufgetragen ist, durch eine erste Fotomaske. Daran schließt sich das Belichten des gesamten fotoempfindlichen Materials durch eine Fotomaske mit dem erwünschten Muster durch UV-Strahlung nach Entfernen der ersten Fotomaske und Entwicklung und Entfernung des fotoempfindlichen Materials an.

Aus der Veröffentlichung Crapella, S., Gualandris, R., "Planarization by Two-Resist Level" in Journ. of Elektrochem. Soc. 1988, Heft 3, Seiten 683 bis 685 ist es bekannt, zur Bildung einer Resistschicht eine Belackung in zwei Stufen durchzuführen.

Mit den bisher bekannten Verfahren ist die Forderung zur lithografischen Überwindung von Höhenunterschieden bis zu 50 µm aus folgenden Gründen nicht zu realisieren:

  • - mit Standardpositivresisten lässt sich eine derart hohe Stufe nicht überdecken, der Lack reißt an der Kante ab.
  • - mit eingedickten Standardpositivresisten wird die Kante bei der wiederholten Beschichtung überdeckt, es ist jedoch keine Freibelichtung/Entwicklung der Lackschicht an der Grabenkante möglich, da diese Lacke für die auftretenden Schichtdicken eine zu geringe Transparenz aufweisen.
  • - bei der elektrostatischen Sprühbeschichtung mit speziellen niedrigviskosen und hochtransparenten Resisten wird bei entsprechenden Beschichtungsparametern die Grabenkante bedeckt. Bei nachfolgender Temperierung zieht sich der Resist von den Grabenoberkanten zurück und bedeckt diese nicht mehr.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben, hergestellt werden können, wobei Höhenunterschiede bis zu 50 µm überwunden werden.

Erfindungsgemäß wird die Aufgabe mit einem Verfahren, welches die im Patenanspruch angegebenen Merkmale enthält, gelöst.

Die erfindungsgemäße Lösung vermeidet die beschriebenen Nachteile dadurch, dass durch ein spezielles Beschichtungsregime die Grabenkanten für nachfolgende Ätzprozesse mit sicher ausreichender Menge an Resistmaterial abgedeckt werden und mittels mehrfacher Belichtung und Entwicklung an den belichteten Stellen Lack auch sehr hoher Ausgangslackdicke sicher entfernt (abentwickelt) werden kann. Eine speziell auf dieses Verfahren angepasste Entwicklerkonzentration vermeidet bei den langen Entwicklungszeiten Schäden an den unbelichteten Lackgebieten.

Die Erfindung gestattet es weiterhin, für die in einer Ebene leitende und strukturierte Verbindung von Bauelementen, die einen Niveauunterschied bis zu 50 µm besitzen, Lackstrukturen zur Erzeugung dieser Leitbahnen im Mikrometerbereich auf Substraten mittels Photolithografie herzustellen, wobei

  • - eine Strukturierung des Resists und damit die spätere Erzeugung von Leitbahnen gleichzeitig auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes erfolgt.
  • - die Grabenkanten für nachfolgende Ätzprozesse mit sicher ausreichender Menge an Resistmaterial abgedeckt sind.
  • - die Technologie mit den aus dem Prozess der Halbleiterherstellung bekannten Lithografieverfahren kompatibel ist.

Nachstehend soll die erfinderische Lösung an Hand von Fig. 1 beispielhaft näher erläutert werden.

Der Lackauftrag erfolgt mittels Schleuderbeschichtung. Zur Erzielung der notwendigen hohen Schichtdicken wird der Resist 5 nur kurz geschleudert (5 s). In Abhängigkeit von der Schleuderdrehzahl sind dabei Schichtdicken zwischen 5 µm und mehr als 20 µm erreichbar. Für eine ausreichende Bedeckung der Grabenkanten (2) ist eine Doppelbelackung mit jeweils nachfolgender Trocknung notwendig. Erfindungsgemäß ist zwischen dem Lackauftrag und dem anschließenden Trocknen des Resists auf der Hotplatestrecke (Profil 40/70/120°C, Takt 1 min) eine 10-minütige Lufttrocknung bei Raumtemperatur einzufügen, da ansonsten keine ausreichende Kantenbedeckung gewährleistet werden kann.

Die Schichtdicke bei der 1. Belackung wurde auf 13 µm, bei der 2. Belackung auf 5 µm festgelegt. Mit dem gewählten Trockenregime wird eine ausreichende Resistenz der Lackschicht sowohl gegenüber dem Entwicklermedium als auch dem Anlösen bei Auftrag der zweiten Lackschicht bei gleichzeitig noch hoher Lichtempfindlichkeit sowie Schichtqualität erreicht.

Die Belichtung des Resists ist prinzipiell mit allen herkömmlichen Justier- und Belichtungseinrichtungen möglich. Aufgrund der erreichten hohen Lackdicken (bei 50 µm Höhenunterschied zwischen Fußpunkt (1) und Plateau (4) des Siliziums (6) ca. 40 µm Lack) ist trotz der hohen Transparenz des Resists eine Doppelbelichtung mit dazwischenliegender Entwicklung notwendig, um eine völlige Resistfreiheit zu erzielen.

Die Entwicklungsparameter sind zur Erzielung optimaler Ergebnisse den jeweiligen Erfordernissen anzupassen. Zur Minimierung des Lackabtrages des unbelichteten Lacks an den Grabenoberkanten muss das Verfahren der Tauchentwicklung angewendet und die Entwicklerkonzentration entsprechend optimiert werden.

Das Ätzen des Aluminiums (3) sowie des Lackentfernen in 2 Stufen (Stufe 1 nass-, Stufe 2 plasmachemisch) erfolgt mit den bekannten Verfahren. BEZUGSZEICHENLISTE 1 Fußpunkt

2 Grabenkante

3 Aluminium

4 Plateau

5 Resist

6 Silizium


Anspruch[de]
  1. Verfahren zur Herstellung von Leitbahnstrukturen auf der Oberfläche, den Grabenseiten und innerhalb des abgesenkten Gebietes von Substraten, insbesondere Halbleiterscheiben, wobei zur Überwindung von an der Grabenseite abfallenden Höhenunterschieden von 10 µm bis zu 50 µm für die Strukturierung ein hochviskoser und hochtransparenter, fotosensibler, wässrig-alkalisch verarbeitbarer Positivresist (5) in einer Schichtdicke von 10 µm bis 30 µm eingesetzt wird und eine Belackung, d. h. die Bildung der Positivresistschicht, in zwei Stufen erfolgt sowie für die Strukturerzeugung eine mehrmalige sich wiederholende Belichtung und Entwicklung der Positivresistschicht durchgeführt wird, wobei zur Erzielung einer sicheren Kantenbedeckung und Lackstabilität an den Grabenkanten (2) nach jeder der beiden Stufen der Belackung eine Lufttrocknung von einigen Minuten erfolgt.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com