PatentDe  


Dokumentenidentifikation DE69624155T2 28.05.2003
EP-Veröffentlichungsnummer 0721189
Titel Ferroelektrischer Speicher und Verfahren für seine Betriebswirkung
Anmelder NEC Corp., Tokio/Tokyo, JP
Erfinder Koike, Hiroki, Tokyo, JP
Vertreter Glawe, Delfs, Moll, Patentanwälte, 80538 München
DE-Aktenzeichen 69624155
Vertragsstaaten DE, FR, GB, NL
Sprache des Dokument EN
EP-Anmeldetag 04.01.1996
EP-Aktenzeichen 961000759
EP-Offenlegungsdatum 10.07.1996
EP date of grant 09.10.2002
Veröffentlichungstag im Patentblatt 28.05.2003
IPC-Hauptklasse G11C 11/22

Beschreibung[de]
Hintergrund der Erfindung Erfindungsgebiet

Die vorliegende Erfindung betrifft einen ferroelektrischen Speicher und ein Verfahren zum Steuern seines Betriebes.

Beschreibung des Standes der Technik

Bisher hat ein nichtflüchtiger Speicher, der Speicherzellen aufweist, welche aus einem ferroelektrischen Material bestehen, wie beispielsweise Blei-Zirkonat-Titanat (PZT), eine Hysteresecharakteristik, so dass, selbst wenn eine Netzversorgung abgeschaltet wird, eine gespeicherter Inhalt gehalten wird. Einige Beispiele dieser Art von Speicher sind in der japanischen offengelegten Patentanmeldung Veröffentlichungsnummer JP- A-63-201998 (korrespondierend zu US-Patent 4,873,664), der Veröffentlichung von 1988, IEEE International Solid-State Circuit Conference (ISSCC), 18. Februar 1988, Digest of Technical Papers, Seiten 130-131, und der Veröffentlichung von 1994, IEEE International Solid-State Circuit Conference (ISSCC), 18. Februar 1994, Digest of Technical Papers, Seiten 268-269, veröffentlicht.

Nun wird basierend auf diesen Berichten eine Schaltungskonstruktion und eine Betriebsweise des herkömmlichen, nichtflüchtigen ferroelektrischen Speichers beschrieben.

Bezugnehmend auf Fig. 1 zeigt diese eine Schaltung einer ferroelektrischen Speicherzelle, die in der JP-A-63-201998 offenbart ist, bei der eine Speicherzelle aus zwei Transistoren und zwei Kondensatoren gebildet ist (im Folgenden als "2T/2C-Typ" bezeichnet). In der Fig. 1 bezeichnet die Bezugsziffer 11 eine Speicherzellenwählsignalleitung (der Einfachheit halber im Folgenden als "Wählsignalleitung" bezeichnet) und die Bezugsziffer 13 zeigt eine Anodenleitung. Die Bezugsziffern 12 und /12 bezeichnen ein Paar komplementärer Signalleitungen und die Bezugsziffer 101 bezeichnet eine Speicherzelle. Bei dieser Veröffentlichung bezeichnet ein "/" direkt vor der Bezugsziffer, wie beispielsweise "12" einen oberen Strich, mit dem die darauf folgende Bezugsziffer überstrichen ist, und bedeutet das Einnehmen eines Zustandes, der immer komplementär zu dem Zustand eines Gegenstandes ist, der mit der gleichen Bezugsziffer ohne "/" bezeichnet ist. Die Bezugsziffern 102 und 103 zeigen Schalttransistoren der Speicherzelle und die Bezugsziffern 104 und 105 bezeichneten ferroelektrische Kondensatoren.

In der vorstehend beschriebenen 2T/2C-Speicherzelle werden Daten in die ferroelektrischen Kondensatoren 104 und 105 so eingeschrieben, dass die ferroelektrischen Kondensatoren 104 und 105 immer zueinander entgegengesetzte Polarisationsrichtungen haben. Elektrische Ladungen der ferroelektrischen Kondensatoren 104 und 105, die immer zueinander entgegengesetzte Polarisationsrichtungen haben, werden aus dem Paar Datensignalleitungen 12 und /12 ausgelesen, so dass zwischen dem Paar Datensignalleitungen eine Spannungsdifferenz erzeugt wird und durch einen Leseverstärker verstärkt wird, der aus einer Differenzialverstärkerschaltung gebildet ist.

Bezugnehmend auf Fig. 2 zeigt diese die Hysteresecharakteristika der ferroelektrischen Kondensatoren 104 und 105, die eine Beziehung zwischen einer elektrischen Ladung Q mit Spontanpolarisation und einer Spannung V zwischen einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators zeigt. Zusätzlich wird eine elektrische Polarisationsladung bei einer Spannung von 0 V als elektrische Ladung Qr mit Restpolarisation genannt. Beispielsweise wird angenommen, dass, wenn die ferroelektrischen Kondensatoren 104 und 105 in den Zuständen A bzw. B polarisiert sind, das Datum "1" gespeichert wird, und wenn die ferroelektrischen Kondensatoren 104 und 105 in den Zuständen B bzw. A polarisiert sind, das Datum "0" gespeichert wird. Wenn zu diesem Zeitpunkt eine Spannung Ve zwischen den einander gegenüber liegenden Elektroden jedes ferroelektrischen Kondensators angelegt wird, wird, wenn das Datum "1" gespeichert ist, eine elektrische Ladung "Q1" an dem Kondensator 104 an die Datensignalleitung 12 ausgegeben und vom Kondensator 105 wird eine elektrische Ladung "Q0" an die Datensignalleitung /12 ausgegeben. Diese elektrischen Ladungen erzeugen eine Spannungsdifferenz zwischen dem Paar Datensignalleitungen, wie dies vorstehend angegeben ist. Nebenbei gesagt, wird eine Beziehung zwischen der elektrischen Ladung Qr mit Restpolarisation und den ausgegebenen elektrischen Ladungen Q0 und Q1 idealerweise wie folgt ausgedrückt:

2 · Qr = Q1 - Q0 (I)

In dem obigen Speicher, der den ferroelektrischen Kondensator enthält, wird, selbst wenn eine an den einander gegenüber liegenden Elektroden jedes ferroelektrischen Kondensators anliegende externe Spannung Null wird, da in die in dem ferroelektrischen Material auftretende interne spontane Polarisation das Datum hält, das Datum wird nach dem Abschalten der elektrischen Versorgung gehalten. Anders ausgedrückt, der nichtflüchtige Speicherbetrieb ist realisiert.

Bezugnehmend auf Fig. 3 zeigt diese eine Teilschaltung eines Speicherzellenarrays in einem ferroelektrischen Speicher, der die Speicherzelle vom in der Fig. 1 gezeigten Typ verwendet. In der Fig. 3 bezeichnen die Bezugsziffern 11A bis 11C eine Wählsignalleitung und die Bezugsziffern 12A und /12A und 12B und /12B zeigen eine Datensignalleitung. Die Bezugsziffern 13A bis 13c bezeichnen eine Anodenleitung und die Bezugsziffer 14 bezeichnet eine Datensignalleitungsvorladesteuerleitung. Die Bezugsziffer 15 zeigt eine Datensignalleitungsvorladespannungsleitung und die Bezugsziffer 16 bezeichnet eine Leseverstärkersteuerleitung. Die Bezugsziffern 101A bis 101F bezeichnen eine Speicherzelle. Die Bezugsziffern 102A und 103A zeigen einen Schalttransistor der Speicherzelle und die Bezugsziffern 104A und 105A bezeichnen einen ferroelektrischen Kondensator der Speicherzelle. Die Bezugsziffern 106A und 106B bezeichnen eine Datensignalleitungsvorladeschaltung und die Bezugsziffern 107A und 107B zeigen einen Leseverstärker.

Nun wird unter Bezugnahme auf die Fig. 3 und 4, die ein Zeitablaufplan ist, der die Funktionsweise der in der Fig. 3 gezeigten Speicherzelle illustriert, ein Lesevorgang und ein Einschreibvorgang der Speicherzelle 101A des ferroelektrischen Speichers beschrieben. Nebenbei gesagt, entspricht in dieser Veröffentlichung, solange nicht besonders angegeben, ein logisch "hoher Pegel" dem Anlegen einer Netzversorgungsspannung von einer externen Vorrichtung an dem Speicher oder einer Spannung, die in einer internen Spannungserzeugungsschaltung des Speichers erzeugt worden ist, und ein logisch "niedriger Pegel" ist ein Massepegel. Demgemäß können diese Spannungen verschiedene Werte, beispielsweise 5 V, 3 V etc., unabhängig von dem Fall einnehmen. Weiterhin ist zur Bezugnahme der polarisierte Zustand jedes der ferroelektrischen Kondensatoren 104A und 105A am Ende jeder der Zeitspannen (1) bis (6) in Fig. 4 unterhalb des Zeitablaufplans der Fig. 4 gezeigt.

In der Fig. 4 zeigen die Zeitspannen (1) bis (3) den Vorgang des Herauslesens von Daten aus der Speicherzelle. In der Zeitspanne (1) ist das Datensignalleitungsvorladesteuersignal 14 auf den niedrigen Pegel gebracht, um den Vorladezustand der Datensignalleitung zu löschen. Hierbei ist der Datensignalleitungvorladepegel der Massepegel.

In der nächsten Zeitspanne (2) werden die Wählsignalleitung 11A und die Anodenleitung 13A auf den hohen Pegel gebracht, so dass bewirkt wird, dass Daten von der Speicherzelle 101A an die Datensignalleitungen 12A und /12A ausgegeben werden. Die zu diesem Zeitpunkt ausgegebenen Daten sind durch den internen Polarisationszustand des ferroelektrischen Kondensators bestimmt. Das in der Fig. 4 gezeigte Beispiel zeigt das Lesen des Datums "1", wie dies aus der vorstehenden Erläuterung zu ersehen ist.

In der darauf folgenden Zeitspanne (3) ist die Leseverstärkersteuerleitung 16 aktiviert, so dass die Spannungsdifferenz zwischen dem Paar Datensignalleitungen 12A und /12A leseverstärkt wird.

Die Zeitspannen (4) bis (6) illustrieren die Funktionsweise des Wiedereinschreibens des ausgelesenen Datums in die Speicherzelle. Zum Zeitpunkt der Zeitspanne (2) wird dieses Wiedereinschreiben notwendig, da das Datum in der ausgelesenen Speicherzelle zerstört ist. Nebenbei gesagt, ist es für den Fall, dass in die Speicherzelle Daten eingeschrieben werden, die dem Speicher von einer externen Vorrichtung zugeführt werden, notwendig, während der Zeitspanne (3) an den zwei Datensignalleitungen 12A und /12A zwei Spannungen entsprechend einem einzuschreibenden gewünschten Datum zu setzen, bevor der Vorgang der darauf folgenden Zeitspannen (4) bis (6) durchgeführt wird.

Während der Zeitspanne (4) ist die Anodenleitung 13A auf den niedrigen Pegel gebracht. In der nächsten Zeitspanne (5) ist die Leseverstärkersteuersignalleitung 16 auf den niedrigen Pegel gebracht, um den Leseverstärker zu deaktivieren, und weiterhin ist die Vorladesteuersignalleitung 14 auf den hohen Pegel gebracht und die Datensignalleitungen sind auf den Massepegel gebracht. Mit dieser Anordnung wird die Polarisation der Kondensatoren in den Zustand der Zeitspanne (1) vor dem Datenlesen zurückgebracht. Zum Schluss wird während der Zeitspanne (6) die Wählsignalleitung 11A auf den niedrigen Pegel gebracht, um die Speicherzellentransistoren (Schalttransistoren) nichtleitend zu machen. Auf diese Art und Weise ist der Zugriff auf die Speicherzelle beendet.

Wenn das Datum "0" in der Speicherzelle 101A gespeichert ist, werden die entsprechenden Polarisationszustände der Kondensatoren 104A und 105A entgegengesetzt zu den in der Fig. 4 gezeigten.

Im folgenden wird die Beziehung zwischen der vorstehend beschriebenen Schaltungsoperation und den Charakteristika des ferroelektrischen Kondensators erörtert. Beispielsweise entspricht der Zustand der Zeitspanne (2) der Fig. 4, in welcher die Wählsignalleitung 11A auf den hohen Pegel gebracht worden ist, um die Schalttransistoren 102A und 103A einzuschalten, und die Anodenleitung 13A auf den hohen Pegel gebracht worden ist, dem Zustand, in welchem die Spannung von -Ve an den ferroelektrischen Kondensator angelegt wird (unter der Annahme, dass die Richtung von der Anodenleitung zur Datensignalleitung eine positive Spannung ist). Zu diesem Zeitpunkt wird die elektrische Ladung Q1 oder Q0 an die Datensignalleitung 12A ausgegeben. Ungeachtet dessen, ob "1" oder "0" gespeichert ist, ist die Polarisation des ferroelektrischen Kondensators in diesem Zustand an einem Punkt "h", wie in der Fig. 2 gezeigt, und daher ist es nicht möglich, "1" oder "0" zu unterscheiden. Daher ist es notwendig, das Datum durch Anlegen der Spannung +Ve oder 0 abhängig von dem ausgelesenen Datum "1" oder "0" an den ferroelektrischen Kondensator wieder einzuschreiben. Diese Operation entspricht der Operation während der Zeitspannen (4) und (5) in Fig. 4.

Um, wie vorstehend erwähnt, die nichtflüchtige Speicheroperation unter Verwendung der ferroelektrischen Speicherzelle zu realisieren, ist es notwendig, an die einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators sowohl die positive als auch negative Spannung anzulegen.

Um einen hochdichten Speicher zu realisieren, ist eine Speicherzelle aus einem Transistor und einem ferroelektrischen Kondensator zusammengesetzt (im Nachfolgenden als "1T/1C-Typ" bezeichnet. Über diesen Typ von ferroelektrischer Speicherzelle ist in der Veröffentlichung IEEE International Solid-State Circuit Conference (ISSCC), 18. Februar 1994, Digest of Technical Papers, Seiten 268-269, berichtet worden.

Bezugnehmend auf die Fig. 5, zeigt diese ein Beispiel des 1T/1C-Typs der ferroelektrischen Speicherzelle. In der Fig. 5 bezeichnet die Bezugsziffer 11 eine Speicherzellenwählsignalleitung und die Bezugsziffer 12 bezeichnete eine Signalleitung. Die Bezugsziffer 13 zeigt eine Anodenleitung und die Bezugsziffer 101 bezeichnet eine Speicherzelle. Die Bezugsziffer 102 zeigt einen Schalttransistor der Speicherzelle und die Bezugsziffer 104 bezeichnet einen ferroelektrischen Kondensator. Im Folgenden ist anzumerken, dass Elemente entsprechend oder ähnlich, wie die in den vorhergehenden Zeichnungen gezeigten, mit den gleichen Bezugsziffern versehen sind und dass deren Erläuterung weggelassen werden wird.

Zusätzlich zeigt Fig. 6 ein Modell der Hysteresecharakteristika des in der Fig. 5 gezeigten ferroelektrischen Kondensators 104. Anders als bei der 2T/2C-Speicherzelle werden in der 1T/1C-Speicherzelle die zwei stabilen Zustände "A" und "B" des ferroelektrischen Kondensators als dem Datum "1" bzw. "0" entsprechend angesehen.

Bezugnehmend auf Fig. 7, ist in dieser ein Teilschaltbild eines Speicherzellenarrays unter Verwendung der 1T/1C-Speicherzelle gezeigt. Wenn in diesem Fall beispielsweise die Speicherzelle 101A gewählt ist, erscheint eine Signalspannung von der Speicherzelle nur an der Datensignalleitung 12A. Wenn somit die 1T/1C-Speicherzelle verwendet wird, ist es notwendig, einen bei der Leseverstärkung verwendeten Referenzpegel an der ein Paar bildenden Datenleitung /12A durch eine Spezialeinrichtung zu erzeugen. Zu diesem Zweck hat die in der Fig. 7 gezeigte Schaltung zusätzlich Referenzpegelerzeugungsschaltungen 108A bis 108D und Steuersignalleitungen 17A und 17B für diese Schaltungen 108A bis 108D. Ein spezifisches Verfahren zum Erzeugen des Referenzpegels ist beispielsweise in der vorstehend genannten Veröffentlichung 1994 IEEE International Solid-State Circuit Conference (ISSCC), 18. Februar 1994, Digest of Technical Papers, in "Transaction of International Solid-State Circuit Conference (ISSCC), Seiten 268-269, offenbart. Der Schlüsselpunkt der Referenzpegelerzeugung ist es, eine mittlere Spannung zwischen der Datensignalleitungsspannung, wenn das Signal entsprechend "1" aus der Speicherzelle herausgelesen wird, und der Datensignalleitungsspannung, wenn das Signal entsprechend "0" aus der Speicherzelle herausgelesen wird, zu erzeugen.

Bezugnehmend auf Fig. 8, zeigt diese einen Zeitablaufplan einer Operation der Speicherzelle 101A in der in der Fig. 7 gezeigten Schaltung. Weiterhin ist zur Bezugnahme der Polarisationszustand jedes ferroelektrischen Kondensators 104A am Ende jeder der Zeitspannen (1) bis (6) in der Fig. 4 beim Auslesen des Datums "1" unterhalb des Zeitablaufplans gemäß Fig. 8 gezeigt.

Für den Fall, dass das Signal der Datensignalleitung 12A gelesen wird, wird die Referenzpegelerzeugungsschaltung 108B so gesteuert, dass sie den Referenzpegel an der das Paar bildenden Datensignalleitung /12A bildet, so dass der Referenzpegel, der durch die Referenzpegelerzeugungsschaltung 108B erzeugt wird, von der Datensignalleitung /12A ausgelesen wird. Die übrige Operation ist die gleiche wie diejenige bei der 2T/2C-Speicherzelle und eine weitere Erläuterung derselben wird der Vereinfachung der Beschreibung halber weggelassen.

Das vorstehend beschriebene Beispiel verwendet ein System zum Lesen des Datums durch Treiben aller Anodenleitungen 13 von dem niedrigen Pegel auf den hohen Pegel, um sowohl positive als auch negative Spannungen an die einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators anzulegen. Es ist jedoch möglich, das Datum durch Setzen einer mittleren Spannung an den Anodenleitungen zu lesen, um an die einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators sowohl positive als auch negative Spannungen anzulegen. Bezugnehmend auf Fig. 9 zeigt diese ein Teilschaltbild eines Speicherzellenarrays eines Speichers, der ein derartiges Datenlesesystem verwendet. In der Fig. 9 bezeichnen die Bezugsziffern 116A und 116B eine Ausgleichssteuerschaltung für das Vorladen der Datensignalleitung und die Bezugsziffer 22 bezeichnet eine Ausgleichssteuersignalleitung für die Datensignalleitung. Der andere Aufbau ist der gleiche wie der in der Fig. 7 gezeigte.

Bezugnehmend auf Fig. 10, zeigt diese einen Zeitablaufplan zur Illustrierung der Operation des in der Fig. 9 gezeigten Speichers. Hierbei ist anzumerken, dass die Anodenleitung 13 auf eine mittlere Spannung zwischen der Hochpegelspannung und der Niedrigpegelspannung fixiert ist. Nun werden die Lese- und Schreiboperationen der Speicherzelle 101A unter Bezugnahme auf die Fig. 9 und 10 beschrieben. Weiterhin ist als Referenz der Polarisationszustand jedes ferroelektrischen Kondensators 104A am Ende jeder Zeitspanne (1) bis (7) in der Fig. 10 unter dem Zeitablaufplan gemäß Fig. 10 gezeigt.

Während der Periode (1) wird als Erstes das Datensignalleitungsvorladesteuersignal 14 auf den niedrigen Pegel gebracht, um den Vorladezustand der Datensignalleitung zu löschen. Hierbei ist der Vorladepegel der Datensignalleitung der Massepegel, ähnlich wie bei den vorstehend beschriebenen Beispielen. Während der nächsten Zeitspanne (2) wird die Wählsignalleitung 11A auf den hohen Pegel gebracht, um das Datum aus der Speicherzelle 101A auf die Datensignalleitung 12A auszugeben. Hierbei besteht ein unterschiedlicher Punkt gegenüber der Operation der Fig. 9, dass die Anodenleitung 13 nicht getrieben wird. Da der Vorladepegel der Datensignalleitung der Massepegel ist und die Anodenleitung auf einer mittleren Spannung liegt (genannt Vm), wird, wenn der Speicherzellentransistor 102A während der Zeitspanne (2) leitend gemacht wird, eine Spannung von weitgehend -Vm an die einander gegenüber liegenden Elektroden der ferroelektrischen Kondensatoren 104A angelegt, und zwar unter der Annahme, dass die Richtung von der Anodenleitung zur Datensignalleitung eine positive Spannung ist. Als ein Ergebnis wird eine Signalspannung entsprechend dem Polarisationszustand des ferroelektrischen Kondensators 104A aus der Datensignalleitung 12A herausgelesen. Gleichzeitig wird von der Schaltung 108B ein Referenzpegel an die das Paar bildende Datensignalleitung /12A angelegt. In der darauf folgenden Zeitspanne (3) wird die Leseverstärkersteuersignalleitung 16 aktiviert, um eine Spannungsdifferenz zwischen dem Paar Datensignalleitungen 12A und /12A zu verstärken.

Nebenbei gesagt, ist es für den Fall des Einschreibens von Daten in die Speicherzelle, die von einer externen Vorrichtung dem Speicher zugeführt werden, notwendig, ein Paar Spannungen entsprechend dem gewünschten einzuschreibenden Datum an dem Paar Datensignalleitungen 12A und /12A während der Zeitspanne (4) einzustellen.

Während der Zeitspanne (5) ist die Leseverstärkersteuersignalleitung 16 auf den niedrigen Pegel gebracht, um den Leseverstärker zu deaktivieren. Zusätzlich ist die Ausgleichssteuersignalleitung 22 für die Datensignalleitung auf den hohen Pegel gebracht, um den Datensignalleitungspegel auf die mittlere Spannung Vm zu bringen, die die gleiche wie die der Anodenleitung ist. Durch diese Anordnung kann die Polarisation des Speicherzellenkondensators in den Zustand direkt vor dem Datenauslesen gebracht werden.

Während der Zeitspanne (6) wird die Wählsignalleitung 11A auf den niedrigen Pegel gebracht, um den Speicherzellentransistor nichtleitend zu machen. Danach wird während der Zeitspanne (7) das Paar Datensignalleitungen 12A und /12A auf den Massepegel vorgeladen. Auf diese Art und Weise ist ein Zyklus einer Speicherzellenzugriffsoperation beendet.

Die Signalspannung, welche aus dem ferroelektrischen Kondensator ausgelesen wird, hängt von der Größe der Spannung ab, die an den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators angelegt ist. Im Allgemeinen wird die erzielte Signalspannung umso größer, je größer die Spannung ist, welche zwischen den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators anliegt. Bei der Operation des vorstehenden ferroelektrischen Speichers hängt die Größe der Spannung, die zwischen den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators angelegt wird, von der Spannung ab, die an der Anodenleitung gesetzt ist und von der Amplitude der Spannung der Datensignalleitung ab. Demgemäß können die gesetzte Spannung der Anodenleitung und die Amplitude der Spannung der Datensignalleitung auf irgendeinen Wert gesetzt werden, wenn sie ermöglichen, dass der Leseverstärker die aus dem ferroelektrischen Kondensator ausgelesene Signalspannung exakt verstärken kann. Beispielsweise gibt es ein Verfahren, die Setzspannung der Anodenleitung auf die Hälfte der Netzversorgungsspannung einzustellen, und die Amplitude der Spannung der Datensignalleitung zwischen der Massespannung und der Netzversorgungsspannung einzustellen. Hierbei kann die Netzversorgungsspannung von außerhalb des Speichers zugeführt werden, oder kann eine Spannung sein, die durch eine Spannungserzeugungsschaltung, welche in dem Speicher vorgesehen ist, erzeugt wird.

Bezugnehmend auf Fig. 11, zeigt diese eine spezifische Schaltung der Ausgleichssteuerschaltung 116A und 116B für das Vorladen der Datensignalleitung. Die Datensignalleitungsvorladetransistoren 117 und 118 sind ähnlich wie die in den Fig. 3 und 7 gezeigten und zusätzlich ist ein Datensignalleitungsausgleichstransistor 119 zwischen den zwei Datensignalleitungen 12 und /12 vorgesehen. In einem Zustand, in welchem die Datensignalleitungen 12 und /12 auf der Netzversorgungsspannung bzw. der Massespannung sind, werden, wenn der Transistor 119 eingeschaltet wird, da die Datensignalleitungen 12 und /12 die gleiche parasitäre Kapazitanz haben, die Datensignalleitungen 12 und 112 die Hälfte der Netzversorgungsspannung erlangen. Diese Schaltung ist dann effektiv, wenn die eingestellte Spannung der Anodenleitung ähnlich die Hälfte der Netzversorgungsspannung ist.

Das in den Fig. 9 und 10 gezeigte Beispiel wurde für den Fall der 1T/1C-Speicherzelle erläutert. Der ferroelektrische Speicher, der ohne dynamisches Treiben der Anodenleitung arbeitet, ist jedoch nicht auf die Art von Speicherzelle begrenzt. Der in der Fig. 3 gezeigte 2C/2T-Typ kann ähnlich durch eine Treibsteuerung der entsprechenden Signalleitungen ähnlich wie bei dem in der Fig. 10 gezeigten Beispiel arbeiten.

Bei den in den Fig. 4, 8 und 10 gezeigten Beispielen ist der Vorladepegel der Datensignalleitung auf dem Massepegel. Der Vorladepegel der Datensignalleitung ist jedoch nicht auf den Massepegel begrenzt und kann irgendein Wert sein, wenn zwischen den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators eine Spannung anliegt, die nicht Null ist, wenn die Wählsignalleitung 11A auf den hohen Pegel gebracht wird.

Der vorstehend beschriebene, herkömmliche ferroelektrische Speicher hat jedoch ein Problem, dass, wenn aus der Speicherzelle Daten ausgelesen werden, zwischen den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators aus den folgenden Gründen keine ausreichende Spannung angelegt ist:

In dem ferroelektrischen Speicher, der während des dynamischen Treibens der Anodenleitung, wie in den unter Bezugnahme auf die Fig. 4 und 8 gezeigten Beispielen erläutert (wird im Folgenden als "Anodentreibtyp" bezeichnet), wird die Bitleitung, wenn das Datum aus der Speicherzelle ausgelesen worden ist, schwebend. Daher variiert die Spannung der Datensignalleitung durch die Wirkung einer Kopplung durch den ferroelektrischen Kondensator der Speicherzelle, wenn die Anodenleitung vom niedrigen Pegel auf den hohen Pegel getrieben wird. Als ein Ergebnis wird nicht selten zwischen den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators eine Spannung angelegt, die nicht kleiner als eine Koerzitivspannung Vc umgewandelt durch Multiplizieren eines elektrischen Koerzitivfeldes Ec angelegt. Demgemäß erfolgt keine Polarisationsumkehr des ferroelektrischen Materials.

Dies wird im Einzelnen unter Bezugnahme auf die Fig. 12 erläutert, die die Schaltung der 1T/1C-ferroelektrischen Speicherzelle zeigt. In der Fig. 12 ist eine parasitäre Kapazitanz der Datenleitung durch CD repräsentiert und die Kapazitanz der normalen dielektrischen Komponente des ferroelektrischen Kondensators ist durch CS repräsentiert.

Wenn nun angenommen wird, dass in einem Zustand, in welchem der Speicherzellenschalttransistor 102 nichtleitend ist, nämlich die Speicherzelle 101 in einem nicht gewählten Zustand ist, wird eine Spannung VBOOT zum Einschalten des Transistors 102 an die Wählsignalleitung 11 angelegt. Zusätzlich wird die Anodenleitung 13 von der Anfangszustandsspannung VPL0 auf eine Endzüstandsspannung VPL getrieben. Weiterhin wird angenommen, dass eine Anfangsspannung und eine Endspannung der Datensignalleitung 12 VDL0 bzw. VDL sind. Zusätzlich ist eine Anfangsspannung eines Knotens 23 am Schnittpunkt zwischen Transistor 102 und ferroelektrischem Kondensator 104 VSO und eine Endspannung des Knotens 23 wird VDL, da der Transistor 102 eingeschaltet ist.

Unter den vorstehend erwähnten Bedingungen gilt:

Die gesamte elektrische Ladung Qi des in der Fig. 12 gezeigten Systems in einem Anfangszustand ist wie folgt ausgedrückt:

Qi = CS · (VSO - VPL0) + CD · VDL0 (2)

Die gesamte elektrische Ladung Qf des in der Fig. 12 im Endzustand gezeigten Systems ist wie folgt ausgedrückt:

Qf = CS · (VDL - VPL) + CD · VDL (3)

Da Q1 gleich Qf sein muss, wird der Absolutwert VPL - VDL der Spannung, die an die einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators angelegt ist, wie folgt ausgedrückt:

Da andererseits VPL - VDL kleiner als die Koerzitivspannung Vc des ferroelektrischen Kondensators sein muss, kann die folgende Beziehung ausgedrückt werden:

VPL - VDL ≥ Vc (5)

Wenn hierbei angenommen wird, dass die Vorladespannung der Datensignalleitung die Massespannung ist (nämlich VDL0 = 0) und sowohl VS0 als auch VPL0 der Massepegel sind, kann die Gleichung (5) wie folgt ausgedrückt werden:

Wenn hierbei angenommen wird, dass Vc = 1,5 V und VPL = 3,3 V, kann die Gleichung (6) wie folgt ausgedrückt werden:

CD ≥ 0,833··· · CS (7)

Diese Gleichung (7) zeigt an, dass, solange die parasitäre Kapazitanz nicht kleiner als die untere Grenze ist, eine Spannung, die nicht kleiner als Vc ist, nicht an die einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators angelegt werden kann, da die parasitäre Kapazitanz CD der Datensignalleitung eine untere Grenze hat. Somit ist allgemein zu sagen, dass, solange die Bedingung, wie sie durch die Gleichungen (4) und (5) erfüllt ist, von der Speicherzelle keine ausreichende Auslesespannung erhalten werden kann, da bewirkt wird, dass die Spannung der Datensignalleitung durch die Wirkung der Kopplung durch den ferroelektrischen Kondensator durch dynamisches Treiben der Anodenleitung variiert wird.

Andererseits tritt in dem Betrieb des ferroelektrischen Speichers ohne dynamisches Treiben der Anodenleitung, wie bei den Beispielen, die unter Bezugnahme auf die Fig. 10 erläutert worden sind (im Folgenden als "Anoden-Nicht-Treib-Typ" bezeichnet) ein ähnliches Problem wie das des Anoden-Nicht-Treib-Typs auf, selbst wenn der Mechanismus zum Erzeugen des Problems sich von dem des Anoden-Nicht-Treib-Typs unterscheidet.

In dem ferroelektrischen Speicher vom Anoden-Nicht-Treib-Typ ist, es, wenn auf die Speicherzelle nicht zugegriffen wird, notwendig, die Spannung, die an den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators anliegt, auf Null zu halten, um ein Zusammenbrechen der gespeicherten Daten zu verhindern. Anders ausgedrückt, wenn die Anodenleitung auf die mittlere Spannung gesetzt ist, bekommt ein Knoten einer gegenüber liegenden Elektrode des ferroelektrischen Kondensators, nämlich ein Knoten 23 am Schnittpunkt von Speicherzellenschalttransistor 102 und ferroelektrischem Kondensator ähnlicherweise die mittlere Spannung. Wenn unter dieser Bedingung die Wählsignalleitung auf den hohen Pegel gebracht wird, um aus der Speicherzelle Daten auszulesen, wird als Erstes die elektrische Ladung, die in dem Knoten 23 am Schnittpunkt von Speicherzellenschalttransistor 102 und ferroelektrischem Kondensator gespeichert wird, ähnlicherweise die mittlere Spannung auf die Datensignalleitung ausgegeben, so dass der Spannungspegel der Datensignalleitung von dem Vorladepegel umschaltet. Als ein Ergebnis ist die Spannung, die nicht kleiner als die Koerzitivspannung Vc ist, nicht mehr an den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators angelegt, so dass die Polarisationsinversion des ferroelektrischen Materials nicht mehr auftritt.

Dies wird im Einzelnen unter Bezugnahme auf die Fig. 13 erläutert, die ähnlich wie die Fig. 12 ist, mit Ausnahme, dass die Spannung der Anodenleitung 13 auf einen konstanten Wert von VPLC fixiert ist.

Nun wird angenommen, dass ein Anfangszustand, in welchem der Speicherzellenschalttransistor 102 nichtleitend ist, nämlich die Speicherzelle 101 in einem nicht gewählten Zustand ist, in einen Endzustand umgeschaltet wird, nachdem eine Spannung VBOOT an die Wählsignalleitung 11 angelegt worden ist, um den Transistor 102 einzuschalten.

Mit Ausnahme, dass die Spannung der Anodenleitung 13 VPLC ist, ist der gleiche Zustand, wie bezogen auf die Fig. 12 erläutert, verwendet.

Die gesamte elektrische Ladung Qi des in der Fig. 13 gezeigten Systems in einem Anfangszustand ist durch die folgende Gleichung ausgedrückt:

Qi = CS · (VS0 - VPLC) + CD · VDL0 (8)

Die gesamte elektrische Ladung Qf des in der Fig. 13 gezeigten Systems in einem Endzustand ist wie folgt auszudrücken:

Qf = CS · (VDL - VPLC) + CD · VDL (3)

Da Qi gleich Qf sein muss, wird ein Absolutwert VPLC - VDL der zwischen den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators in dem Endzustand angelegten Spannung, wie folgt ausgedrückt:

Da andererseits VPL - VDL nicht kleiner als die Koerzitivspannung Vc des ferroelektrischen Kondensators sein muss, kann ähnlich wie bei dem anodengetriebenen Typ die folgende Beziehung ausgedrückt werden:

VPLC - VDL ≥ Vc (11)

Unter der Annahme; dass hierbei die Vorladespannung der Datensignalleitung die Massespannung ist (nämlich VDL0 = 0) und beide Spannungen VS0 und VPLC die Hälfte der Netzversorgungsspannung Vcc sind, kann die Gleichung (11) wie folgt ausgedrückt werden:..

Wenn hierbei angenommen wird, das Vc = 1,5 V und VPL = 3,3 V, kann die Gleichung (6) wie folgt ausgedrückt werden:

CD ≥ 10 · CS (13)

Ähnlich wie die Gleichung (7) zeigt die Gleichung (13) an, dass, da die parasitäre Kapazitanz CD der Datensignalleitung eine untere Grenze hat, auch für den ferroelektrischen Speicher vom Anoden-Nicht-Treib-Typ allgemein gesagt gilt, dass, solange der Zustand, der durch die Gleichungen (10) und (11) erfüllt ist, von der Speicherzelle keine ausreichende Auslesespannung erzielt werden kann.

Die vorstehende Erörterung ist auf die untere Grenze der parasitären Kapazitanz CD der Datensignalleitung gerichtet. Bei dem Leseverfahren, bei dem die Signalladung, die aus der Speicherzelle herausgelesen worden ist, auf die Datensignalleitung als die Signalspannung ausgegeben wird, wird jedoch; wenn die 2T/2C-Speicherzelle verwendet wird, die Signalspannung VSIG unter Verwendung der elektrischen Ladungen Q0 und Q1, die in der Fig. 2 gezeigt sind, und der vorstehend erwähnten elektrischen Ladung Qr, wie folgt ausgedrückt:

Hierbei wurde die vorstehend angegebene Gleichung (1) verwendet.

Zusätzlich wird bei dem Verfahren, bei dem die 1T/1C-Speicherzelle verwendet wird und auch die Referenzpegelerzeugungsschaltung zum Erzeugen des Referenzpegels verwendet wird, die Signalspannung VSIG unter Verwendung der elektrischen Ladungen Q0 und Q1, wie in der Fig. 2 gezeigt; und der elektrischen Ladung Qr und der vorstehend erwähnten Gleichung (I) wie folgt ausgedrückt:

In der vorstehenden Gleichung bedeutet der Faktor (1/2), dass der Referenzpegel so bestimmt ist, dass er genau der mittlere Pegel zwischen der Spannung der Datensignalleitung, wenn das Datum "0" ausgelesen wird, und der Spannung der Datensignalleitung, wenn das Datum "1" ausgelesen wird, liegt. Wenn der Referenzpegel, der von der Referenzpegelerzeugungsschaltung erzeugt wird, von dem genau mittleren Pegel verschoben wird, ist der in Frage stehende Faktor nicht länger 1/2, sondern ein Wert größer als 0 (Null) und kleiner als 1.

Weiterhin muss die Signalspannung VSIG, die durch die Gleichungen (14) und (15) definiert ist, den Mindestspannungswert VSE überschreiten, der normalerweise durch den Leseverstärker verstärkt werden kann. Nämlich,

VSIG ≥ VSE (16)

Die Gleichung (16) bedeutet nämlich, dass, wenn die parasitäre Kapazitanz CD einen gewissen Wert überschreitet, die Signalspannung VSIG zu klein wird und daher kleiner als der Mindestspannungswert VSE, der normalerweise durch den Leseverstärker verstärkt werden kann. Anders ausgedrückt, kann der Speicher nicht arbeiten. Daher hat die parasitäre Kapazitanz CD eine obere Grenze.

Wenn das vorstehend Angegebene insgesamt berücksichtigt wird, hat der ferroelektrische Speicher im Allgemeinen eine Beziehung zwischen der parasitären Kapazitanz CD und der normalen dielektrischen Kapazitanz CS, wie dies in der Fig. 14 gezeigt ist. In der Fig. 14 bezeichnet die strichpunktierte Linie die untere Grenze der parasitären Kapazitanz CD in dem ferroelektrischen Speicher vom anodengetriebenen Typ und die gestrichelte Linie bezeichnet die untere Grenze der parasitären Kapazitanz CD des ferroelektrischen Speichers vom anoden-nichtgetriebenen Typ. Die durchgezogene Linie zeigt die obere Grenze der parasitären Kapazitanz CD an, die erforderlich ist, um aus der Speicherzelle die Auslesesignalspannung zu erzielen, die normalerweise durch den Leseverstärker datenverstärkt werden kann. Der schraffierte Bereich bezeichnet einen Betriebsbereich, in welchem der Anoden-Treib-Typ und der Anoden-Nicht-Treib-Typ arbeiten können.

Zusammenfassend haben die herkömmlichen ferroelektrischen Speicher ein Problem, dass, wenn das Datum aus der Speicherzelle ausgelesen wird, die Spannung der Datensignalleitung variiert, obwohl der Mechanismus der Spannungsänderung sich von einem Betriebssystem zum anderen unterscheidet, und unter einer gewissen Bedingung wird die Koerzitivspannung Vc, die erforderlich ist, um die Polarisation umzudrehen, nicht zwischen den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators angelegt, mit dem Ergebnis, dass ein normales Datenauslesen nicht durchgeführt werden kann.

Zusammenfassung der Erfindung

Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, einen ferroelektrischen Speicher und ein Verfahren zum Steuern dessen Funktionsweise zu schaffen, bei dem der vorstehend beschriebene Defekt der herkömmlichen Speicher überwunden ist.

Eine weitere Aufgabe der vorliegenden Erfindung ist es, einen ferroelektrischen Speicher und ein Verfahren zum Steuern dessen Betriebs zu schaffen, bei dem eine stabile Funktionsweise durchgeführt werden kann, indem eine ausreichende Auslesesignalspannung erzielt wird.

Diese Aufgaben werden durch die Merkmale des Hauptanspruches gelöst.

Vorteilhafte Ausführungsformen sind in den Unteransprüchen erwähnt.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Steuern der Funktionsweise des vorstehend beschriebenen ferroelektrischen Speichers geschaffen, wobei das Verfahren das Auslesen von Daten aus der auszulesenden Speicherzelle durchführt, indem die entsprechende Datensignalleitung, die mit der auszulesenden Speicherzelle verbunden ist, auf eine zweite Spannung gesetzt wird, indem eine Anodenleitung, die mit dem ferroelektrischen Kondensator verbunden ist, auf eine dritte Spannung gesetzt wird, die gegenüber der zweiten Spannung eine feststehende Spannungsdifferenz hat, indem die Wählsignalleitung, die mit der auszulesenden Speicherzelle auf eine vierte Spannung gesetzt wird, um die auszulesende Speicherzelle zu wählen, so dass zwischen den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators das Auftreten einer Spannungsdifferenz verursacht wird, wodurch ein Signal entsprechend den Daten in der auszulesenden Speicherzelle auf die entsprechende Datensignalleitung ausgegeben wird.

In der vorstehend beschriebenen Anordnung ist gemäß der vorliegenden Erfindung die Einrichtung zum Einstellen der Anzahl von Speicherzellen, die an eine Datensignalleitung angeschlossen sind, als eine Einrichtung zum Unterdrücken der Spannungsänderung der Datensignalleitung, wenn Daten aus der Speicherzelle ausgelesen werden, vorgesehen, so dass eine Spannung, die nicht kleiner als die Koerzitivspannung Vc ist, sicher zwischen den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators angelegt ist. Somit kann der ferroelektrische Speicher stabil betrieben werden.

Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden Beschreibung der bevorzugten Ausführungsformen der Erfindung unter Bezugnahme auf die begleitenden Figuren hervor.

Kurze Beschreibung der Figuren

Fig. 1 zeigt ein Schaltbild einer herkömmlichen ferroelektrischen Speicherzelle, die aus zwei Transistoren und zwei ferroelektrischen Kondensatoren gebildet ist;

Fig. 2 zeigt die Beziehung zwischen der Beziehung zwischen der spontanen elektrischen Polarisationsladung und der Spannung zwischen einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators in der ferroelektrischen Speicherzelle vom in der Fig. 1 gezeigten Typ;

Fig. 3 ist ein Teilschaltbild eines Speicherzellenarrays in dem ferroelektrischen Speicher unter Verwendung des in der Fig. 1 gezeigten Speicherzellentyps;

Fig. 4 ist ein Zeitablaufplan zur Illustrierung der Funktionsweise der in der Fig. 3 gezeigten Speicherzelle;

Fig. 5 ist ein Schaltbild der herkömmlichen ferroelektrischen Speicherzelle, die aus einem Transistor und einem ferroelektrischen Kondensator gebildet ist;

Fig. 6 zeigt die Beziehung zwischen der Beziehung zwischen der spontanen elektrischen Polarisationsladung und der Spannung zwischen einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators in der ferroelektrischen Speicherzelle vom in der Fig. 5 gezeigten Typ;

Fig. 7 ist ein Teilschaltbild eines Speicherzellenarrays in dem ferroelektrischen Speicher, der die Speicherzelle vom in der Fig. 5 gezeigten Typ verwendet;

Fig. 8 ist ein Zeitablaufplan zur Illustrierung der Funktionsweise der in der Fig. 7 gezeigten Speicherzelle;

Fig. 9 ist ein Teilschaltbild eines Speicherzellenarrays in dem ferroelektrischen Speicher vom Anoden-Nicht-Treib-Typ;

Fig. 10 ist ein Zeitablaufplan zur Illustrierung einer Funktionsweise der in der Fig. 9 gezeigten Speicherzelle;

Fig. 11 ist ein Schaltbild einer spezifischen Schaltung der Ausgleichssteuerschaltung für das Vorladen der Datensignalleitung;

Fig. 12 ist ein Schaltbild zur Illustrierung der Spannungsänderung der Datensignalleitung, wenn das Datum aus der Speicherzelle in dem ferroelektrischen Speicher vom Anoden-Treib-Typ ausgelesen wird;

Fig. 13 ist ein Schaltbild zur Illustrierung der Spannungsänderung der Datensignalleitung, wenn das Datum aus der Speicherzelle in dem ferroelektrischen Speicher vom Anoden-Nicht-Treib-Typ ausgelesen wird;

Fig. 14 illustriert die Beziehung zwischen der parasitären Kapazitanz der Datensignalleitung und der normalen dielektrischen Kapazitanz des ferroelektrischen Kondensators und einen Betriebsbereich des ferroelektrischen Speichers;

Fig. 15 ist ein Schaltbild einer ersten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, der mit einer Schaltung versehen ist, die die Anzahl der Speicherzellen, welche an eine Datensignalleitung angeschlossen sind, einstellt, um die parasitäre Kapazitanz der Datensignalleitung einzustellen;

Fig. 16 ist ein Zeitablaufplan zur Illustrierung der Funktionsweise des in der Fig. 15 gezeigten Speichers;

Fig. 17 ist ein Schaltbild einer zweiten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung, der mit einer Schaltung zum Einstellen der Anzahl der Speicherzellen, welche an eine Datensignalleitung angeschlossen sind, aufweist, um die parasitäre Kapazitanz der Datensignalleitung einzustellen; und

Fig. 18 ist ein Zeitablaufplan zur Illustrierung der Funktionsweise des in der Fig. 17 gezeigten Speichers.

Beschreibung der bevorzugten Ausführungsformen

Bezugnehmend auf die Fig. 15, zeigt diese ein Schaltbild einer ersten Ausführungsform des ferroelektrischen Speichers gemäß der vorliegenden Erfindung. Fig. 15 zeigt eine Ausführungsform, bei der die vorliegende Erfindung bei einem ferroelektrischen Speicher angewandt ist, der aus 1T/1C-Speicherzellen zusammengesetzt ist, und das Datenlesesystem vom Anoden-Treib-Typ anwendet, wie dies anhand der Fig. 7 und 8 erläutert worden ist.

Als Erstes wird die parasitäre Kapazitanz CD der Datensignalleitung so gesetzt, dass sie die Gleichungen (4) und (5), wie vorstehend erwähnt, erfüllt. Im Einzelnen wird die Anzahl "n" der Speicherzellen, die für eine Datensignalleitung geschaltet sind, so gewählt, dass die parasitäre Kapazitanz CD eingestellt werden kann. Der Zeitablaufplan der Dateneinschreib- und -leseoperationen der Speicherzelle ist in der Fig. 16 gezeigt, aber da dieser ähnlich wie der anhand der Fig. 8 erläuterte ist, kann die Erläuterung desselben weggelassen werden.

Nun wird ein Beispiel zum Bestimmen der Speicherzellenanzahl "n" beschrieben. Im Allgemeinen ist die untere Grenze der Anzahl der Speicherzellen, die an eine Datensignalleitung angeschlossen sind, bestimmt, da die Gleichungen (4) und (5) oder die Gleichungen (6) und (7), die davon abgeleitet sind, die untere Grenze der parasitären Kapazitanz CD bestimmen. Beispielsweise wird von dem ferroelektrischen Speicher angenommen, dass die parasitäre Kapazitanz CD 200 fF ist, die parasitäre Kapazitanz der Datensignalleitung pro einer Speicherzelle 5 fF ist und die parasitäre Kapazitanz des Leseverstärkers, der Vorladeschaltung etc., die der Datensignalleitung zugeordnet sind, ausschließlich der Speicherzellen, 50 fF ist. Unter dieser Annahme kann, wenn die Gleichung (7) verwendet wird (demgemäß die Bedingung der Betriebsspannung und andere Bedingungen in Übereinstimmung mit der Gleichung (7)), um die untere Grenze der Anzahl "n" der Speicherzellen, welche an eine Datensignalleitung angeschlossen sind, um den Betrieb des Anoden-Treib-Typs zu ermöglichen, die folgende Beziehung erhalten werden:

50 fF + 5 fF · n ≥ 0,833··· · 240 fF (17)

Demgemäß kann die folgende Beziehung erhalten werden:

n ≥ 23 (18)

Die vorliegende Erfindung kann bei dem ferroelektrischen Speicher vom Anoden- Nicht-Treib-Typ, wie in den Fig. 9 und 10 gezeigt, angewandt werden. Die Fig. 17 zeigt ein Schaltbild des ferroelektrischen Speichers vom Anoden-Nicht-Treib-Typ, der mit der vorliegenden Erfindung versehen ist, und die Fig. 18 ist ein Zeitablaufplan zur Illustrierung der Funktionsweise des in der Fig. 17 gezeigten Speichers.

In diesem Fall wird, um die Relation, die durch die Gleichungen (10) und (11) definiert ist, zu erfüllen, die Anzahl der Speicherzellen, welche an eine Datensignalleitung angeschlossen sind, ähnlich wie bei der ersten Ausführungsform bestimmt. Die Dateneinschreib- und -leseoperationen bei der Speicherzelle sind ähnliche wie die anhand der Fig. 10 beschriebenen und daher wird deren Erläuterung weggelassen.

Wenn dieselben Bedingungen, wie die bei dem ferroelektrischen Speicher vom Anoden- Treib-Typ verwendeten, bei der Bestimmung der Anzahl "n" verwendet werden, wird die Anzahl "n" so bestimmt, dass sie die Gleichungen (10) und. (11) und die davon abgeleiteten Gleichungen (12) und (13) erfüllt. Unter dieser Annahme kann, wenn die Gleichung (13) verwendet wird (demgemäß die Bedingung der Betriebsspannung und anderer Bedingungen in Übereinstimmung mit der Gleichung (13)), kann die folgende Beziehung erzielt werden:

50 fF + 5 fF · n ≥ 10 · 200 fF (19)

Demgemäß kann die folgende Beziehung erzielt werden:

n ≥ 390 (20)

Andererseits ist in jeder der vorstehenden ersten und zweiten Ausführungsformen die obere Grenze der Anzahl der Speicherzellen, die an eine Datensignalleitung angeschlossen sind, durch die Bedingung bestimmt, die gilt, um aus der Speicherzelle die Signalspannung zu erzielen, welche normalerweise durch den Leseverstärker verstärkt werden kann, wie dies vorstehend erläutert worden ist.

Als Erstes wird die 2T/2C-Speicherzelle untersucht. Es wird angenommen, dass die parasitäre Kapazitanz der Datensignalleitung des Leseverstärkers für jede Speicherzelle und der CS-Wert derselbe wie bei der vorstehenden Annahme sind, und die Mindestspannung, welche normalerweise durch den Leseverstärker datenverstärkt werden kann, 100 mV beträgt und (Q1-Q0) (in der Fig. 6) 1000 fC beträgt. Unter dieser Annahme kann, wenn die Gleichungen (14) und (16) angewandet werden, die folgende Beziehung erzielt werden:

1000 fC/(50 fF + 5 fF · n + CC + 200 fF)100 mV (21)

Demgemäß kann die folgende Beziehung erzielt werden:

1950 ≥ n (22)

Als Nächstes wird die 1T/1C-Speicherzelle untersucht. Es werden die gleichen Bedingungen wie bei der 2T/2C-Speicherzelle verwendet und die Gleichungen (15) und (16) werden angewandt, so dass die folgende Beziehung erzielt werden kann:

(1/2) · 1000 fC/(50 fF + 5 fF · n + CC + 200 fF) ≥ 100 mV (23)

Demgemäß kann die folgende Beziehung erzielt werden:

950 ≥ n (24)

Auf die vorstehend beschriebene Art und Weise ist die Beschränkung bezüglich der Anzahl "n" untersucht worden und die Speicherarraykonstruktion, im Einzelnen die Anzahl der Speicherzellen, welche an jede eine Datensignalleitung angeschlossen werden, ist so bestimmt, dass sie die erforderlichen Bedingungen erfüllt. Somit kann eine Spannung, die nicht kleiner als die Koerzitivspannung ist, sicher an die einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators angelegt werden, mit dem Ergebnis, dass eine ausreichende Auslesesignalspannung erzielt werden kann. Daher kann ein stabiler Betrieb des ferroelektrischen Speichers realisiert werden.

In den vorstehend beschriebenen Ausführungsformen sind als Speicherzelle die 1T/1C- Speicherzelle und die 2T/2C-Speicherzelle verwendet worden, aber die vorliegende Erfindung ist nicht nur auf diese Arten von Speichern begrenzt. Die vorliegende Erfindung kann ähnlich bei allen ferroelektrischen Speichern angewandt werden, die ein derartiges Betriebssystem haben, bei dem, wenn eine Spannung an einander gegenüber liegende Elektroden des ferroelektrischen Kondensators angelegt wird, um Daten aus der ferroelektrischen Speicherzelle herauszulesen, eine Spannungsänderung an einem Knoten auftritt, der mit der Elektrode des ferroelektrischen Kondensators verbunden ist, und bei dem die Spannungsänderung ein Problem ist. Die vorstehend beschriebenen Ausführungsformen können selektiv kombiniert werden, um den Speicher zu realisieren, der die vorliegende Erfindung realisiert.

Zusätzlich ist die vorliegende Erfindung dadurch gekennzeichnet, dass, wenn die Speicherzellenwählsignalleitung aktiviert ist, um Daten aus der ferroelektrischen Speicherzelle zu lesen, die Einrichtung zum Anlegen einer ausreichenden Spannung zum Invertieren der Polarisation des ferroelektrischen Materials des ferroelektrischen Kondensators zwischen den einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators realisiert wird, indem die Begrenzung der Anzahl von Speicherzellen, die an jede eine Datensignalleitung angeschlossen sind, addiert wird. Daher kann die vorliegende Erfindung angewandt werden, ohne dass sie von anderen Faktoren des Speichers abhängt, beispielsweise des Speicherzellenwählsteuerverfahrens, des Datensignalleitungsvorladeverfahrens, der Verstärkungsart des Leseverstärkers und dem Referenzpegelerzeugungsverfahren.

Wie aus dem Vorstehenden zu ersehen ist, kann der ferroelektrische Speicher gemäß der vorliegenden Erfindung das Problem des Standes der Technik vermeiden, bei dem, wenn Daten aus der Speicherzelle ausgelesen werden, die Spannung der Datensignalleitung variiert, so dass eine Spannung nicht kleiner als die Koerzitivspannung nicht zwischen die einander gegenüber liegenden Elektroden des ferroelektrischen Kondensators angelegt ist, mit dem Ergebnis, dass keine ausreichende Auslesesignalspannung erzielt werden kann. Daher kann ein stabiler Betrieb des ferroelektrischen Speichers realisiert werden.

Die Erfindung ist somit unter Bezugnahme auf spezifische Ausführungsformen gezeigt und beschrieben worden. Es ist jedoch anzumerken, dass die vorliegende Erfindung nicht auf die Einzelheiten der dargestellten Strukturen begrenzt ist, sondern dass Änderungen und Modifikationen innerhalb des Schutzumfanges der anhängenden Patentansprüche durchgeführt werden können.


Anspruch[de]

1. Ferroelektrischer Speicher mit einer Vielzahl von Datensignalleitungspaaren zum Ausgeben/Empfangen von Daten, einer Vielzahl von Wählsignalleitungen (11), die in Übereinstimmung mit einem Adressignal gewählt worden sind, und einer Vielzahl von unitären Speicherzellenarrays, die jeweils entlang einem entsprechenden einen Paar Datensignalleitungen der Vielzahl von Datensignalleitungspaaren angeordnet sind, wobei jedes der unitären Speicherzellenarrays aufweist:

eine Vielzahl von Speicherzellen (101), jeweils mit einem ferroelektrischen Kondensator (104), der ein Kondensator-Dielektrikum bestehend aus einem ferroelektrischen Material und sandwichartig zwischen einem Paar einander gegenüberliegender Elektroden angeordnet, hat, wobei eine der einander gegenüberliegenden Elektroden mit der Datensignalleitung (12) und die andere mit einer Anodenleitung (13) verbunden ist, einer Schalteinrichtung (102), die mit dem ferroelektrischen Kondensator und einer Leitung des entsprechenden Paares Datensignalleitungen (12) verbunden ist, und durch eine entsprechende eine der Wählsignalleitungen (11) gesteuert wird, so dass unterschiedliche polarisierte Bedingungen des ferroelektrischen Kondensators jeweils unterschiedlichen Bedingungen der gespeicherten Daten entsprechen, und wenn eine erste Spannung, die nicht gleich Null ist, an die einander gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt ist, da ein Strom, der zwischen dem ferroelektrischen Kondensator (104) und der entsprechenden Datensignalleitung (12) fließt, in Abhängigkeit von dem polarisierten Zustand des ferroelektrischen Kondensators unterschiedlich ist, der Strom detektiert wird, oder eine Spannung, die an dem entsprechenden Paar Datensignalleitungen infolge des Stroms erscheint, detektiert wird, um die gespeicherten Daten herauszulesen; und

eine Einrichtung, die mit dem entsprechenden einen Datensignalleitungspaar (12) verbunden ist, um eine Strom- oder Spannungsdifferenz zu detektieren, die zwischen dem entsprechenden Paar Datensignalleitungen erscheint,

dadurch gekennzeichnet, dass

die Anzahl der Speicherzellen (101), die mit jeder einen Datensignalleitung (12) verbunden ist, so begrenzt ist, dass eine parasitäre Kapazitanz jeder Datensignalleitung eingestellt wird, wenn Daten aus einer Speicherzelle herausgelesen werden, um eine Änderung der Spannung an wenigstens einer des entsprechenden Paares Datensignalleitungen infolge der kapazitären Kopplung zwischen der Datensignalleitung (12) und der Anodenleitung (13) zu minimieren, dergestalt, dass die erste Spannung zwischen den einander gegenüberliegenden Elektroden einen Spannungswert gleich der oder größer als die Koerzitivspannung (Vc) des ferroelektrischen Materials erreicht.

2. Ferroelektrischer Speicher nach Anspruch 1, wobei die Schalteinrichtung wenigstens einen Transistor (102) aufweist.

3. Ferroelektrischer Speicher nach Anspruch 2, wobei die ersten und zweiten der einander gegenüberliegenden Elektroden des wenigstens einen ferroelektrischen Kondensators (104) mit einer Source des wenigstens einen Transistors und einer Anodenleitung verbunden sind, wobei der Drain des wenigstens einen Transistors (102) mit der einen Leitung des entsprechenden Paares Datensignalleitungen verbunden ist, und das Gate des wenigstens einen Transistors mit der entsprechend einen der gewählten Signalleitungen verbunden ist.

4. Ferroelektrischer Speicher nach Anspruch 1, wobei die Speicherzelle einen zweiten ferroelektrischen Kondensator (104) und einen zweiten Transistor (102) aufweist, wobei die ersten und zweiten der einander gegenüberliegenden Elektroden des ersten ferroelektrischen Kondensators mit der Source des ersten Transistors und einer Anodenleitung verbunden sind, der Drain des ersten Transistors mit der einen Leitung des entsprechenden Paares Datensignalleitungen verbunden ist, und das Gate des ersten Transistors mit der entsprechenden einen der Wählsignalleitungen verbunden ist, und die ersten und zweiten einander gegenüberliegenden Elektroden des zweiten ferroelektrischen Kondensators mit der Source des zweiten Transistors und der Anodenleitung verbunden sind, der Drain des zweiten Transistors mit der anderen Leitung des entsprechenden Paares Datensignalleitungen verbunden ist, und das Gate des zweiten Transistors mit der entsprechenden einen der Wählsignalleitungen verbunden ist.

5. Ferroelektrischer Speicher nach Anspruch 1, wobei die Speicherzelle aufweist: einen zweiten Transistor (102), wobei die ersten und zweiten einander gegenüberliegenden Elektroden des ferroelektrischen Kondensators mit der Source des ersten Transistors bzw. der Source des zweiten Transistors verbunden sind, der Drain des ersten Transistors mit der einen Leitung des entsprechenden Paares Datensignalleitungen verbunden ist, und das Gate des ersten Transistors mit der entsprechenden einen der Wählsignalleitungen verbunden ist, der Drain des zweiten Transistors (102) mit der anderen Leitung des entsprechenden Paares Datensignalleitungen verbunden ist, und das Gate des zweiten Transistors mit der entsprechenden einen der Wählsignalleitungen verbunden ist.

6. Verfahren zum Steuern des Betriebes eines ferroelektrischen Speichers nach Anspruch 1, wobei das Verfahren das Auslesen von Daten aus der auszulesenden Speicherzelle durchführt, indem die entsprechende Datensignalleitung, die mit der auszulesenden Speicherzelle verbunden ist, auf eine zweite Spannung gesetzt wird, indem eine Anodenleitung, die mit dem ferroelektrischen Kondensator verbunden ist, auf eine dritte Spannung gesetzt wird, die sich von der zweiten Spannung unterscheidet und die sich auch von einer Spannung vor dem Datenauslesevorgang unterscheidet, indem die Wählsignalleitung, die mit der auszulesenden Speicherzelle verbunden ist, auf eine fünfte Spannung zum Wählen der auszulesenden Speicherzelle gesetzt wird, so dass zwischen den einander gegenüberliegenden Elektroden des ferroelektrischen Kondensators eine Spannungsdifferenz verursacht wird, wodurch ein Signal entsprechend der in der auszulesenden Speicherzelle gespeicherten Daten an die entsprechende Datensignalleitung ausgegeben wird.

7. Verfahren nach Anspruch 6, wobei unter der Annahme, dass die parasitäre Kapazitanz der entsprechenden Datensignalleitung CD ist; Kapazitanz der normalen dielektrischen Komponente des ferroelektrischen Kondensators CS ist; die Koerzitivspannung, die durch Multiplizieren eines koerzitiven elektrischen Feldes des ferroelektrischen Kondensators mit einer Filmdicke des ferroelektrischen Materials des ferroelektrischen Kondensators umgewandelt ist, Vc ist; die fünfte Spannung VPLO ist; die dritte Spannung VPL ist; die zweite Spannung VDLO ist; und eine Anfangsspannung an einem Knoten, der die Schalteinrichtung der Speicherzelle und den ferroelektrischen Kondensator verbindet, vor dem Auslesevorgang VSO ist, die Anzahl der Speicherzellen, die mit jeder einen Datensignalleitung verbunden sind, so bestimmt wird, dass die parasitäre Kapazitanz CD der entsprechenden Datensignalleitung die folgende Gleichung erfüllt:

so dass eine Spannungsänderung an der Datensignalleitung, die durch Treiben der Anodenleitung zum Zeitpunkt des Auslesens von Daten minimiert ist, wodurch eine Spannung, die nicht kleiner als die Koerzitivspannung ist, zwischen die einander gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt ist.

8. Verfahren nach Anspruch 6, wobei unter der Annahme, dass die parasitäre Kapazitanz der entsprechenden Datensignalleitung CD ist; die Kapazitanz der normalen dielektrischen Komponente des ferroelektrischen Kondensators CS ist; eine bleibende elektrische Ladung der Polarisation des ferroelektrischen Kondensators Qr ist; und ein Mindestspannungswert, der normalerweise durch einen Leseverstärker vom Spannungstyp verstärkt wird, VSE ist, die parasitäre Kapazitanz CD der entsprechenden Datensignalleitung so bestimmt wird, dass sie die folgende Gleichung erfüllt:

9. Verfahren nach Anspruch 6, wobei unter der Annahme, dass die parasitäre Kapazitanz der entsprechenden Datensignalleitung CD ist; die Kapazitanz der normalen dielektrischen Komponente des ferroelektrischen Kompensators CS ist; eine remanente elektrische Ladung der Polarisation des ferroelektrischen Kondensators Qr ist; und ein Mindestspannungswert, der normalerweise durch einen Leseverstärker vom Spannungstyp verstärkt werden kann VSE ist, ist die parasitäre Kapazitanz CD der entsprechenden Datensignalleitung so bestimmt, dass sie die folgende Gleichung erfüllt:

10. Verfahren zum Steuern des Betriebes eines ferroelektrischen Speichers nach Anspruch 1, wobei das Verfahren das Auslesen von Daten aus der auszulesenden Speicherzelle durchführt, indem die entsprechende Datensignalleitung, die mit der auszulesenden Speicherzelle verbunden ist, auf eine zweite Spannung gesetzt wird, indem eine Anodenleitung, die mit dem ferroelektrischen Kondensator verbunden ist, auf eine dritte Spannung gesetzt wird, die gegenüber der zweiten Spannung eine feststehende Spannungsdifferenz hat, indem die Wählsignalleitung, die mit der auszulesenden Speicherzelle auf eine vierte Spannung gesetzt wird, um die auszulesende Speicherzelle zu wählen, so dass zwischen den einander gegenüberliegenden Elektroden des ferroelektrischen Kondensators das Auftreten einer Spannungsdifferenz verursacht wird, wodurch ein Signal entsprechend den Daten in der auszulesenden Speicherzelle auf die entsprechende Datensignalleitung ausgegeben wird.

11. Verfahren nach Anspruch 10, wobei unter der Annahme, dass die parasitäre Kapazitanz der entsprechenden Datensignalleitung CD ist, die Kapazitanz der normalen dielektrischen Komponente des ferroelektrischen Kondensators CS ist; eine Koerzitivspannung, die durch Multiplizieren eines koerzitiven elektrischen Feldes des ferroelektrischen Kondensators mit der Filmdicke des ferroelektrischen Materials des ferroelektrischen Kondensators umgewandelt worden ist, Vc ist; die dritte Spannung VPLC ist; die zweite Spannung VDLO ist; und eine Anfangsspannung an einem Knoten zwischen der Schalteinrichtung der Speicherzelle und dem ferroelektrischen Kondensator vor dem Lesevorgang, VSO ist, die Anzahl der Speicherzellen, die mit jeder einen Datensignalleitung verbunden sind, so bestimmt wird, dass die parasitäre Kapazitanz CD der entsprechenden Datensignalleitung die folgende Gleichung erfüllt:

sodass eine Spannungsänderung an der Datensignalleitung, die durch Treiben der Anodenleitung zum Zeitpunkt des Auslesens des Datums minimiert ist, wodurch eine Spannung, die nicht kleiner als die Koerzitivspannung ist, zwischen die einander gegenüberliegenden Elektroden des ferroelektrischen Kondensators angelegt ist.

12. Verfahren nach Anspruch 10, wobei unter der Annahme, dass die parasitäre Kapazitanz der entsprechenden Datensignalleitung CD ist; die Kapazitanz der normalen dielektrischen Komponente des ferroelektrischen Kondensators CS ist; eine remanente elektrische Ladung der Polarisation des ferroelektrischen Kondensators Qr ist; und ein Mindestspannungswert, der normalerweise durch einen Leseverstärker vom Spannungstyp verstärkt werden kann, VSE ist, die parasitäre Kapazitanz CD der entsprechenden Datensignalleitung so bestimmt ist, dass sie die folgende Gleichung erfüllt:

13. Verfahren nach Anspruch 10, wobei unter der Annahme, dass die parasitäre Kapazitanz der entsprechenden Datensignalleitung CD ist; die Kapazitanz der normalen dielektrischen Komponente des ferroelektrischen Kondensators CS ist; die remanente elektrische Ladung der Polarisation des ferroelektrischen Kondensators Qr ist; und ein Mindestspannungswert, der normalerweise durch einen Leseverstärker vom Spannungstyp verstärkt werden kann, VSE ist, die parasitäre Kapazitanz CD der entsprechenden Datensignalleitung so bestimmt ist, dass sie die folgende Gleichung erfüllt:







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com