PatentDe  


Dokumentenidentifikation DE10136151C2 05.06.2003
Titel Multiprozessor-System mit zumindest zwei Mikroprozessoren mit optimaler Ausnutzung der zur Verfügung stehenden Ressourcen
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Scheiblhofer, Dietmar, Kaindorf, AT
Vertreter Epping, Hermann & Fischer GbR, 80339 München
DE-Anmeldedatum 25.07.2001
DE-Aktenzeichen 10136151
Offenlegungstag 20.02.2003
Veröffentlichungstag der Patenterteilung 05.06.2003
Veröffentlichungstag im Patentblatt 05.06.2003
IPC-Hauptklasse G06F 15/16

Beschreibung[de]

Die Erfindung betrifft ein Multiprozessor-System mit zumindest zwei Mikroprozessoren, die jeweils mit einer Busleitung verbunden sind. Jeder der Busleitungen ist dabei zumindest ein Peripheral zugewiesen, das von dem der Busleitung zugeordneten Mikroprozessor ansprechbar ist.

Bei bekannten Multiprozessor-Systemen werden die Peripherals einer bestimmten Busleitung zugewiesen. Unter dem Begriff "Zuweisung" ist hierbei zu verstehen, daß das Peripheral eine elektrische Verbindung mit einer der Busleitungen aufweist und von dem mit der Busleitung verbundenen Mikroprozessor ansprechbar ist.

Die Fig. 5 zeigt ein aus dem Stand der Technik bekanntes Multiprozessor-System mit zwei Mikroprozessoren MPA, MPB. Mit dem Mikroprozessor MPA ist eine Busleitung BLA verbunden. Entsprechend ist mit dem Mikroprozessor MPB eine Busleitung BLB verbunden. Peripherals P1, P2 sind über Verbindungsleitungen PL1A, PL2A jeweils mit der Busleitung BLA verbunden. Peripherals P3, P4 sind über Verbindungsleitungen PL3B, PL4B mit der Busleitung BLB verbunden. Dadurch, daß jedes der Peripherals P1, P2, P3, P4 mit einer der Busleitungen BLA, BLB verbunden ist, ist dieses einer Busleitung BLA oder BLB "zugewiesen". Die Zuweisung wird durch den sich an die Verbindungsleitungen PL1A, PL2A, PL3B, PL4B anschließenden schwarzen Bereich der Peripherals P1, P2, P3, P4 angedeutet.

Die Peripherals können beispielsweise als Speicher (z. B. RAM, ROM, EPROM), als Verschlüsselungseinheit (DES "Data Encryption Standard") als Recheneinheit oder als Schnittstelle ausgebildet sein.

Üblicherweise existiert zwischen den Mikroprozessoren MPA, MPB eine Kommunikationsleitung KL, über die die Mikroprozessoren Daten austauschen können.

Durch die direkte, statische Zuweisung der Peripherals P1, P2 zur Busleitung BLA hat der Mikroprozessor MPB keinen Zugriff auf die Peripherals P1, P2. In entsprechender Weise ist es dem Mikroprozessor MPA nicht möglich, auf die Peripherals P3, P4 zuzugreifen.

Sollen sowohl der Mikroprozessor MPA als auch der Mikroprozessor MPB beispielsweise Verschlüsselungen vornehmen, so müßte jedem der Busleitungen BLA, BLB eine eigene Verschlüsselungseinheit zugewiesen werden. Die Verschlüsselungseinheiten müßten also doppelt vorgesehen werden.

Eine aus dem Stand der Technik bekannte Möglichkeit, das doppelte Vorsehen von Peripherals zu vermeiden, zeigt Fig. 6. Dort ist zwischen den Busleitungen BLA, BLB eine sogenannte "Bridge" BR vorgesehen, die optional beide Busse physikalisch mit einander verbindet. Möchte der Mikroprozessor MPB auf das Peripheral P1 zugreifen, so teilt er diesen Wunsch dem Mikroprozessor MPA über die Kommunikationsleitung KL mit. Der Mikroprozessor MPA gibt sodann die Kontrolle über seine Busleitung BLA an den Mikroprozessor MPB ab. Hierdurch ist für den Mikroprozessor MPB die Möglichkeit geschaffen, auf alle der Busleitung BLA zugewiesenen Peripherals, hier P1, P2, zuzugreifen.

In der Druckschrift DE 689 27 157 T2 ist ein Verfahren zur Entblockierung solcher Multiprozessorsysteme, die Verarbeitungseinheiten zur Verwaltung des Zugangs zum Bus aufweisen, beschrieben, wobei im Störfall ein Bussystem entblockiert werden kann.

Aus dieser Beschreibung wird bereits der Nachteil dieses Multiprozessor-Systems deutlich. Einer der beiden Mikroprozessoren muß nämlich die Kontrolle über seine Busleitung an den anderen Mikroprozessor abgeben, womit ihm sämtliche Kommunikation mit anderen Komponenten unmöglich ist.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Multiprozessor-System mit zumindest zwei Mikroprozessoren, welche jeweils mit einer Busleitung verbunden sind, anzugeben, welches eine optimale Ausnutzung der zur Verfügung stehenden Ressourcen, d. h. der in dem Mikroprozessor-System vorhandenen Peripherals, ermöglicht.

Diese Aufgabe wird mit den Merkmalen des Anspruches 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Erfindungsgemäß ist vorgesehen, daß zumindest eines der Peripherals mittels eines Verbindungsmittels wahlweise einer der Busleitungen zuweisbar ist. Durch ein derartiges dynamisches Zuweisen der Peripherals zu den Bussen ist es möglich, eine maximale Auslastung der Peripherals und der Mikroprozessoren zu gewährleisten. Im Unterschied zu der eingangs beschriebenen, aus dem Stand der Technik bekannten Lösung gemäß Fig. 6 ist es nunmehr möglich, alle in dem Multiprozessor-System vorhandenen Peripherals sowie alle Mikroprozessoren gleichzeitig zu verwenden. Es ist nämlich nicht notwendig, daß einer der Mikroprozessoren seine Kontrolle an einen anderen Mikroprozessor abgibt, um auf ein an sich dem einen Mikroprozessor zugewiesenen Peripheral zugreifen zu können. Die Erfindung schlägt vielmehr vor, die Zuweisung eines Peripherals dynamisch zu der Busleitung durchzuführen, welche das jeweilige Peripheral gerade benötigt.

Hierzu weisen das oder die Peripherals eine direkte elektrische Verbindungen zu den Busleitungen auf, denen sie wahlweise zuweisbar sein sollen.

Welcher Busleitung ein Peripheral zugewiesen werden soll, wird durch die beteiligten Mikroprozessoren geregelt. Es ist deshalb vorzugsweise ein Kommunikationsmittel zwischen den Mikroprozessoren vorgesehen, über das die Kontrolle der Zuweisung des Peripherals erfolgt. Vorzugsweise erfolgt die Kontrolle beim Zuweisen des Peripherals zu einer der Busleitungen durch denjenigen Mikroprozessor, welcher mit der Busleitung verbunden ist, der das Peripheral zuletzt zugewiesen ist. Erst nachdem dieser Mikroprozessor das angeforderte Peripheral nicht mehr für eigenen Zwecke benötigt, kann er das Peripheral für die nächste Zuweisung zu einer anderen Busleitung freigeben. Die Zuweisung eines Peripherals zu einer anderen Busleitung erfolgt somit auf Anforderung durch einen der Mikroprozessoren.

In einer ersten Variante stellt das Verbindungsmittel ein in dem Peripheral befindliches Software-Interface dar, das das Peripheral elektrisch mit der ihm zugewiesenen Busleitung verbindet. Vorzugsweise weist das Peripheral eine direkte elektrische Verbindung zu den Busleitungen auf, denen es wahlweise zuweisbar ist. Das Kommunikationsmittel kann dann als Verbindungsleitung ausgebildet sein, wobei das Verbindungsmittel, also das Software-Interface, seine Steuerbefehle von einem der Mikroprozessoren erhält. Abhängig davon, von welchem der Mikroprozessoren die Anforderung kommt, es mit seiner Busleitung zu verbinden, stellt das Software-Interface die elektrische Verbindung her. Der Zeitpunkt, zu welchem die tatsächliche elektrische Verbindung hergestellt wird, unterliegt dabei der Kontrolle der Mikroprozessoren.

In einer alternativen Ausführungsform umfaßt das Verbindungsmittel eine Schaltvorrichtung, die mit dem Peripheral verbunden ist und die eine direkte elektrische Verbindung zu den Busleitungen aufweist, denen das Peripheral wahlweise zuweisbar sein soll. Über einen von einer Steuereinrichtung steuerbaren Umschalter der Schaltvorrichtung erfolgt hierbei die direkte elektrische Verbindung zu der zugewiesenen Busleitung. Bei dieser Variante stellt das Kommunikationsmittel die Steuereinrichtung des Verbindungsmittels dar. Jedem Peripheral, welchem wahlweise eine von mehreren Busleitungen zuweisbar ist, kann hierbei ein separates Verbindungsmittel zugeordnet sein. Ressourcen schonender ist es natürlich, jedem Peripheral jeweils eine Schaltvorrichtung zugeordnet ist, welche von einer gemeinsamen Steuereinrichtung angesteuert werden. In dieser Variante existiert keine direkte physikalische und elektrische Verbindung eines Peripherals mit einer Busleitung. Die elektrische Verbindung wird hier immer unter Zwischenschaltung der Schaltvorrichtung hergestellt.

Die mit den Busleitungen verbundenen Peripherals können als Speicher, als Verschlüsselungseinheiten, als Recheneinheiten, als Schnittstellen oder in anderer bekannter Form ausgebildet sein.

Die Erfindung kann im Zusammenhang mit jedem beliebigem Peripheral verwendet werden und wird nachfolgend nur beispielhaft anhand der Fig. 1 bis 5 näher erläutert. Es zeigen:

Fig. 1 ein erstes Ausführungsbeispiel eines erfindungsgemäßen Multiprozessor-Systems,

Fig. 2 ein zweites Ausführungsbeispiel eines erfindungsgemäßen Multiprozessor-Systems, bei dem die in Fig. 1 vorhandenen Peripherals auf andere Weise den Busleitungen zugewiesen sind,

Fig. 3 ein drittes Ausführungsbeispiel eines erfindungsgemäßen Multiprozessor-Systems,

Fig. 4 ein viertes Ausführungsbeispiel in Form einer konkreten Realisierung eines erfindungsgemäßen Multiprozessor-Systems,

Fig. 5 ein aus dem Stand der Technik bekanntes Multiprozessor-System und

Fig. 6 ein weiteres aus dem Stand der Technik bekanntes Multiprozessor-System, bei dem die Busleitungen mittels einer bridge verbunden sind.

Die Fig. 1 zeigt ein erstes Ausführungsbeispiel eines erfindungsgemäßen Multiprozessor-Systems mit vier Peripherals P1, P2, P3, P4. Entsprechend den eingangs bereits beschriebenen aus dem Stand der Technik bekannten Multiprozessor-Systemen sind zwei Mikroprozessoren MPA, MPB dargestellt, die jeweils mit einer Busleitung BLA, BLB verbunden sind. Über ein als Verbindungsleitung ausgeführtes Kommunikationsmittel KL ist es den Mikroprozessoren MPA, MPB möglich, miteinander zu kommunizieren. Denkbar wäre auch, das Kommunikationsmittel als Steuereinheit auszubilden und mit den Mikroprozessoren MPA, MPB zu verbinden.

Im Unterschied zu dem aus dem Stand der Technik bekannten Multiprozessor-Systemen ist jedes der Peripherals über eine Verbindungsleitung PL1A, PL2A, PL3A, PL4A mit der Busleitung BLA und über eine Verbindungsleitung PL1B, PL2B, PL3B, PL4B mit der Busleitung BLB elektrisch verbunden. Die Peripherals P1, P2 sind im vorliegenden Ausführungsbeispiel über ein Software-Interface SI der Busleitung BLA zugewiesen. Die Peripherals P3, P4 sind in entsprechender Weise über des Software-Interface der Busleitung PLB zugewiesen. Die Zuweisung durch das in jedem Peripheral vorhandene Software-Interface ist anhand der sich den jeweiligen Verbindungsleitungen anschließenden dunklen Bereichen erkennbar.

Nur zum Zwecke der Veranschaulichung sind die Peripherals P1 bis P4 mit ihren Funktionen gekennzeichnet. Das Peripheral P1 ist in Fig. 1 als RAM-Speicher ausgebildet. Peripheral P2 stellt eine Verschlüsselungseinheit DES (Data Encryption Standard) dar. Peripheral P3 ist als sogenannter Hash- Coprozessor ausgebildet, der einen Hash-Wert berechnet. Das mit UART bezeichnete Peripheral P4 stellt eine serielle Schnittstelle dar. Mit der in Fig. 1 gezeigten Anordnung ist es möglich, die in dem Peripheral P1 enthaltenen Daten mittels des DES-Coprozessors (Peripheral P2) zu verschlüsseln. Die Kontrolle erfolgt dabei über den Mikroprozessor MPA. Gleichzeitig kann der Hash-Wert der über das Peripheral P4 eingelesenen Daten durch das Peripheral P3 berechnet werden. Hierzu stehen die Peripherals P3, P4 unter der Kontrolle des Mikroprozessors MPB.

Mit der gleichen Anordnung ist es aber auch möglich, gleichzeitig die in dem Peripheral P1 gespeicherten Daten mittels des Hash-Coprozessors (Peripheral P3) zu verschlüsseln und die über die serielle Schnittstelle UART (Peripheral P4) eingelesenen Daten mittels des DES-Coprozessors (Peripheral P2) zu verschlüsseln. Hierzu werden die Peripherals P1 bis P4 den Mikroprozessoren MPA, MPB bzw. den Busleitungen BLA, BLB entsprechend der Fig. 2 zugewiesen.

In dem in Fig. 3 gezeigten dritten Ausführungsbeispiel ist nur das Peripheral P1, welches im vorliegenden Fall ebenfalls als RAM-Speicher ausgebildet ist, mit einem erfindungsgemäßen dynamischen Software-Interface ausgestattet. Dies bedeutet, nur das Peripheral P1 weist Verbindungsleitungen PL1A, PL1B auf, die dieses sowohl mit der Busleitung BLA als auch mit der Busleitung BLB verbinden. Die Peripherals P2 (DES- Coprozessor) und P3 (Hash-Coprozessor) sind nur der Busleitung BLA und somit dem Mikroprozessor MPA zugewiesen. Peripheral P4, im vorliegenden Fall als USB-Schnittstelle ausgebildet, ist hingegen der Busleitung BLB und somit dem Mikroprozessor MPB zugewiesen. Der Mikroprozessor MPB könnte im vorliegenden Ausführungsbeispiel ein auf Eingabe- /Ausgabeaufgaben spezialisierter DMA-Controller sein. Peripheral P1 ist, wie in Fig. 3 dargestellt, dem Mikroprozessor MPB zugewiesen. Mittels der dargestellten Konfiguration könnten Daten über das Peripheral P4 in den Speicher des Peripherals P1 geladen werden, wobei der Mikroprozessor MPB hierbei die Kontrolle hätte. Nach Abschluß des Ladevorganges kann das Peripheral P1 von der Busleitung BLB abgekoppelt und der Busleitung BLA zugewiesen werden. Dieser Zustand ist in Fig. 3 nicht dargestellt, der schwarze Bereich im Peripheral P1 müßte sich an die Verbindungsleitung PL1a anschließen.

Die Zuweisung zu der Busleitung BLA wird hierbei auf Anforderung des Mikroprozessors MPA durchgeführt. Dabei gibt der Mikroprozessor MPB die Kontrolle über das Peripheral P1 erst dann ab, wenn der Ladevorgang der Daten über das Peripheral P4 in den Speicher des Peripherals P1 vollständig abgeschlossen ist.

Nachdem die Zuweisung zu der Busleitung BLA erfolgt ist, haben sowohl der Mikroprozessor MPA als auch die Peripherals P2, P3 Zugriff auf die in Peripheral P1 abgespeicherten Daten und können eine Verschlüsselung der Daten durchführen.

Fig. 4 zeigt eine konkrete Realisierung eines erfindungsgemäßen Mikroprozessor-Systems, bei dem das Verbindungsmittel eine Schaltvorrichtung SV umfaßt. Diese ist über Verbindungsleitungen SVA, SVB elektrisch mit den Busleitungen BLA, BLB verbunden. Weiterhin weist die Schaltvorrichtung SV eine Verbindungsleitung SVP1 zu dem Peripheral P1 auf. Die Schaltvorrichtung SV umfaßt einen Umschalter U, der die Verbindungsleitung SVP1 wahlweise mit der Verbindungsleitung SVA oder SVB verbindet. Der Umschalter wird über eine Steuereinrichtung ST angesteuert. Die Steuereinrichtung ST ist in diesem Ausführungsbeispiel identisch mit dem Kommunikationsmittel KL, welches zwischen den Mikroprozessoren MPA und MPB gelegen ist.

Um das Peripheral P1 wahlweise einer der Busleitung BLA oder BLB zuzuweisen, nehmen die Mikroprozessoren MPA, MPB über das Verbindungsmittel KL eine Kommunikation auf. Derjenige Mikroprozessor, welcher mit der Busleitung verbunden ist, der das Peripheral zuletzt zugewiesen ist, hat dabei die Kontrolle, wann der andere Mikroprozessor auf das gewünschte Peripheral zugreifen kann. Gibt der zuerst genannte Mikroprozessor ein Freigabesignal, so erfolgt über die Steuereinrichtung ST eine Umschaltung und Zuweisung des Peripherals P1.

Das Mikroprozessor-System gemäß Fig. 4 beinhaltet lediglich ein Peripheral (P1), welches wahlweise einer der Busleitungen zuweisbar ist. Die übrigen Peripherals P2 bis P4 sind statisch den Busleitungen BLA beziehungsweise BLB zugewiesen. Selbstverständlich könnte dieses Ausführungsbeispiel um eine weitere Anzahl an dynamischen Peripherals erweitert werden. In diesem Falle müßte jedem der dynamischen Peripherals eine Schaltvorrichtung zugeordnet sein. Die Schaltvorrichtungen könnten gemeinsam von der in Fig. 4 gezeigten Steuereinrichtung ST angesteuert werden. Alternativ wäre natürlich auch denkbar, daß jede Schaltvorrichtung eine eigene Steuereinrichtung zugeordnet ist.

In allen Ausführungsbeispielen sind lediglich zwei Mikroprozessoren und zwei Busleitungen dargestellt. Selbstverständlich läßt sich die Erfindung auch in einem Mikroprozessor- System einsetzen, welches eine größere Anzahl an Mikroprozessoren und entsprechend Busleitungen aufweist.

Die Erfindung ermöglicht somit auf einfache Weise eine optimale Ausnutzung der in einem Multiprozessor-System zur Verfügung stehenden Ressourcen, indem die Peripherals der Kontrolle desjenigen Mikroprozessors unterstellt werden, der die Funktionalität des jeweiligen Peripherals nutzen möchte. Bezugszeichenliste MPA Mikroprozessor

MPB Mikroprozessor

KL Kommunikationsmittel

BLA Busleitung

BLB Busleitung

P1 Peripheral

P2 Peripheral

P3 Peripheral

P4 Peripheral

PL1A Verbindungsleitung

PL1B Verbindungsleitung

PL2A Verbindungsleitung

PL2B Verbindungsleitung

PL3A Verbindungsleitung

PL3B Verbindungsleitung

PL4A Verbindungsleitung

PL4B Verbindungsleitung

SV Schaltvorrichtung

SV1 Verbindungsleitung

SV2 Verbindungsleitung

SVP1 Verbindungsleitung

U Umschalter

ST Steuereinrichtung


Anspruch[de]
  1. 1. Multiprozessor-System mit zumindest zwei Mikroprozessoren (MPA, MPB), die jeweils mit einer Busleitung (BLA, BLB) verbunden sind, wobei jeder der Busleitungen (BLA, BLB) zumindest ein Peripheral (P1, P2, P3, P4) zugewiesen ist, das von dem mit der Busleitung (BLA, BLB) verbundenen Mikroprozessor (MPA, MPB) ansprechbar ist, bei dem zumindest eines der Peripherals (P1, P2, P3, P4) mittels eines Verbindungsmittels wahlweise einer der Busleitungen (BLA, BLB) zuweisbar ist.
  2. 2. System nach Anspruch 1, bei dem ein mit den Mikroprozessoren (MPA, MPB) verbundenes Kommunikationsmittel (KL) vorgesehen ist, über das die Kontrolle der Zuweisung des Peripherals (P1, P2, P3, P4) erfolgt.
  3. 3. System nach Anspruch 1 oder 2, bei dem die Kontrolle beim Zuweisen des Peripherals (P1, P2, P3, P4) zu einer der Busleitungen (BLA, BLB) durch denjenigen Mikroprozessor (MPA, MPB) erfolgt, welcher mit der Busleitung verbunden ist, der das Peripheral zuletzt zugewiesen ist.
  4. 4. System nach einem der Ansprüche 1 bis 3, bei dem die Zuweisung des Peripherals (P1, P2, P3, P4) zu einer anderen Busleitung (BLA, BLB) auf Anforderung durch einen der Mikroprozessoren (MPA, MPB) erfolgt.
  5. 5. System nach einem der Ansprüche 1 bis 4, bei dem das Verbindungsmittel ein in dem Peripheral befindliches Software-Interface (SI) darstellt, das das Peripheral elektrisch mit der ihm zugewiesenen Busleitung (BLA, BLB) verbindet.
  6. 6. System nach Anspruch 5, bei dem das Peripheral (P1, P2, P3, P4) eine direkte elektrische Verbindung (PL1A, PL1B; PL2A, PL2B; PL3A, PL3B; PL4A, PL4B) zu den Busleitungen (BLA, BLB) aufweist, denen es wahlweise zuweisbar ist.
  7. 7. System nach Anspruch 5 oder 6, bei dem das Kommunikationsmittel (KL) eine Verbindungsleitung ist und das Verbindungsmittel seine Steuerbefehle von einem der Mikroprozessoren erhält.
  8. 8. System nach Anspruch 5, bei dem das Verbindungsmittel eine Schaltvorrichtung (SV) umfaßt, die mit dem Peripheral (P1, P2, P3, P4) verbunden ist und die eine direkte elektrische Verbindung zu den Busleitungen aufweist, denen das Peripheral wahlweise zuweisbar sein soll, wobei über einen von einer Steuereinrichtung (ST) steuerbaren Umschalter (U) der Schaltvorrichtung (SV) die direkte elektrische Verbindung zu der zugewiesenen Busleitung (BLA, BLB) erfolgt.
  9. 9. System nach Anspruch 8, bei dem das Kommunikationsmittel (KL) die Steuereinrichtung (ST) des Verbindungsmittels darstellt.
  10. 10. System nach einem der vorhergehenden Ansprüche, bei dem zumindest eines der Peripherals (P1, P2, P3, P4) als Speicher ausgebildet ist.
  11. 11. System nach einem der vorhergehenden Ansprüche, bei dem zumindest eines der Peripherals (P1, P2, P3, P4) als Verschlüsselungseinheit ausgebildet ist.
  12. 12. System nach einem der vorhergehenden Ansprüche, bei dem zumindest eines der Peripherals (P1, P2, P3, P4) als Recheneinheit ausgebildet ist.
  13. 13. System nach einem der vorhergehenden Ansprüche, bei dem zumindest eines der Peripherals (P1, P2, P3, P4) als Schnittstelle ausgebildet ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com