PatentDe  


Dokumentenidentifikation DE10154812A1 05.06.2003
Titel Schaltung zum Einstellen einer Signallaufzeit eines Signals auf einer Signalleitung
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Kilian, Volker, 81669 München, DE;
Roth, Richard, 81737 München, DE;
Sommer, Stefan, 90768 Fürth, DE;
Hauptner, Lenart, 84032 Landshut, DE
Vertreter Wilhelm & Beck, 80636 München
DE-Anmeldedatum 08.11.2001
DE-Aktenzeichen 10154812
Offenlegungstag 05.06.2003
Veröffentlichungstag im Patentblatt 05.06.2003
IPC-Hauptklasse G11C 7/22
IPC-Nebenklasse G11C 11/4076   
Zusammenfassung Die Erfindung betrifft eine Abstimmschaltung zum Einstellen einer Signallaufzeit auf einer Signalleitung (2) in einer integrierten Schaltung, insbesondere einer DRAM-Schaltung. Die Abstimmschaltung weist einen Transistor (T, T1, T2, T3) und einen Kondensator (C, C1, C2, C3) auf, wobei ein Steueranschluss des Transistors (T, T1, T2, T3) mit einer Steuereinheit (SE) verbunden ist, um den Kondensator (C, C1, C2, C3) über den Transistor (T, T1, T2, T3) mit der Signalleitung (2) schaltbar zu verbinden, um die Signallaufzeit auf der Signalleitung (2) abhängig von einem Anlegen eines in der Steuereinheit (SE) generierten Steuersignals (S, S1, S2, S3) an den Steueranschluss des Transistors (T, T1, T2, T3) einzustellen.

Beschreibung[de]

Die Erfindung betrifft eine Schaltung zum Einstellen einer Signallaufzeit auf einer Signalleitung sowie ein Verfahren zum Ermitteln von Timing-Parametern in einer integrierten Schaltung.

Das gezielte Einstellen von Laufzeiten von chipinternen Signalen auf einem integrierten Schaltkreis ist in der Regel nur mit zusätzlichen Schaltungselementen möglich, die speziell zu diesem Zweck in der integrierten Schaltung integriert werden. Die Laufzeiten von chipinternen Signalen müssen manipuliert werden, um die korrekte Funktion bestimmter, zumeist Timingkritischer Schaltkreiskomponenten zu gewährleisten. Die Laufzeiten werden dabei in der Regel durch chipinterne Verzögerungsschaltungen eingestellt, die die relativen Verzögerungen bestimmter Signale in der notwendigen Weise beeinflussen.

Um eine integrierte Schaltung zu charakterisieren, ist oftmals eine gezielte Manipulation einzelner interner Signallaufzeiten notwendig. Dies ist in der Regel nicht oder nur mit sehr aufwendigen und zeitintensiven Methoden möglich, die im ungünstigen Fall auch andere als die gewünschte Chip-Eigenschaft verändern und oft auch nicht sehr gut reproduzierbar sind. Z. B. können bei dem Focused-Ion-Beam-Verfahren Schaltungsleiterbahnen durch einen Ionenstrahl weggenommen bzw. aufgebracht werden. Das Aufbringen von Leiterbahnen erfolgt durch einen Ionenstrahl, der in der Nähe des Bereiches, an dem eine Leiterbahn abgeschieden werden soll, fokussiert wird, wobei ein dort befindliches reaktives Gas zersetzt wird und dadurch ein leitendes Material auf der Oberfläche der integrierten Schaltung abgeschieden wird. Dieses Verfahren ist zeitaufwendig und nur mit besonderem Aufwand und speziellen Geräten durchführbar.

Im Produktionstest müssen bestimmte Spezifikationswerte der integrierten Schaltung überprüft werden. Dazu gehören u. a. auch eine Reihe von Timing-Parametern, z. B. Setup- und Hold- Zeiten in einer Speicherschaltung. Bisher sind lediglich externe Testsysteme vorgesehen, mit denen eine Variation der zu überprüfenden Timing-Parameter durchgeführt werden kann, um damit den spezifizierten Arbeitsbereich der integrierten Schaltung zu überprüfen. Es ist damit nicht möglich, den Bereich der Timing-Parameter, in denen die integrierte Schaltung funktionsfähig ist, mit einer ausreichenden Genauigkeit zu testen.

Die Timing-Parameter wie Setup- und Hold-Zeiten eines Speicherbausteins sowie des zeitlichen Bezugs eines entsprechenden Eingangssignals für den Speicherbaustein geben an, in welchem Bereich der Speicherbaustein bezüglich des entsprechenden Eingangssignals funktionsfähig ist. Üblicherweise müssen integrierte Schaltungen, bei denen die bestimmten Timing- Parameter außerhalb eines definierten Bereiches liegen, verworfen werden. Eine Anpassung bzw. Modifikation der Timing- Parameter ist nicht vorgesehen, da die Verwendung von Verzögerungselementen keine ausreichende Genauigkeit bietet.

Das Testen von integrierten Schaltungen mit Hilfe eines externen Testsystems ist komplex und kostenintensiv. Insbesondere die Messpräzision entspricht aufgrund von nicht bestimmbaren Effekten von Zuleitung und Kontaktierung und Ähnlichem nicht den Anforderungen.

Des Weiteren ist es mit externen Testsystemen nicht möglich, Timing-Parameter relativ zu einem chipinternen Taktsignal zu vermessen.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Schaltung zum Einstellen einer Signallaufzeit vorzusehen, mit der die Signallaufzeit auf einer Signalleitung besonders genau eingestellt werden kann. Ferner ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Ermitteln eines Timing-Parameters einer integrierten Schaltung zur Verfügung zu stellen.

Diese Aufgabe wird durch die Ansprüche 1 und 14 gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine Abstimmschaltung zum Einstellen einer Signallaufzeit eines Signals auf einer Signalleitung in einer integrierten Schaltung vorgesehen. Die Abstimmschaltung weist einen Transistor und einen Kondensator auf. Ein Steueranschluss des Transistors ist mit einer Steuereinheit verbunden, um den Kondensator über den Transistor mit der Signalleitung schaltbar zu verbinden, um die Signallaufzeit des Signals auf der Signalleitung abhängig von einem Anlegen eines in der Steuereinheit generierten Steuersignals an den Steueranschluss des Transistors einzustellen.

Der Vorteil der Erfindung besteht darin, dass chipinterne Kapazitäten schaltbar an eine Signalleitung angeschlossen sind, so dass die Signalverzögerung eines Signals, das über die Signalleitung gesendet wird, durch Ab- und Zuschalten der Kapazität verändert werden kann. Dies erfolgt durch Änderung der Zeitkonstanten, die durch Widerstand und Kapazität der Leitung bestimmt wird. Die zeitliche Verzögerung ist durch die Steilheit der Signalflanke gegeben, die von der Zeitkonstanten abhängt.

Die erfindungsgemäße Abstimmschaltung ermöglicht auf diese Weise, dass betriebswesentliche Parameter nachträglich angepasst werden können, um so integrierte Schaltungen, die aufgrund unbrauchbarer Parametereigenschaften verworfen werden müssten, nachträglich zu korrigieren.

Bei einer Verwendung der Abstimmschaltung in einer DRAM- Schaltung können insbesondere zur Technologiestabilisierung notwendige, ansonsten aber ungenutzte zusätzliche Kondensatoren verwendet werden. Solche Kondensatoren werden beispielsweise in freien Bereichen von Standardzellen vorgesehen. Dadurch wird erreicht, dass ein durch die Abstimmschaltung notwendiger zusätzlicher Flächenbedarf möglichst gering gehalten wird, da lediglich das Vorsehen von Schalttransistoren zum An- und Abschalten der entsprechenden Kondensatoren benötigt werden.

Ein weiterer Vorteil besteht darin, dass die erfindungsgemäße Abstimmschaltung für die Manipulation von chipinternen Signallaufzeiten genutzt werden, um interne Timing-Parameter während des Produktionstests und bei der Charakterisierung von integrierten Schaltungen zu messen.

Es kann weiterhin vorgesehen sein, dass die Abstimmschaltung einen weiteren Transistor und einen weiteren Kondensator umfasst, wobei ein Steueranschluss des weiteren Transistors mit der Steuereinheit verbunden ist. Dadurch kann der weitere Kondensator über den weiteren Transistor durch die Steuereinheit steuerbar mit der Signalleitung verbunden werden, um die Signallaufzeit durch Anlegen der Steuersignale an die Steueranschlüsse der Transistoren einzustellen. Die Steuersignale werden so ausgewählt, um die Signallaufzeit auf der Signalleitung definiert einzustellen. Durch das Vorsehen von mehreren Transistoren und Kondensatoren, die an die Signalleitung angeschlossen sind, können unterschiedliche Signallaufzeiten auf der Signalleitung eingestellt werden. Es ist dabei möglich, Kondensatoren mit verschiedenen Kapazitäten vorzusehen.

Vorzugsweise ist zumindestens einer der Kondensatoren durch einen Trench-Kondensator gebildet, der nicht als Speicherkondensator in der integrierten Schaltung vorgesehen ist und lediglich zur Technologiestabilisierung bei der bei der Herstellung von DRAMs verwendeten DRAM-Technologie mit Trench- Kondensatoren dient.

Die Steuereinheit kann sowohl in einer externen Testeinheit, an die die integrierte Schaltung zum Testen angeschlossen wird, als auch in der integrierten Schaltung vorgesehen sein. Die Steuereinheit kann weiterhin einen beschreibbaren Einstellungsspeicher zum Speichern eines Einstellungsdatums umfassen, der von externer Seite beschreibbar ist, um das Steuersignal abhängig von dem Einstellungsdatum zur Verfügung zu stellen. Dadurch kann über das Einstellungsdatum von externer Seite, z. B. von einer Testeinheit, eine Signallaufzeit vorgegeben werden, die bis zum erneuten Beschreiben des Einstellungsspeichers erhalten bleibt. Im Falle, dass der Einstellungsspeicher ein permanenter Speicher ist, z. B. ein Fuse, kann von externer Seite eine Signallaufzeit dauerhaft vorgegeben werden.

Die Steuereinheit kann ferner eine Logikschaltung umfassen, mit denen das bzw. die Steuersignale erzeugt werden können. Die Logikschaltung kann beispielsweise eine Testschaltung sein, die ein Testen der integrierten Schaltung und/oder ein Ermitteln von Timing-Parametern in der integrierten Schaltung durchführt. Der so ermittelte Wert wird in Steuersignale umgesetzt, die an den Steueranschlüssen angelegt werden. Diese Steuersignale können beispielsweise über eine oder mehrere externe Anschlüsse der integrierten Schaltung extern zur Verfügung gestellt werden.

Es kann weiterhin vorgesehen sein, dass die Steuereinheit der Abstimmschaltung eine einstellbare Spannungsquelle umfasst, um ein analoges Steuersignal zu generieren, wobei das Steuersignal eine Steuerspannung zur Ansteuerung des Transistors umfasst. Auf diese Weise kann der Durchlasswiderstand des Transistors über die Steuerspannung eingestellt werden, um gemäß einem weiteren Parameter, nämlich der Steuerspannung, die Signallaufzeit zu beeinflussen.

Weiterhin kann vorgesehen sein, dass die Abstimmschaltung eine BIST-Schaltung aufweist (Build-In-Self-Test-Schaltung).

Eine BIST-Schaltung ist ein in einer integrierten Schaltung integrierter Schaltkreis, der im wesentlichen eigenständig Testabläufe steuern und Testmuster generieren kann. Die Steuereinheit ist mit einer BIST-Schaltung verbunden ist, um die integrierte Schaltung in einem Selbsttestvorgang mit verschiedenen durch die Steuereinheit einzustellenden Signallaufzeiten zu testen. Dadurch kann in vorteilhafter Weise erreicht werden, dass durch einen Selbsttestvorgang in der integrierten Schaltung ein Optimierungsverfahren, z. B. iterativ, durchgeführt werden kann, wodurch die Signallaufzeit auf einer Signalleitung optimal eingestellt wird. Dies wird beispielsweise durchgeführt, indem ein Testvorgang nacheinander mit verschiedenen eingestellten Signallaufzeiten durchgeführt wird.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Ermitteln eines Timing-Parameters einer integrierten Schaltung vorgesehen. Dabei wird ein von der Signallaufzeit eines Signals abhängiger Testvorgang bei einer durch das/die Steuersignale eingestellten Signallaufzeit durchgeführt, wobei in wiederholter Weise die Signallaufzeit durch Einstellen des/der Steuersignale nach Abschluss des Testvorgangs derart verändert wird und der Testvorgang erneut vorgenommen wird, so dass als Timing-Parameter eine Signallaufzeit ermittelt wird, die einen Grenzwert für die Signallaufzeit darstellt, bis zu dem die integrierte Schaltung fehlerfrei betrieben werden kann.

Das erfindungsgemäße Verfahren hat den Vorteil, dass durch Verändern der Signallaufzeit und anschließendem Vornehmen eines Testvorgangs eine Signallaufzeit herausgefunden werden kann, die einen Grenzwert für die Signallaufzeit darstellt, bis zu dem die integrierte Schaltung fehlerfrei betrieben werden kann.

Dadurch können in vorteilhafter Weise Timing-Parameter ermittelt werden, die zur Klassifizierung der integrierten Schaltung bzw. zur Feststellung von Toleranzbereichen und Grenzwerten notwendig sind. Dies ist insbesondere dann vorteilhaft, wenn die Signallaufzeiten auf der Signalleitung mit Hilfe einer chipinternen Testschaltung, z. B. BIST-Schaltung, verändert werden, um so ein aufwendiges und zeitintensives Testen und Einstellen von Signallaufzeiten mittels externer Testsysteme zu vermeiden. Die in Produktionstests notwendigerweise zu bestimmenden Spezifikationswerte der integrierten Schaltung können damit getestet werden. Dadurch werden externe Tester entlastet und Zeit beim Durchführen des Testvorgangs eingespart.

Darüber hinaus ist es möglich, mit der erfindungsgemäßen Abstimmschaltung und dem erfindungsgemäßen Verfahren, eine höhere Messpräzision als mit bisherigen Verfahren zu erreichen. Dies ist insbesondere bei Messungen von Timing-Parametern, wie Setup- und Hold-Zeiten einer DRAM-Schaltung erforderlich.

Darüber hinaus eignet sich die erfindungsgemäße Schaltung und das Verfahren, Timing-Parameter relativ zu einer chipinternen Taktsignal zu vermessen, das mit einer externen Testeinheit aufgrund der notwendigen langen Leitungsverbindung zwischen integrierter Schaltung und Testeinheit nicht möglich ist. Die genannten chipinternen Referenztaktsignale sind in der Regel einer Messung durch ein Testsystem nicht zugänglich. Messungen von Timing-Parametern relativ zu diesen Referenzsignalen mittels externer Testsysteme sind damit nicht möglich.

Es kann weiterhin vorgesehen sein, dass in wiederholter Weise die Signallaufzeit durch Einstellen des/der Steuersignale derart verändert wird, so dass ein erster Timing-Parameter und ein zweiter Timing-Parameter ermittelt wird, die Signallaufzeiten entsprechen, zwischen denen der Testvorgang keinen Fehler ergibt, wobei außerhalb des durch die Signallaufzeiten gebildeten Bereichs der Testvorgang einen Fehler ergibt. Dieses Verfahren eignet sich in besonderer Weise zur präzisen Ermittlung von Setup- und Hold-Zeiten für eine Speicherschaltung, da mit dem erfindungsgemäßen Verfahren die Signallaufzeiten besonders exakt eingestellt werden können.

Die Erfindung wird im Folgenden anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:

Fig. 1 eine Abstimmschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung; und

Fig. 2 eine Abstimmschaltung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.

Die Erfindung wird am Beispiel eines DRAM-Speicherbausteins beschrieben, ist jedoch auf jede Art von integrierten Schaltungen anwendbar.

In Fig. 1 ist eine Abstimmschaltung gezeigt, mit der die Signallaufzeit auf einer Signalleitung L eingestellt werden kann. Die Signalleitung L ist mit einem ersten Anschluss eines Transistors T verbunden. Ein zweiter Anschluss des Transistors T ist mit einem ersten Anschluss des Kondensators C verbunden. An einen zweiten Anschluss des Kondensators C ist ein festes Spannungspotenzial, vorzugsweise ein Massepotenzial, insbesondere ein festes, d. h. unveränderliches, Spannungspotenzial, das in der integrierten Schaltung zur Verfügung gestellt wird, angeschlossen. Ein Steueranschluss des Transistors T ist mit einer Steuereinheit SE verbunden. Die Steuereinheit SE generiert ein Steuersignal S, mit dem der Transistor T angesteuert wird.

Das Steuersignal S weist eine Steuerspannung auf und kann sowohl ein digitales Signal als auch ein analoges Signal sein. Kann im Fall eines digitalen Steuersignals das Steuersignal S lediglich die logischen Zustände "0" und "1" annehmen, so wird der Transistor T entweder vollständig durchgeschaltet oder vollständig abgeschaltet. Auf diese Weise liegt in einem Fall die Kapazität des Kondensators an der Signalleitung an, im anderen Fall nicht. Dadurch können zwei Signallaufzeiten auf der Signalleitung eingestellt werden.

Wird durch die Steuereinheit ein analoges Steuersignal S generiert, so lässt sich der Transistor T abschalten oder mit verschiedenen Durchlasswiderständen einschalten. Auf diese Weise kann der Kondensator C über verschiedene Widerstände mit der Signalleitung L verbunden sein, wodurch die Signallaufzeit variiert werden kann.

Die Laufzeit T eines Signales auf der Signalleiterbahn L ist abhängig von dem Widerstand R und der Kapazität C. Dabei wächst T mit zunehmendem R und C. Vereinfacht dargestellt, ergibt sich folgender Zusammenhang:



T = R.C

Bei der erfindungsgemäßen Schaltung wird die Leiterbahnkapazität CL kontrolliert verändert, indem die zusätzliche Kapazität CT des Kondensators C angeschlossen wird. Der Wert der angeschlossenen Kapazität lässt sich mittels des Transistors und dem Steuersignal S als auch durch den Wert der Kapazität CT vorgeben. Die effektive Kapazität ergibt sich damit als:



CEFF = CL + F.CT

Der Faktor F bestimmt den Öffnungsgrad des Transistors T und beträgt zwischen 0 und 1. F ist abhängig von dem Steuersignal S bzw. von deren Steuerspannung.

Der Kondensator C wird vorzugsweise als Deep-Trench-Kondensator ausgeführt, die in der DRAM-Schaltung in großer Anzahl vorhanden sind. Während im Normalfall die Deep-Trench-Kondensatoren verwendet werden, um Informationen zu speichern, existieren weiterhin eine große Zahl von sogenanntten Dummy- Deep-Trench-Konden-satoren in der integrierten Schaltung, die dazu dienen, den Herstellungsprozess zu stabilisieren und besser zu kontrollieren. Die Dummy-Deep-Trench-Kondensatoren werden in der Regel nicht für andere Zwecke genutzt und können daher für die erfindungsgemäße Abstimmschaltung verwendet werden, ohne dass zusätzliche Fläche zur Realisierung der benötigten Kapazität zur Verfügung gestellt werden muss. Die Dummy-Deep-Trench-Kondensatoren werden in freien Bereichen von Standardzellen (z. B. I/O, SRAM, Logik usw.) und insbesondere in den Ansteuerschaltungen für DRAM-Schaltungen vorgesehen.

Neben der Verwendung der erfindungsgemäßen Abstimmschaltung zur Einstellung von Signalverzögerungen von Signalen auf Signalleitungen kann die Abstimmschaltung auch bei der Charakterisierung von integrierten Schaltungen eine wesentliche Rolle spielen. Bei der Charakterisierung von integrierten Schaltungen ist oftmals die gezielte mehrfache Manipulation von Signallaufzeiten notwendig, um die Betriebstoleranzen der integrierten Schaltung zu bestimmen. Diese ist in der Regel nur sehr schwierig zu manipulieren, z. B. mit Hilfe einer Focused- Ion-Beam-Manipulation.

Abhängig von dem jeweiligen Design einer integrierten Schaltung gibt es Timing-kritische Signale, die bei der Charakterisierung eine wesentliche Rolle spielen. Die Signallaufzeiten dieser Signale können mit Hilfe der erfindungsgemäßen Abstimmschaltung verändert werden, indem die Leitungskapazität CL der Signalleitung L erhöht wird. Dies erfolgt durch das Verändern des Steuersignals S.

Gemäß der in Fig. 1 dargestellten Schaltung ist das Steuersignal S vorzugsweise ein analoges Signal, mit dem die Durchlässigkeit des Transistors T gesteuert wird. Das Steuersignal S kann einerseits über externe Anschlüsse der integrierten Schaltung an den Steueranschluss des Transistors T angelegt werden und andererseits über programmierbare Register in der Steuereinheit vorgegeben sein. Die programmierbaren Register können entweder von einer externen Testeinheit oder über eine dem Fachmann bekannte BIST-Logik (Build-In-Self-Test) bzw. State Machine beschrieben werden. Die BIST-Logik bzw. State Machine kann entweder fest vorprogrammiert oder von außen programmierbar sein.

Zur Bestimmung eines Timing-Parameters der integrierten Schaltung wird ein Test definiert, bei dem das Testergebnis kritisch von dem zu charakterisierenden Signal abhängt. Dieser Test wird nun für ein bestimmtes Steuersignal S durchgeführt, das einer bestimmten Signallaufzeit auf der Signalleitung L entspricht. Ist der Test erfolgreich, so wird das Steuersignal geändert, so dass die Signallaufzeit des Signals zu einem weiteren zumeist ungünstigeren Wert hin verschoben wird. Anschließend wird der Test so oft wiederholt, bis der Test nicht mehr das korrekte Ergebnis liefert. Auf diese Weise erhält man einen Timing-Parameter, der einen Grenzwert für die Signallaufzeit angibt, bei der die integrierte Schaltung gerade noch fehlerfrei betrieben werden kann. Dieser Vorgang kann wiederholt werden, um einen zweiten Grenzwert zu bestimmen und so einen Bereich von Signallaufzeiten festzustellen, in dem die Schaltung fehlerfrei betrieben werden kann.

Dieser Vorgang zur Charakterisierung eines Timing-Parameters kann vollständig gesteuert durch die BIST-Schaltung, chipintern durchgeführt werden, ohne dass auf eine Steuerung durch eine externe Testeinheit zurückgegriffen werden muss.

Dies erlaubt eine in hohem Maße reproduzierbare Methode der Messung und die automatisierte Charakterisierung ansonsten nur schwer zugänglicher Parameter in einer großen Anzahl von integrierten Schaltungen.

Beim Produktionstest von integrierten Schaltungen müssen Spezifikationswerte getestet werden. Dazu gehören insbesondere Laufzeitparameter, z. B. Setup- und Hold-Zeiten der DRAM-Speicher. Dies wird bisher nur mit Hilfe von externen Testeinheiten ermöglicht, die eine Einstellung der zu überprüfenden Timing-Parameter erlaubt. Ein Test solcher Spezifikationswerte durch chipinterne Testlogik ist bisher nicht vorgesehen.

Eine integrierte Schaltung, bei der bestimmte Timing-Parameter, wie Setup- und Hold-Zeiten nicht innerhalb von vorbestimmten Grenzen liegen, muss normalerweise verworfen werden. Die erfindungsgemäße Abstimmschaltung ermöglicht es, die Timing-Parameter zu manipulieren, um eine integrierte Schaltung zu erhalten, deren Spezifikationswerte innerhalb des gewünschten Bereiches liegen.

In einem Fall, bei der bei einer integrierten DRAM-Speicherschaltung Hold-Zeitprobleme für ein Eingangssignal auftreten, jedoch die Setup-Zeit unkritisch ist, kann durch Verzögern des Eingangssignals auf einer entsprechenden Signalleitung L, z. B. einer Datensignalleitung der DRAM-Speicherschaltung, der entsprechende Timing-Parameter des integrierten Schaltkreises innerhalb des durch die Spezifikation bestimmten Bereiches gebracht werden. Durch das gesteuerte Zuschalten der Kapazität CT kann die Verzögerung des Signals auf der Signalleitung präzise eingestellt werden. Dazu muss das Steuersignal S. das an den Transistor T angelegt wird, sehr exakt justierbar sein. Um das so bestimmte Steuersignal S dauerhaft für die entsprechende Signalleitung zur Verfügung zu stellen, ist es sinnvoll, so genannte Fuses als Einstellungsspeicher vorzusehen, in die ein Einstellungswert gespeichert wird, der einem bestimmten Wert des Steuersignals S entspricht.

Das optimale Steuersignal S kann beispielsweise iterativ oder durch ein sonstiges Optimierungsverfahren ermittelt werden.

In Fig. 2 ist eine Schaltung gemäß einer weiteren Ausführungsform der Erfindung dargestellt. Sie weist mehrere Transistoren T1, T2, T3 und mehrere Kondensatoren C1, C2 und C3 auf. Transistoren und Kondensatoren sind jeweils in Serie geschaltet und mit der Signalleitung L verbunden. Steueranschlüsse der Transistoren T1, T2, T3 sind mit der Steuereinheit SE verbunden. In dieser Ausführungsform wird die Signallaufzeit der Signalleitung L gemäß digitaler Steuersignale S1, S2, S3 eingestellt. Das Vorsehen einer einstellbaren, analogen Spannungsquelle wie im Ausführungsbeispiel nach Fig. 1 kann hierbei entfallen, wodurch der Flächenbedarf reduziert werden kann. Durch das Vorsehen von Kondensatoren C1, C2, C3 mit verschiedenen Kapazitäten oder durch Parallelschalten von mehreren Kondensatoren lassen sich die Signallaufzeiten auf der Signalleitung L über einen großen Bereich und mit einer hohen Genauigkeit einstellen, wobei die Genauigkeit abhängig von der Anzahl der verwendeten Transistor-Kondensator-Elemente ist.

Die effektive Kapazität ergibt sich damit als:



CEFF = CL + F1.C1 + F2.C2 + F3.C3

Dabei sind die Faktoren F1, F2, F3 entweder 0 oder 1 in Abhängigkeit von den Steuersignal S1, S2, S3.

In Fig. 3 ist schematisch die Anordnung von Schaltkreisen in einer integrierten Schaltung 1 dargestellt. Am Rand der integrierten Schaltung 1 befinden sich Ein-/Ausgabeschaltkreise 2. Die integrierte Schaltung 1 weist weiterhin zwei DRAM- Speicherbereiche 3 auf, die über eine Schnittstellenschaltung 4 angesteuert werden können. Die übrigen nicht durch die DRAM-Schaltung und die Schnittstellenschaltung 4 benötigten Flächen können durch z. B. Logikschaltungen 5 belegt sein. Im allgemeinen sind die Schnittstellenschaltungen 4 und die Logikschaltungen 5 aus Standardschaltungselementen zusammengesetzt, wobei sich je nach Layout freibleibende Bereiche bilden können. In den freibleibenden Flächenbereichen werden zum Zweck der Technologiestabilisierung Trench-Kapazitäten angeordnet, die im allgemeinen ungenutzt sind und elektrisch nicht mit den Logikschaltkreisen in Kontakt stehen.

In den Logikschaltkreisen werden nun zusätzliche Transistoren vorgesehen, die insbesondere in der Nähe von Signalleitungen angeordnet sind, dessen Signalverzögerungszeiten einstellbar sein sollen. Während die Anschlüsse der ungenutzten Trench- Kapazitäten gewöhnlich auf einem festen vorbestimmten Potential gehalten werden, wird bei den zur Einstellung der Verzögerungszeit genutzten Trench-Kapazitäten zumindest ein Anschluss über den entsprechenden Transistor mit einer der zu beeinflussenden Signalleitungen verbunden. Dabei können auch von den jeweiligen Signalleitungen weiter entfernte Trench- Kapazitäten verwendet werden, da die Verbindungsleitung zwischen der Trench-Kapazität und der jeweils zu beeinflussenden Signalleitung lediglich die effektive Kapazität, mit der die Signalleitung beaufschlagt werden soll, vergrößert. Bezugszeichenliste 1 Integrierte Schaltung

2 Ein-/Ausgabeschaltkreis

3 DRAM-Schaltung

4 Schnittstellenschaltung

5 Logikschaltung

T, T1, T2, T3 Transistoren

C, C1, C2, C3 Kondensatoren

L Signalleitung

S, S1, S2, S3 Steuersignale

SE Steuereinheit


Anspruch[de]
  1. 1. Abstimmschaltung zum Einstellen einer Signallaufzeit eines Signals auf einer Signalleitung (L) in einer integrierten Schaltung, insbesondere einer DRAM-Schaltung, wobei die Abstimmschaltung einen Transistor (T, T1, T2, T3) und einen Kondensator (C, C1, C2, C3) umfasst, wobei ein Steueranschluss des Transistors (T, T1, T2, T3) mit einer Steuereinheit (SE) verbunden ist, um den Kondensator (C, C1, C2, C3) über den Transistor (T, T1, T2, T3) mit der Signalleitung (L) schaltbar zu verbinden, um die Signallaufzeit des Signals auf der Signalleitung (L) abhängig von einem Anlegen eines in der Steuereinheit (SE) generierten Steuersignals an den Steueranschluss des Transistors (T, T1, T2, T3) einzustellen.
  2. 2. Abstimmschaltung nach Anspruch 1, wobei die Steuereinheit (SE) so ausgeführt ist, um eine Steuerspannung als Steuersignal an den Steuereingang anzulegen.
  3. 3. Abstimmschaltung nach Anspruch 1 oder 2, wobei die Abstimmschaltung einen weiteren Transistor (T2, T3) und einen weiteren Kondensator (C2, C3) umfasst, wobei ein Steueranschluss des weiteren Transistors (T2, T3) mit der Steuereinheit (SE) verbunden ist, um den weiteren Kondensator (C2, C3) über den weiteren Transistor (T2, T3) durch die Steuereinheit (SE) steuerbar mit der Signalleitung (L) zu verbinden, um die Signallaufzeit durch Anlegen der Steuersignale (S1, S2, S3) an die Steueranschlüsse der Transistoren (T1, T2, T3) einzustellen.
  4. 4. Abstimmschaltung nach einem der Ansprüche 1 bis 3, wobei der Kondensator (C, C1) und/oder der weitere Kondensator (C2, C3) einen Trench-Kondensator umfasst, der nicht zur Speicherung von Information verwendet wird.
  5. 5. Abstimmschaltung nach einem der Ansprüche 1 bis 4, wobei die Abstimmschaltung mit einer externen Testeinheit verbindbar ist.
  6. 6. Abstimmschaltung nach Anspruch 5, wobei die externe Testeinheit die Steuereinheit (SE) umfasst.
  7. 7. Abstimmschaltung nach einem der Ansprüche 1 bis 5, wobei die Steuereinheit (SE) in der integrierten Schaltung vorgesehen ist.
  8. 8. Abstimmschaltung nach Anspruch 7, wobei die Steuereinheit (SE) einen beschreibbaren Einstellungsspeicher zum Speichern eines Einstellungsdatums umfasst, der insbesondere durch externe Signale beschreibbar ist, um das Steuersignal (S, S1, S2, S3) abhängig von dem Einstellungsdatum zur Verfügung zu stellen.
  9. 9. Abstimmschaltung nach einem der Ansprüche 7 oder 8, wobei die Steuereinheit (SE) eine Logikschaltung umfasst, um das Steuersignal (S, S1, S2, S3) zu erzeugen.
  10. 10. Abstimmschaltung nach einem der Ansprüche 7 bis 9, wobei der/die Steueranschlüsse mit einem oder mehreren externen Anschlüssen der integrierten Schaltung verbunden sind, um das/die Steuersignale (S, S1, S2, S3) extern zur Verfügung zu stellen.
  11. 11. Abstimmschaltung nach einem der Ansprüche 1 bis 10, wobei die Steuereinheit (SE) eine einstellbare Spannungsquelle umfasst, um das Steuersignal (S, S1, S2, S3) zu generieren, wobei das Steuersignal (S, S1, S2, S3) eine Steuerspannung zur Aussteuerung des Transistors (T, T1, T2, T3) umfasst.
  12. 12. Abstimmschaltung nach einem der Ansprüche 1 bis 11, wobei die Steuereinheit (SE) eine Fuse-Speicherzelle umfasst, um die Steuersignale (S, S1, S2, S3) nach einem Optimierungsschritt dauerhaft zu speichern.
  13. 13. Abstimmschaltung nach einem der Ansprüche 1 bis 12, wobei eine BIST-Schaltung vorgesehen ist, wobei die Steuereinheit (SE) mit der BIST-Schaltung verbunden ist, um die integrierte Schaltung in einem Selbsttestvorgang mit verschiedenen durch die Steuereinheit (SE) einstellbaren Signallaufzeiten zu testen.
  14. 14. Verfahren zum Ermitteln eines Timing-Parameters einer integrierten Schaltung mit einer Schaltung nach einem der Ansprüche 1 bis 13, wobei ein von der Signallaufzeit eines Signals abhängiger Testvorgang bei einer durch das/die Steuersignale (S, S1, S2, S3) eingestellten Signallaufzeit durchgeführt wird, wobei in wiederholter Weise die Signallaufzeit durch Einstellen des/der Steuersignale (S, S1, S2, S3) nach Beenden des Testvorgangs derart verändert wird und der Testvorgang erneut vorgenommen wird, so dass als Timing-Parameter eine Signallaufzeit ermittelt wird, die einen Grenzwert für die Signallaufzeit darstellt, bis zu dem die integrierte Schaltung fehlerfrei betrieben werden kann.
  15. 15. Verfahren nach Anspruch 14, wobei in wiederholter Weise die Signallaufzeit durch Einstellen des/der Steuersignale (S, S1, S2, S3) derart verändert wird, so dass ein erster Timing- Parameter und ein zweiter Timing-Parameter ermittelt werden, die Signallaufzeiten sind, zwischen denen der Testvorgang keinen Fehler ergibt, wobei außerhalb des durch die Signallaufzeiten gebildeten Bereichs der Testvorgang einen Fehler ergibt.
  16. 16. Verfahren nach einem der Ansprüche 13 oder 14, wobei als der Timing-Parameter eine Setup- oder Hold-Zeit für eine Speicherschaltung ermittelt wird.
  17. 17. Verfahren zum Einstellen von Timing-Parametern einer integrierten Schaltung, wobei die Signallaufzeit eines Datensignals für eine Speicherschaltung mit einer Schaltung nach einem der Ansprüche 1 bis 13 einstellbar ist, wobei die Signallaufzeit so eingestellt wird, um das Datensignal in die Speicherschaltung innerhalb einer bestimmten Setup-Zeit und während einer bestimmten Hold-Zeit zu übernehmen.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com