PatentDe  


Dokumentenidentifikation DE69627724T2 23.10.2003
EP-Veröffentlichungsnummer 1069573
Titel Ferroelektrischer Speicher mit Rücksetzschaltung
Anmelder Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka, JP
Erfinder Hirano, Hiroshige, Nara-shi, Nara 631, JP;
Moriwaki, Nobuyuki, Kyoto-shi, Kyoto 616, JP;
Sumi, Tasumi, Mishima-gun, Osaka 618, JP
Vertreter Vossius & Partner, 81675 München
DE-Aktenzeichen 69627724
Vertragsstaaten DE, FR, GB, IT, NL
Sprache des Dokument EN
EP-Anmeldetag 01.08.1996
EP-Aktenzeichen 001181312
EP-Offenlegungsdatum 17.01.2001
EP date of grant 23.04.2003
Veröffentlichungstag im Patentblatt 23.10.2003
IPC-Hauptklasse G11C 11/22

Beschreibung[de]

Die vorliegende Erfindung betrifft eine ferroelektrische Speichervorrichtung, die nicht für das Hervorrufen einer Fehlfunktion anfällig ist, indem ein elektrisches Feld an den ferroelektrischen Kondensator angelegt wird.

Es wurde eine ferroelektrische Speichervorrichtung zum Verwirklichen nichtflüchtiger gespeicherter Daten unter Verwendung eines ferroelektrischen Materials im Kondensator der Speicherzelle vorgeschlagen. Der ferroelektrische Kondensator hat eine Hysteresekennlinie, und es verbleibt dementsprechend selbst dann, wenn das elektrische Feld Null ist, entsprechend der magnetischen Vorgeschichte eine Remanenz mit einer anderen Polarität. Durch Ausdrücken der gespeicherten Daten durch eine Remanenz des ferroelektrischen Kondensators kann eine nichtflüchtige Speichervorrichtung verwirklicht werden.

In US-A-4 873 664 sind zwei Arten ferroelektrischer Speichervorrichtungen offenbart. Beim ersten Typ weist eine Hauptkörper-Speicherzelle einen Transistor und einen Kondensator (1T1C) für jedes Bit auf. Beispielsweise besteht eine Blind-Speicherzelle (Referenzzelle) für einen Block aus 256 Hauptkörper-Speicherzellen (normalen Zellen).

Beim zweiten Typ weist eine Hauptkörper-Speicherzelle zwei Transistoren und zwei Kondensatoren (2T2C) für jedes Bit auf und hat keine Blind-Speicherzelle. Das heißt, daß ein Paar komplementärer Daten in einem Paar ferroelektrischer Kondensatoren gespeichert wird. Der Oberbegriff von Anspruch 1 geht von einer solchen 2T2C-Hauptkörper-Speicherzelle aus.

Als Beispiele ferroelektrischer Materialien zur Bildung eines Kondensators sind KNO&sub3;, PbLa&sub2;O&sub3;-ZrO&sub2;-TiO&sub2; und PbTiO&sub3;- PbZrO&sub3; bekannt. Ein ferroelektrisches Material, das eine viel kleinere Ermüdung aufweist als PbTiO&sub3;-PbZrO&sub3; und das dementsprechend für eine ferroelektrische Speichervorrichtung geeignet ist, ist im Amtsblatt der internationalen PCT- Veröffentlichung WO93/12542 offenbart.

Bei der oben erwähnten ferroelektrischen 1T1C-Speichervorrichtung gemäß US-A-4 873 664 hat der Blind-Speicherzellenkondensator eine Kapazität, nämlich eine Fläche, die mindestens doppelt so groß ist wie diejenige des Hauptkörper- Speicherzellenkondensators. Abgesehen davon kehrt der Hauptkörper-Speicherzellenkondensator entsprechend den beim Auslesen gespeicherter Daten seine Polarität um und kehrt in den ursprünglichen Polaritätszustand zurück oder erhält den ursprünglichen Polaritätszustand ohne eine Umkehr. Andererseits erhält der Blind-Speicherzellenkondensator den ursprünglichen Polaritätszustand unabhängig von den in der Hauptkörper- Speicherzelle gespeicherten Daten ohne eine Umkehr. Das heißt, daß der Hauptkörper-Speicherzellenkondensator die Spannung sowohl mit positiver als auch mit negativer Polarität zwischen die Elektroden legt, während der Blind-Speicherzellenkondensator die Spannung immer in einer Polarität zwischen die Elektroden legt.

Die an die Zellen-Plattenelektrode des Hauptkörper- Speicherzellenkondensators angelegte Spannung, die an die Zellen-Plattenelektrode (Blindzellen-Plattenelektrode) des Blind-Speicherzellenkondensators angelegte Spannung, die an die Wortleitung, welche an die Gate-Elektrode des Hauptkörper-Speicherzellenkondensators angeschlossen ist, angelegte Spannung, und die an die Wortleitung (Blind-Wortleitung), welche an die Gate-Elektrode des Blind-Speicherzellentransistors angeschlossen ist, angelegte Spannung betragen alle 5 V, was der Leistungsquellenspannung gleicht.

Beim Auslesen der Daten wird gleichzeitig eine Spannung an die Wortleitung und die Zellen-Plattenelektrode angelegt. Abgesehen davon wird die Spannung der Wortleitung und der Blind-Wortleitung unabhängig von den gespeicherten Daten der Hauptkörper-Speicherzelle nach dem Ausschalten der Spannung der Zellen-Plattenelektrode des Hauptkörper-Speicherzellenkondensators abgeschaltet, und es wird dann die Bitleitung voraufgeladen. Weiterhin wird die Spannung der Zellen- Plattenelektrode des Blind-Speicherzellenkondensators gleichzeitig ausgeschaltet, wenn die Spannung der Wortleitung und der Blind-Wortleitung ausgeschaltet wird.

Weil die Wortleitung bei einer herkömmlichen ferroelektrischen 1T1C-Speichervorrichtung ausgeschaltet wird, wenn das elektrische Feld wie oben erwähnt im Kondensator verbleibt, dauert der Zustand an, in dem das elektrische Feld im Kondensator verbleibt. Daher wirkt die Beanspruchung durch das elektrische Feld auf den Kondensator, wodurch insbesondere unter Bedingungen einer hohen Spannung oder einer hohen Temperatur ein Faktor zum Beeinträchtigen des Kondensators auftritt. Wenn weiterhin ein Potential, das demjenigen der Zellenplatte gleicht, an die Bitleitung angelegt wird, um das restliche elektrische Feld im Speicherzellenkondensator zu beseitigen, kann das Zellen-Plattenpotential negativ werden, wenn die Ansteuerfähigkeit der Zellenplatte gering ist. In diesem Fall können die "L"-Daten des an die Zellenplatte angeschlossenen Speicherzellenkondensators zerstört werden.

Falls die Leistungsquellenspannung weiterhin hoch ist, verschlechtert das elektrische Feld am Speicherzellenkondensator die Eigenschaften des Speicherzellenkondensators, wodurch das Problem hervorgerufen wird, daß der Betriebsbereich verkleinert wird. Die oben erwähnten Probleme treten sowohl beim 1T1C-Typ als auch beim 2T2C-Typ auf.

Eine Aufgabe der vorliegenden Erfindung besteht darin, die Wirkung des an den ferroelektrischen Kondensator angelegten elektrischen Felds zu vermindern und die Fehlfunktion der ferroelektrischen Speichervorrichtung zu verhindern.

Diese Aufgabe wird mit Anspruch 1 gelöst.

Fig. 1 ist ein Diagramm der Schaltungskonfiguration einer nicht erfindungsgemäßen ersten Ausführungsform der ferroelektrischen Speichervorrichtungen,

Fig. 2 ist ein Zeitablaufdiagramm des Betriebs der nicht erfindungsgemäßen ersten Ausführungsform der ferroelektrischen Speichervorrichtungen,

Fig. 3 ist ein Diagramm der Schaltungskonfiguration einer nicht erfindungsgemäßen zweiten Ausführungsform der ferroelektrischen Speichervorrichtungen,

Fig. 4 ist ein Zeitablaufdiagramm des Betriebs der nicht erfindungsgemäßen zweiten Ausführungsform der ferroelektrischen Speichervorrichtungen,

Fig. 5 ist ein Zeitablaufdiagramm des Betriebs der nicht erfindungsgemäßen dritten Ausführungsform der ferroelektrischen Speichervorrichtungen,

Fig. 6 ist ein Diagramm der Schaltungskonfiguration einer nicht erfindgungsgemäßen vierten Ausführungsform der ferroelektrischen Speichervorrichtungen,

Fig. 7 ist ein Zeitablaufdiagramm des Betriebs der nicht erfindgungsgemäßen vierten Ausführungsform der ferroelektrischen Speichervorrichtungen,

Fig. 8 ist ein Diagramm der Schaltungskonfiguration einer fünften Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung,

Fig. 9 ist ein Zeitablaufdiagramm des Betriebs der fünften Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung,

Fig. 10 ist ein Diagramm der Schaltungskonfiguration einer sechsten Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung,

Fig. 11 ist ein Zeitablaufdiagramm des Betriebs der sechsten Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung,

Fig. 12 ist ein Diagramm der Schaltungskonfiguration einer nicht erfindgungsgemäßen siebten Ausführungsform der ferroelektrischen Speichervorrichtungen,

Fig. 13 ist ein Zeitablaufdiagramm des Betriebs der nicht erfindgungsgemäßen siebten Ausführungsform der ferroelektrischen Speichervorrichtungen,

Fig. 14 ist ein Diagramm der Schaltungskonfiguration einer achten Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung,

Fig. 15 ist ein Diagramm der Schaltungskonfiguration einer nicht erfindgungsgemäßen neunten Ausführungsform der ferroelektrischen Speichervorrichtungen,

Fig. 16 ist ein Diagramm der Schaltungskonfiguration einer zehnten Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung,

Fig. 17 ist ein Zeitablaufdiagramm des Betriebs der zehnten Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung,

Nachfolgend wird die vorliegende Erfindung mit Bezug auf Ausführungsformen und die Zeichnung näher erklärt.

(Erste Ausführungsform)

Eine Schaltungskonfiguration einer ersten nicht erfindgungsgemäßen Ausführungsform der ferroelektrischen Speichervorrichtungen ist in Fig. 1 dargestellt. Die Betriebs- Zeitsteuerung dieser ferroelektrischen Speichervorrichtung ist in Fig. 2 dargestellt. Die Speicherzelle der ferroelektrischen Speichervorrichtung speichert Daten eines Bits mit einem Transistor und einem ferroelektrischen Kondensator.

In Fig. 1 stellen WL0 bis WL255 Wortleitungen dar, stellen DWL0 und DWL1 Blind-Wortleitungen dar, stellen BL und /BL Bitleitungen dar, stellt CP eine Zellen-Plattenelektrode dar, stellt DCP eine Blindzellen-Plattenelektrode dar, stellt BP ein Bitleitungs-Voraufladesteuersignal dar, stellt DCRST ein Blind-Speicherzellen-Dateninitialisierungs-Steuersignal dar, stellt SAE ein Leseverstärker-Steuersignal dar, stellt VSS eine Massespannung dar, stellt SA einen Leseverstärker dar, stellen C0 bis C255 Hauptkörper-Speicherzellenkondensatoren dar, stellen DC0 und DC1 Blind-Speicherzellenkondensatoren dar und stellen Qn0 bis Qn255, QnD0 bis QnD1, QnR0 bis QnR1 und QnBP0 bis QnBP1 N-Kanal-MOS-Transistoren dar. Nachfolgend werden Qn0 bis Qn255 als Hauptkörper-Speicherzellentransistoren und QnD0 bis QnD1 als Blind-Speicherzellentransistoren bezeichnet.

In Fig. 1 sind die Bitleitungen BL, /BL an den Leseverstärker SA angeschlossen. Der Leseverstärker SA wird durch das Leseverstärker-Steuersignal SAE gesteuert. Die erste Elektrode des Blind-Speicherzellenkondensators DC0 ist über den Blind-Speicherzellentransistor QnD0, dessen Gate-Elektrode an die Blind-Wortleitung DWL0 angeschlossen ist, an die Bitleitung /BL angeschlossen, und seine zweite Elektrode ist an die Blindzellen-Plattenelektrode DCP angeschlossen.

Die erste Elektrode des Blind-Speicherzellenkondensators DC1 ist über den Blind-Speicherzellentransistor QnD1, dessen Gate-Elektrode an die Wortleitung DWL1 angeschlossen ist, an die Bitleitung BL angeschlossen, und seine zweite Elektrode ist an die Blindzellen-Plattenelektrode DCP angeschlossen. Die ersten Elektroden der Blind-Speicherzellenkondensatoren DC0, DC1 sind über die N-Kanal-MOS-Transistoren QnR0, QnR1, an deren Gate-Elektrode das Blind-Speicherzellen-Dateninitialisierungs-Steuersignal DCRST angelegt ist, auf die Massespannung VSS gelegt, welche die Blind-Speicherzellen- Dateninitialisierungsspannung ist.

Weiterhin ist die erste Elektrode des Hauptkörper-Speicherzellenkondensators C0 über den Hauptkörper-Speicherzellentransistor Qn0, dessen Gate-Elektrode an die Wortleitung WL0 angeschlossen ist, an die Bitleitung BL angeschlossen und ist seine zweite Elektrode an die Zellen-Plattenelektrode CP angeschlossen. Die erste Elektrode des Hauptkörper-Speicherzellenkondensators C1 ist über den Hauptkörper- Speicherzellentransistor Qn1, dessen Gate-Elektrode an die Wortleitung WL1 angeschlossen ist, an die Bitleitung /BL angeschlossen, und seine zweite Elektrode ist an die Zellen- Plattenelektrode CP angeschlossen.

Die Betriebs-Zeitsteuerung des Auslesens der im Hauptkörper-Speicherzellenkondensator C0 gespeicherten Daten ist in Fig. 2 dargestellt. Wie im Anfangszustand ist das Bitleitungs-Voraufladesteuersignal BP auf eine Logikspannung "H" gelegt, und die Bitleitungen BL, /BL sind dementsprechend auf eine Logikspannung "L" gelegt. Weiterhin sind die Wortleitungen WL0 bis WL255, die Blind-Wortleitungen DWL0 bis DWL1, die Zellen-Plattenelektrode CP und die Blindzellen- Plattenelektrode DCP auf die Logikspannung "L" gelegt. Überdies ist das Blind-Speicherzellen-Dateninitialisierungs- Steuersignal DCRST auf die Logikspannung "H" gelegt, um die Blind-Speicherzellenkondensatoren DC0 und DC1 zu initialisieren.

Daraufhin gelangen die Bitleitungen BL, /BL durch Ändern des Bitleitungs-Voraufladesteuersignals BP, so daß es die Logikspannung "L" annimmt, in den potentialfreien Zustand, und es gelangen weiterhin die ersten Elektroden der Blind- Speicherzellenkondensatoren DC0 und DC1 durch Ändern des Blind-Speicherzellen-Dateninitialisierungs-Steuersignals DCRST, so daß es die Logikspannung "L" annimmt, in den potentialfreien Zustand.

Durch Ändern der Wortleitung WL0 werden die Blind- Wortleitung DWL0, die Zellen-Plattenelektrode CP und die Blindzellen-Plattenelektrode DCP auf die Logikspannung "H" gelegt, werden die Daten im Hauptkörper-Speicherzellenkondensator C0 auf die Bitleitung BL ausgelesen und werden die Daten im Blind-Speicherzellenkondensator DC0 auf die Bitleitung /BL ausgelesen.

Das Leseverstärker-Steuersignal SAE wird zur Logikspannung "H" geändert, um den Leseverstärker SA zu betätigen. Daraufhin werden die Daten des. Hauptkörper-Speicherzellenkondensators C0 durch Legen der Zellen-Plattenelektrode CP auf die Logikspannung "L" wiedereingeschrieben. Durch derartiges Ändern der Blind-Wortleitung DWL0, daß sie die Logikspannung "L" annimmt, wird der Blind-Speicherzellenkondensator DC0 von der Bitleitung /BL getrennt. Durch Ändern des Leseverstärker-Steuersignals SAE zur Logikspannung "L" wird der Betrieb des Leseverstärkers SA unterbrochen. Durch Ändern des Bitleitungs-Voraufladesteuersignals BP zur Logikspannung "H" nehmen die Bitleitungen BL, /BL die Massespannung VSS an.

Unter den oben erwähnten Bedingungen kann der Zustand erreicht werden, in dem kein elektrisches Feld an den Hauptkörper-Speicherzellenkondensator C0 angelegt wird. Weiterhin wird ein elektrisches Feld durch Ändern des Blind- Speicherzellendaten-Initialisierungssteuersignals DCRST zur Logikspannung "H" an den Blind-Speicherzellenkondensator DC0 angelegt, um seinen Zustand mit Sicherheit wiederherzustellen.

Die Blindzellen-Plattenelektrode DCP wird auf die Logikspannung "L" gelegt, um das an den Blind-Speicherzellenkondensator DC0 angelegte elektrische Feld auf Null zu legen. Weiterhin wird der Hauptkörper-Speicherzellenkondensator C0 durch Legen der Wortleitung WL0 auf die Logikspannung "L" von den Bitleitungen BL, /BL getrennt. Bei dieser Operation können das Auslesen und Wiedereinschreiben der Daten in dem Zustand abgeschlossen werden, in dem kein elektrisches Feld an den Hauptkörper-Speicherzellenkondensator C0 und den Blind- Speicherzellenkondensator DC0 angelegt wird. Die Schaltungskonfiguration und die Betriebs-Zeitsteuerung, die hier beschrieben wurden, stellen nur ein Beispiel dar, und es ist daher ausreichend, wenn nur das elektrische Feld am Speicherzellenkondensator die oben erwähnte Beziehung erfüllt.

Merkmale der ferroelektrischen Speichervorrichtung gemäß dieser Ausführungsform umfassen, daß das Wiedereinschreiben der Daten in dem Zustand abgeschlossen wird, in dem keine Ladung verbleibt und in dem kein elektrisches Feld an den Speicherzellenkondensator angelegt wird. Falls die Wortleitung vor dem Voraufladen der Bitleitung auf die Massespannung VSS auf die Logikspannung "L" gelegt wird, verbleibt im Speicherzellenkondensator eine Ladung, und es wirkt daher weiterhin ein elektrisches Feld auf den Speicherzellenkondensator ein, bis die Ladung durch Lecken oder einen anderen Grund entfernt wurde. In diesem Fall kann der Speicherzellenkondensator verschlechtert werden.

Beispielsweise beträgt die Zeit, während der ein elektrisches Feld an den Speicherzellenkondensator angelegt wird, bei einer Vorrichtung, die in einem Zyklus von 200 · 10&supmin;&sup9; Sekunden arbeitet, wobei die Zeitdauer, während der ein elektrisches Feld an den Speicherzellenkondensator angelegt wird, 20 · 10&supmin;&sup9; Sekunden beträgt, 1/10 des Zyklus, so daß die Lebensdauer des Kondensators um das 10fache verlängert werden kann. Je länger der Arbeitszyklus ist, desto länger wird die Lebensdauer des Kondensators. Weiterhin ist die Lebensdauer bei einem herkömmlichen Betrieb, bei dem eine Ladung auf der Vorrichtung verbleibt, unabhängig von der Zykluszeit durch die Gesamtbetriebszeit bestimmt.

(Zweite Ausführungsform)

Bei der ersten Ausführungsform speichert die ferroelektrische Speicherzelle ein Bit umfassende Daten mit einem Transistor und einem ferroelektrischen Kondensator. Andererseits speichert die ferroelektrische Speicherzelle gemäß einer zweiten Ausführungsform ein Bit umfassende Daten mit zwei Transistoren und zwei ferroelektrischen Kondensatoren, so daß komplementäre Daten jeweils in ferroelektrischen Kondensatoren gespeichert werden. Eine Schaltungskonfiguration gemäß der zweiten Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung ist in Fig. 3 dargestellt. Die Betriebs-Zeitsteuerung dieser ferroelektrischen Speichervorrichtung ist in Fig. 4 dargestellt.

In Fig. 3 stellen WL0 bis WL255 Wortleitungen dar, stellen BL und /BL Bitleitungen dar, stellt CP eine Zellen- Plattenelektrode dar, stellt BP ein Bitleitungs-Voraufladesteuersignal dar, stellt SAE ein Leseverstärker- Steuersignal dar, stellt VSS eine Massespannung dar, stellt SA einen Leseverstärker dar, stellen C0 bis C255, C0B bis C255B Speicherzellenkondensatoren dar und stellen Qn0 bis Qn255, Qn0B bis Qn255B, QnBP0 bis QnBP2 N-Kanal-MOS- Transistoren dar.

In Fig. 3 sind die Bitleitungen BL, /BL an den Leseverstärker SA angeschlossen. Der Leseverstärker SA wird durch das Leseverstärker-Steuersignal SAE gesteuert. Die erste Elektrode des Speicherzellenkondensators C0 ist über den Speicherzellentransistor Qn0, dessen Gate-Elektrode an die Wortleitung WL0 angeschlossen ist, an die Bitleitung BL angeschlossen, und seine zweite Elektrode ist an die Zellen- Plattenelektrode CP angeschlossen. Weiterhin ist die erste Elektrode des Speicherzellenkondensators C0B, die der Begleiter des Speicherzellenkondensators C0 ist, über den Speicherzellentransistor Qn0B, dessen Gate-Elektrode an die Wortleitung WL0 angeschlossen ist, an die Bitleitung /BL angeschlossen, und ist seine zweite Elektrode an die Zellen- Plattenelektrode CP angeschlossen.

Die Verbindungen der anderen Speicherzellenkondensatoren C1 bis C255 und C1B bis C255B gleichen denen bei den oben erwähnten Speicherzellenkondensatoren C0 und C0B. Die Bitleitungen BL, /BL sind durch den N-Kanal-MOS-Transistor QnBP2 verbunden. Die Bitleitung BL ist durch den N-Kanal-MOS- Transistor QnBP0 auf die Massespannung VSS gelegt, und die Bitleitung /BL ist durch den N-Kanal-MOS-Transistor QnBP2 auf die Massespannung VSS gelegt. Die Gate-Elektroden der N- Kanal-MOS-Transistoren QnBP0 bis QnBP1 sind auf das Bitleitungs-Voraufladesteuersignal BP gelegt.

Die Betriebs-Zeitsteuerung der ferroelektrischen Speichervorrichtung wird mit Bezug auf das Betriebs-Zeitsteuerungsdiagramm aus Fig. 4 erklärt. Das Bitleitungs- Voraufladesteuersignal BP wird auf die Logikspannung "H" gelegt, und die Bitleitungen BL, /BL nehmen dementsprechend eine Logikspannung "L" an, um die Daten in der Speicherzelle auszulesen. Die Wortleitungen WL0 bis WL255 und die Zellen- Plattenelektrode CP nehmen die Massespannung VSS an, die die Logikspannung "L" ist.

Daraufhin gelangen die Bitleitungen BL, /BL durch Ändern des Bitleitungs-Voraufladesteuersignals BP zur Logikspannung "L" in den potentialfreien Zustand, und es werden weiterhin die Daten in den Hauptkörper-Speicherzellenkondensatoren C0, C0B durch Legen der Wortleitung WL0 und der Zeilen- Plattenelektrode CP auf die Logikspannung "H" auf die Bitleitungen BL, /BL ausgelesen. Das Leseverstärker-Steuersignal SAE wird auf die Logikspannung "H" gelegt, um den Leseverstärker SA zu betätigen. Daraufhin werden die Daten der Speicherzellenkondensatoren C0 und C0B durch Legen der Zellen- Plattenelektrode CP auf die Logikspannung "L" wiedereingeschrieben.

Durch Legen der Wortleitung WL0 auf die Logikspannung "L" werden die Speicherzellenkondensatoren C0 und C0B von den Bitleitungen BL, /BL getrennt. Bei diesem Vorgang können das Auslesen und Wiedereinschreiben der Daten in dem Zustand abgeschlossen werden, in dem kein elektrisches Feld an die Hauptkörper-Speicherzellenkondensatoren C0 und C0B angelegt wird. Die Schaltungskonfiguration und die Betriebs-Zeitsteuerung, die hier beschrieben wurden, stellen nur ein Beispiel dar, und es ist dementsprechend ausreichend, wenn nur das an den Speicherzellenkondensator angelegte elektrische Feld die oben erwähnte Beziehung erfüllt.

Merkmale der ferroelektrischen Speichervorrichtung gemäß dieser Ausführungsform umfassen, daß das Wiedereinschreiben der Daten in dem Zustand abgeschlossen wird, in dem keine Ladung verbleibt und in dem kein elektrisches Feld an die Speicherzellenkondensatoren angelegt wird, wie es bei der ersten Ausführungsform der Fall ist. Das heißt, daß das Beeinträchtigen der Speicherzellenkondensatoren durch Verkürzen der Zeit, während der ein elektrisches Feld an sie angelegt ist, verhindert werden kann, wodurch ihre Lebensdauer verlängert wird.

(Dritte Ausführungsform)

Bei der oben erwähnten zweiten Ausführungsform wurde der Zustand, in dem auf den Speicherzellenkondensator keine Ladung verbleibt, nach dem Wiedereinschreiben erreicht, während der Zustand bei der dritten Ausführungsform auch vor dem Initialisieren erreicht werden kann. Wie bei der zweiten Ausführungsform speichert die ferroelektrische Speichervorrichtung gemäß der dritten Ausführungsform ein Bit umfassende Daten mit zwei Transistoren und zwei ferroelektrischen Kondensatoren. Eine Konfiguration in der Art der ersten Ausführungsform, bei der die ferroelektrische Speichervorrichtung ein Bit umfassende Daten mit einem Transistor und einem ferroelektrischen Kondensator speichert, kann auch verwendet werden. Weil die Schaltungskonfiguration der ferroelektrischen Speichervorrichtung derjenigen der in Fig. 3 dargestellten zweiten Ausführungsform gleicht, werden Einzelheiten der Schaltung hier nicht beschrieben.

Die Betriebs-Zeitsteuerung der ferroelektrischen Speichervorrichtung wird mit Bezug auf das Betriebs-Zeitsteuerungsdiagramm aus Fig. 5 erklärt. Das Bitleitungs- Voraufladesteuersignal BP wird auf eine Logikspannung "H" gelegt, und die Bitleitungen BL, /BL nehmen dementsprechend eine Logikspannung "L" an, um die Daten in der Speicherzelle auszulesen. Die Wortleitungen WL0 bis WL255 und die Zellen- Plattenelektrode CP nehmen die Massespannung VSS an, die die Logikspannung "L" ist.

Durch Legen der Wortleitung WL0 auf die Logikspannung "H" werden die Speicherzellenkondensatoren und die Bitleitungen verbunden. Weil das Bitleitungs-Voraufladesteuersignal BP zu dieser Zeit noch auf der Logikspannung "H" liegt und die Spannung beider Elektroden der Speicherzellenkondensatoren die Massespannung VSS ist, wird kein elektrisches Feld angelegt. Daraufhin gelangen die Bitleitungen BL, /BL durch Legen des Bitleitungs-Voraufladesteuersignals BP auf die Logikspannung "L" in den potentialfreien Zustand.

Daraufhin werden die Daten der Speicherzellenkondensatoren C0 und C0B durch Legen der Zellen-Plattenelektrode CP auf die Logikspannung "H" auf die Bitleitungen BL und /BL ausgelesen. Das Leseverstärker-Steuersignal SAE wird zur Logikspannung "H" geändert, um den Leseverstärker SA zu betätigen. Daraufhin werden die Daten der Speicherzellenkondensatoren C0 und C0B durch Legen der Zellen-Plattenelektrode CP auf die Logikspannung "L" wiedereingeschrieben.

Durch Legen des Leseverstärker-Steuersignals SAE auf die Logikspannung "L" wird der Betrieb des Leseverstärkers SA unterbrochen. Daraufhin nehmen die Bitleitungen BL, /BL durch Ändern des Bitleitungs-Voraufladesteuersignals BP zur Logikspannung "H" die Massespannung VSS an. Der Zustand, in dem kein elektrisches Feld an die Speicherzellenkondensatoren C0 und C0B angelegt wird, kann verwirklicht werden. Durch Legen der Wortleitung WL0 auf die Logikspannung "L" werden die Speicherzellenkondensatoren C0 und C0B von den Bitleitungen BL, /BL getrennt. Bei diesem Vorgang können das Auslesen und Wiedereinschreiben der Daten in dem Zustand abgeschlossen werden, in dem kein elektrisches Feld an die Speicherzellenkondensatoren C0 und C0B angelegt wird.

Merkmale der ferroelektrischen Speichervorrichtung gemäß dieser Ausführungsform umfassen, daß das Wiedereinschreiben der Daten in dem Zustand abgeschlossen wird, in dem keine Ladung verbleibt und in dem kein elektrisches Feld an die Speicherzellenkondensatoren angelegt wird, wie es bei der zweiten Ausführungsform der Fall ist. Weil das an den Elektroden des Speicherzellenkondensators anliegende elektrische Feld weiterhin vor dem Auslesen der Daten Null ist, kann die Spannung an der sich im potentialfreien Zustand befindenden Elektrode, die entgegengesetzt zu derjenigen der Zellen- Plattenelektrode ist, zurückgesetzt werden. Demgemäß können die Daten stabil ausgelesen werden.

(Vierte Ausführungsform)

Eine Schaltungskonfiguration einer nicht erfindgungsgemäßen vierten Ausführungsform der ferroelektrischen Speichervorrichtungen ist in Fig. 6 dargestellt. Die Betriebs- Zeitsteuerung der ferroelektrischen Speichervorrichtung ist in Fig. 7 dargestellt. Die Speicherzelle der ferroelektrischen Speichervorrichtung speichert ein Bit umfassende Daten mit einem Transistor und einem ferroelektrischen Kondensator.

In Fig. 6 stellen WL0 bis WL255 Wortleitungen dar, stellen DWL0 bis DWL1 Blind-Wortleitungen dar, stellen BL und /BL Bitleitungen dar, stellt CP eine Zellen-Plattenelektrode dar, stellt DCP eine Blindzellen-Plattenelektrode dar, stellt BP ein Bitleitungs-Voraufladesteuersignal dar, stellt SAE ein Leseverstärker-Steuersignal dar, stellt VSS eine Massespannung dar, stellt SA einen Leseverstärker dar, stellen C0 bis C255 Hauptkörper-Speicherzellenkondensatoren dar, stellen DC0 bis DC1 Blind-Speicherzellenkondensatoren dar und stellen Qn0 bis Qn255, QnD0 bis QnD1 und QnBP0 bis QnBP1 N-Kanal-MOS- Transistoren dar. Nachfolgend werden Qn0 bis Qn255 als Hauptkörper-Speicherzellentransistoren bezeichnet und werden QnD0 bis QnD1 als Blind-Speicherzellentransistoren bezeichnet.

In Fig. 6 sind die Bitleitungen BL, /BL an den Leseverstärker SA angeschlossen. Der Leseverstärker SA wird durch das Leseverstärker-Steuersignal SAE gesteuert. Die erste Elektrode des Blind-Speicherzellenkondensators DC0 ist über den Blind-Speicherzellentransistor QnD0, dessen Gate- Elektrode an die Blind-Wortleitung DWL0 angeschlossen ist, an die Bitleitung /BL angeschlossen. Die zweite Elektrode von DC0 ist an die Blindzellen-Plattenelektrode DCP angeschlossen. Die erste Elektrode des Blind-Speicherzellenkondensators DC1 ist über den Blind-Speicherzellentransistor QnD1, dessen Gate-Elektrode an die Wortleitung DWL1 angeschlossen ist, an die Bitleitung BL angeschlossen. Die zweite Elektrode von DC1 ist an die Blindzellenelektrode DCP angeschlossen.

Weiterhin ist die erste Elektrode des Hauptkörper- Speicherzellenkondensators C0 über den Hauptkörper-Speicherzellentransistor Qn0, dessen Gate-Elektrode an die Wortleitung WL0 angeschlossen ist, an die Bitleitung BL angeschlossen. Die zweite Elektrode von C0 ist an die Zellen- Plattenelektrode CP angeschlossen. Die erste Elektrode des Hauptkörper-Speicherzellenkondensators C1 ist über den Hauptkörper-Speicherzellentransistor Qn1, dessen Gate-Elektrode an die Wortleitung WL1 angeschlossen ist, an die Bitleitung /BL angeschlossen. Die zweite Elektrode von C1 ist an die Zellen- Plattenelektrode CP angeschlossen.

Die Betriebs-Zeitsteuerung des Auslesens der im Hauptkörper-Speicherzellenkondensator C0 gespeicherten Daten ist in Fig. 7 dargestellt. Als Anfangszustand wird das Bitleitungs- Voraufladesteuersignal BP auf eine Logikspannung "H" gelegt, und die Bitleitungen BL, /BL nehmen dementsprechend eine Logikspannung "L" an. Weiterhin nehmen die Wortleitungen WL0 bis WL255, die Blind-Wortleitungen DWL0 bis DWL1, die Zellen- Plattenelektrode CP und die Blindzellen-Plattenelektrode DCP die Logikspannung "L" an.

Durch derartiges Ändern des Bitleitungs-Voraufladesteuersignals BP, daß es die Logikspannung "L" annimmt, gelangen die Bitleitungen BL, /BL in den potentialfreien Zustand. Durch Ändern der Wortleitung WL0 werden die Blind- Wortleitung DWL0, die Zellen-Plattenelektrode CP und die Blindzellen-Plattenelektrode DCP auf die Logikspannung "H" gelegt, werden die Daten im Hauptkörper-Speicherzellenkondensator C0 auf die Bitleitung BL ausgelesen und werden die Daten im Blind-Speicherzellenkondensator DC0 auf die Bitleitung /BL ausgelesen.

Das Leseverstärker-Steuersignal SAE wird zur Logikspannung "H" geändert, um den Leseverstärker SA zu betätigen. Daraufhin werden die Daten des Hauptkörper-Speicherzellenkondensators C0 durch Legen der Zellen-Plattenelektrode CP auf die Logikspannung "L" wiedereingeschrieben. Durch Ändern des Leseverstärker-Steuersignals SAE zur Logikspannung "L" wird der Betrieb des Leseverstärkers SA unterbrochen. Durch Ändern des Bitleitungs-Voraufladesteuersignals BP zur Logikspannung "H" werden die Bitleitungen BL, /BL auf die Massespannungen VSS gelegt. Unter den oben erwähnten Bedingungen kann der Zustand erreicht werden, in dem kein elektrisches Feld an den Hauptkörper-Speicherzellenkondensator C0 angelegt wird.

Die Blindzellen-Plattenelektrode DCP wird auf die Logikspannung "L" gelegt, um das an den Blind-Speicherzellenkondensator DC0 angelegte elektrische Feld auf Null zu legen. Weiterhin werden der Hauptkörper-Speicherzellenkondensator C0 und der Blind-Speicherzellenkondensator DC0 durch Legen der Wortleitung WL0 und der Blind-Wortleitung DWL0 auf die Logikspannung "L" von der Bitleitung /BL getrennt. Bei diesem Vorgang können das Auslesen und Wiedereinschreiben der Daten in dem Zustand abgeschlossen werden, in dem kein elektrisches Feld an den Hauptkörper-Speicherzellenkondensator C0 und den Blind-Speicherzellenkondensator DC0 angelegt wird.

Die Schaltungskonfiguration und die Betriebs-Zeitsteuerung, die hier beschrieben wurden, stellen nur ein Beispiel dar, und es ist daher ausreichend, wenn nur das an den Speicherzellenkondensator angelegte elektrische Feld die oben erwähnte Beziehung erfüllt. Weiterhin kann auch eine Konfiguration in Kombination mit der oben erwähnten dritten Ausführungsform zum Verwirklichen des Zustands, in dem vor dem Auslesen der Informationen kein elektrisches Feld an beide Elektroden der Speicherzellenkondensatoren angelegt wird, verwendet werden.

Merkmale der ferroelektrischen Speichervorrichtung gemäß dieser Ausführungsform umfassen, daß das Wiedereinschreiben der Daten in dem Zustand abgeschlossen wird, in dem keine Ladung verbleibt und in dem kein elektrisches Feld an den Speicherzellenkondensator angelegt wird, wie es bei der ersten Ausführungsform der Fall ist. Wenngleich jedoch bei der ersten Ausführungsform ein Steuersignal zum Initialisieren der Blind-Speicherzellendaten und eines N-Kanal-MOS- Transistors erforderlich sind, ist bei dieser Ausführungsform ein Schaltungselement zum Initialisieren der Blind- Speicherzellendaten nicht erforderlich.

(Fünfte Ausführungsform)

Eine Schaltungskonfiguration einer fünften Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung ist in Fig. 8 dargestellt, und die Betriebs-Zeitsteuerung der ferroelektrischen Speichervorrichtung ist in Fig. 9 dargestellt. Die Speicherzelle der ferroelektrischen Speichervorrichtung weist unabhängige Bitleitungs-Voraufladeabschnitte (BP-Abschnitte) und Bitleitungs- Abgleichabschnitte (BP2-Abschnitte) auf.

In Fig. 8 sind die Bitleitungen BL, /BL an den Leseverstärker SA angeschlossen. Der Leseverstärker SA wird durch das Leseverstärker-Steuersignal SAE gesteuert. Die erste Elektrode des Speicherzellenkondensators C0 ist über den Speicherzellentransistor Qn0, dessen Gate-Elektrode an die Wortleitung WL0 angeschlossen ist, an die Bitleitung BL angeschlossen. Die zweite Elektrode von C0 ist an die Zellen- Plattenelektrode angeschlossen.

Die erste Elektrode des Speicherzellenkondensators C0B, der der Begleiter des Speicherzellenkondensators C0 ist, ist über den Speicherzellentransistor Qn0B, dessen Gate-Elektrode an die Wortleitung WL0 angeschlossen ist, an die Bitleitung /BL angeschlossen. Die zweite Elektrode von C0B ist an die Zellen-Plattenelektrode CP angeschlossen. Die Verbindungen der anderen Speicherzellenkondensatoren C1 bis C255 und C1B bis C255B gleichen denjenigen bei den oben erwähnten Speicherzellenkondensatoren C0 und C0B.

Die Bitleitungen BL, /BL sind an den N-Kanal-MOS- Transistor QnBP2 angeschlossen. Die Bitleitung BL wird durch den N-Kanal-MOS-Transistor QnBP0 auf die Massespannung VSS gelegt, und die Bitleitung /BL wird durch den N-Kanal-MOS- Transistor QnBP1 auf die Massespannung VSS gelegt. Die Gate- Elektroden der N-Kanal-MOS-Transistoren QnBP0 und QnBP1 sind auf das Bitleitungs-Voraufladesteuersignal BP gelegt, und die Gate-Elektrode des N-Kanal-MOS-Transistors QnBP2 ist auf das Bitleitungs-Abgleichsteuersignal BP2 gelegt.

Die Betriebs-Zeitsteuerung der ferroelektrischen Speichervorrichtung wird mit Bezug auf das Betriebs- Zeitsteuerungsdiagramm aus Fig. 9 erklärt. Das Bitleitungs- Voraufladesteuersignal BP und das Bitleitungs-Abgleichsteuersignal BP2 werden auf die Logikspannung "H" gelegt, und die Bitleitungen BL, /BL nehmen dementsprechend eine Logikspannung "L" an, um die Daten in der Speicherzelle auszulesen. Die Wortleitungen WL0 bis WL255 und die Zellen-Plattenelektrode CP werden auf die Massespannung VSS gelegt, die die Logikspannung "L" ist. Daraufhin gelangen die Bitleitungen BL, /BL durch Legen der Bitleitungs-Voraufladesteuersignale BP, BP2 auf die Logikspannung "L" in den potentialfreien Zustand.

Daraufhin werden die Daten in den Speicherzellenkondensatoren C0, C0B durch Legen der Wortleitung WL0 und der Zellen- Plattenelektrode CP auf die Logikspannung "H" auf die Bitleitungen BL, /BL ausgelesen. Das Leseverstärker-Steuersignal SAE wird zur Logikspannung "H" geändert, um den Leseverstärker SA zu betätigen. Daraufhin werden die Daten der Speicherzellenkondensatoren C0 und C0B durch Legen der Zellen- Plattenelektrode CP auf die Logikspannung "L" wiedereingeschrieben. Durch Ändern des Leseverstärker-Steuersignals SAE zur Logikspannung "L" wird der Betrieb des Leseverstärkers SA dann unterbrochen.

Durch Ändern des Bitleitungs-Steuersignals BP zur Logikspannung "H" werden die Bitleitungen BL, /BL auf die Massespannungen VSS gelegt. Unter den oben erwähnten Bedingungen kann der Zustand erreicht werden, in dem kein elektrisches Feld an die Hauptkörper-Speicherzellenkondensatoren C0 und C0B angelegt ist. Daraufhin werden die Speicherzellenkondensatoren C0 und C0B durch Legen der Wortleitung WL0 auf die Logikspannung "L" von den Bitleitungen BL, /BL getrennt. Bei diesem Vorgang können das Auslesen und Wiedereinschreiben der Daten in dem Zustand abgeschlossen werden, in dem kein elektrisches Feld an die Hauptkörper-Speicherzellenkondensatoren C0 und C0B angelegt wird.

Weiterhin werden die Bitleitungen BL, /BL durch Ändern des Bitleitungs-Steuersignals BP2 zur Logikspannung "H" abgeglichen. Wenngleich das Risiko eines Anstiegs des Potentials auf der Bitleitung, das beim Abgleichen der Bitleitungen BL, /BL L sein sollte, existiert, was zu einer Zerstörung der L- Daten führt, falls das Bitleitungs-Voraufladesignal und das Bitleitungs-Abgleichsignal wie bei der zweiten Ausführungsform gleich sind, kann das Risiko des Zerstörens der L-Daten bei dieser Ausführungsform verringert werden.

Die Schaltungskonfiguration und die Betriebs-Zeitsteuerung, die hier beschrieben wurden, stellen nur ein Beispiel dar, und es ist daher ausreichend, wenn nur das elektrische Feld am Speicherzellenkondensator die oben erwähnte Beziehung erfüllt.

(Sechste Ausführungsform)

Eine Schaltungskonfiguration einer sechsten Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung ist in Fig. 10 dargestellt. Weiterhin ist in Fig. 11 die Betriebs-Zeitsteuerung der ferroelektrischen Speichervorrichtung dargestellt. Die Speicherzelle der ferroelektrischen Speichervorrichtung weist zwei unabhängige Bitleitungs-Voraufladeabschnitte auf und hat eine H-Daten- Bitleitung als Bitleitungs-Vorauflade-Spannungsquelle, wobei sich eine L-Daten-Bitleitung wie bei der ersten und der fünften Ausführungsform im potentialfreien Zustand befindet.

In Fig. 10 gleicht der erste Bitleitungs-Voraufladeabschnitt demjenigen aus der fünften Ausführungsform. Die Bitleitung BL wird durch den N-Kanal-MOS-Transistor QnBP0 auf die Massespannung VSS gelegt, und die Bitleitung /BL wird durch den N-Kanal-MOS-Transistor QnBP1 auf die Massespannung VSS gelegt. Die Gate-Elektroden der N-Kanal-MOS-Transistoren QnBP0 bis QnBP1 sind auf das Bitleitungs-Voraufladesteuersignal BP gelegt.

Im zweiten Bitleitungs-Voraufladeabschnitt wird die Bitleitung BL durch die in Reihe geschalteten N-Kanal-MOS- Transistoren QnBP3 und QnBP4 auf die Massespannung VSS gelegt und wird die Bitleitung /BL durch die in Reihe geschalteten N-Kanal-MOS-Transistoren QnBP6 und QnBP5 auf die Massespannung VSS gelegt. Die Gate-Elektrode des N-Kanal-MOS- Transistors QnBP3 ist an die Bitleitung BL angeschlossen. Die Gate-Elektrode des N-Kanal-MOS-Transistors QnBP6 ist an die Bitleitung /BL angeschlossen. Die Gate-Elektroden der N- Kanal-MOS-Transistoren QnBP4, QnBP5 sind mit dem Bitleitungs- Voraufladesteuersignal BP3 verbunden.

Die Betriebs-Zeitsteuerung der ferroelektrischen Speichervorrichtung wird mit Bezug auf das Betriebs-Zeitablaufdiagramm aus Fig. 11 erklärt. Das Bitleitungs-Voraufladesteuersignal BP wird auf eine Logikspannung "H" gelegt, und die Bitleitungen BL, /BL nehmen dementsprechend eine Logikspannung "L" an, um die Daten in der Speicherzelle auszulesen. Die Wortleitungen WL0 bis WL255 und die Zellen- Plattenelektrode CP nehmen die Massespannung VSS an, die die Logikspannung "L" ist. Daraufhin gelangen die Bitleitungen BL, /BL durch Legen der Bitleitungs-Voraufladesteuersignale BP und BP3 auf die Logikspannung "L" in den potentialfreien Zustand.

Durch Legen der Wortleitung WL0 und der Zellen- Plattenelektrode CP auf die Logikspannung "H" werden die Daten in den Speicherzellenkondensatoren C0 und C0B auf die Bitleitungen BL, /BL ausgelesen. Das Leseverstärker-Steuersignal SAE wird zur Logikspannung "H" geändert, um den Leseverstärker SA zu betätigen. Daraufhin werden die Daten der Speicherzellenkondensatoren C0 und C0B durch Legen der Zellen-Plattenelektrode CP auf die Logikspannung "L" wiedereingeschrieben.

Durch Ändern des Leseverstärker-Steuersignals SAE zur Logikspannung "L" wird der Betrieb des Leseverstärkers SA unterbrochen. Durch Ändern des Bitleitungs-Steuersignals BP3 zur Logikspannung "H" nehmen nur die H-Bitleitungen die Massespannung VSS an, und die L-Bitleitungen gelangen in den potentialfreien Zustand. Unter den oben erwähnten Bedingungen kann der Zustand erreicht werden, in dem kein elektrisches Feld an die Speicherzellenkondensatoren C0 und C0B angelegt wird.

Durch Ändern des Bitleitungs-Steuersignals BP zur Logikspannung "H" werden die Bitleitungen BL, /BL auf die Massespannungen VSS gelegt. Daraufhin werden die Speicherzellenkondensatoren C0 und C0B durch Legen der Wortleitung WL0 auf die Logikspannung "L" von den Bitleitungen BL, /BL getrennt. Bei diesem Vorgang können das Auslesen und Wiedereinschreiben der Daten in dem Zustand abgeschlossen werden, in dem kein elektrisches Feld an die Hauptkörper-Speicherzellenkondensatoren C0 und C0B angelegt wird.

Weil bei dieser Ausführungsform H-Daten-Bitleitungen voraufgeladen werden, nachdem L-Daten-Bitleitungen im potentialfreien Zustand vorliegen, ändert sich das Potential der der Speicherzellenplatte der L-Daten-Speicherzelle entgegengesetzten Elektrode entsprechend der durch Rauschen hervorgerufenen Änderung des Potentials der Zellenplatte. Weil das elektrische Feld so klein ist, ist das Risiko einer Zerstörung von L-Daten daher verringert.

(Siebte Ausführungsform)

Eine Schaltungskonfiguration gemäß einer nicht erfindgungsgemäßen siebten Ausführungsform der ferroelektrischen Speichervorrichtungen ist in Fig. 12 dargestellt, und die Betriebs-Zeitsteuerung der ferroelektrischen Speichervorrichtung ist in Fig. 13 dargestellt. Der Speicherzellenabschnitt der ferroelektrischen Speichervorrichtung weist zwei unabhängige Bitleitungs-Voraufladeabschnitte auf und hat eine H- Daten-Bitleitung als Bitleitungs-Vorauflade-Spannungsquelle, wobei sich eine L-Daten-Bitleitung wie bei der sechsten Ausführungsform im potentialfreien Zustand befindet.

In Fig. 12 gleicht der erste Bitleitungs-Voraufladeabschnitt demjenigen aus der sechsten Ausführungsform. Die Bitleitung BL wird durch den N-Kanal-MOS-Transistor QnBP0 auf die Massespannung VSS gelegt, und die Bitleitung /BL wird durch den N-Kanal-MOS-Transistor QnBP1 auf die Massespannung VSS gelegt. Die Gate-Elektroden der N-Kanal-MOS-Transistoren QnBP0 und QnBP1 sind auf das Bitleiturigs-Voraufladesteuersignal BP gelegt.

Im zweiten Bitleitungs-Voraufladeabschnitt wird die Bitleitung BL durch die in Reihe geschalteten N-Kanal-MOS- Transistoren QnBP3 und QnBP4 auf die Massespannung VSS gelegt und wird die Bitleitung /BL durch die N-Kanal-MOS- Transistoren QnBP6 und QnBP5 auf die Massespannung VSS gelegt. Die Gate-Elektrode des N-Kanal-MOS-Transistors QnBP3 ist auf ein durch Verstärken der Bitleitung BL mit dem Leseverstärker über DL erzeugtes Signal gelegt. Die Gate- Elektroden der N-Kanal-MOS-Transistoren QnBP4, QnBP5 sind auf das Bitleitungs-Voraufladesteuersignal BP3 gelegt. Die Gate- Elektrode von QnBP6 ist über /DL auf ein durch Verstärken der Bitleitung /BL mit dem Leseverstärker erzeugtes Signal gelegt.

Die Betriebs-Zeitsteuerung der ferroelektrischen Speichervorrichtung wird mit Bezug auf das Betriebs-Zeitsteuerungsdiagramm aus Fig. 13 erklärt. Die Bitleitungs- Voraufladesteuersignale BP und BP3 werden auf eine Logikspannung "H" gelegt, und die Bitleitungen BL, /BL nehmen dementsprechend eine Logikspannung "L" an, um die Daten in der Speicherzelle auszulesen. Die Wortleitungen WL0 bis WL255 und die Zellen-Plattenelektrode CP nehmen die Massespannung VSS an, die die Logikspannung "L" ist. Durch Legen der Bitleitungs-Voraufladesteuersignale BP und BP3 auf die Logikspannung "L" gelangen die Bitleitungen BL, /BL in den potentialfreien Zustand.

Das Gate-Steuersignal CS des die Bitleitungen BL, /BL und die Datenleitungen DL, /DL verbindenden Schalttransistors wird auf die Logikspannung "H" gelegt, um die Bitleitungen und die Datenleitungen zu verbinden. Daraufhin werden die Daten in den Speicherzellenkondensatoren C0, C0B durch Legen der Wortleitung WL0 und der Zellen-Plattenelektrode CP auf die Logikspannung "H" auf die Bitleitungen BL, /BL ausgelesen. Das Leseverstärker-Steuersignal SAE wird zur Logikspannung "H" geändert, um den Leseverstärker SA zu betätigen.

Daraufhin werden die Daten der Speicherzellenkondensatoren C0 und C0B durch Legen der Zellen-Plattenelektrode CP auf die Logikspannung "L" wiedereingeschrieben. Durch Ändern des Steuersignals CS zur Logikspannung "L" wird der Leseverstärker SA von der Bitleitung getrennt. Durch Ändern des Bitleitungs-Steuersignals BP3 zur Logikspannung "H " nehmen nur die H-Bitleitungen die Massespannungen VSS an, und die L- Bitleitungen gelangen in den potentialfreien Zustand. Unter den oben erwähnten Bedingungen kann der Zustand, in dem kein elektrisches Feld an die Speicherzellenkondensatoren C0 und C0B angelegt wird, erreicht werden.

Durch Ändern des Bitleitungs-Steuersignals BP zur Logikspannung "H" nehmen die Bitleitungen BL, /BL die Massespannungen VSS an. Daraufhin werden die Speicherzellenkondensatoren C0 und C0B durch Legen der Wortleitung WL0 auf die Logikspannung "L" von den Bitleitungen BL, /BL getrennt. Bei diesem Vorgang können das Auslesen und Wiedereinschreiben der Daten in dem Zustand abgeschlossen werden, in dem kein elektrisches Feld an die Hauptkörper-Speicherzellenkondensatoren C0 und C0B angelegt wird. Schließlich wird der Betrieb des Leseverstärkers SA durch Ändern des Leseverstärker- Steuersignals SAE zur Logikspannung "L" unterbrochen.

Weil bei der oben erwähnten sechsten Ausführungsform die Gate-Elektrode des Transistors im zweiten Bitleitungs- Voraufladeabschnitt an die Bitleitung angeschlossen ist, wird das Voraufladen der Bitleitung um so schwieriger, je niedriger das Bitleitungspotential wird. Weil das Potential der Bitleitung bei dieser Ausführungsform andererseits mit dem Leseverstärker verstärkt wird und die Daten zwischengespeichert werden, wird selbst dann eine ausreichende Spannung an die Gate-Elektrode des Transistors des zweiten Bitleitungs- Voraufladeabschnitts angelegt, wenn das Bitleitungspotential niedrig ist. Das heißt, daß die Bitleitung ausreichend voraufgeladen werden kann, ohne daß die Schwelle des Transistors eine nachteilige Wirkung ausübt.

(Achte Ausführungsform)

Eine Schaltungskonfiguration einer achten Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung ist in Fig. 14 dargestellt. Die Schaltungskonfiguration gemäß dieser Ausführungsform ähnelt derjenigen der zweiten Ausführungsform, wobei jedoch die Zellen-Plattenelektroden des die komplementären Daten aufweisenden Speicherzellenkondensators unabhängig ausgebildet sind. Diese unabhängigen Zellen-Plattenelektroden werden jeweils durch einen eigenen Treiber angesteuert.

Weil die Zellen-Plattenelektroden einander bei dieser Schaltungskonfiguration nicht beeinflussen, ist das Risiko des Zerstörens der mit den L-Bitleitungen verbundenen L-Daten bei dem Betrieb verringert, bei dem die H-Bitleitung L wird und das elektrische Feld Null wird.

(Neunte Ausführungsform)

Eine Schaltungskonfiguration einer nicht erfindgungsgemäßen neunten Ausführungsform der ferroelektrischen Speichervorrichtungen ist in Fig. 15 dargestellt. Die Schaltungskonfiguration gemäß dieser Ausführungsform ähnelt derjenigen der achten Ausführungsform, wobei jedoch die unabhängig ausgebildeten Zellen-Plattenelektroden des Speicherzellenkondensators mit den komplementären Daten in Richtung der Wortleitungen angeordnet sind.

Weil die Zellen-Plattenelektroden einander bei dieser Schaltungskonfiguration nicht beeinflussen, ist das Risiko des Zerstörens der mit den L-Bitleitungen verbundenen L-Daten bei dem Betrieb verringert, bei dem die H-Bitleitung L wird und das elektrische Feld Null wird. Unter Berücksichtigung dieser Wirkung ergibt sich, daß die Wirkung um so größer sein kann, je kleiner die Anzahl der an eine Zellen-Plattenelektrode angeschlossene ausgewählten Speicherzellen ist.

(Zehnte Ausführungsform)

Eine Schaltungskonfiguration einer zehnten Ausführungsform der ferroelektrischen Speichervorrichtungen gemäß der vorliegenden Erfindung ist in Fig. 16 dargestellt, und die Betriebs-Zeitsteuerung der ferroelektrischen Speichervorrichtung ist in Fig. 17 dargestellt. Bei der ferroelektrischen Speichervorrichtung gemäß dieser Ausführungsform sind die Wortleitungen unabhängig von den Speicherzellenkondensatoren mit komplementären Daten ausgebildet. Durch Voraufladen der H-Bitleitungen nach dem Ausschalten der L-Bitleitungen kann dieselbe Wirkung wie bei der achten Ausführungsform erreicht werden. Das heißt, daß die L-Daten in der Speicherzelle nicht durch das Rauschen des Potentials beeinflußt werden, weil die Wortleitungen der an die L-Bitleitungen angeschlossenen Speicherzelle ausgeschaltet sind, und daß es daher nicht wahrscheinlich ist, daß sie zerstört werden.

Wie oben erwähnt wurde, wirkt gemäß der vorliegenden Erfindung keine Beanspruchung infolge eines elektrischen Felds auf den Kondensator ein und ist die Wirkung des elektrischen Felds auf den ferroelektrischen Kondensator verringert, wodurch die Lebensdauer der Vorrichtung verlängert wird, weil die Speicherzellendaten in dem Zustand ausgelesen oder geschrieben werden, in dem das elektrische Feld des Speicherzellenkondensators Null ist. Dementsprechend kann eine ferroelektrische Speichervorrichtung mit einer hohen Zuverlässigkeit erhalten werden.


Anspruch[de]

1. Ferroelektrische Speichervorrichtung mit einer ersten und einer zweiten Bitleitung (BL, /BL) und einer Hauptkörper- Speicherzelle, die einen ersten ferroelektrischen Kondensator (C0) und einen ersten Speicherzellentransistor (Qn0), die seriell zwischen die erste Bitleitung und eine Zellen- Plattenleitung (CP) geschaltet sind, und einen zweiten ferroelektrischen Kondensator (C0B) und einen zweiten Speicherzellentransistor (Qn0B), die seriell zwischen die zweite Bitleitung und die Zellen-Plattenleitung geschaltet sind, aufweist,

dadurch gekennzeichnet, daß

die Vorrichtung weiter eine erste Rücksetzschaltung (QnBP3-QnBP6), die an die erste und die zweite Bitleitung angeschlossen ist, und eine zweite Rücksetzschaltung (QnBP0, QnBP1), die an die erste und die zweite Bitleitung angeschlossen ist, aufweist und,

wenn nach dem Anlegen vorgegebener elektrischer Felder an den ersten und den zweiten ferroelektrischen Kondensator die elektrischen Felder auf Null gesetzt werden, einer von dem ersten und dem zweiten ferroelektrischen Kondensator, woran das elektrische Feld angelegt worden ist, durch die erste Rücksetzschaltung in einen Zustand versetzt wird, in dem kein elektrisches Feld angelegt ist, und dann sowohl der erste als auch der zweite ferroelektrische Kondensator durch die zweite Rücksetzschaltung in einen Zustand versetzt werden, in dem kein elektrisches Feld angelegt ist (Fig. 10).

2. Ferroelektrische Speichervorrichtung nach Anspruch 1,

wobei die erste Rücksetzschaltung einen dritten und einen vierten Transistor (QnBP0, QnBP1), deren Gate-Signale ein erstes Steuersignal (BP) sind, und eine Bitleitungs-Vorauflade-Spannungsquelle (VSS), die über den dritten bzw. den vierten Transistor an die erste und die zweite Bitleitung (BL, /BL) angeschlossen ist, aufweist und die zweite Rücksetzschaltung einen fünften Transistor (QnBP2), der die erste und die zweite Bitleitung miteinander verbindet, aufweist, wobei ein Gate-Signal des fünften Transistors ein zweites Steuersignal (BP2) ist, und

wobei, wenn die an den ersten und den zweiten ferroelektrischen Kondensator angelegten elektrischen Felder über die erste bzw. die zweite Bitleitung auf Null gesetzt werden, die erste und die zweite Bitleitung durch die erste Rücksetzschaltung mit dem ersten Steuersignal an die Bitleitungs- Vorauflade-Spannungsquelle angeschlossen werden, woraufhin die erste und die zweite Bitleitung durch die zweite Rücksetzschaltung mit dem zweiten Steuersignal miteinander verbunden werden, so daß sie ausgeglichen werden (Fig. 8).

3. Ferroelektrische Speichervorrichtung nach Anspruch 1,

wobei die erste Rücksetzschaltung eine Schaltung (QnBP3, QnBP4) zum Anschließen der ersten Bitleitung (BL) an eine Bitleitungs-Vorauflede-Spannungsquelle (VSS) und eine Schaltung (QnBP5, QnBP6) zum Anschließen der zweiten Bitleitung (/BL) an die Bitleitungs-Vorauflade-Spannungsquelle unter Anlegen eines Bitleitungs-Steuersignals BP3 aufweist und die zweite Rücksetzschaltung einen dritten und einen vierten Transistor (QnBP0, QnBP1), deren Gate-Signale ein erstes Steuersignal (BP) sind, und eine Bitleitungs-Vorauflade- Spannungsquelle (VSS), die über den dritten bzw. den vierten Transistor an die erste und die zweite Bitleitung (BL, /BL) angeschlossen ist, aufweist und

wobei, wenn die an den ersten und den zweiten ferroelektrischen Kondensator angelegten elektrischen Felder über die erste bzw. die zweite Bitleitung auf Null gesetzt werden, entweder die erste oder die zweite Bitleitung, die eine logische Spannung "L" aufweist, in den potentialfreien Zustand versetzt wird, und die andere Bitleitung, die eine logische Spannung "H" aufweist, durch die erste Rücksetzschaltung an die Bitleitungs-Vorauflade-Spannungsquelle angeschlossen wird und dann die erste und die zweite Bitleitung durch die zweite Rücksetzschaltung mit dem ersten Steuersignal an die Bitleitungs-Vorauflade-Spannungsquelle angeschlossen werden ( Fig. 10).

4. Ferroelektrische Speichervorrichtung nach Anspruch 1,

wobei die erste Rücksetzschaltung eine erste Zellen- Plattenelektrode (CP1), die an den ersten ferroelektrischen Kondensator (C0) angeschlossen ist, und eine zweite Zellen- Plattenelektrode (CP3), die an den zweiten ferroelektrischen Kondensator (C0B) angeschlossen ist, aufweist und die zweite Rücksetzschaltung einen dritten und einen vierten Transistor (QnBP0, QnBP1), deren Gate-Signale ein erstes Steuersignal (BP) sind, und eine Bitleitungs-Vorauflade-Spannungsquelle (VSS), die über den dritten bzw. den vierten Transistor an die erste und die zweite Bitleitung (BL, /BL) angeschlossen ist, aufweist und

wobei, wenn die an den ersten und den zweiten ferroelektrischen Kondensator angelegten elektrischen Felder über die erste bzw. die zweite Bitleitung auf Null gesetzt werden, die erste und die zweite Zellen-Plattenelektrode getrennt gesteuert werden, und wobei dann die erste und die zweite Bitleitung durch die zweite Rücksetzschaltung mit dem ersten Steuersignal an die Bitleitungs-Vorauflade-Spannungsquelle angeschlossen werden (Fig. 14).

5. Ferroelektrische Speichervorrichtung nach Anspruch 1,

wobei die erste Rücksetzschaltung eine erste Wortleitung (WL0B), die an die Gate-Elektrode des ersten Speicherzellentransistors (Qn0B) angeschlossen ist, und eine zweite Wortleitung (WL0A), die an die Gate-Elektrode des zweiten Speicherzellentransistors (Qn0) angeschlossen ist, aufweist und die zweite Rücksetzschaltung einen dritten und einen vierten Transistor (QnBP1, QnBP0), deren Gate-Signale ein erstes Steuersignal (BP) sind, und eine Bitleitungs-Vorauflade- Spannungsquelle (VSS), die über den dritten bzw. den vierten Transistor an die erste und die zweite Bitleitung (/BL, BL) angeschlossen ist, aufweist und

wobei, wenn die an den ersten und den zweiten ferroelektrischen Kondensator angelegten elektrischen Felder über die erste bzw. die zweite Bitleitung auf Null gesetzt werden, der erste Speicherzellentransistor gesperrt wird, dann die zweite Bitleitung vom H-Pegel auf den L-Pegel wechselt und dann die erste und die zweite Bitleitung durch die zweite Rücksetzschaltung mit dem ersten Steuersignal an die Bitleitungs-Vorauflade-Spannungsquelle angeschlossen werden, nachdem sowohl der erste als auch der zweite Speicherzellentransistor durchgeschaltet wurden, woraufhin die erste Bitleitung auf den L-Pegel und die zweite Bitleitung auf den H-Pegel gelangt (Fig. 16).







IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com