PatentDe  


Dokumentenidentifikation DE10318607A1 04.12.2003
Titel Verbesserte Speicherungszustände in einem Speicher
Anmelder Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto, Calif., US;
Texas Instruments Inc., Dallas, Tex., US
Erfinder Rickes, Jürgen Thomas, Cupertino, Calif., US;
McAdams, Hugh Pryor, McKinney, Tex., US;
Summerfelt, Scott Robert, Garland, Tex., US
Vertreter Schoppe, Zimmermann, Stöckeler & Zinkler, 82049 Pullach
DE-Anmeldedatum 24.04.2003
DE-Aktenzeichen 10318607
Offenlegungstag 04.12.2003
Veröffentlichungstag im Patentblatt 04.12.2003
IPC-Hauptklasse G11C 11/22
Zusammenfassung Ein Speicher mit Mechanismen zum Verbessern von Speicherungszuständen ohne ein Verstärken von Spannungen auf Pegel, die Speicherungszellenstrukturen schädigen. Eine Speicherungszelle, gemäß den vorliegenden Lehren, umfaßt eine Speicherungsstruktur, die in der Lage ist, Speicherungszustände umzuschalten. Ein Speicher, gemäß den vorliegenden Lehren, umfaßt eine Einrichtung zum Beschreiben der Speicherungszelle durch ein Anlegen einer ersten Spannung an einen ersten Knoten der Speicherungsstruktur und zum Anlegen einer zweiten Spannung an einen zweiten Knoten der Speicherungsstruktur, derart, daß die erste und die zweite Spannung entgegengesetzte Polaritäten aufweisen.

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf das Gebiet von Direktzugriffsspeichern. Insbesondere bezieht sich diese Erfindung auf Speicherungszustände in einer Speicherzelle.

Ein typischer Direktzugriffsspeicher umfaßt ein Array von Speicherungszellen. Jede Speicherungszelle umfaßt üblicherweise eine Speicherungsstruktur, die in der Lage ist, Speicherungszustände zu verändern. Eine Speicherungszelle in einem ferroelektrischen Direktzugriffsspeicher (FeRAM) z. B. umfaßt üblicherweise einen ferroelektrischen Kondensator, der in der Lage ist, gespeicherte Ladungspolaritäten zu verändern.

Der Speicherungszustand in einer Speicherungszelle zeigt üblicherweise ihren Logikzustand an. Eine Speicherungszelle wird üblicherweise durch ein Anlegen von Programmierungsspannungen beschrieben, die ihren Speicherungszustand verändern. Eine FeRAM-Speicherungszelle wird z. B. üblicherweise durch ein Anlegen von Programmierungsspannungen beschrieben, die die Ladungspolaritäten ihres ferroelektrischen Kondensators verändern.

Es ist üblicherweise wünschenswert, eine Speicherungszelle zu schaffen, die die Wahrscheinlichkeit verbessert, daß ihr Speicherungszustand während einer Leseoperation erkennbar ist. Leider können Strukturen in einer Speicherungszelle, die für einen Speicherungszellenzugriff verwendet werden, die Erkennbarkeit ihrer Speicherungszustände reduzieren. In einer FeRAM-Speicherungszelle z. B. wird eine Programmierungssprache üblicherweise durch einen Zugriffstransistor an den ferroelektrischen Kondensator angelegt. Leider mindert der Zugriffstransistor üblicherweise die Größe einer Programmierungsspannung, die den ferroelektrischen Kondensator erreicht, wodurch die Größe der elektrischen Ladung, die er anhäuft, beschränkt wird.

Ein früheres Verfahren zum Vermeiden einer derartigen Spannungsminderung während eines Programmierens besteht darin, verstärkte Spannungspegel wahrend eines Programmierens anzulegen. Bei einem Programmieren einer typischen, früheren FeRAM-Zelle wird z. B. üblicherweise eine Versorgungspegelspannung (VDD) an den Zugriffstransistor der Speicherungszelle angelegt, und eine verstärkte Versorgungspegelspannung (VPP) wird üblicherweise an ein Steuerungsgate des Zugriffstransistors angelegt. Üblicherweise ist VPP um eine Schwellenspannung (VTh,be) größer als VDD, um es zu ermöglichen, daß eine maximale Größe einer Ladung durch den Zugriffstransistor und zu dem ferroelektrischen Kondensator gelangt. Leider können hohe Pegel von VPP die Gate-Struktur des Zugriffstransistors beschädigen, wodurch die Zuverlässigkeit und eine Lebensdauer des Speichers reduziert werden. Ähnliche Probleme sind unter Umständen bei anderen Typen von Speichern vorzufinden.

Es ist die Aufgabe der vorliegenden Erfindung, einen Speicher oder ein Verfahren zu schaffen, die eine Erkennbarkeit eines Speicherungszustands bestimmter Speicherelemente erleichtern.

Diese Aufgabe wird durch einen Speicher gemäß Anspruch 1 oder ein Verfahren gemäß Anspruch 10 gelöst.

Ein Speicher mit Mechanismen zum Verbessern von Speicherungszuständen ohne ein Verstärken von Spannungen auf Pegel, die Speicherungszellenstrukturen schädigen, ist offenbart. Eine Speicherungszelle gemäß den vorliegenden Lehren umfaßt eine Speicherungsstruktur, die in der Lage ist, Speicherungszustände umzuschalten. Ein Speicher gemäß den vorliegenden Lehren umfaßt eine Einrichtung zum Beschreiben der Speicherungszelle durch ein Anlegen einer ersten Spannung an einen ersten Knoten der Speicherungsstruktur und zum Anlegen einer zweiten Spannung an einen zweiten Knoten der Speicherungsstruktur, derart, daß die erste und die zweite Spannung entgegengesetzte Polaritäten aufweisen. Der Betrag der zweiten Spannung ist ausgewählt, um die Gesamtspannung, die an die Speicherungsstruktur während eines Programmierens angelegt wird, zu verbessern.

Andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der detaillierten, folgenden Beschreibung ersichtlich.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Ausführungsbeispiel eines Speichers gemäß den vorliegenden Lehren;

Fig. 2 eine Programmierungsoperation hinsichtlich der Speicherungszelle bei einem Ausführungsbeispiel, und

Fig. 3 einen Plattenleitungstreiber in einer Programmierungsschaltung bei einem Ausführungsbeispiel.

Fig. 1 zeigt ein Ausführungsbeispiel eines Speichers 100, gemäß den vorliegenden Lehren. Der gezeigte Speicher 100 ist ein ferroelektrischer Direktzugriffsspeicher (FeRAM). Die vorliegenden Lehren sind dennoch auf andere Typen von Speichern anwendbar, die andere Typen von Speicherungsstrukturen verwenden. Beispiele umfassen DRAM-Strukturen. Der Speicher 100 umfaßt ein Array von Speicherungszellen, wie z. B. eine gezeigte Speicherungszelle 10. Die Speicherungszelle 10 umfaßt einen ferroelektrischen Kondensator 12 als ihre Speicherungsstruktur und einen Zugriffstransistor M0. Die verbleibenden Speicherungszellen (nicht gezeigt) in dem Speicher 100 weisen eine ähnliche Anordnung auf.

Der Speicher 100 umfaßt außerdem eine Programmierungsschaltung 40. Die Programmierungsschaltung 40 programmiert die Speicherungszelle 10 durch ein Anlegen einer Spannung VBL an eine Bitleitung 20, die mit der Speicherungszelle 10 gekoppelt ist, und ein Anlegen einer Spannung VWL an eine Wortleitung 22, die mit der Speicherungszelle 10 gekoppelt ist, und ein Anlegen einer Spannung VPL an eine Plattenleitung 24, die mit der Speicherungszelle 10 gekoppelt ist, auf einen Logikzustand.

Wenn ein ferroelektrischer Kondensator geladen wird, erzeugt die Programmierungsschaltung 40 die Spannungen VBL, VWL und VPL, so daß Spannungen mit entgegengesetzten Polaritäten an entgegengesetzte Enden des ferroelektrischen Kondensators 12 angelegt werden. Bei einem Ausführungsbeispiel legt die Programmierungsschaltung 40 eine positive Spannung an einen Speicherungsknoten 30 und eine kleine negative Spannung an die Plattenleitung 24 während eines Programmierens an. Diese Spannungen sind ausgewählt, um die Größe der Spannung VFE, die während eines Programmierens über den ferroelektrischen Kondensator 12 angelegt wird, zu verbessern.

Der Betrag bzw. die Größe oder Höhe der kleinen, negativen Spannung, die an die Plattenleitung 24 angelegt wird, kann vorausgewählt sein, um eine Größe eines Spannungsverlustes, der durch den Zugriffstransistor M0 bewirkt wird, auszugleichen. Der durch den Zugriffstransistor M0 bewirkte Spannungsverlust kann durch den Body-Effekt erhöht werden und kann durch eine Messung oder andere Verfahren bestimmt werden.

Fig. 2 zeigt eine Programmierungsoperation hinsichtlich der Speicherungszelle 10 bei einem Ausführungsbeispiel. Während einer Programmierungsoperation, d. h. einer Schreib- Operation, erzeugt die Programmierungsschaltung 40 die Spannungen VWL und VBL und VPL, wie dies gezeigt ist. Auch gezeigt sind die Spannung VSN an dem Speicherungsknoten 30 und die resultierende Gesamtspannung VFE, die über den ferroelektrischen Kondensator 12 angelegt wird.

Vor einer Zeit t1 behält die Programmierungsschaltung 40 die Spannungen VWL und VBL und VPL bei einem im wesentlichen Null-Pegel bei. Zu der Zeit t1 erhöht die Programmierungsschaltung 40 VWL auf VPP und erhöht VBL auf VDD. Bei einem Ausführungsbeispiel beträgt VPP in etwa 2,0 V und VDD beträgt in etwa 1,5 V.

Nach der Zeit t1 steigen sowohl VSN als auch VFE auf VPP - VTH,be an. Bei einem Ausführungsbeispiel beträgt VTH,be in etwa 0,65 V. So steigen nach der Zeit t1 sowohl VSN als auch VFE auf etwa 2,0 - 0,65 = 1,35 V an.

Zu einer Zeit t2 erhöht die Programmierungsschaltung 40 VPL auf VDD, bei einem Ausführungsbeispiel in etwa 1,5 V. Dies senkt VFE nach der Zeit t2 auf in etwa - 0,15 V. Die Programmierungsschaltung 40 erhöht zur Zeit t2 VPL auf VDD für Programmierungsoperationen an anderen Speicherungszellen, die mit der Plattenleitung 24 gekoppelt sind.

Zu einer Zeit t3 treibt die Programmierungsschaltung 40 VPL auf eine kleine, negative Spannung VNEG. Bei einem Ausführungsbeispiel ist die kleine, negative Spannung VNEG gemäß den Auswirkungen der VTH,be-Charakteristik des Zugriffstransistors M0 auf in etwa - 0,15 V vorausgewählt. Als eine Folge der zur Zeit t3 an die Plattenleitung 24 angelegten, negativen Spannung beträgt die Gesamtspannung VFE über den ferroelektrischen Kondensator 12 bei einem Ausführungsbeispiel 1,35 + 0,15 = 1,5 V.

So ist VFE nach der Zeit t3 gleich dem vollständigen Wert von VDD, der den ferroelektrischen Kondensator 12 lädt, wobei jedoch nur 2,0 V an das Gate des Zugriffstransistors M0 angelegt sind. Der relativ geringe Pegel von 2,0 V an dem Gate des Zugriffstransistors M0 bewirkt eine relativ niedrige Belastung auf seiner Gateoxidschicht während einer Programmierung im Vergleich zu einem höheren Spannungspegel, der andernfalls an dem Gate benötigt würde, um VFE von bis zu VDD zu ergeben, d. h. in der Abwesenheit der negativen Spannung, die an die Plattenleitung 24 angelegt ist.

Zu einer Zeit t4 bringt die Programmierungsschaltung 40 VPL zu einem im wesentlichen Null-Spannungspegel zurück, was bewirkt, daß VFE auf 1,35 V abfällt. Danach bringt die Programmierungsschaltung 40 VWL und VBL und VPL auf im wesentlichen Null-Pegel zurück.

Fig. 3 zeigt einen Plattenleitungstreiber in der Programmierungsschaltung 40 bei einem Ausführungsbeispiel. Der Plattenleitungstreiber liefert drei Spannungspegel - VDD, 0 und VNEG - zum Treiben der Plattenleitung 24. Die bestimmte, an die Plattenleitung 24 angelegte Spannung wird durch Zustände eines Satzes von Steuerungsleitungen 50 bis 54 bestimmt. Die Steuerungsleitungen 50 bis 54 können durch eine Programmierungssteuerungsschaltung (nicht gezeigt) getrieben werden, um die oben gezeigte Zeitgebung zu erzielen. Der Transistor MP0 ist eine p-Kanal-Vorrichtung, und die Transistoren MN0 und MN1 sind n-Kanal-Vorrichtungen. Die Transistoren MP0 und MN1 fungieren als ein CMOS-Inverter, der den VDD- und den Null-Spannungspegel an die Plattenleitung 24 liefert, und der Transistor MN1 liefert den VNEG- Pegel an die Plattenleitung 24.


Anspruch[de]
  1. 1. Speicher mit folgenden Merkmalen:

    einer Speicherungszelle (10), die eine Speicherungsstruktur aufweist, die in der Lage ist, Speicherungszustände umzuschalten, und

    einer Programmierungsschaltung (40), die die Speicherungszelle (10) durch ein Anlegen einer ersten Spannung an einen ersten Knoten der Speicherungsstruktur und ein Anlegen einer zweiten Spannung an einen zweiten Knoten der Speicherungsstruktur, derart, daß die erste und die zweite Spannung entgegengesetzte Polaritäten aufweisen, beschreibt.
  2. 2. Speicher gemäß Anspruch 1, bei dem die erste Spannung eine positive Spannung ist und die zweite Spannung eine negative Spannung ist.
  3. 3. Speicher gemäß Anspruch 1 oder 2, bei dem die zweite Spannung derart vorausgewählt ist, daß ein Gesamtspannungsabfall über die Speicherungsstruktur im wesentlichen gleich einer Versorgungsspannung in dem Speicher ist.
  4. 4. Speicher gemäß einem der Ansprüche 1 bis 3, bei dem die Speicherungszelle (10) einen Zugriffstransistor umfaßt, der mit dem ersten Knoten der Speicherungsstruktur gekoppelt ist.
  5. 5. Speicher gemäß Anspruch 4, bei dem die Programmierungsschaltung (40) folgende Merkmale aufweist:

    eine Einrichtung zum Einschalten des Zugriffstransistors, derart, daß der Zugriffstransistor die erste Spannung an den ersten Knoten leitet, und

    eine Einrichtung zum Anlegen der zweiten Spannung an den zweiten Knoten, derart, daß die zweite Spannung einen Schwellenspannungsverlust in dem Zugriffstransistor ausgleicht.
  6. 6. Speicher gemäß einem der Ansprüche 1 bis 5, bei dem die Speicherungsstruktur ein ferroelektrischer Kondensator (12) ist, der zwischen einen Speicherungsknoten der Speicherungszelle (10) und eine Plattenleitung zu der Speicherungszelle (10) gekoppelt ist.
  7. 7. Speicher gemäß Anspruch 6, bei dem die Programmierungsschaltung (40) folgende Merkmale aufweist:

    eine Einrichtung zum Anlegen der ersten Spannung an den Speicherungsknoten, derart, daß die erste Spannung eine positive Spannung ist, und

    eine Einrichtung zum Anlegen der zweiten Spannung an die Plattenleitung, derart, daß die zweite Spannung eine negative Spannung ist.
  8. 8. Speicher gemäß Anspruch 7, bei dem ein Betrag der zweiten Spannung derart vorausgewählt ist, daß ein Gesamtspannungsabfall über den ferroelektrischen Kondensator (12) im wesentlichen gleich einer Versorgungsspannung in dem Speicher ist.
  9. 9. Speicher gemäß Anspruch 8, bei dem die Einrichtung zum Anlegen der ersten Spannung einen Zugriffstransistor umfaßt, derart, daß der Betrag ansprechend auf einen Spannungsverlust in dem Zugriffstransistor vorausgewählt ist.
  10. 10. Verfahren zum Beschreiben einer Speicherungszelle (10) in einem Speicher, mit folgenden Schritten:

    Anlegen einer ersten Spannung an einen ersten Knoten einer Speicherungsstruktur in der Speicherungszelle (10), und

    Anlegen einer zweiten Spannung an einen zweiten Knoten der Speicherungsstruktur, derart, daß die erste und die zweite Spannung entgegengesetzte Polaritäten aufweisen.
  11. 11. Verfahren gemäß Anspruch 10, bei dem die erste Spannung eine positive Spannung ist und die zweite Spannung eine negative Spannung ist.
  12. 12. Verfahren gemäß Anspruch 10 oder 11, das ferner den Schritt eines Auswählens der zweiten Spannung derart, daß ein Gesamtspannungsabfall über die Speicherungsstruktur im wesentlichen gleich einer Versorgungsspannung in dem Speicher ist, aufweist.
  13. 13. Verfahren gemäß einem der Ansprüche 10 bis 12, bei dem die Schritte des Anlegens der ersten und der zweiten Spannung folgende Schritte aufweisen:

    Einschalten des Zugriffstransistors, derart, daß der Zugriffstransistor die erste Spannung an den ersten Knoten leitet, und

    Anlegen der zweiten Spannung an den zweiten Knoten, derart, daß die zweite Spannung einen Schwellenspannungsverlust in dem Zugriffstransistor ausgleicht.
  14. 14. Verfahren gemäß einem der Ansprüche 10 bis 13, bei dem die Speicherungsstruktur ein ferroelektrischer Kondensator (12) ist, der zwischen einen Speicherungsknoten der Speicherungszelle (10) und eine Plattenleitung zu der Speicherungszelle (10) geschaltet ist.
  15. 15. Verfahren gemäß Anspruch 14, bei dem die Schritte des Anlegens der ersten und der zweiten Spannung folgende Schritte aufweisen:

    Anlegen der ersten Spannung an den Speicherungsknoten, derart, daß die erste Spannung eine positive Spannung ist, und

    Anlegen der zweiten Spannung an die Plattenleitung, derart, daß die zweite Spannung eine negative Spannung ist.
  16. 16. Verfahren gemäß Anspruch 15, das ferner den Schritt eines Auswählens eines Betrages der zweiten Spannung derart, daß ein Gesamtspannungsabfall über den ferroelektrischen Kondensator (12) im wesentlichen gleich einer Versorgungsspannung in dem Speicher ist, aufweist.
  17. 17. Verfahren gemäß Anspruch 16, bei dem der Schritt des Auswählens den Schritt eines Auswählens des Betrags ansprechend auf einen Spannungsabfall in einem Zugriffstransistor der Speicherungszelle (10) aufweist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com