PatentDe  


Dokumentenidentifikation DE69626562T2 19.02.2004
EP-Veröffentlichungsnummer 0000740334
Titel Verfahren zum isotropen Ätzen von Silizium, das hochselektiv gegenüber Wolfram ist
Anmelder Infineon Technologies AG, 81669 München, DE;
IBM International Business Machines Corp., Armonk, N.Y., US
Erfinder Eckstein, Elke, 75006 Paris, FR;
Hoffman, Birgit, Deceased, DE;
Kiewra, Edward W., 8802 Kilchberg, CH;
Kocon, Waldemar Walter, Wappingers Falls, US;
Weiss, Mark Jay, New York, US
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Aktenzeichen 69626562
Vertragsstaaten AT, DE, FR, GB, IE, IT, NL
Sprache des Dokument EN
EP-Anmeldetag 11.04.1996
EP-Aktenzeichen 961057411
EP-Offenlegungsdatum 30.10.1996
EP date of grant 12.03.2003
Veröffentlichungstag im Patentblatt 19.02.2004
IPC-Hauptklasse H01L 21/321
IPC-Nebenklasse H01L 21/311   

Beschreibung[de]
HINTERGRUND DER ERFINDUNG Gebiet der Erfindung

Die Erfindung betrifft allgemein die Herstellung von Halbleitervorrichtungen und insbesondere ein isotropes Ätzverfahren zur Entfernung von Hartmaskenoxid und einen temporären (Opfer-) Siliziumdorn, die verwendet werden zur Herstellung von Wolframstiften in hochdichten Halbleitervorrichtungen, wie 64-Megabyte-Dynamic Random Access Memory- (DRAM-) Chips.

Beschreibung des verwandten Fachgebiets

Die Verwendung von schrankenloser Diffusion und schrankenlosen Gate-Kontaktstrukturen ist ein wirkungsvoller Ansatz zur Erhöhung der Integrationsdichte von Schaltkreisen. Zum Beispiel darf ein vollständig schrankenloser Diffusionskontakt die Gate-Leiterbahn und die Isolationsbereiche der Vorrichtung in einem Dynamic Random Access Memory- (DRAM-) Array überlappen. Die resultierende DRAM-Zellfläche kann um etwa 40% reduziert werden verglichen mit einem vollständig angeschlossenen Diffusionskontakt, wie er zum Beispiel von D. Kenney et al., "A Buried-Plate Trench Cell for a 64-MB DRAM", 1992, Symposium on VLSI Technology, Seattle, WA, beschrieben ist. Zudem darf ein schrankenloser Gate-Leiterbahnkontakt auch die Isolationsbereiche überlappen.

Das herkömmliche Herstellungsverfahren erfordert eine temporäre (Opfer-) Dornstruktur für die Herstellung von Kontaktleitungen. Der Dorn kann beispielsweise eine Polysiliziumstruktur sein, die bis auf Höhe der Gate-Nichtleiterkappe durch chemisch-mechanisches Polieren (CMP) eingeebnet wird, plus eine sich weiter ausdehnende Polysiliziumschicht, die als Ätzstopp für das Maskenoxid dient.

Über dieser Schicht wird eine Hartmasken-Oxidschicht hergestellt. Die Polysiliziumschichten werden unter Verwendung der Oxid-Hartmaske und einer fluorfreien Ätzchemie anisotrop geätzt, wobei eine hohe Selektivität (> 50 : 1) der Ätzrate von Polysilizium gegenüber Ätzrate der Gate-Nichtleiterkappe erhalten wird. Dabei werden Leitungen mit hohem Seitenverhältnis im Dorn gebildet. Diese Leitungen werden dann mit Wolfram (W) gefüllt, das mittels chemischer Dampfabscheidung (chemical vapor deposition, CVD) erhalten wird und bis zur Hartmasken-Oxidschicht abpoliert wird, sodass Kontakt-zu-Diffusion- (CD-) und Kontakt-zu-Gate- (CG-) Stifte hergestellt werden.

Hat man die CD- und CG-Stifte hergestellt, müssen das Hartmaskenoxid und die temporäre Polysilizium-Dornschicht entfernt und durch einen Isolator ersetzt werden. Frühere Bemühungen verwendeten Fluorverfahren, woraus sich mindestens zwei Probleme ergeben. Erstens sind Fluorverfahren zwar wirksam bei der Entfernung von Polysilizium, ätzen aber auch Wolfram sehr leicht. Zweitens "verstopft" die stark polymerisierende Fluorchemie die Reaktivionen-Ätzkammer (reactive ion etch (RIE) chamber) derart, dass in kurzen Abständen gereinigt werden muss.

Angesichts dieser Nachteile des Fluorätzverfahrens verwendet man Cl2-HBr- (Chlor-Bromwasserstoff-) Verfahren zum Ätzen von Polysilizium. Diese haben jedoch ihre eigenen Nachteile. Erstens sind die Cl2-HBr-Verfahren nicht isotrop und hinterlassen deshalb restliches Polysilizium auf den Seitenwänden der Gate-Stapel und verursachen hohe Kriechverluste von Stift zu Stift. Zweitens verringert Cl2 zudem die Höhe der Wolframstifte, was zu Leerlaufkreisläufen führen kann.

Zum selektiven Ätzen von Silizium und Polysilizium gegenüber einem Photoresist hat man zudem anisotrope Verfahren eingesetzt, wobei HBr als einziges Ätzmittel verwendet wird. Diese Verfahren sind jedoch nicht sehr selektiv gegenüber Wolfram. Weil sie anisotrop sind, entfernen auch sie nicht die restlichen Polysiliziumablagerungen an der Basis der Wolframstifte.

Daher besteht ein Bedarf an einem Verfahren zum isotropen Ätzen von an der Seitenwand verbleibendem Silizium, ohne dass zu viel von den Wolframstiften oder der Gate-Nichtleiterkappe entfernt wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Ein Aufgabe der Erfindung ist daher das Bereitstellen eines Verfahrens zur Entfernung der temporären Hartmaske und des Siliziumdorns, die zur Herstellung der Wolfram-Kontakt-zu-Diffusion- (CD-) und Kontakt-zu-Gate- (CG-) Stifte bei der Herstellung hochdichter Halbleitervorrichtungen verwendet werden, wobei ein oder mehr Probleme des verwandten Stands der Technik gelöst werden.

Eine Aufgabe der Erfindung ist zudem die Reduktion von Verlust am Wolframstift, sodass die Dicke der Dornverlängerung und die Erweiterung der Kontakt-zu-Gate-(CG-) Löcher beim GC-Ätzen verringert werden können. Die Erweiterung der CG-Löcher zu reduzieren ist wünschenswert, weil die dies zu einem Anstieg von CD-nach-CG-Kurzschlüssen führt.

Es wird erfindungsgemäß ein isotropes Reaktivionen-Siliziumätzverfahren bereitgestellt, umfassend die Schritte:

  • i) Bereitstellen einer Waferstruktur mit einer Haupt- und einer Rückseite, wobei die Waferstruktur auf der Hauptseite versehen ist mit Wolframstiften, einer Silizium-Dornschicht, welche die Waferstruktur-Hauptseite dazwischen und in Kontakt mit den Wolframstiften abdeckt, und einer Siliziumoxid-Hartmaskenschicht dazwischen und in Kontakt mit den Wolframstiften auf der Dornschicht;
  • ii) Ablösen der Siliziumoxid-Hartmaskenschicht mit dem Plasma eines CF4/CHF3/Ar-Gasgemisches, worin das Verhältnis von CF9 zu CHF3 3 zu 1 ist, unter Heliumkühlen der Rückseite der Waferstruktur auf eine Weise, dass ein Polymerschutzfilm auf den freiliegenden Wolframstiften gebildet wird;
  • iii) Ablösen der Dornschicht mit einem Plasma aus HBr ohne ein derartiges Kühlen der Waferstruktur auf eine Weise, dass ein hochselektives Ätzen der Dornschicht im Vergleich zu den Wolframstiften erfolgt.

Das obige Entfernungsverfahren erfolgt nach der Herstellung der Gate-Stapel und der Wolframstifte und erfordert das selektive Ätzen von Silizium gegenüber der Gate-Nichtleiterkappe und Wolfram. Die Gate-Nichtleiterkappe kann aus Siliziumnitrid oder Siliziumdioxid bestehen. Als Silizium kann undotiertes Polysilizium, dotiertes Polysilizium oder Siliziumeinkristall dienen. Das offenbarte isotrope Verfahren verwendet Bromwasserstoff (HBr) als einzigen Reaktanten zum selektiven Ätzen von Silizium gegenüber Wolfram und der Gate-Nichtleiterkappe.

Restliche Siliziumablagerungen werden durch Erhöhen der Substrattemperatur entfernt, indem man die übliche Helium-(He-)kühlung auf der Rückseite der Wafer beim HBr-Ätzen beendet. Man kann auch isotropes Ätzen mit NF3 und SF6 zur Beseitigung restlicher Siliziumablagerungen einsetzen, aber aufgrund der Fluorchemie kommt es zu einem Verlust in der Höhe der Wolframstifte.

KURZE, BESCHREIBUNG DER ZEICHNUNGEN

Die vorstehenden und weitere Aufgaben, Aspekte und Vorteile lassen sich besser verstehen mithilfe der folgenden eingehenden Beschreibung einer bevorzugten Ausführungsform der Erfindung anhand der Zeichnungen. Es zeigt:

l einen Querschnitt der Gate-Stapel und der Kontakt-zu-Diffusion- (CD-) Stifte aus Wolfram vor dem Ätzen der Dornschicht;

2 einen Querschnitt der Gate-Stapel und der CD-Stifte von 1 nach Entfernen des Hartmasken-Oxids; 3 einen Querschnitt der Gate-Stapel und der CD-Stifte von 2 nach dem Ätzen des Hartmasken-Polysiliziums;

4 einen Querschnitt der Gate-Stapel und der CD-Stifte von 3 nach Reinigungsätzen mit NF3/SF6;

5 ein Fließdiagramm der erfindungsgemäßen Schritte; und

6 einen Querschnitt der Gate-Stapel und der CD-Stifte nach erfindungsgemäßem Ablösen von Polysilizium mittels HBr-Chemie und Abschalten der He-Kühlung der Rückseite.

EINGEHENDE BESCHREIBUNG EINER BEVORZUGTEN. AUSFÜHRUNGSFORM DER ERFINDUNG

Siehe die Zeichnungen und insbesondere die 1 bis 4: 1 zeigt einen Querschnitt durch eine Halbleitervorrichtung, die insgesamt mit der Bezugszahl 10 bezeichnet ist. Sie hat Gate-Stapel und Kontakt-zu-Diffusion- (CD-) Stifte, die vor einem Siliziumätzverfahren von einem Hartmaskenoxid und einer temporären Siliziumdornschicht umgeben sind.

Das erfindungsgemäße Siliziumätzverfahren wird anhand der Entfernung der "Polysilizium"-Schichten 13 und 15 beschrieben. Man kann jedoch annehmen, dass die Schichten 13 und 15 nicht nur aus undotiertem Polysilizium, sondern auch aus dotiertem Polysilizium oder Siliziumeinkristall bestehen. Ungeachtet der in den Schichten 13 und 15 verwendeten Siliziumart bleiben die im folgenden erläuterten Verfahrensparameter ungefähr gleich.

Nachstehend wird die Struktur von 1 beschrieben. Die Halbleitervorrichtung 10 umfasst ein Substrat 14, auf dem Gateleiterbahnen 11 gebildet sind. Die Gateleiterbahnen 11 sind von einer Gate-Nichtleiterkappe 16 aus Siliziumnitrid oder Siliziumdioxid bedeckt. Über dieser Struktur befindet sich eine Dorn-Polysiliziumschicht 13, die mittels chemisch-mechanischem Polieren (CMP) bis auf die Höhe der Gate-Nichtleiterkappe eingeebnet wurde. Diese Dorn-Polysiliziumschicht setzt sich dann als Polysiliziumschicht 15 fort. Über der fortgesetzten Schicht 15 befindet sich eine Hartmasken-Oxidschicht 18, die Öffnungen festlegt, die in den Polysiliziumschichten 13 und 15 gebildet werden sollen.

Die Polysiliziumschichten werden unter Verwendung der Maske und einer fluorfreien Ätzchemie geätzt, wobei Leitungen mit hohem Seitenverhältnis in der Polysilizium-Dornschicht gebildet werden. Diese Leitungen werden mittels Wolfram- (W-) CVD-Abscheidung gefüllt und anschließend einer Wolfram-CMP unterworfen. So werden die CD-Stifte 12 gebildet. Die Hartmasken-Oxidschicht 18 und die temporäre Polysiliziumfüllung, welche die Dornschicht 13 und die fortgesetzte, Schicht 15 umfasst, sind notwendig, damit die schrankenlosen Kontakte selektiv gegenüber der Gate-Oxidkappe geätzt werden. Haben sie diesen Zweck erfüllt, müssen das Hartmaskenoxid und die Polysiliziumfüllung durch einen Isolator ersetzt werden.

Der Zweck des anschließenden Dornablöseverfahrens ist die Beseitigung sämtlichen Maskenoxids und sämtlicher Polysiliziumfüllung um die Stifte und zwischen den Gate-Stapeln. Dabei wird der Angriff auf die Wolframstifte und die Gate-Nichtleiterkappe minimiert. Zunächst wird mittels Reaktivionen-Ätzen (reactive ion etch, RIE) die Hartmasken-Oxidschicht 18 abgelöst, siehe 2. So wird das Maskenoxid unter minimalem Angriff der Wolframstifte 12 entfernt. Eine Polymerschicht oder ein Polymerfilm 17, die/der hauptsächlich aus Kohlenstoff und Fluor besteht, wird beim Maskenoxid-RIE gebildet. Mit diesem Polymerfilm lässt sich das Wolfram vor dem Ätzen schützen, sodass die Stifthöhe beim Maskenoxid-RIE erhalten bleibt. Die Polymerabscheidung beim Maskenoxid-RIE ist nötig, weil das Wolfram ansonsten durch Fluor angegriffen würde.

Für das Verfahren zum Ablösen von Dorn-Polysilizium ist isotropes Ätzen erforderlich, weil die Polymerkappen 17 am oberen Ende der Stifte 12 bei Verwendung von anisotropem Ätzen das Polysilizium verdecken würden.

3 zeigt ein herkömmliches Verfahren zum Ablösen der Dorn-Polysiliziumschichten 13 und 15 mittels HBr-Chemie. Bei Verwendung dieses Verfahren bleiben aber nach dem Ätzschritt restliche Ablagerungen 19 aus Dorn-Polysilizium an der Basis der CD-Stifte 12 und den Gate-Isolatoren 16 haften. Diese restlichen Ablagerungen 19 bewirken Kriechverluste von Stift zu Stift und müssen daher entfernt werden.

Bisher entfernt man die Dorn-Polysiliziumablagerungen 19 mittels isotropem NF3/SF6-RIE. Bei diesem Säuberungsschritt kommt es zu Verlusten in der CD-Stifthöhe, weil Fluor das Wolfram angreift, siehe 4. Dies darf nicht passieren, weil die nächste Metahlschicht beim Herstellungsverfahren den Stift berühren muss. Sind die Stifte zu kurz, resultiert ein Leerlaufstromkreis.

5 zeigt ein Fließschema für das erfindungsgemäße Verfahren. Es löst das oben genannte Problem beim Entfernen der restlichen Polysiliziumablagerungen 19 unter minimaler Verringerung der Höhe des CD-Stifts.

Siehe 5: Zunächst wird ein Wafer, beispielsweise die Halbleitervorrichtung 10 in 1, für das Ätzen hergestellt und in Schritt 20 bereitgestellt. In Schritt 20 wird das Hartmaskenoxid 18 mittels Oxidätzen bei etwa 32,01 Pa (240 mTorr) Druck, 1200 Watt Leistung und mit einem Elektrodenspalt von 1,015 cm geätzt. Das Hartmaskenoxid kann Siliziumoxid (SiOx) sein, das auf vielfältige Weise abgeschieden werden kann, zum Beispiel mittels "Cracken" von Tetraethylorthosilikat (TEOS), Sputtern aus einem SiOx-Target oder Verdampfen von SiOx. Es lassen sich zum Herstellen des Maskenoxids auch andere chemische Dampfabscheidungen mit anderen Vorstufen als TEOS einsetzen, wie SiH4 und N2O.

Das Maskenoxid-Ätzen verwendet eine geeignete Kombination aus Ar bei 200 scm3min (Standard-Kubikzentimeter pro Minute), CF4 bei 60 scm3min und CHF3 bei 20 scm3min. Bei diesem Schritt wird der Helium- (He-) Klemmdruck bei 1–6 kPa (12 Torr) gehalten. Das Oxidätzen wird anhand eines üblichen Endpunktnachweises gestoppt, der die Intensität einer gewünschten Wellenlänge mit einem Spektralphotometer misst.

In Schritt 30 kann der Wafer dann überätzt werden, sodass vollständiges Entfernen des Hartmaskenoxids gewährleistet ist. Bei diesem Schritt wird der Wafer den gleichen Bedingungen ausgesetzt, wie im vorhergehenden Schritt 20. Seine Dauer beträgt etwa 28% des anfänglichen Maskenoxidätzens in Schritt 20. Die drei nächsten Schritte 40, 50 und 60 zeigen das erfindungsgemäße Polysilizium-Ätzverfahren. Bei allen drei Schritten wird der Helium-Klemmdruck auf Null (0) Pa (Torr) eingestellt. Durch Beseitigung der Kühlung der Rückseite erreichen die Wafertemperaturen bei den Schritten 40–60 etwa 260°C. Bei allen drei Schritten wird das Polysilizium mittels HBr-Plasma bei etwa 300 scm3min abgelöst. Die Leistung bleibt konstant bei etwa 575 Watt.

In Schritt 40 wird die fortgesetzte Polysiliziumschicht 15 geätzt. Der Wafer wird einem Druck von 86,7 Pa (650 mTorr) ausgesetzt. Der Elektrodenspalt wird von 1,015 cm beim vorhergehenden Schritt auf 1,3 cm erweitert. Dieser Ätzschritt dauert etwa 20 Sekunden.

Im folgenden Polysilizium-Ätzschritt 50 wird der Druck auf 46,6 Pa (350 mTorr) gesenkt. Der Elektrodenspalt wird auf 0,8 cm verkleinert. Dieser Ätzschritt dauert etwa 20 Sekunden. Er dient dazu, jegliche Grenzschicht zwischen der Dorn-Polysiliziumschicht 13 und der fortgesetzten Polysiliziumschicht 15 zu "durchbrechen".

Im abschließenden Polysilizium-Ätzschritt 60 wird die Dorn-Polysiliziumschicht 13 geätzt. Für diesen Schritt erreicht der Druck erneut 86,7 Pa (650 Torr), und der Elektrodenspalt wird wieder auf 1,3 cm erweitert. Dieser längste Polysilizium-Ätzschritt dauert etwa 125 Sekunden. b ist eine Querschnittsansicht der erhaltenen Gate-Stapel und CD-Stifte nach Beendigung von Schritt 60.

Das erfindungsgemäße Verfahren entfernt wirkungsvoll Polysiliziumablagerungen sogar dann, wenn die oben beschriebenen Zielwerte für die Verfahrensparameter (z. B. Leistung, Druck, Gasströmungsrate, Zeit und Elektrodenabstand) um etwa ± 20% schwanken.

Weil kein Cl2 eingesetzt wird und die Rückseitenkühlung in den Schritten 40–60 gestoppt wird (Helium-Klemmdruck bei Null (0) Pa (Torr)), erhöht sich die Selektivität des Ätzens von Polysilizium gegenüber Wolfram von 6 : 1 auf 15 : 1. Zudem werden Polysiliziumablagerungen von den Seitenwänden entfernt, wobei die hohe Selektivität für Polysilizium gegenüber Wolframstiften und Gate-Nichtleiterkappe erhalten bleibt.

Die Oxid-Ätzschritte (20 und 30) und die Silizium-Ätzschritte (40–60) können in derselben oder in verschiedenen Kammern erfolgen. Man kann also Oxidätzen durchführen, den Elektrodenabstand ändern und dann die Silizium-Ätzschritte in der gleichen Kammer durchführen oder zur Durchführung dieser Arbeiten zwei verschiedene Kammern einsetzen.

Die Verwendung getrennter Kammern hat jedoch Vortei-le. Erstens wird das in den Schritten 20 und 30 verwendete Fluor (F) von der in den Schritten 40–60 eingesetzten HBr-Chemie getrennt. Zudem liefert das Silizium-Ätzverfahren (das selektive Ätzen von Silizium gegenüber Wolfram und dem Nichtleiter) bei Verwendung getrennter Kammern bessere Ergebnisse.


Anspruch[de]
  1. Isotropes Reaktivionen-Siliziumätzverfahren, umfassend die Schritte:

    i) Bereitstellen einer Waferstruktur (14, 11, 16) mit einer Haupt- und einer Rückseite, wobei die Waferstruktur auf der Hauptseite versehen ist mit Wolframstiften (12), einer Silizium-Dornschicht (13, 15), welche die Waferstruktur-Hauptseite dazwischen und in Kontakt mit den Wolframstiften abdeckt und einer Siliziumoxid-Hartmaskenschicht (18) dazwischen und in Kontakt mit den Wolframstiften auf der Dornschicht;

    ii) Ablösen der Siliziumoxid-Hartmaskenschicht mit dem Plasma eines CF4/CHF3/Ar-Gasgemisches, worin das Verhältnis von CF9 zu CHF3 3 zu 1 ist, unter Heliumkühlen der Rückseite der Waferstruktur auf eine Weise, dass ein Polymerschutzfilm (17) auf den freiliegenden Wolframstiften gebildet wird;

    iii) Ablösen der Dornschicht mit einem Plasma aus HBr ohne ein derartiges Kühlen der Waferstruktur auf eine Weise, dass ein hochselektives Ätzen der Dornschicht im Vergleich zu den realisierten Wolframstiften erfolgt.
  2. Isotropes Reaktivionen-Siliz umätzverfahren nach An-spruch 1, wobei das Silizium ausgewählt ist aus der Gruppe: undotiertes Polysilizium, dotiertes Polysilizium und Siliziumeinkristall.
  3. Isotropes Reaktivionen-Siliziumätzverfahren nach An-spruch 1 oder 2, wobei Schritt iii) des Ablösens der Dornschicht ein hochselektives Ätzen der Dornschicht ergibt verglichen zu dem von Siliziumdioxid oder Siliziumnitrid.
  4. Isotropes Reaktivionen-Siliziumätzverfahren nach irgendeinem der Ansprüche 1 bis 3, wobei die Siliziumoxid-Hartmaskenschicht hergestellt wird durch Zersetzen von Tetraethylorthosilikat, Sputtern aus einem Siliziumoxid-Target, und Verdampfen von Siliziumoxid.
  5. Isotropes Reaktivionen-Siliziumätzverfahren nach irgendeinem der Ansprüche 1 bis 3, wobei die Siliziumoxid-Hartmaskenschicht hergestellt wird durch chemische Dampfabscheidung von SiH4 und N2O.
  6. Isotropes Reaktivionen-Siliziumätzverfahren nach irgendeinem der Ansprüche 1 bis 5, wobei Schritt ii) des Ablösens der Siliziumoxid-Hartmaskenschicht erfolgt mit einer Kombination aus Argon-Strom von 200 sccm, CF4-Strom von 60 sccm und CHF3-Strom von 20 sccm, unter einem Gasgemischdruck von 32 Pa (240 mTorr), bei 1200 Watt Leistung und mit einem Elektrodenabstand von 1,015 cm.
  7. Isotropes Reaktivionen-Siliziumätzverfahren nach irgendeinem der Ansprüche 1 bis 6, wobei der Schritt iii) des Ablösens der Dornschicht erfolgt mit einem HBr-Strom von 300 sccm.
  8. Isotropes Reaktivionen-Siliziumätzverfahren nach irgendeinem der Ansprüche 1 bis 7, wobei der Schritt iii) des Ablösens der Dornschicht erfolgt durch 20 sekündiges Anwenden einer Kombination aus 86,7 Pa (650 mTorr) Druck, 575 Watt Leistung und 1,3 cm Elektrodenabstand, dann 20 sekündiges Anwenden einer Kombination aus 46,7 Pa (350 mTorr) Druck, 575 Watt Leistung und 0, 8 cm Elektrodenabstand und dann 125 sekündiges Anwenden einer Kombination aus 86,7 Pa (650 mTorr) Druck, 575 Watt Leistung und 1,3 cm Elektrodenabstand.
  9. Isotropes Reaktivionen-Siliziumätzverfahren nach irgendeinem der Ansprüche 1 bis 8, wobei der Schritt ii) des Ablösens der Siliziumoxid-Hartmaskenschicht erfolgt bei Heliumkühlung unter 1600 Pa (12 Torr) Druck, mit einer Endpunkterfassung und für eine Ätzdauer bis zur Erfassung des Endpunkts und für eine zusätzliche Überätzdauer von 28% der Ätzdauer.
Es folgen 4 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com