PatentDe  


Dokumentenidentifikation DE10239064A1 18.03.2004
Titel Schaltungsanordnung zur Erzeugung eines Stroms
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Ausserlechner, Udo, Villach, AT
Vertreter Zimmermann & Partner, 80331 München
DE-Anmeldedatum 26.08.2002
DE-Aktenzeichen 10239064
Offenlegungstag 18.03.2004
Veröffentlichungstag im Patentblatt 18.03.2004
IPC-Hauptklasse G05F 3/16
Zusammenfassung Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines Stroms. Die erfindungsgemäße Schaltungsanordnung umfaßt zumindest eine Stromspiegelschaltung, zumindest einen Widerstand und zumindest eine Hilfsschaltung, welche die Spannung am Eingang der Stromspiegelschaltung auf den Widerstand kopiert. Die erfindungsgemäße Schaltungsanordnung besitzt den Vorteil, daß, selbst wenn die Hilfsschaltung noch einen kleinen Offset-Fehler aufweisen sollte, sich dieser Offset-Fehler in einem weit geringerem Maße im Ausgangsstrom bemerkbar macht. In typischen Anwendungsfällen können die Fehlerschwankungen im Ausgangsstrom gegenüber dem Stand der Technik um einen Faktor 5 reduziert werden.

Beschreibung[de]

Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines Stroms.

Häufig ist es in der Elektronik erforderlich, einen Strom zu erzeugen, der proportional zu einer Betriebsspannung einer elektronischen Schaltung ist. Insbesondere bei integrierten Schaltungen tritt manchmal das Problem auf, einen proportionalen Strom On-Chip zur Ansteuerung von bestimmten Schaltungsteilen zu erzeugen. Dieser Strom soll möglichst eine lineare Proportionalität zur Betriebsspannung aufweisen. Darunter wird hier folgender Zusammenhang zwischen einem Strom I und einer Betriebsspannung VDD verstanden: I = k·VDD. k ist ein linearer Faktor, der unabhängig von der Betriebsspannung VDD ist.

Ein typisches Anwendungsbeispiel für einen proportionalen Strom ist die stromgesteuerte Erzeugung einer Frequenz, die linear proportional zu einer Betriebsspannung einer elektronischen Schaltung sein soll. Eine derartige Frequenz-Erzeuger-Schaltung ist beispielsweise in U. Tietze, Ch. Schenk: „Halbleiter-Schaltungstechnik", 9. Auflage, 1989, auf den Seiten 480 und 481 erläutert. Bei der dort in 15.33 dargestellten Schaltung zur Frequenzerzeugung dienen Ströme +Ie und –Ie zum Erzeugen einer dreieckförmigen Spannung, deren Frequenz von den Stromstärken abhängt. Die beiden Ströme können abhängig von einer Spannung eingestellt werden, um die Einstellung der Frequenz der dreieckförmigen Spannung einfacher auszugestalten.

Aus T. Horrowitz, W. Hill: "The Art Of Electronics", 2. Auflage, 1989, Seite 181, 4.11.A ist ferner eine Stromerzeugungsschaltung bekannt, bei der eine Betriebsspannung VCC mittels eines Spannungsteilers aus zwei Widerständen R1 und R2 auf eine kleinere Spannung k·VCC geteilt wird mit k = R2/(R1 + R2) . Die kleinere Spannung k Vcc wird dann durch einen differentiellen Verstärker auf einen Widerstand R kopiert, der eine bestimmte Temperaturabhängigkeit besitzt. Durch den Widerstand R fließt der Strom IT = k·VCC/R. Dieser Strom wird an einem Kollektor eines Transistors Q1 ausgekoppelt und einer Last „load" zugeführt. Vor dem Auskoppeln kann der Strom noch mittels eines Verstärkers verstärkt werden, wie auf der selben Seite in 4.11.B gezeigt ist.

Bei dieser Schaltung ist jedoch der Abgleich des Temperaturverlaufs des Ausgangsstroms Iout problematisch. Der Temperaturverlauf wird im Wesentlichen durch den Widerstand R bestimmt. Es wäre zwar prinzipiell möglich, diesen Widerstand R durch eine Parallel- oder Serienschaltung mehrerer Widerstände mit unterschiedlichem Temperaturverhalten zu ersetzen, allerdings müssen dann die Verbindungsleitungen dieser Widerstände sehr niederohmig sein, um durch sie nicht den Temperaturgang des Ausgangsstroms zu beeinflussen. Will man einzelne Widerstände selektiv zu-/abschalten, um damit Prozeßtoleranzen auszugleichen, so müßten die hierzu nötigen Schalter mit großen, niederohmigen Transistoren realisiert werden. Diese Schalter benötigen jedoch bei einer integrierten Schaltung viel Platz und erzeugen zudem bei hohen Temperaturen erhebliche Leckströme, die bei einer integrierten Schaltung gegen das Substrat fließen. Derartige Leckströme beeinträchtigen wiederum die lineare Proportionalität des Ausgangsstroms Iout zur Betriebsspannung VCC.

Ein weiterer Nachteil der vorgenannten Schaltung, insbesondere der Schaltung von 4.11.A der oben genannten Referenz, besteht darin, dass die Proportionalität des Ausgangsstroms durch einen Offsetfehler Uoff des differenziellen Verstärkers beeinträchtigt wird. Für den Strom IT durch den Widerstand R gilt folgende Gleichung: IT/ VCC = (k – Uoff/VCC)/R. Dies bedeutet, dass der Proportionalitätsfaktor einen relativen Fehler von Uoff/(k VCC) hat. Insbesondere bei kleiner Betriebsspannung sowie einem kleinen Spannungsteilerverhältnis wird der Einfluß dieses Fehlers auf den Strom IT sehr groß.

Aufgabe der vorliegenden Erfindung ist es daher, eine Schaltungsanordnung zur Erzeugung eines Stroms vorzuschlagen, die einen Strom erzeugt, der eine hohe lineare Proportionalität zu einer Spannung besitzt und die kostengünstig herzustellen ist.

Diese Aufgabe wird durch eine Schaltungsanordnung zur Erzeugung eines Stroms mit den Merkmalen nach Patentanspruch 1 sowie durch eine Schaltungsanordnung zur Erzeugung eines Stroms mit den Merkmalen nach Patentanspruch 10 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Ansprüchen, der Beschreibung und den beiliegenden Zeichnungen.

Gemäß einem ersten Aspekt der vorliegenden Erfindung wird eine Schaltungsanordnung zur Erzeugung eines Stroms an einem Ausgang der Schaltungsanordnung bereitgestellt, mit:

  • – zumindest einem ersten und einem zweiten Versorgungsspannungsanschluß,
  • – zumindest einem ersten Widerstand, der mit einem ersten Anschluß mit dem ersten Versorgungsspannungsanschluß verbunden ist,
  • – zumindest einer Stromspiegelschaltung, die mit einem Eingang mit einem zweiten Anschluß des ersten Widerstands und die mit einem Ausgang mit dem Ausgang der Schaltungsanordnung zur Erzeugung eines Stroms verbunden ist,
  • – zumindest einem zweiten Widerstand, und
  • – zumindest einer Hilfsschaltung, welche mit einem Eingang mit dem Eingang der Stromspiegelschaltung und mit einem Ausgang mit dem Ausgang der Schaltungsanordnung zur Erzeugung eines Stroms verbunden ist und welche die Spannung an dem Eingang der Stromspiegelschaltung an einen Anschluß des zweiten Widerstands und den durch den zweiten Widerstand fliegenden Strom zu dem Ausgang der Schaltungsanordnung zur Erzeugung eines Stroms überträgt.

Die erfindungsgemäße Schaltungsanordnung besitzt den Vorteil, daß, selbst wenn die Hilfsschaltung noch einen kleinen Offset-Fehler aufweisen sollte, sich dieser Offsetfehler in einem weit geringerem Masse im Ausgangsstrom bemerkbar macht. In typischen Anwendungsfällen können die Fehlerschwankungen im Ausgangsstrom gegenüber dem Stand der Technik um einen Faktor 5 reduziert werden.

In einer bevorzugten Ausführungsform der Erfindung weist die Hilfsschaltung zumindest einen Transistor auf. Weiterhin ist es bevorzugt, wenn Hilfsschaltung zumindest einen Operationsverstärker aufweist.

In einer weiteren bevorzugten Ausführungsform der Erfindung weist die Stromspiegelschaltung einen kaskadierten Stromspiegel auf. Weiterhin ist es bevorzugt, wenn die Stromspiegelschaltung zumindest einen rückgekoppelten Stromspiegel aufweist. Dabei kann die Rückkopplung in der Stromspiegelschaltung insbesondere durch die Hilfsschaltung bewirkt werden.

In einer weiteren bevorzugten Ausführungsform der Erfindung weist die Hilfsschaltung zumindest eine Stromquelle auf, die bevorzugt rückkopplungsfrei verschaltet ist.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine Schaltungsanordnung zur Erzeugung eines Stroms an einem Ausgang der Schaltungsanordnung bereitgestellt, mit:

  • – zumindest einem ersten und einem zweiten Versorgungsspannungsanschluß,
  • – zumindest einem ersten Widerstand, der mit einem ersten Anschluß mit dem ersten Versorgungsspannungsanschluß verbunden ist,
  • – zumindest einer Stromspiegelschaltung, die mit einem Eingang mit einem zweiten Anschluß des ersten Widerstands und die mit einem Ausgang mit dem Ausgang der Schaltungsanordnung zur Erzeugung eines Stroms verbunden ist,
  • – zumindest einem zweiten Widerstand, der mit einem ersten Anschluß mit einem weiteren Ausgang der Stromspiegelschaltung verbunden ist, und
  • – zumindest einer Hilfsschaltung, welche mit einem ersten Eingang mit dem Eingang der Stromspiegelschaltung und mit einem einem zweiten Eingang mit dem ersten Anschluß des zweiten Widerstands verbunden ist und welche die Stromspiegelschaltung so steuert, dass die Spannung am Eingang der Stromspiegelschaltung auf den ersten Anschluß des zweiten Widerstands übertragen wird.

Auch diese erfindungsgemäße Schaltungsanordnung besitzt den Vorteil, daß, selbst wenn die Hilfsschaltung noch einen kleinen Offset-Fehler aufweisen sollte, sich dieser Offsetfehler in einem weit geringerem Masse im Ausgangsstrom bemerkbar macht. In typischen Anwendungsfällen können die Fehlerschwankungen im Ausgangsstrom gegenüber dem Stand der Technik um einen Faktor 5 reduziert werden.

In einer bevorzugten Ausführungsform der Erfindung weist die Hilfsschaltung zumindest einen Operationsverstärker auf. Weiterhin ist es bevorzugt, wenn die Stromspiegelschaltung zumindest einen ersten Stromspiegel und zumindest einen zweiten Stromspiegel aufweist, die so verschaltet sind, daß sich das Verhältnis des Ausgangsstroms der Stromspiegelschaltung zu dem Eingangsstrom der Stromspiegelschaltung aus dem Produkt der Spiegelverhältnisse des ersten und des zweiten Stromspiegels ergibt. Dabei ist es insbesondere bevorzugt, wenn der erste Stromspiegel NMOS-Transistoren und der zweiten Stromspiegel PMOS-Transistoren aufweist.

In einer weiteren bevorzugten Ausführungsform der Erfindung weist die Stromspiegelschaltung zumindest einen Stromspiegel auf, dessen Spiegelerhältnis einstellbar ist. Dabei ist es insbesondere bevorzugt, wenn das Spiegelverhältnis vor einer Inbetriebnahme der Schaltungsanordnung mittels Fuses, insbesondere Laser-Fuses, und/oder im Betrieb der Schaltungsanordnung mittels Logik einstellbar ist.

In einer weiteren bevorzugten Ausführungsform der Erfindung unterscheidet sich die Temperaturabhängigkeit des zweiten Widerstandes von der Temperaturabhängigkeit des ersten Widerstandes.

Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen:

1 ein erstes Ausführungsbeispiel einer ersten Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Stromerzeugung;

2 ein zweites Ausführungsbeispiel einer ersten Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Stromerzeugung ohne Rückkopplung;

3 ein drittes Ausführungsbeispiel einer ersten Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Stromerzeugung mit Rückkopplung;

4 ein viertes Ausführungsbeispiel einer ersten Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Stromerzeugung ohne Rückkopplung mit einem Stromspiegel mit NMOS-Transistoren;

5 ein fünftes Ausführungsbeispiel einer ersten Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Stromerzeugung mit Rückkopplung in CMOS-Technologie;

6 ein Ausführungsbeispiel der in 1 dargestellten erfindungsgemäßen Schaltungsanordnung zur Stromerzeugung in CMOS-Technologie;

7 eine Variante des in 6 dargestellten Ausführungsbeispiels;

8 ein Ausführungsbeispiel einer zweiten Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Stromerzeugung;

9 ein weiteres Ausführungsbeispiel einer zweiten Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Stromerzeugung; und

10 ein Beispiel für einen abgleichbaren Stromspiegel.

Im Folgenden sind gleiche und/oder funktional gleiche Elemente mit den selben Bezugszeichen oder Ziffern bezeichnet.

1 zeigt eine Schaltungsanordnung gemäß einem ersten Aspekt der vorliegenden Erfindung. Die dargestellte Schaltungsanordnung umfasst einen ersten Widerstandes R1, eine Stromspiegelschaltung aus zwei NPN-Bipolartransistoren T1 und T2, eine Hilfsschaltung in Form eines differentiellen Verstärkers OP1 und eines NPN-Bipolartransistors T3 sowie einen zweiten Widerstand R2. Weiterhin ist ein Summieren S vorgesehen.

An einem Anschluss des Widerstands R1 liegt eine Eingangsspannung Vcc über einen Eingang 10 der dargestellten Schaltungsanordnung an. Der andere Anschluss des Widerstands R1 ist mit dem Kollektor des NPN-Bipolartransistors T1 verschaltet. Der Kollektor des Transistors T1 ist zudem mit dessen Basis und mit der Basis des NPN-Bipolartransistors T2 verschaltet. Der Transistor T1 ist somit als Diode verschaltet. Ferner sind die Emitter der Transistoren T1 und T2 mit einem Bezugspotentialanschluss Gnd der Schaltungsanordnung verbunden. Dadurch bilden die beiden Transistoren T1 und T2 eine Stromspiegelschaltung.

Der nicht-invertierende Eingang des differentiellen Verstärkers OP1 ist ebenfalls mit der Basis des Transistors T2 verbunden. Der Ausgang des Verstärkers OP1 ist mit der Basis des NPN-Bipolartransistors T3 verschaltet, um diesen zu steuern. Über den Emitter des Transistors T3 ist der Ausgang des Verstärkers OP1 auf den invertierenden Eingang des differentiellen Verstärkers OP1 rückgekoppelt. Der Emitter des NPN-Bipolartransistors T3 ist ferner über den Widerstand R2 mit dem Bezugspotential Gnd verbunden. Schließlich sind die Kollektoren der Transistoren T2 und T3 jeweils mit einem Eingang des Summierers S verbunden. Der Ausgang des Summierers S bildet einen Ausgang 12 der dargestellten Schaltungsanordnung.

Die dargestellte Schaltungsanordnung arbeitet wie folgt: Über den Widerstand R1 fällt die Spannung Vcc – UBE ab. Die Spannung UBE ist hierbei die Basis-Emitter-Spannung des NPN-Bipolartransistors T1. Dadurch fließt durch den Widerstand R1 der Strom I1 = (Vcc – UBE)/R1. Je nach dem Verhältnis der Emitterflächen der beiden NPN-Bipolartransistoren T1 und T2 wird der Strom I1 in den Strom I2 gespiegelt. Ist m das Verhältnis der Emitterfläche des Transistors T2 zur Emitterfläche des Transistors T1, so ist der Strom I2 = m I1. Für hohe Spannungen Vcc ist nun der Strom I2 weitgehend linear proportional zur Spannung Vcc.

Um allerdings eine noch größere Genauigkeit des Stroms I2 zu erreichen, ist es erforderlich, den nichtlinearen Term UBE/R1 zu verkleinern, am bestens ganz zu eliminieren. Dies wird dadurch erreicht, dass die Spannung UBE dem nicht-invertierenden Eingang des differentiellen Verstärkers OP1 zugeführt wird. Dieser verstärkt die zugeführte Spannung und führt die verstärkte Spannung der Basis des NPN-Bipolartransistors T3 zu. Durch die Rückkopplung des Ausgangs des differentiellen Verstärkers OP1 über die Basis-Emitter-Strecke des Transistors T3 auf den invertierenden Eingang des differentiellen Verstärkers OP1 wird der Ausgang des Verstärkers OP1 derart geregelt, dass sich am invertierenden Eingang des Verstärkers OP1 ebenfalls eine Spannung entsprechend der Spannung am nicht invertierenden Eingang des Verstärkers OP1 einstellt. Anders ausgedrückt wird die Eingangsspannung am nicht invertierenden Eingang des Verstärkers OP1 und somit die Eingangsspannung der Stromspiegelschaltung auf den Widerstand R2 übertragen bzw. kopiert.

Der Widerstand R2 ist bevorzugt etwa so groß wie der Widerstand R1 gewählt. Durch einen Feinabgleich des Widerstands R2 ist es möglich, den Einfluss nichtidealer Eigenschaften der Bipolartransistoren T1, T2 und T3 wie beispielsweise die endliche Stromverstärkung und die Early-Spannung auf einen Ausgangsstrom Iaus der Schaltungsanordnung weitgehend zu eliminieren. Durch die Regelung mittels des Verstärkers OP1 und des Transistors T3 stellt sich am Kollektor des Transistors T3 ein Strom I3 ein, der etwa gleich dem nicht linearen Term UBE/R1 ist. Mittels Summation durch den Summierer S ergibt sich schließlich der Ausgangsstrom Iaus etwa zu I2 + I3 = Vcc/R1 – UBE/R1 + UBE/R1 = Vcc/R1. Das Temperaturverhalten des Ausgangsstroms Iaus wird im Wesentlichen durch die Temperaturkoeffizienten der Widerstände R1 und R2 bestimmt. Es ist daher empfehlenswert, Widerstände mit einem geeigneten Temperaturgang zu wählen.

Bei der im Gegensatz zur Schaltungsanordnung in 3 rückkopplungsfreien Schaltungsanordnung in 2 wird ein kaskadierter Stromspiegel mit vier NPN-Bipolartransistoren T1, T1', T2 und T2' eingesetzt, der im Wesentlichen die Stromspiegelschaltung bildet. Als Hilfsschaltung wird bei dieser Schaltungsanordnung ein NPN-Bipolartransistor T3 verwendet.

Für den Strom I2 gilt die folgende Beziehung: I2 = (Vcc – 2·UBE) / R1. Damit nun der Ausgangsstrom Iaus der Schaltungsanordnung möglichst linear proportional zur Eingangsspannung Vcc ist, muss noch der nicht lineare Term 2 ·UBE/R1 aus der vorgenannten Beziehung eliminiert werden. Dies erfolgt durch eine Addition des Korrekturstroms I3, für den gilt: I3 = 2·UBE/R1.

Hierzu ist es bevorzugt, dass der Widerstand R2 etwa R1 /2 ist. An dem Widerstand R2 fällt nämlich eine Basis-Emitter-Spannung UBE ab (siehe hierzu die Schleife über das Bezugspotential Gnd, den Widerstand R2, den Transistoren T3, T1' und T1 und wieder zurück zum Bezugspotential Gnd). Da auch die Basisströme der Bipolartransistoren T1, T1', T2, T2' und T3 die Ratiometrie der dargestellten Schaltungsanordnung beeinflussen, sollte der Widerstand R2 etwas kleiner als die Hälfte des Widerstands R3 sein. Anstelle der NPN-Bipolartransistoren können prinzipiell auch MOS-Transistoren verwendet werden. Dann ist es bevorzugt, wenn jene MOS-Transistoren, die den Bipolartransistoren T1' und T3 entsprechen, im so genannten „Weak Inversion" Bereich betrieben werden.

An dieser Stelle sei angemerkt, dass die Performance der Schaltungsanordnung, also die Genauigkeit der Ratiometrie, unter realen Bedingungen insbesondere aufgrund von Prozessstreuung bei Einsatz von MOS-Transistoren tendenziös etwas schlechter als beim Einsatz von Bipolartransistoren ist. Die in 2 dargestellte Schaltungsanordnung ist jedoch erstaunlich genau und vergleichsweise einfach aufgebaut gegenüber herkömmlichen Schaltungen zur Stromerzeugung.

Ferner sei noch angemerkt, dass man den genauen Wert des Widerstands R2 durch eine Simulation der dargestellten Schaltungsanordnung über einen Temperaturbereich, der in der Praxis auftritt, ermitteln kann. Für die Erzielung einer guten Ratiometrie bildet die Emitterfläche des Bipolartransistors T3 einen weiteren Freiheitsgrad. Eine genaue Dimensionierung der Emitterfläche hängt von der Transistorkennlinie ab und sollte mittels eines Simulationsprogrammes beim Entwerfen der dargestellten Schaltungsanordnung ermittelt werden.

Ein wesentlicher Vorteil der in 2 dargestellten Schaltungsanordnung insbesondere gegenüber der Schaltungsanordnung in 3 liegt in der nicht vorhandenen Regelschleife oder Rückkopplungsschleife, die prinzipiell zu Schwingungsneigungen führen kann. Dadurch ist die in 2 dargestellte Schaltungsanordnung auch unter Prozessstreuungen in der Fertigung stabil und weist eine hohe Bandbreite auf, insbesondere wenn man NPN-Bipolartransistoren mit üblicherweise höchsten Transistfrequenzen von größer als 1 GHz verwendet.

Die in 3 dargestellte Schaltungsanordnung unterscheidet sich von der in 2 dargestellten Schaltungsanordnung lediglich in einer Rückkopplung des kaskadierten Stromspiegels mit den NPN-Bipolartransistoren T1, T1', T2 und T2'. Wie zu erkennen ist, ist im Unterschied zur Schaltungsanordnung von 2 beim Transistor T2 der Kollektor auf die Basis rückgekoppelt. Hierdurch wird der Einfluss eines Basisstroms auf die Ratiometrie der Schaltungsanordnung reduziert. Allerdings nimmt aufgrund der Rückkopplung die Schwingneigung der Schaltungsanordnung zu.

Bei der in 4 dargestellten Schaltungsanordnung wird ein die Stromspiegelschaltung bildender Stromspiegel aus NMOS-Transistoren N1 und N2 eingesetzt. Von der Primärseite fließt bei diesem Stromspiegel kein Basisstrom. Ferner ist eine Hilfsschaltung vorgesehen, welche die NPN- und PNP-Bipolartransistoren T4, T6 bzw. T3', T5 sowie die Stromquellen I4 und I5 umfasst. Die Hilfsschaltung kopiert den Spannungsabfall über der Eingangsseite des Stromspiegels, also die Gate-Source-Spannung des NMOS-Transistors N1, auf den zweiten Widerstand R6. Hierbei kommt keine Rückkopplungsschleife zum Einsatz. Wenn die Basisströme vernachlässigbar klein sind, kann der Widerstand R6 gleich dem Widerstand R1 dimensioniert sein. Hierdurch wird der Strom I6 zu VGS (N1)/R1 mit der Gate-Source-Spannung VGS (N1) des NMOS-Transistors N1. Dadurch besitzt der Ausgangsstrom Iaus, der die Summe der beiden Ströme I2 und I6 ist, eine hohe Ratiometrie.

Die Hilfsschaltung aus den Transistoren T3', T4, T5, T6 und den Stromquellen I4, I5 funktioniert wie folgt: Ausgehend vom Spannungspotential am Drain des NMOS-Transistors N1 werden eine PNP- und eine NPN-Basis-Emitter-Spannung aufgrund der Serienschaltung der Transistoren T3' und T4 hinzu addiert. Von diesem Potential wird anschlieflend wieder eine PNP- und eine NPN-Basis-Emitter-Spannung subtrahiert durch die Transistoren T5 und T6. Hierdurch wird schließlich das Potential über den Widerstand R6 definiert.

Bevorzugterweise sollte der Strom I5 etwa die Hälfte des Stromes I4 und damit ungefähr gleich dem Strom I6 sein, sodass die Basis-Emitter-Spannung UBE des Transistors T3' gleich der Basis-Emitter-Spannung UBE des Transistors T5 sowie die Basis-Emitter-Spannung UBE des Transistors T4 gleich der Basis-Emitter-Spannung UBE des Transistors T6 ist. Hierbei können die Ströme I4 und I5 näherungsweise gleich dem Strom I6 eingestellt werden.

Alternativ können die Ströme I4 und I5 durch eine Rückkopplung aus dem Strom I6 gewonnen werden, indem eine Kopie des Stromes I6 durch einen zum Transistor T6 parallel geschalteten (nicht dargestellten) Transistor T6' nach dem Prinzip ausgekoppelt wird, das in der folgenden 5 dargestellt ist. Um Bauelemente einzusparen, können auch die Transistoren T4 und T5 entfallen, in dem man alle ihre Anschlüsse in einen einzigen Netzwerkknoten legt. Damit wird die Ratiometrie der dargestellten Schaltungsanordnung etwas ungenauer. Im Allgemeinen, insbesondere bei Prozessschwankungen, gleicht die Basis-Emitter-Spannung des Transistors T3' nicht exakt der Basis-Emitter-Spannung des Transistors T6. Dies liegt im Wesentlichen daran, dass PNP- und NPN-Transistoren in der Regel ungleiche Dotierungsverhältnisse und damit auch ungleiche Basis-Emitter-Spannung aufweisen.

5 zeigt schließlich eine Schaltungsanordnung zur Stromerzeugung, die vollständig in CMOS-Technologie ausgeführt ist. Hierbei ist ein Haupt-Stromspiegel mit den NMOS-Transistoren N1 und vorgesehen. Die Hilfsschaltung wird mit den NMOS-Transistoren N3, N3', N3'', N5, N6 und den PMOS-Transistoren P5, P6, P7 gebildet.

Die dargestellte Schaltungsanordnung weist eine Rückkopplung auf. Die Hilfsschaltung überträgt bzw. kopiert die Spannung U1 an der Eingangsseite des Haupt-Stromspiegels, also die Gate-Source-Spannung des NMOS-Transistors N1 auf den Widerstand R6 unter Zuhilfenahme einer Rückkopplungsschleife, die bewirkt, dass die Spannung U1 gleich der Spannung U6 ist. Um dies zu erreichen, ist es bevorzugt, wenn die Gate-Source-Spannungen der PMOS-Transistoren P3 und P3' sowie der NMOS-Transistoren N3' und N3'' etwa gleich groß sein: UGS (P3) = UGS (P3') und UGS (N3') = UGS (N3'').

Dies kann durch eine geeignete Skalierung der Kanäle der MOS-Transistoren und somit der Ströme durch die Kanäle erreicht werden. Eine Skalierungsmöglichkeit für die Weiten/Längen-Verhältnisse W/L lautet beispielsweise folgendermaßen: W/L (N3') = W/L (N3''), W/L (P3) = W/L (P3'), W/L (P6) = 2·W/L (P5) = 2·W/L (P7), W/L (N5) = W/L (N6). Darüber hinaus kann der Widerstand R1 etwa doppelt so groß wie der Widerstand R6 sein und gelten: W/L (N3) = W/L (N3'). Dadurch ergibt sich der Strom I3 zu UGS (N1)/R1. Der Ausgangsstrom Laus wird damit etwa Vcc/R1, weist also eine hohe Ratiometrie auf. Bei der in 5 dargestellten Schaltungsanordnung gibt es genau genommen zwei Rückkopplungsschleifen. Eine innere Schleife wird durch die Transistoren N3', P5, P6, P3' gebildet, eine äußere durch die Transistoren N3', P5, P7, N5 und N6. Zur Skalierung der aus den Rückkopplungsschleifen gebildeten Regelungen benötigt man in der Praxis in der Regel keine Kompensationskapazität.

In 6 ist ein Ausführungsbeispiel der in 1 dargestellten Schaltungsanordnung in CMOS-Technologie dargestellt. Der Stromspiegel wird bei dieser Schaltungsanordnung durch zwei NMOS-Transistoren N1 und N2 gebildet. Die Drain-Anschlüsse der beiden NMOS-Transistoren N1 und N2 sind über einen Widerstand R2 mit einem Bezugspotential Gnd verbunden.

In 6 entspricht der Strom I6 dem Strom I3 in 1. Ferner entspricht der Widerstand R6 in 6 dem Widerstand R2 in 1. Durch den Widerstand R2 wird die Eingangsspannung des aus den MOS-Transistoren N1, N4, P3 und P4 gebildeten Operationsverstärkers (innerhalb der gestrichelten Linien) geeignet angehoben.

Der Operationsverstärker selbst wird von einer Spannung Vsup versorgt. Diese Spannung kann gleich der Eingangsspannung Vcc sein. In der Regel ist sie jedoch eine aus der Eingangsspannung Vcc abgeleitete, stabilisierte und kleinere Spannung. Der Operationsverstärker dient hier als Hilfsschaltung, der die Spannung U1 auf seinen Ausgang kopiert, sodass die Spannung U6 etwa gleich der Spannung U1 ist. Wenn gilt, dass das W/L-Verhältnis des NMOS-Transistors N2 gleich dem m-fachen des W/L-Verhältnisses des NMOS-Transistors N1 ist, so muss weiterhin gelten: R1 = m·R6, damit der Ausgangsstrom Laus linear proportional zur Eingangsspannung Vcc wird. An dieser Stelle sei noch angemerkt, dass der Operationsverstärker eine Stromquelle I0 und eine Koppelkapazität C zwischen seinem Ausgang und seinem invertierendem Eingang aufweist.

Die in 7 dargestellte Schaltungsanordnung ist eine Variante der Schaltungsanordnung von 6. Im Gegensatz zur Schaltungsanordnung von 6 liegt bei dieser Schaltungsanordnung der Widerstand R6 nicht einseitig am Bezugspotential, beispielsweise Masse, sondern an den Source-Anschlüssen der NMOS-Transistoren N1 und N2. Dadurch ist es möglich, den Wert des Widerstandes R6 kleiner als bei der Schaltungsanordnung von 6 zu wählen. Dies spart bei einer Integration der Schaltungsanordnung Chipfläche. Unter der Voraussetzung, dass W/L (N2) = m·W/L (N1) gilt, sind die Bedingungen für die Ratiometrie R1 + R2 = m·R6.

8 zeigt ein Ausführungsbeispiel gemäß einem weiteren Aspekt der vorliegenden Erfindung. Die in 8 gezeigte Schaltungsanordnung umfaßt einem ersten Widerstand R1, der mit einem ersten Anschluß mit dem ersten Versorgungsspannungsanschluß Vdd verbunden ist. Weiterhin ist eine Stromspiegelschaltung vorgesehen, die von den Transistoren N1 und N2 gebildet wird und die mit einem Eingang mit einem zweiten Anschluß des ersten Widerstands R1 und die mit einem Ausgang mit dem Ausgang der Schaltungsanordnung zur Erzeugung eines Stroms verbunden ist.

Die in 8 gezeigte Schaltungsanordnung umfaßt darüber hinaus einem zweiten Widerstand R3, der mit einem ersten Anschluß mit einem weiteren Ausgang der Stromspiegelschaltung verbunden ist, und eine durch den Operationsverstärker bzw. differentielle Verstärker OP1 gebildete Hilfsschaltung, welche mit einem ersten Eingang mit dem Eingang der Stromspiegelschaltung und mit einem einem zweiten Eingang mit dem ersten Anschluß des zweiten Widerstands verbunden ist und welche die Stromspiegelschaltung so steuert, dass die Spannung am Eingang der Stromspiegelschaltung auf den ersten Anschluß des zweiten Widerstands übertragen bzw. kopiert wird. Weiterhin ist ein weiterer Widerstand R4 vorgesehen.

Zur präziseren Festlegung des Verhältnisse zwischen dem Eingangstrom I1 und dem Ausgangsstrom (8: I2; 9: Iaus) ist in 9 eine weiterer, zweiter Stromspiegel P1, P2 und P3 vorgesehen, wobei die Stromspiegel so verschaltet sind, daß sich das Verhältnis des Ausgangsstroms der Stromspiegelschaltung zu dem Eingangsstrom der Stromspiegelschaltung aus dem Produkt der Spiegelverhältnisse des ersten und des zweiten Stromspiegels ergibt. Die 9 gezeigte Schaltungsanordnung arbeitet dabei wie folgt.

Der die Hilfsschaltung bildende differentielle Verstärker OP1 liefert eine Ausgangsspannung, aufgrund derer Ströme I1 und I2 in den Kanälen der NMOS-Transistoren N1 und N2 fließen, die bewirken, dass die Spannungen U1 und U3 etwa gleich sind. Diese Bedingung ist erfüllt für eine Spannung VDD am Eingang 10 der dargestellten Schaltungsanordnung, für die folgende Gleichung gilt: VDD = I1·R1 + I3·R3 + Uoff. Uoff ist hierbei die Offsetspannung des differentiellen Verstärkers OP1. Der Stromspiegel aus den PMOS-Transistoren P1 und P2 erzwingt die folgende Beziehung zwischen den Strömen I2 und I3: I3 = m·I2. Aus den vorgenannten Gleichungen ergibt sich damit der Strom I3 zu m·(VDD-Uoff)/(m·R3 + R1). Der Ausgangsstrom Iaus am Ausgang 12 der dargestellten Schaltungsanordnung wird damit zu m·I1 aus dem Stromspiegel über den PMOS-Transistor P3 ausgekoppelt.

Aus der vorgenannten Gleichung erkennt man, dass die Temperaturabhängigkeit des Ausgangsstroms Iaus im Wesentlichen durch die Temperaturabhängigkeit der Werte im Nenner (m·R3 + R1) definiert wird. Werden also beispielsweise zwei Widerstände verwendet, in denen der Widerstand R1 eine kleine, der Widerstand R3 allerdings eine große Temperaturabhängigkeit aufweist, so lässt sich mit dem Faktor m prinzipiell jede dazwischen liegende Temperaturabhängigkeit für den Term (m·R3 + R1) einstellen. Für sehr kleine m, also wenn gilt m·R3 << R1, wird die Temperaturabhängigkeit des Ausgangsstroms Laus nur noch durch den Widerstand R1 bestimmt. Dagegen wird die Temperaturabhängigkeit des Ausgangsstroms Iaus für sehr große m, also wenn gilt m·r3 >> R1, im Wesentlichen durch den Widerstand R3 bestimmt.

Der Faktor m ist technisch einfach abzugleichen, indem mittels MOS-Transistoren das Stromspiegelverhältnis im Stromspiegel aus den PMOS-Transistoren P1 und P2 trimmbar ausgestaltet wird. Da die Schaltungsanordnung lediglich im Strombereich arbeitet, vermeidet sie Schwierigkeiten der MOS-Schalttransistoren, die auch im eingeschalteten Zustand einen vergleichsweise hohen Kanalwiderstand aufweisen, beim Zuschalten von weiteren Widerständen. Bei der dargestellten Schaltungsanordnung kann also bereits mit zwei Widerständen mit unterschiedlichem Temperaturgang die weitgehende Temperaturunabhängigkeit des Ausgangsstroms Iaus erzielt werden.

Ferner ist der Ausgangsstrom Iaus im Wesentlichen proportional zur Spannung VDD am Eingang 10. Der weitere Eingang 10' der dargestellten Schaltungsanordnung ist mit einem Bezugspotential Gnd verbunden. Ein Fehler in der Proportionalität des Ausgangsstroms Iaus ergibt sich lediglich durch den Term Uoff/VDD. Allerdings ist dieser Fehler gegenüber dem Stand der Technik um den Faktor 1/k kleiner.

Bei der in 9 dargestellten Schaltungsanordnung können auch alle MOS-Transistoren durch Bipolar-Transistoren ersetzt werden. Hierbei wird in bekannter Weise das Stromspiegelverhältnis von Bipolartransistoren durch deren Emitterflächenverhältnisse eingestellt.

Die Schaltung nach 9 kann so geändert werden, dass nur noch der Widerstand R1 an der positiven Versorgungsspannungsklemme 10 liegt, alle weiteren Elemente OP1, P1, P2, P3 jedoch unter einer geregelten, kleineren Spannung arbeiten. Dies bietet sich insbesondere dann an, wenn die Elemente eine eventuell zu hohe externe Spannung nicht aushalten können.

Der Ausgangsstrom Iaus kann durch eine Änderung des Weiten-/Längen-(W/L-)Verhältnisses des Kanals des PMOS-Transistors P3 getrimmt werden. Dies kann beispielsweise durch Logikgatter während eines Betriebs der dargestellten Schaltungsanordnung oder auch durch einen programmierbaren Speicher anlässlich der Inbetriebnahme der Schaltungsanordnung erfolgen, beispielsweise während einer Kalibrier-Phase insbesondere bei einem Wafer-Test. In diesem Fall können mehrere PMOS-Transistoren P3 in der Schaltungsanordnung parallel angeordnet sein. Jeweils einer oder mehrere der parallel angeordneten Transistoren können dann mittels Logikgatter oder durch einen programmierbaren Speicher aktiviert werden.

10 zeigt ein Beispiel für einen derartigen abgleichbaren PMOS-Stromspiegel. Am Knoten „in" wird ein Strom I1 gegen Masse gezogen. P1-P2 ist ein fix eingestellter Stromspiegel mit W/L(P2) : W/L(P1). Somit fließt ein Strom I2 = I1·(W/L (P2) : W/L (P1)) durch P2 über den Knoten „aus" gegen Masse. Der Transistor P3 kann in Abhängigkeit vom digitalen Steuersignal b0 parallel zu P2 geschaltet werden oder eben ausgeschaltet werden. Ist b0 = HIGH (dann hat b0 das Potential der positiven Versorgungsspannungsleitung), so sperrt P4, P5 leitet aber (da sein Gate auf 0V liegt, denn der Inverter inv invertiert den Logikpegel b0). Somit liegt das Gate von P3 am gleichen Potential wie jenes von P1, und P2. In diesem Fall ist also P3 parallel zu P2 geschaltet und am Ausgangs „aus" kann der Strom I2 = I1·((W/L(P2) + W/L(P3)) w/L(P1)) in die Last gegen Masse fließen. Ist hingegen b0 = LOW, so leitet P4, P5 sperrt. Dadurch liegt das Gate von P3 an der positiven Versorgungsspannungsleitung und P3 sperrt, sodaß gilt I2 = I1·(W/L(P2) : W/L(P1)).

Bevorzugt verwendet man in der Praxis mehrere Transistoren P30, P31, P32, ... P3n, sodaß man mit (n + 1) Bits b0, bi, ... bn diese Transistoren selektiv zu P2 parallel schalten kann oder aber abschalten kann. Wenn die Weiten dieser Transistoren in 2-er Potenzen gestuft sind – also W/L (P30) : W/L (P31) : ... : W/L (P3n) = 1 : 2 : ... 2n – ist I2 = I1 + dI·b, wobei dI = I1·(W/L(P30) : W/L(P1)), b = b0 + 2·b1 + 4·b2 + ... 2n·bn, und die b0, b1, ... bn = 0 oder = 1, wobei b0 das LSB und bn das MSB ist.

10 Eingang 10' Eingang 12 Ausgang T1 NPN-Bipolartransistor T1' NPN-Bipolartransistor T2 NPN-Bipolartransistor T2' NPN-Bipolartransistor T3 NPN-Bipolartransistor T3' PNP-Bipolartransistor T4 NPN-Bipolartransistor T5 PNP-Bipolartransistor T6 NPN-Bipolartransistor R1 Widerstand R2 Widerstand R6 Widerstand OP1 Verstärker S Summierer Vcc Spannung Vsup Spannung U1 Spannung U3 Spannung Gnd Bezugspotential I0 Stromquelle I1 Strom I2 Strom I3 Strom I4 Stromquelle I5 Stromquelle I6 Strom Iaus Ausgangsstrom N1 NMOS-Transistor N2 NMOS-Transistor N3 NMOS-Transistor N3'' NMOS-Transistor N4 NMOS-Transistor N5 NMOS-Transistor N6 NMOS-Transistor P1 PMOS-Transistor P2 PMOS-Transistor P3 PMOS-Transistor P3' PMOS-Transistor P4 PMOS-Transistor P5 PMOS-Transistor P6 PMOS-Transistor P7 PMOS-Transistor C Kondensator

Anspruch[de]
  1. Schaltungsanordnung zur Erzeugung eines Stroms an einem Ausgang der Schaltungsanordnung mit:

    – zumindest einem ersten und einem zweiten Versorgungsspannungsanschluß (Vcc, Gnd),

    – zumindest einem ersten Widerstand (R1), der mit einem ersten Anschluß mit dem ersten Versorgungsspannungsanschluß (Vcc) verbunden ist,

    – zumindest einer Stromspiegelschaltung, die mit einem Eingang mit einem zweiten Anschluß des ersten Widerstands (R1) und die mit einem Ausgang mit dem Ausgang der Schaltungsanordnung zur Erzeugung eines Stroms verbunden ist,

    – zumindest einem zweiten Widerstand (R2; R6), und

    – zumindest einer Hilfsschaltung, welche mit einem Eingang mit dem Eingang der Stromspiegelschaltung und mit einem Ausgang mit dem Ausgang der Schaltungsanordnung zur Erzeugung eines Stroms verbunden ist und welche die Spannung an dem Eingang der Stromspiegelschaltung an einen Anschluß des zweiten Widerstands (R2; R6) und den durch den zweiten Widerstand (R2; R6) fließenden Strom zu dem Ausgang der Schaltungsanordnung zur Erzeugung eines Stroms überträgt.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Hilfsschaltung zumindest einen Transistor (T3, T4, T5, T6; N3, N3', N3'', P3, P3', P5, P6, P7, N5, N6) aufweist.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Hilfsschaltung zumindest einen Operationsverstärker (OP1) aufweist.
  4. Schaltungsanordnung nach einem der vorherstehenden Ansprüche, dadurch gekennzeichnet, dass die Stromspiegelschaltung einen kaskadierten Stromspiegel (T1, T1', T2, T2') aufweist.
  5. Schaltungsanordnung nach einem der vorherstehenden Ansprüche, dadurch gekennzeichnet, dass die Stromspiegelschaltung zumindest einen rückgekoppelten Stromspiegel aufweist.
  6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Rückkopplung in der Stromspiegelschaltung durch die Hilfsschaltung bewirkt ist.
  7. Schaltungsanordnung nach einem der vorherstehenden Ansprüche, dadurch gekennzeichnet, dass die Stromspiegelschaltung Bipolartransistoren aufweist.
  8. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Stromspiegelschaltung MOS-Transistoren aufweist.
  9. Schaltungsanordnung nach einem der vorherstehenden Ansprüche, dadurch gekennzeichnet, dass Hilfsschaltung zumindest eine Stromquelle (I4, I5) aufweist, die bevorzugt rückkopplungsfrei verschaltet ist.
  10. Schaltungsanordnung zur Erzeugung eines Stroms an einem Ausgang der Schaltungsanordnung mit:

    – zumindest einem ersten und einem zweiten Versorgungsspannungsanschluß (Vdd, Gnd),

    – zumindest einem ersten Widerstand (R1), der mit einem ersten Anschluß mit dem ersten Versorgungsspannungsanschluß (Vdd) verbunden ist,

    – zumindest einer Stromspiegelschaltung, die mit einem Eingang mit einem zweiten Anschluß des ersten Widerstands (R1) und die mit einem Ausgang mit dem Ausgang der Schaltungsanordnung zur Erzeugung eines Stroms verbunden ist,

    – zumindest einem zweiten Widerstand (R3), der mit einem ersten Anschluß mit einem weiteren Ausgang der Stromspiegelschaltung verbunden ist, und

    – zumindest einer Hilfsschaltung, welche mit einem ersten Eingang mit dem Eingang der Stromspiegelschaltung und mit einem einem zweiten Eingang mit dem ersten Anschluß des zweiten Widerstands verbunden ist und welche die Stromspiegelschaltung so steuert, dass die Spannung am Eingang der Stromspiegelschaltung auf den ersten Anschluß des zweiten Widerstands übertragen wird.
  11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, dass Hilfsschaltung zumindest einen Operationsverstärker (OP1) aufweist.
  12. Schaltungsanordnung nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, dass die Stromspiegelschaltung zumindest einen ersten Stromspiegel (N1, N2) und zumindest einen zweiten Stromspiegel (P1, P2, P3) aufweist, die so verschaltet sind, daß sich das Verhältnis des Ausgangsstroms der Stromspiegelschaltung zu dem Eingangsstrom der Stromspiegelschaltung aus dem Produkt der Spiegelverhältnisse des ersten und des zweiten Stromspiegels ergibt.
  13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, dass der erste Stromspiegel (N1, N2) NMOS-Transistoren und der zweiten Stromspiegel (P1, P2, P3) PMOS-Transistoren aufweist.
  14. Schaltungsanordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Stromspiegelschaltung zumindest einen Stromspiegel (P1, P2, P3) aufweist, dessen Spiegelverhältnis einstellbar ist.
  15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, dass das Spiegelverhältnis vor einer Inbetriebnahme der Schaltungsanordnung mittels Fuses, insbesondere Laser-Fuses, und/oder im Betrieb der Schaltungsanordnung mittels Logik einstellbar ist.
  16. Schaltungsanordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass sich die Temperaturabhängigkeit des zweiten Widerstandes (R2; R3; R6) von der Temperaturabhängigkeit des ersten Widerstandes (R1) unterscheidet.
Es folgen 9 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com