PatentDe  


Dokumentenidentifikation DE69723105T2 06.05.2004
EP-Veröffentlichungsnummer 0000946943
Titel SPEICHER UND VERFAHREN ZUM LESEN VON SPEICHERELEMENTENUNTERGRUPPEN
Anmelder Rambus Inc., Los Altos, Calif., US
Erfinder BARTH, M., Richard, Palo Alto, US;
STARK, C., Donald, Palo Alto, US;
LAI, Lawrence, San Jose, US;
RICHARDSON, S., Wayne, Saratoga, US
Vertreter Eisenführ, Speiser & Partner, 28195 Bremen
DE-Aktenzeichen 69723105
Vertragsstaaten DE, GB, IT, NL
Sprache des Dokument EN
EP-Anmeldetag 15.12.1997
EP-Aktenzeichen 979524477
WO-Anmeldetag 15.12.1997
PCT-Aktenzeichen PCT/US97/23076
WO-Veröffentlichungsnummer 0098028747
WO-Veröffentlichungsdatum 02.07.1998
EP-Offenlegungsdatum 06.10.1999
EP date of grant 25.06.2003
Veröffentlichungstag im Patentblatt 06.05.2004
IPC-Hauptklasse G11C 8/00
IPC-Nebenklasse G11C 11/408   

Beschreibung[de]
GEBIET DER ERFINDUNG

Die vorliegende Erfindung betrifft das Gebiet von Computerspeichern. Insbesondere betrifft die vorliegende Erfindung Teilwortleitungszugriff in Computerspeichern.

HINTERGRUND DER ERFINDUNG

Speicherzellen sind typischerweise physikalisch und logisch in Zeilen und Spalten orientiert und teilen sich entsprechend Wortleitungen und Bitleitungen. In einem dynamischen Speicher mit wahlfreiem Zugriff besteht eine Speicherzelle zum Beispiel aus einem Transistor und einem Kondensator, angeschlossen an eine Bitleitung und eine Wortleitung. Die Wortleitung wählt eine Speicherzelle aus. Die Bitleitung verbindet die Speicherzelle mit dem Leseverstärker zum Übertragen von Daten.

Dies ist in einer vereinfachten Darstellung in 1a dargestellt. In 1a ist Wortleitungsmetall 110 an Wortleitungs-Gate-Polysilizium 115 gekoppelt, welches parallel zu dem Wortleitungsmetall 110 verläuft. Metall-Polysilizium-Streifen 120 sind periodisch hinzugefügt, um den Widerstand zu verringern. Wenn das Wortleitungsmetall 110 aktiviert wird, wird das Wortleitungs-Gate-Polysilizium 115 aktiviert und erlaubt den Leseverstärkern 125, Daten in den gekoppelten Speicherzellen (nicht dargestellt) zu erfassen oder erneut zu speichern. Die von den Leseverstärkern 125 ausgeführten Operationen werden von Steuerungssignalen 127, 129 gesteuert.

1b zeigt ein Doppelwortleitungs-Beispiel. In diesem Beispiel ist das Wortleitungsmetall 110 selektiv an eine von zwei Wortleitungen aus Polysilizium 117, 119 durch AND-Gatter 130, 135 angeschlossen. Die AND-Gatter sind typisch in Intervallen entlang der Wortleitungen 110 und des Gate-Polysilizium 117, 119 entsprechend den Positionen der Wortleitungs-Brücken angeordnet. Auswahlsignale 140, 145, welche komplementäre Signale sind, werden in die AND-Gatter 130, 135 eingegeben um das Wortleitungs-Gate-Polysilizium zum Koppeln mit dem Wortleitungsmetall auszuwählen.

Bei einigen Herstellern haben sich Leistungsprobleme bei der Verwendung längerer Wortleitungslängen ergeben. Diese ergeben sich aus höherer Kapazität und höherem Widerstand. Um die Wirkungen längerer Wortleitungslängen zu minimieren, wird das Wortleitungs-Polysilizium in eine Mehrzahl von Segmenten aufgebrochen. Wenn das Wortleitungsmetall aktiviert ist, sind sämtliche Segmente aktiviert, welche das aus den Segmenten gebildete, gesamte Wortleitungs-Polysilizium aktivieren.

Alle diese Schaltungen erfordern, dass das gesamte, einer bestimmten Zeile Speicherzellen zugeordnete Wortleitungs-Polysilizium hervorgehoben wird, auch wenn nur ein kleiner Abschnitt der Zeile der Speicherzellen einen Zugriff erfordert. Zusätzlich wird die gesamte Spalte von Leseverstärkern aktiviert, um eine Speicheroperation auszuführen. Wenn zum Beispiel eine Leseoperation für einen Teilsatz einer Zeile von Speicherzellen ausgeführt wird, werden das gesamte, einer bestimmten Zeile von Speicherzellen zugeordnete Wortleitungs-Gate-Polysilizium und die gesamte Spalte von Leseverstärkern aktiviert, um die Daten der gesamten Zeile zu den Leseverstärkern zu übertragen. Es folgt, dass anschließend eine Wiederherstellungsoperation der gesamten Zeile erforderlich ist.

Ein mit diesem Ansatz verbundener Nachteil ist, dass eine signifikante Menge Leistung erforderlich ist, um eine gesamte Zeile von Informationen in die Leseverstärker zu bringen. Ein weiterer mit diesem Ansatz verbundener Nachteil ist, dass die Leseverstärker nur Daten von einer Zeile Speicherzellen zu einem Zeitpunkt speichern können. Deshalb müssen dort vorher platzierte Daten verworfen werden, auch wenn diese bestimmten Daten sofort danach benötigt werden.

Schulz, K. J. et al. offenbaren in "Low-supply-noise low-power embedded modular SRAM"; IEE Proceedings: Circuit Devices and Systems, Band 143, Nr. 2, April 1996, Seite 73–82, XP000594700, eine Speicherarchitektur, in welcher nur die Bitleitungen, Steuerungssignale und Spaltendekoder in einem ausgewählten Block in einem gegebenen Zyklus aktiv sind, um die Schaltleistung und Rauschen zu verringern. Das US-Patent 5,463,577 offenbart ein DRAM, in welchem, wenn eine auszuwählende Teilmatrix nicht bestimmt ist, sämtliche Teilmatritzen aktiviert werden, und Daten werden von einem Leseverstärker zwischengespeichert. Auf diese Weise können Daten mit einer hohen Geschwindigkeit ausgelesen werden, wenn eine auszuwählende Teilmatrix bestimmt ist. Weiterhin wird, wenn eine auszuwählende Teilmatrix bestimmt ist, nur die bestimmte Teilmatrix aktiviert und daher kann ein niedriger Leistungsverbrauch verwirklicht werden.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, einen Speicher anzugeben, in welchem ein leistungseffizienter Speicherzugriff ausgeführt werden kann.

Es ist eine Aufgabe der Erfindung, Teilwort-Speicherzugriffe zu ermöglichen.

Es ist eine weitere Aufgabe der Erfindung, einen Speicher anzugeben, in welchem Sätze von Leseverstärkern entsprechend unterschiedlichen Teilwörtern von Zeilen des Speichers Daten zu unterschiedlichen Zeilen des Speichers kommunizieren können.

Gemäß der vorliegenden Erfindung werden diese Aufgaben verwirklicht durch einen Speicher, mit Speicherpositionen, angeordnet in Zeilen: einer Wortleitung zum Auswählen einer ersten Zeile der Speicherpositionen, wobei die Wortleitung eine Mehrzahl von Wortleitungssegmenten enthält, gekoppelt, um einen Zugriff auf entsprechende Teilgruppen der Speicherpositionen in der ersten Zeile zu ermöglichen; und eine erste Auswahlschaltung, um selektiv eine veränderliche Anzahl von Wortleitungssegmenten entsprechend einem Steuerungswert zu aktivieren, welcher ein Muster der zu aktivierenden Wortleitungssegmente anzeigt.

Weiterhin wird die Aufgabe der vorliegenden Erfindung auch verwirklicht durch einen Speicher, mit einer Speichermatrix aus Speicherpositionen; einer Leseverstärkerschaltung mit einer Mehrzahl von Sätzen von Leseverstärkern, gekoppelt an entsprechende Teilgruppen der Speicherpositionen, und eine erste Auswahlschaltung zum selektiven Aktivieren einer veränderlichen Anzahl der Sätze von Leseverstärkern entsprechend einem Steuerungssignal, das ein Muster der Sätze von zu aktivierenden Leseverstärkern anzeigt.

Ein Verfahren für Operationen in einem Speicher gemäß der vorliegenden Erfindung umfasst die Schritte, Empfangen eines Steuerungswertes, der Teilgruppen einer Zeile von Speicherpositionen innerhalb einer ersten Zeile des Speichers anzeigt; und Aktivieren von mehr als einem und weniger als sämtlichen einer Mehrzahl von Wortleitungssegmenten entsprechend dem Steuerungswert, um einen Zugriff auf die entsprechenden Teilgruppen der Speicherpositionen in der ersten Zeile zu ermöglichen.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Die vorliegende Erfindung wird beispielhaft und nicht beschränkend dargestellt in den Figuren der beigefügten Zeichnungen, in welchen gleiche Bezugszeichen vergleichbare Elemente bezeichnen. Dabei zeigen:

1a ein bekanntes Blockschaltbild eines dynamischen Speichers mit wahlfreiem Zugriff (DRAM), welches ein Beispiel von Wortleitungsverbindungen darstellt und

1b ein bekanntes Blockschaltbild eines DRAM, welches eine Doppel-Wortleitungsverbindung darstellt;

2 ein vereinfachtes Blockschaltbild einer Ausführungsform eines DRAM gemäß den Lehren der vorliegenden Erfindung;

3 ein Blockschaltbild einer Ausführungsform eines Abschnittes eines DRAM, der gemäß den Lehren der vorliegenden Erfindung arbeitet;

4 eine Ausführungsform einer Teilgruppe von Speicherzellen und zugehöriger Schaltung;

5 eine alternative Ausführungsform einer Teilgruppe von Speicherzellen und zugehöriger Schaltung;

6a ein Statusdiagramm, welches eine Ausführungsform eines Vorgangs zum Zugriff auf Speicherzellen des DRAM darstellt, und 6b ein Statusdiagramm, welches eine alternative Ausführungsform eines Vorgangs zum Zugriff auf Speicherzellen des DRAM darstellt;

7 eine Darstellung, welche die Stati von Leseverstärkern nach Verarbeitungsanforderungen zeigt.

DETAILLIERTE BESCHREIBUNG

Die Vorrichtung und das Verfahren der vorliegenden Erfindung geben eine innovative Speicherstruktur und ein Verfahren zum Ansprechen der darin enthaltenen Speicherzellen an. In der folgenden Beschreibung werden zum Zweck der Erklärung zahlreiche Einzelheiten erläutert, um ein völliges Verständnis der vorliegenden Erfindung zu verschaffen. Für den Durchschnittsfachmann ist jedoch erkennbar, dass diese bestimmten Einzelheiten nicht erforderlich sind, um die vorliegende Erfindung auszuführen. In anderen Beispielen sind bekannte elektrische Anordnungen und Schaltungen in Blockschaltbild-Form gezeigt, um die vorliegende Erfindung nicht unnötiger Weise zu verschleiern.

Obwohl die vorliegende Erfindung unter Bezug auf einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM) beschrieben ist, ist für den Durchschnittsfachmann erkennbar, dass die Erfindung leicht auf andere Speicher anwendbar ist, einschließlich statischer Speicher und elektrisch programmierbarer Speicher (z. B. EPROMS).

Die Erfindung beschreibt einen Teilgruppenzugriff auf Speicherzellen der Matrix. Eine Gruppe kann definiert sein als eine Bank von Speicherzellen. Wie für den Durchschnittsfachmann leicht erkennbar ist, kann eine Gruppe ebenfalls als eine Teilmenge oder eine Obermenge einer Bank von Speicherzellen definiert sein. Zusätzlich wird die vorliegende Erfindung beschrieben anhand eines Speichers einer bestimmten Größe und die Anzahl von Steuerungssignalen und Leitungen werden entsprechend belegt. Es ist leicht erkennbar, dass die vorliegende Erfindung nicht auf einen Speicher einer bestimmten Größe beschränkt ist und die Anzahl von Steuerungssignalen und Leitungen kann variiert werden um die Größe des Speichers abzudecken.

2 ist ein vereinfachtes Blockschaltbild einer Ausführungsform des DRAM der vorliegenden Erfindung. 2 zeigt eine Doppel-Wortleitungsstruktur, die Wortleitungs-Metall 205 und Wortleitungs-Gate-Polysilizium Null (GP0) und Eins (GP1) enthält. Die Wortleitungen GP0 und GP1 sind jede in nicht verbundene Segmente aufgebrochen, die jedes annähernd die Distanz einer Teilgruppe von Speicherzellen überspannen. In 2 ist zum Beispiel die Wortleitung GP0 in Segmente 255, 260, 265, 270 aufgebrochen und Wortleitung GP1 ist in Segmente 210, 215, 220, 225 aufgebrochen, wobei jedes Segment in der Lage ist, unter Verwendung von Steuerungssignalen sel[0,3–0,0; 1,3–1,0] getrennt freigegeben zu werden.

Weiterhin enthält der DRAM eine Logik, die einen entsprechenden Teilsatz von Leseverstärkern aktiviert, um eine Speicheroperation auszuführen. Insbesondere werden die SAP- und SAN-Signale auf mehrere Bits erweitert, z. B. SUBSAP[3:0], SUBSAN[3:0], um bestimmte Teilsätze der Leseverstärker der Spalte der Leseverstärker 260 anzusprechen. Diese Signale können getrennt von oben nach unten geroutet oder in dem Bereich nahe des Teilsatzes (z. B. in den Streifenbereichen) aus einem Mastersignal erzeugt werden. Der Bereichsverlust ist sehr gering, da die Breite der Bereiche und die Größe der Treiber nur ein Viertel der ursprünglichen Breite und Größe benötigen. Somit werden die Wortleitungssegmente und die entsprechenden Teilsätze der Leseverstärker ausgewählt freigegeben, um einen Speicherzugriff für eine Teilgruppe einer Zeile von Speicherzellen auszuführen. Es ist leicht zu verstehen, dass wesentliche Leistungseinsparungen verwirklicht werden können, da nur ein Bruchteil der Leseverstärker und ein entsprechender Bruchteil des Wortleitungs-Gate-Polysiliziums aktiviert werden. Wie leicht erkennbar ist, sind die SUBSAP- und SUBSAN-Steuerungssignale beispielhaft; andere Steuerungssignale können für andere Speicher und andere Arten von DRAMs verwendet werden.

3 ist ein geringfügig detaillierteres Blockschaltbild eines gemäß den Lehren der vorliegenden Erfindung aufgebauten DRAM. Es ist für den Durchschnittsfachmann leicht erkennbar, dass viele Einzelheiten der vorliegenden Erfindung, die sich nicht von den Lehren der vorliegenden Erfindung unterscheiden, bei der Erläuterung ausgelassen werden. Weiterhin ist eine bestimmte Steuerungslogik in Form eines Funktionsblocks gezeigt; es ist leicht erkennbar, dass vielfältige Implementationen verwendet werden können, um die beschriebenen Funktionen auszuführen.

In 3 enthält der DRAM 114 eine Speichermatrix oder einen Teil davon, 350 Leseverstärkerschaltung 360 Zeilendekoderschaltung 311, Spaltendekoderschaltung 371 und Steuerung 118.

In der vorliegenden Ausführungsform empfängt die Steuerung 118 Steuerungssignale von der Speichersteuerung 117, einschließlich Signalen zum Anzeigen, dass eine Teilgruppenerfassung auszuführen ist. In einer Ausführungsform gibt die Speichersteuerung 117 zum Beispiel ein Signal SUBACT aus, um anzuzeigen, dass eine Teilgruppenerfassung auszuführen ist, und SADR[3:0], welches die zu erfassenden Teilgruppe(n) identifiziert. Wie für den Durchschnittsfachmann leicht erkennbar ist, ist die vorliegende Erfindung nicht auf diese spezifischen Steuerungssignale oder die Struktur der Speichersteuerung 117 beschränkt, die bestimmte Signale zu der Steuerung 118 ausgibt. Vielfältige Ausführungsformen, in welchen verschiedene Ausführungsformen von Signalen, einschließlich Signalen, die von einem an die Speichersteuerung 117 oder den Speicher 114 gekoppelten Prozessor (nicht dargestellt) ausgegeben werden, werden in Betracht gezogen.

Weiter in der vorliegenden Ausführungsform gibt die Steuerung 118 Steuerungssignale aus, um ein Wortleitungssegment (z. B. Segmente 365, 366, 367, 368) und entsprechende Teilgruppen der Leseverstärker (z. B. Teilgruppen 361, 362, 363, 364) selektiv zu aktivieren. Um zum Beispiel eine Speicherzugriffsoperation bezogen auf eine Teilgruppe von Speicherzellen auszuführen, begrenzt durch einen Bereich 352, gibt die Steuerung 118 ein Aktivierungssignal auf Leitung 119 aus. Wenn der ZeilenDekoder 311 ein entsprechendes Wortleitungsmetall auswählt, um zum Beispiel das Wortleitungsmetall 305 zu aktivieren, aktiviert die Steuerung 118 somit die Leitung 119, so dass das Gatter 321 das Wortsegment 366 aktiviert. Zusätzlich gibt die Steuerung 118 SUBSAP-, SUBSAN-Signale aus, um den entsprechenden Abschnitt 362 der Leseverstärker-Schaltung 360 zu aktivieren.

4 ist ei ne geringfügig detailliertere Darstellung einer Teilgruppe 352 des Speichers, die entsprechend den Lehren der vorliegenden Erfindung einzeln ansprechbar ist. Diese Ausführungsform, die einen einzelnen oder konventionellen Wortleitungszugriff darstellt, wählt eine Teilgruppe der durch die Zellen 401, 402, 403 dargestellten Speichermatrix aus. Die Aktivierung des Wortleitungssegments 366 durch Aktivierung des Teilwortleitungs-Auswahlsignals 119 durch die Steuerung 118 und Wortleitungsmetall 305 bewirkt, dass die auf den Bitleitungen verfügbaren Daten durch die Leitungen 315, 316 und 317 dargestellt werden. Die Steuerung gibt das geeignete SUBSAP[3:0] und SUBSAN[3:0] heraus, um den entsprechenden Abschnitt 362 der Leseverstärkerschaltung auszuwählen, um die gewünschte Operation (z. B. lesen) auszuführen. 5 zeigt eine Ausführungsform, welche eine Doppel-Wortleitungsstruktur verwendet. Wie für den Durchschnittsfachmann leicht erkennbar ist, kann ein Teilgruppenzugriff auf verschiedene Speicherstrukturen angewendet werden, um die Effizienz des Zugriffs zu verbessern.

Die Architektur einer Speichermatrix erlaubt daher einer Teilgruppe von Speicherzellen, während einer Zeilen-Operation angesprochen zu werden. Wenn nur ein Teil einer Zeile von Speicherzellen angesprochen werden muss werden nur die zugeordnete entsprechende Wortleitungssektion und Teilgruppe der Leseverstärker zum Erfassen dieser Speicherzellen aktiviert. Durch Einschalten nur der zum Erfassen der angeforderten Daten erforderlichen Schaltung wird der Leistungsverbrauch verringert.

In einer alternativen Ausführungsform kann die Struktur zum Lesen von Teilgruppen von Speicherzellen konfiguriert werden, um gleichzeitig Teilgruppen von Zellen aus verschiedenen Zeilen des Speichers anzusprechen. In dieser Ausführungsform wird die Zeilendekoderschaltung modifiziert, um mehr als ein Wortleitungs-Metall zur Zeit zu aktivieren. Die zur Steuerung der Auswahl von Sektionen der Wortleitungen und entsprechenden Teilgruppen der Leseverstärker ausgegebenen Steuerungssignale werden ebenfalls entsprechend modifiziert. Eine zusätzliche Steuerungslogik ist erforderlich, um sicherzustellen, dass nur die der gewünschten Zeile zugeordnete Teilgruppe erfasst wird. In einem Ansatz werden zum Beispiel zusätzliche Steuerungssignale von der Steuerung 118 ausgegeben, wobei jedes Steuerungssignal getrennt an ein anderes Segment in einer anderen Zeile angeschlossen ist. Alternativ wird ein Zeilen/Segment-Steuerungssignal ausgegeben und das Gatter (z. B. 320331, 3) wird enrweitert, um Logik zum Dekodieren des Zeilen/Segment-Steuerungssignals zum Aktivieren des spezifizierten Segments in der bestimmten Zeile zu enthalten.

Es wird bevorzugt, dass die Speicherarchitektur der vorliegenden Erfindung für Imputs-Wortleitungs-Lese- und Pegel-Wortleitungs-Lese-Operationen implementiert sein, kann. Für einen Speicher, der Pegel-Wortleitungs-Lesen implementiert, wobei die Wortleitung nach einem Lesezyklus und Wiederherstellungszyklus aktiviert bleibt, aktualisiert nachfolgendes Schreiben in die Leseverstärker-Schaltung die Leseverstärker-Schaltung und die durch die Wortleitung ausgewählten Speicherzellen. In einem Speicher, der Impuls-Wortleitungs-Lesen implementiert, wobei die Wortleitung nach einem Lese- und Wiederherstellungs-Zyklus deaktiviert wird, wird ein expliziter Wiederherstellungszyklus ausgeführt, bevor eine Zeile verlassen wird, wenn die Daten in der Leseverstärker-Schaltung durch einen früheren Schreibvorgang (z. B. ein CAS-Schreiben) aktualisiert wurden. Dies ist erwünscht, da in den Leseverstärkern ausgeführte Aktualisierungen in den Speicherzellen nicht aktualisiert werden.

6a zeigt eine Ausführungsform der Zustandsübergänge, die bei einem Pegel-Wortleitungsspeicher auftreten. Wenn eine Zeile bereits in dem gelesenen Zustand ist, erfordert das Zuführen einer neuen Zeile das Ausführen einer Vorladung, gefolgt von einem Lesen und einem Wiederherstellen. Wie im Stand der Technik bereits bekannt ist, betrifft der Ausdruck Vorladen den Vorgang der Abschaltung der Leseverstärker und Setzen sämtlicher Bitleitungen auf Vdd/2. Sämtliche Informationen in den Leseverstärkern gehen dabei verloren; neue Daten können dann in den Leseverstärkern platziert werden. Der Ausdruck Lesen betrifft den Vorgang der Aktivierung der ausgewählten Wortleitung oder Sektion einer Wortleitung, Aktivieren der entsprechenden Leseverstärker und Zwischenspeichern der Daten in diesen Leseverstärkern. Da die Übertragung der Daten von den Speicherzellen zu den Leseverstärkern ein zerstörendes Lesen ist, ist ein Wiederherstellungsvorgang erforderlich, um die Daten von den Leseverstärkern zurück in die Speicherzellen zu schreiben. Der Begriff wiederherstellen bezieht sich daher auf einen impliziten, automatischen Wiederherstellungsvorgang, der nach der Leseoperation auftritt. Nach der Wiederherstellung können CAS Lese- und Schreib-Vorgänge für die Zeile oder einen Abschnitt der Zeile ausgeführt werden. In dieser Implementierung werden sämtliche Schreibvorgänge in den Leseverstärkern und den Speicherzellen aktualisiert und die Leseverstärker können unter Verwendung einer Vorlade-Operation ohne schädliche Wirkungen jederzeit ausgeschaltet werden.

Die Verwendung von Pegel-Wortleitungslesen und Impuls-Wortleitungslesen wird jetzt erläutert. Ohne Hinzufügen einer Schaltung zum Ermöglichen einer Mehrfach-Wortleitungs-Aktivierung ist eine Möglichkeit zum Implementieren von Teilwortleitungs-Lesen unter Verwendung eines Pegels, sämtliche Leseverstärker vor dem Zuführen einer neuen Zeile (mit 1–4 aktivierten Sektionen) auszuschalten. Daten können ebenfalls von mehreren Wortleitungen gebracht werden. Dies wird durch das folgende Beispiel dargestellt. Angenommen sei ein einfacher Fall, in welchem ein Speicherkern eine einzelne Bank von Speicherzellen enthält. Jede Bank besteht aus 1024 Zeilen und jede Zeile enthält 2048 Bits gekoppelt an 2048 Leseverstärker. Jede Wortleitung ist in 4 Teilgruppen unterteilt, von denen jede 512 Leseverstärker steuert. Angenommen wird ein Anfangszustand, in welchem die Leseverstärker eingeschaltet sind, aber die in den Leseverstärkern enthaltenen Daten sind sauber. Das Beispiel enthält die Verarbeitung der folgenden drei Anforderungen:

Anforderung 1: Zeile 100 zuführen, Sektionen 1 und 2

Anforderung 2: Zeile 200 zuführen, Sektionen 2 und 3

Anforderung 3: Zeile 300 zuführen, Sektionen 3 und 4

Bei einer Pegel-Wortleitungs-Implementierung geschehen die folgenden Ereignisse als Reaktion auf die Anforderungen:

Anforderung 1: (Vorladen) Die Leseverstärker-Teilgruppen 1 und 2 ausschalten. Bitleitungen in den Sektionen 1 und 2 auf Vdd/2 setzen.

(Lesen) Wortleitung-100-Polysilizium für Sektionen 1 und 2 einschalten. Daten in Leseverstärker-Teilgruppen 1 und 2 zwischenspeichern.

(Wiederherstellen) Daten von Leseverstärker-Teilgruppen 1 und 2 zu Speicherpositionen von Wortleitung-100-Polysilizium für Sektionen 1 und 2 zurückgeben.

Anforderung 2: (Vorladen) Die Leseverstärker in Sektionen 2 und 3 ausschalten. Bitleitungen in Sektionen 2 und 3 auf Vdd/2 setzen. Wortleitung-100-Polysilizium für Sektion 2 freigeben.

(Lesen) Wortleitung-200-Polysilizium für Sektionen 2 und 3 einschalten. Daten in Leseverstärker-Teilgruppen 2 und 3 zwischenspeichern.

(Wiederherstellen) Daten von Leseverstärker-Teilgruppen 2 und 3 zu Speicherpositionen von Wortleitung-200-Polysilizium für Sektionen 2 und 3 zurückgeben.

Anforderung 3: (Vorladen) Die Leseverstärker in Sektionen 3 und 4 ausschalten. Bitleitungen in Sektionen 3 und 4 auf Vdd/2 setzen. Wortleitung-200-Polysilizium für Sektion 3 freigeben.

(Lesen) Wortleitung-300-Polysilizium für Sektionen 3 und 4 einschalten. Daten in Leseverstärker-Teilgruppen 3 und 4 zwischenspeichern.

(Wiederherstellen) Daten von Leseverstärker-Teilgruppen 3 und 4 zu Speicherpositionen von Wortleitung-300-Polysilizium für Sektionen 3 und 4 zurückgeben.

7 zeigt den Zustand der Leseverstärker nach Verarbeitung der Anforderungen 1, 2 und 3 für die oben beschriebene Pegel-Wortleitungs-Lese-Implementierung und die unten beschriebene Impuls-Wortleitungs-Implementierung.

Bei der Impuls-Wortleitungs-Implementierung geschehen die folgenden Ereignisse als Reaktion auf die Anforderungen:

Anforderung 1: (Vorladen) Leseverstärker-Teilgruppen 1 und 2 ausschalten. Bitleitungen in Sektionen 1 und 2 auf Vdd/2 setzen.

(Lesen) Wortleitung-100-Polysilizium für Sektionen 1 und 2 einschalten. Daten in Leseverstärker-Teilgruppen 1 und 2 zwischenspeichern.

(Wiederherstellen) Daten von Leseverstärker-Teilgruppen 1 und 2 zu Speicherpositionen von Wortleitung-100-Polysilizium für Sektionen 1 und 2 abgeben.

Anforderung 2: (Explizites Wiederherstellen) Ein explizites Wiederherstellen wird für Speicherpositionen von Wortleitung-100-Polysilizium für Sektion 2 ausgeführt (sofern erforderlich).

(Vorladen) LeseverstärkerTeilgruppen 2 und 3 ausschalten. Bitleitungen in Sektionen 2 und 3 auf Vdd/2 setzen.

(Lesen) Wortleitung-200-Polysilizium für Sektionen 2 und 3 einschalten. Daten in Leseverstärker-Teilgruppen 2 und 3 zwischenspeichern.

(Wiederherstellen) Daten von Leseverstärker-Teilgruppen 2 und 3 zu Speicherpositionen von Wortleitung-200-Polysilizium für Sektionen 2 und 3 abgeben.

Anforderung 3: (Explizites Wiederherstellen) Ein explizites Wiederherstellen wird für Speicherpositionen von Wortleitung-100-Polyzid für Sektion 3 ausgeführt (sofern erforderlich).

(Vorladen) Leseverstärker-Teilgruppen 3 und 4 ausschalten. Bitleitungen in Sektionen 3 und 4 auf Vdd/2 setzen.

(Lesen) Wortleitung-300-Polysilizium für Sektionen 3 und 4 einschalten. Daten in Leseverstärker-Teilgruppen 3 und 4 zwischenspeichern.

(Wiederherstellen) Daten von Leseverstärker-Teilgruppen 3 und 4 zu Speicherpositionen von Wortleitung-300-Polysilizium für Sektionen 3 und 4 abgeben.

Es ist anzumerken, dass explizites Wiederherstellen nicht immer erforderlich ist. Wenn zum Beispiel Daten nicht verändert werden (d. h., die Leseverstärker werden nicht beschrieben oder sind "sauber") ist ein explizites Wiederherstellen nicht erforderlich. Ein explizites Wiederherstellen wird benötigt, nachdem ein Leseverstärker beschrieben wurde oder "schmutzig" ist.

Weiterhin kann in dieser Implementierung die Steuerung in dem Speicher eine Speicheradressenmarke unterstützen, um zu bestimmen, ob die in einer Anforderung angegebene Adresse mit der Adresse von Daten in dem Leseverstärker übereinstimmt, eine Gültigkeits-Bitmarke zum Bestimmen, ob Daten in den Leseverstärkern gültig sind, und eine Verschmutzungs-Bitmarke, um zu bestimmten, ob die Leseverstärker schmutzig sind, für jede Teilwortleitungssektion. Diese Marken werden verwendet, um zu bestimmen, ob eine Teilwortleitungssektion verschmutzt wurde oder nicht, und wenn dies der Fall ist, bei welcher Zeilenadresse es explizit wiederherzustellen ist.

In der vorstehenden Beschreibung wurde die Erfindung anhand bestimmter Ausführungsformen davon beschrieben. Es ist jedoch offensichtlich, dass verschiedene Modifikationen und Änderungen vorgenommen werden können, ohne vom Umfang der Erfindung abzuweichen. Die Beschreibung und Zeichnungen werden entsprechend als in einem illustrativen statt in einem beschränkenden Sinn aufgefasst.


Anspruch[de]
  1. Speicher, mit:

    Speicherpositionen (401, 402, 403, ...), angeordnet in Zeilen;

    einer ersten Wortleitung (100, 200, 300, ...) zum Auswählen einer ersten Zeile der Speicherpositionen (401, 402, 403, ...), wobei die Wortleitung (100, 200, 300, ...) eine Mehrzahl von Wortleitungssegmenten (365, 366, ...) enthält, die so gekoppelt sind, dass sie einen Zugriff auf entsprechende Teilgruppen der Speicherpositionen (401, 402, 403, ...) in der ersten Zeile ermöglichen; gekennzeichnet durch eine erste Auswahlschaltung, um selektiv eine variable Anzahl von Wortleitungssegmenten (365, 366, ...) entsprechend einem Steuerungswert zu aktivieren, welcher ein Muster der zu aktivierenden Wortleitungssegmente (365, 366, ...) angibt.
  2. Speicher nach Anspruch 1 und mit einer Mehrzahl von Sätzen von Leseverstärkern (260; 361, 362, ...), wobei die Sätze von Leseverstärkern (260; 361, 362, ...) entsprechend mit den Teilgruppen der Speicherpositionen (401, 402, 403, ...) gekoppelt sind.
  3. Speicher nach Anspruch 2, der weiterhin eine zweite Auswahlschaltung enthält, die so ausgebildet ist, dass sie eine variable Anzahl der Sätze von Leseverstärkern (260; 361, 362, ...) entsprechend dem Steuerungswert selektiv aktiviert.
  4. Speicher nach Anspruch 2, bei welchem die Mehrzahl der Sätze von Leseverstärkern (260; 361, 362, ...) mit der ersten Auswahlschaltung gekoppelt sind und eine variable Anzahl der Sätze von Leseverstärkern (260; 361, 362, ...) entsprechend dem Steuerungswert aktiviert werden.
  5. Speicher nach Anspruch 2, der weiterhin eine Speicheradressenmarke zum Speichern einer Adresse enthält, wobei die Adresse einer ersten Speicherposition (401, 402, 403, ...) der Teilgruppen der Speicherpositionen (401, 402, 403, ...) entspricht.
  6. Speicher nach Anspruch 2, der weiterhin eine Gültigkeitsmarke enthält zum Anzeigen, dass in wenigstens einem Satz der Sätze von Leseverstärkern (260; 361, 362, ...) erfasste Daten gültig sind.
  7. Speicher nach Anspruch 2 und mit einer Verschmutzungsmarke zum Anzeigen, dass Daten in wenigstens einen Satz der Sätze von Leseverstärkern (260; 361, 362, ...) geschrieben wurden.
  8. Speicher nach Anspruch 1 und mit einer Schaltung zum Empfangen eines Teilgruppen-Aktivierungssignals, wobei die Auswahllogik ausgebildet ist, um die veränderliche Anzahl der Wortleitungssegmente (365, 366, ...) entsprechend dem Steuerungswert zu aktivieren, wenn das Teilgruppen-Aktivierungssignal in einem ersten Zustand ist.
  9. Speicher nach Anspruch 8, bei welchem der Steuerungswert eine Mehrzahl von Bits enthält, wobei jedes Bit einem entsprechenden Wortleitungssegment (365, 366, ...) entspricht.
  10. Speicher nach Anspruch 1 und mit:

    einer zweiten Wortleitung (100, 200, 300, ...) zum Auswählen einer zweiten Zeile der Speicherpositionen (401, 402, 403, ...), wobei die zweite Wortleitung (100, 200, 300, ...) eine zweite Mehrzahl von Wortleitungssegmenten (365, 366, ...) enthält, von denen jedes gekoppelt ist, um einen Zugriff auf eine entsprechende Teilgruppe der Speicherpositionen (401, 402, 403, ...) in der zweiten Zeile zu ermöglichen; und

    einer Auswahllogik zum gleichzeitigen Aktivieren von wenigstens einem der in der zweiten Wortleitung (100, 200, 300, ...) enthaltenen Wortleitungssegmente (365, 366, ...) und der veränderlichen Anzahl der Sätze von Wortleitungssegmenten (365, 366, ...) in der ersten Zeile.
  11. Speicher nach Anspruch 10, welcher weiterhin einen Zeilendekoder umfasst, zum Empfangen einer Zeilenadresse, wobei der Zeilendekoder die erste und zweite Wortleitung (100, 200, 300, ...) entsprechend der Zeilenadresse auswählt.
  12. Speicher, mit:

    einer Speichermatrix aus Speicherpositionen (401, 402, 403, ...);

    einer Leseverstärkerschaltung mit einer Mehrzahl von Sätzen von Leseverstärkern (260; 361, 362, ...), die mit entsprechenden Teilgruppen der Speicherpositionen (401, 402, 403, ...) gekoppelt sind, gekennzeichnet durch

    eine erste Auswahlschaltung zum selektiven Aktivieren einer variablen Anzahl der Sätze von Leseverstärkern (260; 361, 362, ...) entsprechend einem Steuerungssignal, das ein Muster der Sätze von zu aktivierenden Leseverstärkern (260; 361, 362, ...) angibt.
  13. Speicher nach Anspruch 12 und mit:

    einer ersten Wortleitung (100, 200, 300, ...) zum Auswählen einer ersten Zeile der Speicherpositionen (401, 402, 403, ...), wobei die Wortleitung (100, 200, 300, ...) eine Mehrzahl von Wortleitungssegmenten (365, 366, ...) enthält, gekoppelt, um einen Zugriff auf die entsprechenden Teilgruppen der Speicherpositionen (401, 402, 403, ...) in der ersten Zeile zu ermöglichen; und

    einer zweiten Auswahlschaltung, um selektiv eine veränderliche Anzahl der Wortleitungssegmente (365, 366, ...) entsprechend dem Steuerungswert zu aktivieren.
  14. Speicher nach Anspruch 13 und mit:

    einer zweiten Wortleitung (100, 200, 300, ...) zum Auswählen einer zweiten Zeile der Speicherpositionen (401, 402, 403, ...); wobei die Wortleitung (100, 200, 300, ...) eine zweite Mehrzahl von Wortleitungssegmenten (365, 366, ...) enthält, von denen jedes gekoppelt ist, um einen Zugriff auf eine entsprechende Teilgruppe der Speicherpositionen (401, 402, 403, ...) in der zweiten Zeile zu ermöglichen; und

    einer dritten Auswahlschaltung, um gleichzeitig wenigstens eines der Wortleitungssegmente (365, 366, ...), enthalten in der zweiten Wortleitung (100, 200, 300, ...), entsprechend dem Steuerungswert zu aktivieren.
  15. Speicher nach Anspruch 14 und mit einem Zeilendekoder zum Empfangen einer Zeilenadresse, wobei der Zeilendekoder die erste und zweite Wortleitung (100, 200, 300, ...) entsprechend der Zeilenadresse auswählt.
  16. Speicher nach Anspruch 12 und mit einer Speicheradressenmarke zum Speichern einer Adresse, wobei die Adresse einer Speicherposition (401, 402, 403, ...) von in wenigstens einem Satz der Sätze von Leseverstärkern (260; 361, 362, ...) erfassten Daten entspricht.
  17. Speicher nach Anspruch 16 und mit:

    einer Gültigkeitsmarke zum Anzeigen, ob die in wenigstens einem Satz von Leseverstärkern (260; 361, 362, ...) zwischengespeicherten Daten gültig sind.
  18. Speicher nach Anspruch 16 und mit:

    einer Verschmutzungsmarke zum Anzeigen, dass Daten in den wenigstens einen Satz von Leseverstärkern (260; 361, 362, ...) geschrieben wurden.
  19. Arbeitsverfahren eines Speicher, wobei das Verfahren gekennzeichnet ist durch Empfangen eines Steuerungswertes, der Teilgruppen einer Zeile von Speicherpositionen (401, 402, 403, ...) innerhalb einer ersten Zeile des Speichers anzeigt; und

    Aktivieren von mehr als einem und weniger als sämtlichen einer Mehrzahl von Wortleitungssegmenten (365, 366, ...) entsprechend dem Steuerungswert, um einen Zugriff auf die entsprechenden Teilgruppen der Speicherpositionen (401, 402, 403, ...) in der ersten Zeile zu ermöglichen.
  20. Verfahren nach Anspruch 19 und mit Speichern einer Adresse in einer Adressenmarke, wobei die Adresse eine Speicherposition (401, 402, 403, ...) der Speicherpositionen (401, 402, 403, ...) in der ersten Zeile darstellt.
  21. Verfahren nach Anspruch 19, bei welchem der Speicher weiterhin eine Mehrzahl von Sätzen von Leseverstärkern (260; 361, 362, ...) enthält, die jeder an entsprechende Teilgruppen der Speicherpositionen (401, 402, 403, ...) in der ersten Zeile gekoppelt sind, wobei das Verfahren weiterhin die Übertragung von Daten von Speicherpositionen (401, 402, 403, ...) entsprechend der aktivierten Mehrzahl von Wortleitungssegmenten (365, 366, ...) in der ersten Zeile zu der entsprechenden Mehrzahl von Sätzen von Leseverstärkern (260; 361, 362, ...) enthält.
  22. Verfahren nach Anspruch 21 und mit:

    Eingeben von Daten von einer externen Signalleitung;

    Schreiben der Daten in wenigstens einen Leseverstärker (260; 361, 362, ...) aus der Mehrzahl der Sätze von Leseverstärkern (260; 361, 362, ...); und

    Setzen einer Verschmutzungsmarke zum Anzeigen des Schreibens von Daten in den wenigstens einen Leseverstärker (260; 361, 362, ...).
  23. Verfahren nach Anspruch 19 und mit Aktivieren wenigstens eines Wortleitungssegments (365, 366, ...) aus einer Mehrzahl von Wortleitungssegmenten (365, 366, ...) in einer zweiten Zeile, um einen Zugriff auf wenigstens eine entsprechende Teilgruppe der Speicherpositionen (401, 402, 403, ...) in der zweiten Zeile zu ermöglichen.
  24. Verfahren nach Anspruch 23, bei welchem der Steuerungswert weiterhin wenigstens eine entsprechende Teilgruppe der Speicherpositionen (401, 402, 403, ...) innerhalb der zweiten Zeile anzeigt.
  25. Verfahren nach Anspruch 19, bei welchem der Speicher weiterhin eine Mehrzahl von Sätzen von Leseverstärkern (260; 361, 362, ...) umfasst, gekoppelt an entsprechende Teilgruppen von Speicherpositionen (401, 402, 403, ...) in der ersten

    Zeile, wobei das Verfahren weiterhin umfasst: Übertragen von Daten von Speicherpositionen (401, 402, 403, ...) entsprechend wenigstens einem aktivierten Wortleitungssegment (365, 366, ...) zu einem entsprechenden Satz von Leseverstärkern (260; 361, 362, ...), und

    Einstellen eines Gültigkeitsbits zum Anzeigen, dass die übertragenen Daten gültig sind.
  26. Verfahren nach Anspruch 19, bei welchem der Speicher weiterhin einen ersten Satz von Leseverstärkern (260; 361, 362, ...) umfasst, gekoppelt an eine erste Teilgruppe von Speicherpositionen (401, 402, 403, ...) in der ersten Zeile, und einen zweiten Satz von Leseverstärkern (260; 361, 362, ...), gekoppelt an eine zweite Teilgruppe von Speicherpositionen (401, 402, 403, ...) in einer zweiten Zeile, wobei das Verfahren weiterhin umfasst:

    Übertragen von Daten entsprechend der ersten Teilgruppe der Speicherpositionen (401, 402, 403, ...) in der ersten Zeile zu dem ersten Satz von Leseverstärkern (260; 361, 362, ...), und

    Übertragen von Daten entsprechend der zweiten Teilgruppe von Speicherpositionen (401, 402, 403, ...) in einer zweiten Zeile zu dem zweiten Satz von Leseverstärkern (260; 361, 362, ... ).
  27. Verfahren nach Anspruch 19, bei welchem der Steuerungswert eine Mehrzahl von Bits enthält, wobei jedes Bit einem entsprechenden aus der Mehrzahl von Wortleitungssegmenten (365, 366, ...) in der ersten Zeile entspricht.
  28. Verfahren nach Anspruch 19 und mit Empfangen eines Teilgruppen-Auswahl-Aktivierungssignals, wobei die Teilgruppen der Speicherpositionen (401, 402, 403, ...) in der ersten Zeile entsprechend dem Steuerungswert in Übereinstimmung mit dem Steuerungswert aktiviert werden, wenn das Teilgruppen-Auswahl-Aktivierungssignal in einem ersten Zustand ist.
Es folgen 8 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com